KR100863019B1 - 반도체 집적 회로의 내부 전압 생성 장치 - Google Patents

반도체 집적 회로의 내부 전압 생성 장치 Download PDF

Info

Publication number
KR100863019B1
KR100863019B1 KR1020070061567A KR20070061567A KR100863019B1 KR 100863019 B1 KR100863019 B1 KR 100863019B1 KR 1020070061567 A KR1020070061567 A KR 1020070061567A KR 20070061567 A KR20070061567 A KR 20070061567A KR 100863019 B1 KR100863019 B1 KR 100863019B1
Authority
KR
South Korea
Prior art keywords
internal voltage
voltage
sensing
level
signal
Prior art date
Application number
KR1020070061567A
Other languages
English (en)
Inventor
허영도
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070061567A priority Critical patent/KR100863019B1/ko
Priority to US11/962,940 priority patent/US7852139B2/en
Priority to TW097109235A priority patent/TWI399755B/zh
Application granted granted Critical
Publication of KR100863019B1 publication Critical patent/KR100863019B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 반도체 집적 회로의 내부 전압 생성 장치는, 제 1 내부 전압의 레벨을 감지하여 전압 펌핑 동작을 수행함으로써 상기 제 1 내부 전압을 생성하는 제 1 전압 생성 수단; 및 제 2 내부 전압의 레벨을 감지하여 상기 제 1 내부 전압으로부터 상기 제 2 내부 전압을 생성하는 제 2 전압 생성 수단;을 포함하는 것을 특징으로 한다.
반도체 집적 회로, 내부 전압, 전압 펌프

Description

반도체 집적 회로의 내부 전압 생성 장치{Apparatus for Generating Internal Voltage in Semiconductor Integrated Circuit}
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로의 내부 전압 생성 장치의 구성을 나타낸 블록도,
도 2는 도 1에 도시한 제 2 전압 생성 수단의 상세 구성을 나타낸 회로도,
도 3은 본 발명의 일 실시예에 따른 반도체 집적 회로의 내부 전압 생성 장치의 동작을 설명하기 위한 그래프이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 제 1 감지 수단 20 : 발진 수단
30 : 전압 펌핑 수단 40 : 제 2 감지 수단
50 : 레벨 쉬프터 60 : 구동 수단
본 발명은 반도체 집적 회로의 내부 전압 생성 장치에 관한 것으로, 보다 상세하게는 면적 효율을 증가시키는 반도체 집적 회로의 내부 전압 생성 장치에 관한 것이다.
일반적으로 반도체 집적 회로는 외부 공급전원(VDD) 및 그라운드 전원(VSS) 등의 전원을 칩의 외부로부터 공급 받아 고전위 전압(VPP) 및 기판 바이어스 전압(VBB) 등의 내부 전압을 자체적으로 생성하여 사용한다. 이 때 반도체 집적 회로는 상기 내부 전압의 목표 레벨을 설정하여 현재 내부 전압의 상기 목표 레벨의 초과 여부를 감지하고 미달되었을시 상기 내부 전압을 펌핑하여 상기 내부 전압이 상기 목표 레벨을 유지하도록 제어한다. 이를 위해, 반도체 집적 회로는 내부 전압 생성 장치를 구비하며, 상기 내부 전압 생성 장치는 전압 감지 수단, 발진 수단 및 전압 펌핑 수단을 구비한다.
이와 같이 열거된 반도체 집적 회로의 내부 전압 중 기판 바이어스 전압은 주로 NMOS 트랜지스터의 벌크 전압으로 활용되어 누설 전류를 감소시키는 기능을 수행한다. 또한 상기 기판 바이어스 전압은 PMOS 트랜지스터의 게이트 단에 인가되어 PMOS 트랜지스터가 가지고 있는 문턱 전압(Threshold Voltage)를 극복하기 위해 사용되기도 한다. 이와 같은 기술은 반도체 메모리 장치의 서브 워드라인 드라이버와 같은 회로에서 활용되고 있다. NMOS 트랜지스터와 PMOS 트랜지스터의 특성이 각각 상이하므로, NMOS 트랜지스터에 활용되는 기판 바이어스 전압(이하, N-기판 바이어스 전압)과 PMOS 트랜지스터에 활용되는 기판 바이어스 전압(이하, P-기판 바이어스 전압)은 각각 그 레벨이 다르게 설정된다.
이와 같이 각각 상이한 레벨을 갖는 N-기판 바이어스 전압과 P-기판 바이어스 전압을 생성하기 위하여, 종래의 반도체 집적 회로는 각각의 전압을 생성하기 위한 장치들을 구비한다. 즉, N-기판 바이어스 전압을 생성하기 위한 전압 디텍터, 링 오실레이터 및 전압 펌프와 P-기판 바이어스 전압을 생성하기 위한 전압 디텍터, 링 오실레이터 및 전압 펌프가 각각 구비된다. 이처럼 각각의 전압을 생성하기 위한 장치들이 개별적으로 구비됨에 따라, 반도체 집적 회로의 기판 바이어스 전압 생성 장치는 그 점유 면적이 작지 않았다. 특히, 일반적으로 링 오실레이터와 전압 펌프는 점유 면적이 큰 회로 구성에 해당하며, 이와 같은 구성이 복수 개 구비되는 것은 반도체 집적 회로의 면적 효율을 저하시키는 요인이 된다. 이처럼 점유 면적이 큰 기판 바이어스 전압 생성 장치는 반도체 집적 회로의 고집적화 구현뿐만 아니라 저전력화 구현을 어렵게 하는 요인으로도 작용하였다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 면적 효율을 향상시키는 반도체 집적 회로의 내부 전압 생성 장치를 제공하는 데에 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 집적 회로의 내부 전압 생성 장치는, 제 1 내부 전압의 레벨을 감지하여 전압 펌핑 동작을 수행함으로써 상기 제 1 내부 전압을 생성하는 제 1 전압 생성 수단; 및 제 2 내부 전압의 레벨을 감지하여 상기 제 1 내부 전압으로부터 상기 제 2 내부 전압을 생성하는 제 2 전압 생성 수단;을 포함하는 것을 특징으로 한다.
또한 본 발명의 다른 실시예에 따른 반도체 집적 회로의 내부 전압 생성 장치는, 전압 펌핑 동작을 통해 제 1 내부 전압을 생성하는 전압 펌핑 수단; 제 2 내 부 전압의 레벨을 감지하여 감지 신호를 생성하는 감지 수단; 상기 감지 신호의 전위 레벨을 조정하여 구동 제어 신호를 생성하는 레벨 쉬프터; 및 상기 구동 제어 신호에 응답하여 상기 제 1 내부 전압을 구동하여 상기 제 2 내부 전압을 생성하는 구동 수단;을 포함하는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로의 내부 전압 생성 장치의 구성을 나타낸 블록도이다. 이하에서는 상기 내부 전압이 기판 바이어스 전압(VBB)인 것을 예로 들어 설명할 것이다.
도시한 바와 같이, 본 발명의 일 실시예에 따른 반도체 집적 회로의 기판 바이어스 전압 생성 장치는, N-기판 바이어스 전압(VBBN)의 레벨을 감지하여 제 1 감지 신호(det1)를 생성하는 제 1 감지 수단(10), 상기 제 1 감지 신호(det1)에 응답하여 발진 동작을 수행하여 펄스 신호(pls)를 생성하는 발진 수단(20), 상기 펄스 신호(pls)에 응답하여 전압 펌핑 동작을 수행하여 상기 N-기판 바이어스 전압(VBBN)을 생성하는 전압 펌핑 수단(30), P-기판 바이어스 전압(VBBP)의 레벨을 감지하여 제 2 감지 신호(det2)를 생성하는 제 2 감지 수단(40), 상기 제 2 감지 신호(det2)의 전위 레벨을 조정하여 구동 제어 신호(drvcnt)를 생성하는 레벨 쉬프터(50) 및 상기 구동 제어 신호(drvcnt)에 응답하여 상기 N-기판 바이어스 전압(VBBN)을 구동하여 상기 P-기판 바이어스 전압(VBBP)을 생성하는 구동 수단(60) 을 포함한다.
여기에서 상기 제 1 감지 수단(10), 상기 발진 수단(20) 및 상기 전압 펌핑 수단(30)은 제 1 전압 생성 수단(1)이라 부를 수 있다. 또한 상기 제 2 감지 수단(40), 상기 레벨 쉬프터(50) 및 상기 구동 수단(60)은 제 2 전압 생성 수단(2)이라 부를 수 있다.
여기에서는 상기 내부 전압은 기판 바이어스 전압(VBB)인 것을 예로 들어 나타내었지만, 상기 내부 전압은 고전위 전압(VPP)과 같이 전압 펌프를 통해 생성되는 모든 내부 전압을 포함하는 개념인 것으로 이해해야만 한다. 즉, 상기 N-기판 바이어스 전압(VBBN)은 제 1 내부 전압이고, 상기 P-기판 바이어스 전압(VBBP)은 제 2 내부 전압이라고 명명하면, 본 발명이 구현하고자 하는 내부 전압 생성 장치는 기판 바이어스 전압 생성 장치에만 한정되지는 않는다는 것을 쉽게 이해할 수 있다.
상기 제 1 전압 감지 수단(10)은 상기 N-기판 바이어스 전압(VBBN)의 레벨이 기 설정된 목표 레벨보다 낮으면(절대값이 크면) 상기 제 1 감지 신호(det1)를 디스에이블 시키고, 상기 목표 레벨보다 높으면(절대값이 작으면) 상기 제 1 감지 신호(det1)를 인에이블 시킨다.
상기 제 2 전압 감지 수단(10) 또한 마찬가지로, 상기 P-기판 바이어스 전압(VBBP)의 레벨이 기 설정된 목표 레벨보다 낮으면(절대값이 크면) 상기 제 2 감지 신호(det2)를 디스에이블 시키고, 상기 목표 레벨보다 높으면(절대값이 작으면) 상기 제 2 감지 신호(det2)를 인에이블 시킨다.
이 때, 상기 N-기판 바이어스 전압(VBBN)의 목표 레벨은 상기 P-기판 바이어스 전압(VBBP)의 목표 레벨보다 낮게 설정된다.
상기 발진 수단(20)은 상기 제 1 감지 신호(det1)가 인에이블 되면 발진 동작을 수행하여 상기 펄스 신호(pls)를 인에이블 시킨다. 그리고 상기 전압 펌핑 수단(30)은 상기 펄스 신호(pls)에 응답하여 전압 펌핑 동작을 수행하여 상기 N-기판 바이어스 전압(VBBN)을 생성한다.
상기 레벨 쉬프터(50)는 상기 제 2 감지 신호(det2)가 인에이블 되면 상기 제 2 감지 신호(det2)에 대한 레벨 쉬프팅 동작을 수행하여 상기 구동 제어 신호(drvcnt)를 인에이블 시킨다. 이후, 상기 구동 수단(60)은 상기 구동 제어 신호(drvcnt)가 인에이블 되면 상기 N-기판 바이어스 전압(VBBN)을 공급 받아 상기 P-기판 바이어스 전압(VBBP)의 레벨을 낮추는 동작을 수행하고, 상기 구동 제어 신호(drvcnt)가 디스에이블 되면 상기 N-기판 바이어스 전압(VBBN)의 공급을 차단한다.
이처럼, 본 발명이 구현하는 반도체 집적 회로의 기판 바이어스 전압 생성 장치는 하나의 전압 펌프를 이용하여 두 개의 기판 바이어스 전압을 생성한다. 도시한 형태의 구성에 대한 단순한 설계 변경만으로도 세 개 이상의 기판 바이어스 전압을 생성하는 것이 가능하며, 그러한 경우에도 전압 펌프는 하나만 이용되므로 점유 면적이 크게 증가하지는 않는다.
도 2는 도 1에 도시한 제 2 전압 생성 수단의 상세 구성을 나타낸 회로도이다.
앞서 언급하였듯이, 상기 제 2 전압 생성 수단(2)은 상기 제 2 감지 수단(40), 상기 레벨 쉬프터(50) 및 상기 구동 수단(60)을 포함한다.
여기에서 상기 제 2 감지 수단(40)은 상기 P-기판 바이어스 전압(VBBP)의 레벨에 따라 그 전위 레벨이 변동하는 미세 감지 신호(detmin)를 생성하는 제 1 감지부(410) 및 상기 미세 감지 신호(detmin)의 레벨 변동을 감지하여 상기 제 2 감지 신호(det2)를 생성하는 제 2 감지부(420)를 포함한다.
상기 제 1 감지부(410)는 게이트 단이 접지단에 접속되고 외부 공급전원(VDD)의 공급단과 제 1 노드(N1) 사이에 복수 개가 직렬로 연결되는 제 1 트랜지스터 어레이(TRA1) 및 게이트 단에 상기 P-기판 바이어스 전압(VBBP)이 인가되고 상기 제 1 노드(N1)와 상기 접지단 사이에 복수 개가 직렬로 연결되는 제 2 트랜지스터 어레이(TRA2)를 포함한다.
이 때, 상기 제 1 노드(N1)에 형성되는 전위가 상기 미세 감지 신호(detmin)이다.
상기 제 2 감지부(420)는 게이트 단에 상기 미세 감지 신호(detmin)가 입력되고 상기 외부 공급전원(VDD)의 공급단과 제 2 노드(N2) 사이에 복수 개가 직렬로 연결되는 제 3 트랜지스터 어레이(TRA3) 및 게이트 단에 상기 미세 감지 신호(detmin)가 입력되고 상기 제 2 노드(N2)와 상기 접지단 사이에 복수 개가 병렬로 연결되는 제 4 트랜지스터 어레이(TRA4)를 포함한다.
이 때, 상기 제 2 노드(N2)에 형성되는 전위가 상기 제 2 감지 신호(det2)이다.
상기 레벨 쉬프터(50)는 상기 제 2 감지 신호(det2)를 반전시키는 제 1 반전부(510), 상기 제 2 감지 신호(det2)와 상기 제 1 반전부(510)의 출력 신호를 차동 증폭하는 차동 증폭부(520) 및 상기 차동 증폭부(520)의 출력 신호를 반전시켜 상기 구동 제어 신호(drvcnt)를 출력하는 제 2 반전부(530)를 포함한다.
여기에서 상기 제 1 반전부(510)는 상기 외부 공급전원(VDD)과 그라운드 전원(VSS)을 전원으로 사용하는 제 1 인버터(IV1)를 포함한다.
그리고 상기 차동 증폭부(520)는 게이트 단에 상기 제 2 감지 신호(det2)가 입력되고 소스 단이 상기 외부 공급전원(VDD)의 공급단에 접속되며 드레인 단이 제 3 노드(N3)에 접속되는 제 1 트랜지스터(TR1), 게이트 단에 상기 제 1 반전부(510)의 출력 신호가 입력되고 소스 단이 상기 외부 공급전원(VDD)의 공급단에 접속되며 드레인 단이 제 4 노드(N4)에 접속되는 제 2 트랜지스터(TR2), 게이트 단이 상기 제 4 노드(N4)에 접속되고 드레인 단이 상기 제 3 노드(N3)에 접속되며 소스 단이 상기 N-기판 바이어스 전압(VBBN)의 공급단에 접속되는 제 3 트랜지스터(TR3) 및 게이트 단이 상기 제 3 노드(N3)에 접속되고 드레인 단이 상기 제 4 노드(N4)에 접속되며 소스 단이 상기 N-기판 바이어스 전압(VBBN)의 공급단에 접속되는 제 4 트랜지스터(TR4)를 포함한다.
이 때, 상기 제 4 노드(N4)에 인가되는 전위가 상기 차동 증폭부(520)의 출력 신호로서 출력된다.
또한 상기 제 2 반전부(530)는 상기 외부 공급전원(VDD)과 상기 N-기판 바이어스 전압(VBBN)을 전원으로 사용하는 제 2 인버터(IV2)를 포함한다.
상기 구동 수단(60)은 게이트 단에 상기 구동 제어 신호(drvcnt)를 입력 받고 드레인 단이 출력 노드(Nout)에 접속되며 소스 단에 상기 N-기판 바이어스 전압(VBBN)이 인가되는 제 5 트랜지스터(TR5)를 포함한다.
상기 제 2 감지 수단(40)의 제 1 감지부(410)는 상기 P-기판 바이어스 전압(VBBP)의 레벨이 상승하면 상기 미세 감지 신호(detmin)의 레벨을 높여 출력하고, 상기 P-기판 바이어스 전압(VBBP)의 레벨이 하강하면 상기 미세 감지 신호(detmin)의 레벨을 낮추어 출력한다. 이 때, 상기 미세 감지 신호(detmin)의 레벨 변동은 이산적인 형태를 갖지 않는다.
이후, 상기 제 2 감지부(420)는 상기 미세 감지 신호(detmin)의 레벨이 상승하면 상기 제 2 감지 신호(det2)를 인에이블 시키고, 상기 미세 감지 신호(detmin)의 레벨이 하강하면 상기 제 2 감지 신호(det2)를 디스에이블 시킨다. 상기 제 2 감지 신호(det2)는 로우 인에이블(Low Enable) 신호이다.
상기 레벨 쉬프터(50)는 상기 제 2 감지 신호(det2)가 인에이블 되면 상기 구동 제어 신호(drvcnt)를 인에이블 시키고, 상기 제 2 감지 신호(det2)가 디스에이블 되면 상기 구동 제어 신호(drvcnt)를 디스에이블 시킨다. 이 때, 상기 구동 제어 신호(drvcnt)는 상기 외부 공급전원(VDD)의 레벨부터 상기 N-기판 바이어스 전압(VBBN)의 레벨까지 스윙하는 신호이다.
상기 구동 수단(60)은 상기 구동 제어 신호(drvcnt)가 인에이블 되면 상기 N-기판 바이어스 전압(VBBN)을 상기 출력 노드(Nout)에 공급하여 상기 P-기판 바이어스 전압(VBBP)의 레벨을 하강시키는 동작을 수행한다. 반면에 상기 구동 제어 신 호(drvcnt)가 디스에이블 되면 상기 N-기판 바이어스 전압(VBBN)의 상기 출력 노드(Nout)로의 공급을 차단하여 상기 P-기판 바이어스 전압(VBBP)이 상기 N-기판 바이어스 전압(VBBN)에 대한 독립적인 레벨을 갖도록 한다.
도 3은 본 발명의 일 실시예에 따른 반도체 집적 회로의 내부 전압 생성 장치의 동작을 설명하기 위한 그래프이다.
도시한 그래프는 상기 N-기판 바이어스 전압(VBBN)의 레벨을 변동시켰을 때의 상기 P-기판 바이어스 전압(VBBP), 상기 미세 감지 신호(detmin), 상기 제 2 감지 신호(det2) 및 상기 구동 제어 신호(drvcnt)의 레벨 변동을 나타낸다.
도면을 보면, 상기 N-기판 바이어스 전압(VBBN)의 레벨이 지속적으로 상승하다 상기 P-기판 바이어스 전압(VBBP) 레벨에 도달한 이후에는 상기 N-기판 바이어스 전압(VBBN)과 상기 P-기판 바이어스 전압(VBBP)이 동시에 상승하게 된다. 이처럼 상기 P-기판 바이어스 전압(VBBP) 레벨이 상승하면 상기 미세 감지 신호(detmin)의 레벨 또한 상승하게 되고, 이에 따라 상기 제 2 감지 신호(det2)는 로우 레벨로 인에이블 된다. 상기 제 2 감지 신호(det2)가 인에이블 됨에 따라 상기 구동 제어 신호(drvcnt) 또한 인에이블 된다.
이처럼 실험적으로 나타낸 그래프를 통해, 상기 P-기판 바이어스 전압(VBBP)의 레벨이 기 설정된 만큼 낮을 때에는 상기 P-기판 바이어스 전압(VBBP)이 상기 N-기판 바이어스 전압(VBBN)에 영향을 받지 않지만, 상기 P-기판 바이어스 전압(VBBP)의 레벨이 상승하면, 이후에는 상기 P-기판 바이어스 전압(VBBP)은 상기 N-기판 바이어스 전압(VBBN)을 공급 받아 생성된다는 사실을 알 수 있다. 즉, 상기 N-기판 바이어스 전압(VBBN)을 생성하기 위한 전압 펌프인 상기 전압 펌핑 수단(30)만으로도 상기 N-기판 바이어스 전압(VBBN)과 상기 P-기판 바이어스 전압(VBBP)을 생성할 수 있게 된 것이다.
이와 같이, 본 발명의 일 실시예에 따른 내부 전압 생성 장치는 하나의 전압 펌프를 구비하여 복수 개의 내부 전압을 생성하였다. 따라서 현저히 감소된 면적만을 점유하고도 복수 개의 내부 전압을 생성하는 것이 가능하게 되었다. 본 발명의 구현으로 인해 반도체 집적 회로의 고집적화 및 저전력화 구현은 보다 용이하게 실시될 것이다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 설명한 본 발명의 반도체 집적 회로의 내부 전압 생성 장치는, 하나의 전압 펌프만을 구비하고 복수 개의 내부 전압을 생성함으로써, 면적 효율을 향상시키는 효과가 있다.
또한 본 발명의 반도체 집적 회로의 내부 전압 생성 장치는, 점유 면적을 감소시켜 고집적화 및 저전력화 구현을 가능하게 하는 효과가 있다.

Claims (16)

  1. 제 1 내부 전압의 레벨을 감지하여 전압 펌핑 동작을 수행함으로써 상기 제 1 내부 전압을 생성하는 제 1 전압 생성 수단; 및
    제 2 내부 전압의 레벨을 감지하여 상기 제 1 내부 전압으로부터 상기 제 2 내부 전압을 생성하는 제 2 전압 생성 수단;
    을 포함하는 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  2. 제 1 항에 있어서,
    상기 제 1 전압 생성 수단은,
    상기 제 1 내부 전압의 레벨을 감지하여 제 1 감지 신호를 생성하는 제 1 감지 수단;
    상기 제 1 감지 신호에 응답하여 발진 동작을 수행하여 펄스 신호를 생성하는 발진 수단;
    상기 펄스 신호에 응답하여 전압 펌핑 동작을 수행하여 상기 제 1 내부 전압을 생성하는 전압 펌핑 수단;
    을 포함하는 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  3. 제 1 항에 있어서,
    상기 제 2 전압 생성 수단은,
    상기 제 2 내부 전압의 레벨을 감지하여 제 2 감지 신호를 생성하는 제 2 감지 수단;
    상기 제 2 감지 신호의 전위 레벨을 조정하여 구동 제어 신호를 생성하는 레벨 쉬프터; 및
    상기 구동 제어 신호에 응답하여 상기 제 1 내부 전압을 구동하여 상기 제 2 내부 전압을 생성하는 구동 수단;
    을 포함하는 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  4. 제 3 항에 있어서,
    상기 제 2 감지 수단은, 상기 제 2 내부 전압의 레벨이 목표 레벨에 도달하지 않으면 상기 제 2 감지 신호를 인에이블 시키고, 상기 제 2 내부 전압의 레벨이 목표 레벨에 도달하면 상기 제 2 감지 신호를 디스에이블 시키는 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  5. 제 4 항에 있어서,
    상기 제 2 감지 수단은,
    상기 제 2 내부 전압의 레벨에 따라 그 전위 레벨이 변동하는 미세 감지 신호를 생성하는 제 1 감지부; 및
    상기 미세 감지 신호의 레벨 변동을 감지하여 상기 제 2 감지 신호를 생성하는 제 2 감지부;
    를 포함하는 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  6. 제 3 항에 있어서,
    상기 레벨 쉬프터는, 상기 제 2 감지 신호가 인에이블 되면 상기 구동 제어 신호를 인에이블 시키며, 상기 구동 제어 신호의 스윙폭은 상기 제 2 감지 신호의 스윙폭보다 더 큰 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  7. 제 6 항에 있어서,
    상기 레벨 쉬프터는,
    상기 제 2 감지 신호를 반전시키는 제 1 반전부;
    상기 제 2 감지 신호와 상기 제 1 반전부의 출력 신호를 차동 증폭하는 차동 증폭부; 및
    상기 차동 증폭부의 출력 신호를 반전시켜 상기 구동 제어 신호를 출력하는 제 2 반전부;
    를 포함하는 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  8. 제 3 항에 있어서,
    상기 구동 수단은, 상기 구동 제어 신호가 인에이블 되면 상기 제 1 내부 전압을 공급 받아 상기 제 2 내부 전압의 레벨을 제어하고, 상기 구동 제어 신호가 디스에이블 되면 상기 제 1 내부 전압을 차단하는 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  9. 전압 펌핑 동작을 통해 제 1 내부 전압을 생성하는 전압 펌핑 수단;
    제 2 내부 전압의 레벨을 감지하여 감지 신호를 생성하는 감지 수단;
    상기 감지 신호의 전위 레벨을 조정하여 구동 제어 신호를 생성하는 레벨 쉬프터; 및
    상기 구동 제어 신호에 응답하여 상기 제 1 내부 전압을 구동하여 상기 제 2 내부 전압을 생성하는 구동 수단;
    을 포함하는 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  10. 제 9 항에 있어서,
    상기 감지 수단은, 상기 제 2 내부 전압의 레벨이 목표 레벨에 도달하지 않으면 상기 감지 신호를 인에이블 시키고, 상기 제 2 내부 전압의 레벨이 목표 레벨에 도달하면 상기 감지 신호를 디스에이블 시키는 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  11. 제 10 항에 있어서,
    상기 감지 수단은,
    상기 제 2 내부 전압의 레벨에 따라 그 전위 레벨이 변동하는 미세 감지 신호를 생성하는 제 1 감지부; 및
    상기 미세 감지 신호의 레벨 변동을 감지하여 상기 감지 신호를 생성하는 제 2 감지부;
    를 포함하는 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  12. 제 9 항에 있어서,
    상기 레벨 쉬프터는, 상기 감지 신호가 인에이블 되면 상기 구동 제어 신호를 인에이블 시키며, 상기 구동 제어 신호의 스윙폭은 상기 감지 신호의 스윙폭보다 더 큰 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  13. 제 12 항에 있어서,
    상기 레벨 쉬프터는,
    상기 감지 신호를 반전시키는 제 1 반전부;
    상기 감지 신호와 상기 제 1 반전부의 출력 신호를 차동 증폭하는 차동 증폭부; 및
    상기 차동 증폭부의 출력 신호를 반전시켜 상기 구동 제어 신호를 출력하는 제 2 반전부;
    를 포함하는 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  14. 제 9 항에 있어서,
    상기 구동 수단은, 상기 구동 제어 신호가 인에이블 되면 상기 제 1 내부 전 압을 공급 받아 상기 제 2 내부 전압의 레벨을 제어하고, 상기 구동 제어 신호가 디스에이블 되면 상기 제 1 내부 전압을 차단하는 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  15. 제 1 항 또는 제 9 항에 있어서,
    상기 제 1 내부 전압은 기판 바이어스 전압이고, 상기 제 1 내부 전압은 상기 제 2 내부 전압보다 낮은 레벨의 전압인 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
  16. 제 1 항 또는 제 9 항에 있어서,
    상기 제 1 내부 전압은 고전위 전압이고, 상기 제 1 내부 전압은 상기 제 2 내부 전압보다 높은 레벨의 전압인 것을 특징으로 하는 반도체 집적 회로의 내부 전압 생성 장치.
KR1020070061567A 2007-06-22 2007-06-22 반도체 집적 회로의 내부 전압 생성 장치 KR100863019B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070061567A KR100863019B1 (ko) 2007-06-22 2007-06-22 반도체 집적 회로의 내부 전압 생성 장치
US11/962,940 US7852139B2 (en) 2007-06-22 2007-12-21 Apparatus for generating internal voltage in semiconductor integrated circuit
TW097109235A TWI399755B (zh) 2007-06-22 2008-03-14 在半導體積體電路內產生內部電壓之設備

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070061567A KR100863019B1 (ko) 2007-06-22 2007-06-22 반도체 집적 회로의 내부 전압 생성 장치

Publications (1)

Publication Number Publication Date
KR100863019B1 true KR100863019B1 (ko) 2008-10-13

Family

ID=40135863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070061567A KR100863019B1 (ko) 2007-06-22 2007-06-22 반도체 집적 회로의 내부 전압 생성 장치

Country Status (3)

Country Link
US (1) US7852139B2 (ko)
KR (1) KR100863019B1 (ko)
TW (1) TWI399755B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035408B1 (ko) * 2009-07-01 2011-05-20 주식회사 하이닉스반도체 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015331A (ko) * 1996-08-21 1998-05-25 김주용 반도체 메모리 장치의 복수 레벨 전압 발생기
KR20020078971A (ko) * 2001-04-12 2002-10-19 주식회사 하이닉스반도체 반도체 소자의 내부 전원 발생기
KR20060053429A (ko) * 2004-11-15 2006-05-22 주식회사 하이닉스반도체 반도체 장치용 내부전압 발생기

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294584B1 (ko) * 1998-06-19 2001-09-17 윤종용 반도체메모리장치의기판바이어스전압발생회로
US6654296B2 (en) * 2001-07-23 2003-11-25 Samsung Electronics Co., Ltd. Devices, circuits and methods for dual voltage generation using single charge pump
US6597603B2 (en) * 2001-11-06 2003-07-22 Atmel Corporation Dual mode high voltage power supply for providing increased speed in programming during testing of low voltage non-volatile memories
JP3836787B2 (ja) 2001-12-27 2006-10-25 株式会社東芝 半導体装置
KR100733419B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기
KR100748555B1 (ko) * 2005-06-28 2007-08-10 삼성전자주식회사 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
KR100728553B1 (ko) * 2005-09-12 2007-06-15 주식회사 하이닉스반도체 반도체 집적회로 및 그 내부전압 제어방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015331A (ko) * 1996-08-21 1998-05-25 김주용 반도체 메모리 장치의 복수 레벨 전압 발생기
KR20020078971A (ko) * 2001-04-12 2002-10-19 주식회사 하이닉스반도체 반도체 소자의 내부 전원 발생기
KR20060053429A (ko) * 2004-11-15 2006-05-22 주식회사 하이닉스반도체 반도체 장치용 내부전압 발생기

Also Published As

Publication number Publication date
US7852139B2 (en) 2010-12-14
US20080315937A1 (en) 2008-12-25
TWI399755B (zh) 2013-06-21
TW200901222A (en) 2009-01-01

Similar Documents

Publication Publication Date Title
US7227403B2 (en) Internal voltage generator for semiconductor device
JP2007150761A (ja) 半導体集積回路及びリーク電流低減方法
JP2008103927A (ja) 半導体集積回路
JP4237221B2 (ja) 半導体装置
JP4920398B2 (ja) 電圧発生回路
TWI408691B (zh) 內部電壓產生器
KR100863019B1 (ko) 반도체 집적 회로의 내부 전압 생성 장치
KR100757933B1 (ko) 반도체 집적 회로의 내부 전압 생성 장치 및 방법
CN110010168B (zh) 半导体存储器件
JP2006146868A (ja) 半導体装置用の内部電圧発生器
KR20090025789A (ko) 코어전압 발생회로
JP4723210B2 (ja) 昇圧電圧発生回路及び昇圧電圧発生方法
US6545531B1 (en) Power voltage driver circuit for low power operation mode
KR100930406B1 (ko) 입력회로를 가지는 반도체 집적회로
KR100821570B1 (ko) 고전압 발생 장치
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR100772711B1 (ko) 내부전원 생성장치
KR100992007B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로
JP4723278B2 (ja) 半導体集積回路装置および半導体集積回路システム
KR100922885B1 (ko) 내부전압 발생회로
KR20110047892A (ko) 집적회로 및 그 구동방법
KR100850276B1 (ko) 반도체 장치에 적합한 내부전원전압 발생회로
KR100680951B1 (ko) 메모리 장치용 고전압 발생장치
KR20100052295A (ko) 반도체 메모리 장치의 주변회로전압 구동회로
KR101163034B1 (ko) 백바이어스 전압의 레귤레이션 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 11