KR100772711B1 - 내부전원 생성장치 - Google Patents

내부전원 생성장치 Download PDF

Info

Publication number
KR100772711B1
KR100772711B1 KR1020050058481A KR20050058481A KR100772711B1 KR 100772711 B1 KR100772711 B1 KR 100772711B1 KR 1020050058481 A KR1020050058481 A KR 1020050058481A KR 20050058481 A KR20050058481 A KR 20050058481A KR 100772711 B1 KR100772711 B1 KR 100772711B1
Authority
KR
South Korea
Prior art keywords
voltage
level
signal
reference voltage
terminal
Prior art date
Application number
KR1020050058481A
Other languages
English (en)
Other versions
KR20070002805A (ko
Inventor
김재일
변상진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058481A priority Critical patent/KR100772711B1/ko
Publication of KR20070002805A publication Critical patent/KR20070002805A/ko
Application granted granted Critical
Publication of KR100772711B1 publication Critical patent/KR100772711B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 원하는 고전압의 레벨을 조절할 수 있는 내부전원 생성장치를 제공하기 위한 것으로, 이를 위한 본 발명은 외부전원을 펌핑하여 외부전원 보다 높은 레벨을 갖는 고전압을 생성하기 위한 차지 펌핑수단; 상기 고전압의 레벨을 전압 디바이딩하여 피드백 전압으로 출력하기 위한 피드백수단; 복수의 선택신호에 대응하는 전압레벨을 가지는 기준전압을 공급하기 위한 테스트모드 기준전압 생성수단; 상기 기준전압에 대한 상기 피드백 전압의 레벨을 감지하기 위한 레벨 감지수단; 상기 레벨 감지수단의 감지신호에 응답하여 주기신호를 생성하기 위한 오실레이터; 및 상기 주기신호에 응답하여 상기 차지 펌핑수단의 구동을 제어하기 위한 펌핑 제어신호 생성수단을 구비하는 내부전원 생성장치를 제공한다.
피드백 전압, 기준전압, 레벨 선택, 반응시간, 기생 커패시턴스

Description

내부전원 생성장치{INTERNAL VOLTAGE GENERATOR}
도 1은 일반적인 내부전원 생성장치의 블록 구성도.
도 2는 종래기술에 따른 피드백부 및 레벨 감지부의 내부 회로도.
도 3은 다른 종래기술에 따른 피드백부 및 레벨 감지부의 내부 회로도.
도 4는 도 2및 도 3의 시뮬레이션 파형도.
도 5는 본 발명의 일 실시 예에 따른 내부전원 생성장치의 블록 구성도.
도 6은 도 5의 테스트모드 기준전압 생성부의 내부 회로도.
도 7a은 도 6의 전압레벨 다양화부의 내부 회로도.
도 7b는 도 6의 선택부의 내부 회로도.
도 8은 도 5 내지 도 7b에 따른 본 발명의 내부전원 생성장치의 시뮬레이션 파형도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 테스트모드 기준전압 생성부
120 : 전압레벨 다양화부
140 : 레벨 선택부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 테스트모드를 통해 내부전압의 레벨을 조절할 수 있는 내부전원 생성장치에 관한 것이다.
반도체 메모리 소자에서 내부전원으로 사용하는 내부전원 생성장치(Internal Voltage generator)는 외부 전원전압(External voltage, VDD)을 공급받아 다양한 레벨의 내부 전원전압(Internal voltage)을 만드는 회로이다.
특히, 메모리 반도체의 최근 추세가 저전압, 저소비 전력화되어 감에 따라 디램 제품에서 내부전원 생성장치를 채용하고 있다.
한편, 이와같이 소자의 내부에서 사용되는 전압을 자체적으로 생성하므로, 주변온도, 공정, 또는 압력 등의 변동에 관계없이 안정적인 내부전압을 생성하는 것에 많은 노력이 있어왔다.
도 1은 종래기술에 따른 내부전원 생성장치의 블록 구성도이다.
도 1을 참조하면, 종래기술에 따른 내부전원 생성장치는 외부전원(VDD)을 펌핑하여 외부전원(VDD) 보다 높은 레벨을 갖는 고전압(VPP) 생성하기 위한 차지 펌핑부(40)와, 고전압(VPP)의 레벨을 전압 디바이딩하여 피드백 전압(VPP_FD)으로 출력하기 위한 피드백부(50)와, 피드백 전압(VPP_FD)의 레벨을 감지하기 위한 레벨 감지부(10)와, 레벨 감지부(10)의 감지신호(PPE)에 응답하여 주기신호(OSC)를 생성하기 위한 오실레이터(20)와, 주기신호(OSC)에 응답하여 차지 펌핑부(40)의 구동을 제어하기 위한 펌핑 제어신호 생성부(30)를 구비한다.
이와같이, 종래기술에 따른 내부전원 생성장치는 피드백부(50)를 통해 고전압(VPP)을 전압 디바이딩하여 피드백 전압(VPP_FD)으로 생성하고, 피드백 전압(VPP_FD)의 레벨을 감지하여 고전압(VPP)의 레벨이 일정하게 유지되도록 한다. 그리고 피드백 전압(VPP_FD)의 레벨을 조절하여, 원하는 고전압(VPP)의 레벨을 조절한다. 이에 관해서는 피드백부(50) 및 레벨 감지부(10)의 회로적 구현을 살펴보므로서, 자세히 알아보도록 한다.
도 2는 종래기술에 따른 피드백부(52) 및 레벨 감지부(10)의 내부 회로도이다.
도 2에 도시된 바와 같이, 피드백부(52)는 직렬 연결된 복수개의 저항을 사용하여 고전압(VPP)을 전압 디바이딩하여 피드백 전압(VPP_FD)을 출력한다. 여기서, 출력되는 피드백 전압(VPP_FD)의 레벨은 테스트-다운신호(TM_VPPDNB) 및 테스트-업신호(TM_VPPUP)에 따라 액티브되는 MOS 트랜지스터(PM1, NM1)의 턴온저항에 의해 조절된다.
그리고 레벨 감지부(10)는 피드백 전압(VPP_FD)과 기준전압(VREF)의 레벨 차이를 감지 및 증폭하여 출력하기 위한 차동 증폭기(12)와, 차동 증폭기(12)의 출력전압을 버퍼링하기 위한 버퍼(14)와, 버퍼(14)의 출력신호를 래치하여 감지신호(PPE)로 출력하기 위한 출력부(16)를 구비한다.
참고적으로, 출력부(16)는 크로스 커플드된 낸드게이트의 RS 래치로 구현된다. 또한, 레벨 감지부(12)에 공급되는 기준전압(VREF)은 외부에서 인가되는 전압 이거나, 내부에서 생성되는 전압으로 반도체메모리소자의 경우 공통적으로 사용된다.
다음에서는 도 2에 도시된 피드백부(52) 및 레벨 감지부(10)의 동작을 간략히 살펴보도록 한다.
먼저, 피드백부(52) 내 패시브 저항(Passive Resistor)의 저항비율에 따라 고전압(VPP)이 전압 디바이딩되어 피드백 전압(VPP_FD)으로 출력된다.
이어, 레벨 감지부(10) 내 차동증폭기(12)는 피드백 전압(VPP_FD)의 레벨이 기준전압(VREF)에 비해 낮은 경우 출력전압을 논리레벨 'L'로 출력하며, 피드백 전압(VPP_FD)의 레벨이 기준전압(VREF)에 비해 높은 경우 출력전압을 논리레벨 'H'로 출력한다.
이어, 버퍼(14)는 차동증폭기(12)의 출력전압을 버퍼링하여 출력하며, 출력부(16)는 버퍼(14)의 출력신호를 감지신호(PPE)로 출력한다. 이때, 레벨 감지부(12)의 출력전압이 논리레벨 'L'를 갖는 경우 감지신호(PPE)를 논리레벨 'H'로 활성화시킨다.
여기서, 감지신호(PPE)가 논리레벨 'H'를 갖는 경우에는 도 1에 도시된 오실레이터(20)가 액티브되어 주기신호(OSC)를 생성하며, 차지펌핑 제어신호 생성부(30)는 주기신호(OSC)의 활성화 구간동안 차지 펌핑부(40)가 액티브되어 고전압(VPP)의 레벨을 상승시키도록 한다.
또한, 감지신호(PPE)가 논리레벨 'L'를 갖는 경우에는 오실레이터(20), 차지 펌핑 제어신호 생성부(30), 및 차지 펌핑부(40)가 비활성화 되어 고전압(VPP)이 펌 핑되지 않는다.
한편, 출력되는 고전압(VPP)의 원하는 레벨을 조절하고자 하는 경우에는 테스트-다운신호(TM_VPPDNB) 또는 테스트-업신호(TM_VPPUP)를 활성화시켜 피드백 전압(VPP_FD)의 레벨을 조절한다.
먼저, 원하는 고전압(VPP) 레벨을 하강시키고자 하는 경우에는 테스트-다운신호(TM_VPPDNB)를 논리레벨 'L'로 활성화시키고, PMOS트랜지스터(PM1)의 드레인단에 접속된 복수개의 스위치 중 하나를 턴온시킨다. 그러면, 고전압(VPP)의 공급단으로 부터 턴온된 스위치 사이에 위치하는 저항과 PMOS트랜지스터(PM1)가 병렬로 연결되므로, 공급단과 스위치 사이에 위치하는 저항값 보다 작은 PMOS트랜지스터(PM1)의 턴온 저항값에 의해 저항값이 결정된다.
따라서, 동일한 고전압(VPP) 레벨을 갖는 경우에도 테스트-다운신호(TM_VPPDNB)의 활성화에 의해 피드백 전압(VPP_FD)의 레벨이 상승되므로, 레벨 감지부(10)에 의해 감지신호(PPE)가 활성화되는 구간이 짧아져 차지 펌핑부(40)가 구동되는 시간이 줄어들어 고전압(VPP)의 레벨이 하강하게 된다.
또한, 고전압(VPP)의 원하는 레벨을 상승시키고자 하는 경우에는 테스트-업신호(TM_VPPUP)를 논리레벨 'H'로 활성화시키고, NMOS트랜지스터(NM1)의 드레인단에 접속된 복수개의 스위치 중 하나를 턴온시킨다. 그러면, 접지전압(VSS)의 공급단으로 부터 턴온된 스위치 사이에 위치하는 저항과 NMOS트랜지스터(NM1)가 병렬로 연결되므로, 공급단과 스위치 사이에 위치하는 저항값 보다 작은 NMOS트랜지스터(NM1)의 턴온 저항값에 의해 저항값이 결정된다.
따라서, 동일한 고전압(VPP) 레벨을 갖는 경우에도 테스트-업신호(TM_VPPUP)의 활성화에 의해 피드백 전압(VPP_FD)의 레벨이 하강되므로, 레벨 감지부(10)에 의해 감지신호(PPE)가 활성화되는 구간이 길어져 차지 펌핑부(50)가 구동되는 시간이 길어져 고전압(VPP)의 레벨이 상승하게 된다.
즉, 도 2에 도시된 피드백부 및 레벨 감지부를 구비하는 내부전원 생성장치는 테스트-다운신호 및 테스트-업신호의 인가 및 스위치의 연결을 통해 피드백부 내 저항비율을 조절하므로서, 피드백전압의 레벨을 조절하여 원하는 고전압의 레벨을 조절한다.
도 3은 다른 종래기술에 따른 피드백부(50) 및 레벨 감지부(10)의 내부 회로도이다.
도 3에 도시된 바와 같이, 다른 종래기술에 따른 피드백부(54)는 PMOS트랜지스터로 구현된 액티브 저항을 직렬 연결하여 고전압(VPP)을 전압 디바이딩하여 이를 피드백 전압(VPP_FD)으로 출력한다.
이와같이, 도 3에 도시된 피드백부(54)는 액티브 저항으로 구현되므로, 도 2에 도시된 피드백부(52)에 비해 적은 면적을 가질 뿐 아니라, 작은 기생 커패시턴스를 가져 반응시간(Response Time) 역시 빨라진다.
그런데, 도 3에 도시된 피드백부(54)는 직렬 연결된 액티브 저항만으로 구성되어 피드백 전압(VPP_FD)의 레벨을 조절할 수 없다.
참고적으로, 레벨 감지부(10)는 도 2에 도시된 레벨 감지부(10)와 동일한 회로적 구현을 가지므로, 이에 대해서는 동일한 도면 부호를 부여하고 이에 대한 구 체적 설명은 생략하도록 한다.
도 4는 도 2및 도 3의 시뮬레이션 파형도로서, 도 2에 도시된 피드백부(52) 및 레벨 감지부(10)를 구비하는 내부전원 생성장치의 구동에 따른 고전압(VPP)의 레벨 변화는 도면부호 'a'로 표기하며, 도 3에 도시된 피드백부(54) 및 레벨 감지부(10)를 구비하는 내부전원 생성장치의 구동에 따른 고전압(VPP)의 레벨 변화는 도면부호 'b'로 표기한다.
도 4에 도시된 바와 같이, MOS트랜지스터의 액티브 저항으로 구현된 피드백부(54)를 구비하는 내부전원 생성장치에 의한 고전압(VPP)의 레벨 변화폭 'b'가 패시브 저항으로 구현된 피드백부(52)를 갖는 내부전원 생성장치의 'a'에 비해 적은 것을 알 수 있다. 이는 전술한 바와 같이 MOS트랜지스터로 구현된 액티브 저항이 패시브 저항에 비해작은 기생 커패시턴스를 가지므로, 액티브 저항으로 구현된 피드백부(54)를 갖는 내부전원 생성장치가 고전압(VPP)의 레벨 하강 및 상승을 보다 빠르게 감지하여 구동되기 때문에 변화폭이 적은 것이다. 즉, 액티브 저항으로 구현된 피드백부(54)를 갖는 내부전원 생성장치가 빠른 반응시간을 갖는다.
한편, MOS트랜지스터로 구현된 액티브 저항을 사용하는 피드백부를 구비하는 내부전원 생성장치의 경우, 원하는 고전압의 레벨을 조절하고자 하여도, 이를 위한 회로적 구현이 없어 조절할 수 없는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으 로, 원하는 고전압의 레벨을 조절할 수 있는 내부전원 생성장치를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명은 외부전원을 펌핑하여 외부전원 보다 높은 레벨을 갖는 고전압을 생성하기 위한 차지 펌핑수단; 상기 고전압의 레벨을 전압 디바이딩하여 피드백 전압으로 출력하기 위한 피드백수단; 복수의 선택신호에 대응하는 전압레벨을 가지는 기준전압을 공급하기 위한 테스트모드 기준전압 생성수단; 상기 기준전압에 대한 상기 피드백 전압의 레벨을 감지하기 위한 레벨 감지수단; 상기 레벨 감지수단의 감지신호에 응답하여 주기신호를 생성하기 위한 오실레이터; 및 상기 주기신호에 응답하여 상기 차지 펌핑수단의 구동을 제어하기 위한 펌핑 제어신호 생성수단을 구비하는 내부전원 생성장치를 제공한다.
바람직하게 테스트모드 기준전압 생성수단은, 제1 전원전압을 다양한 레벨을 갖는 복수의 기준전압-레벨신호로 출력하기 위한 전압 레벨 다양화부와, 상기 복수의 선택신호에 응답하여 상기 복수의 기준전압-레벨신호 중 하나를 선택하여 상기 기준전압로 출력하기 위한 선택부를 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 5는 본 발명의 일 실시 예에 따른 내부전원 생성장치의 블록 구성도이다.
도 5을 참조하면, 본 발명에 따른 내부전원 생성장치는 외부전원(VDD)을 펌핑하여 외부전원(VDD) 보다 높은 레벨을 갖는 고전압(VPP) 생성하기 위한 차지 펌핑부(500)와, 고전압(VPP)의 레벨을 전압 디바이딩하여 피드백 전압(VPP_FD)으로 출력하기 위한 피드백부(600)와, 선택신호(TM_VPPUP, TM_VPPDN, SEL<0:7>)에 따라 조절된 기준전압(VREF)을 공급하기 위한 기준전압 생성부(100)와, 기준전압(VREF)에 대한 피드백 전압(VPP_FD)의 레벨을 감지하기 위한 레벨 감지부(200)와, 레벨 감지부(200)의 감지신호(PPE)에 응답하여 주기신호(OSC)를 생성하기 위한 오실레이터(300)와, 주기신호(OSC)에 응답하여 차지 펌핑부(500)의 구동을 제어하기 위한 펌핑 제어신호 생성부(400)를 구비한다.
참고적으로, 선택신호(TM_VPPUP, TM_VPPDN, SEL<0:7>)는 외부에서 커맨드로 인가되거나, 퓨즈옵션을 통해 인가된다.
이와같이, 본 발명에 따른 내부전원 생성장치는 선택신호(TM_VPPUP, TM_VPPDN, SEL<0:7>)를 통해 기준전압(VREF)의 레벨을 조절하므로서, 피드백 전압(VPP_FD)을 감지하여 이뤄지는 차지 펌핑부(500)의 구동 시간을 조절하여 원하는 고전압(VPP)을 레벨을 조절하게 된다. 이에 관해서는 기준전압 생성부(100)의 내부 회로를 살펴보므로서, 자세히 알아 보도록 한다.
도 6은 도 5의 테스트모드 기준전압 생성부(100)의 블록 구성도이다.
도 6을 참조하면, 테스트모드 기준전압 생성부(100)는 전원전압 VR0를 다양한 레벨을 갖는 복수의 기준전압-레벨신호(UP_LV, DN_LV, VR_LV<0:7>)로 출력하기 위한 전압 레벨 다양화부(120)와, 선택신호(TM_VPPUP, TM_VPPDN, VR_LV<0:7>)에 응답하여 복수의 기준전압-레벨신호(UP_LV, DN_LV, VR_LV<0:7>) 중 하나를 선택하여 기준전압(VREF)로 출력하기 위한 선택부(140)를 구비한다.
참고적으로, 전원전압 VR0는 외부에서 인가되거나, 또는 내부적으로 생성되는 전압으로서, 반도체메모리소자의 경우 내부 기준전압으로 사용된다.
도 7a은 도 6의 전압 레벨 다양화부(120)의 내부 회로도이다.
도 7a를 참조하면, 전압 레벨 다양화부(120)는 전원전압 VR0 및 노드 N1에 걸린 전압 사이의 차이를 감지 및 증폭하기 위한 차동 증폭기(122)와, 노드 N1에 걸린 전압을 직렬 연결된 복수의 저항으로 전압 디바이딩하여 복수의 기준전압-레벨신호(UP_LV, DN_LV, VR_LV<0:7>)로 출력하기 위한 디바이딩부(124)를 구비한다.
그리고 차동 증폭기(122)는 전원전압 VR0를 게이트 입력으로 가지며 전원전압 VSS에 자신의 소스단이 접속된 NMOS트랜지스터(NM4)와, 전원전압 VR0를 게이트 입력으로 가지며 NMOS트랜지스터(NM4)의 드레인단에 자신의 소스단이 접속된 NMOS트랜지스터(NM2)와, 노드 N1에 걸린전압을 게이트 입력으로 가지며 NMOS트랜지스터(NM4)의 드레인단에 자신의 소스단이 접속된 NMOS트랜지스터(NM3)와, 전원전압 VPREI의 공급단에 자신의 소스단이 접속되고 NMOS트랜지스터(NM3)의 드레인단에 자신의 게이트단 및 드레인단이 접속된 PMOS트랜지스터(PM3)와, PMOS트랜지스터(PM3)의 게이트단에 자신의 게이트단이 접속되고 전원전압 VPERI의 공급단과 NMOS트랜지스터(NM2)의 드레인단 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM2)와, PMOS트랜지스터(PM2)의 드레인단에 자신의 게이트단이 접속되고 전원전압 VPERI의 공급단과 노드 N1 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM4)를 구비한다.
다음에서는 전압 레벨 다양화부(120)의 동작을 간략히 살펴보면, 차동증폭기(122)에 의해 노드 N1에 전원전압 VRO에 대응하는 레벨의 전압이 인가되며, 디바이딩부(124)에 의해 노드 N1에 걸린 전압은 다양한 레벨을 갖는 복수의 기준전압-레벨신호(UP_LV, DN_LV, VR_LV<0:7>)로 출력된다.
먼저, 차동증폭기(122)에 의해 노드 N1에 전원전압 VR0에 대응하는 레벨의 전압이 인가되는 과정을 살펴보도록 한다.
노드 N1에 걸린전압이 전원전압 VR0보다 낮은 레벨을 갖는 경우 PMOS트랜지스터 PM2 및 PM3을 통해 흐르는 동일한 양의 전류에 의해, PMOS트랜지스터(PM2)의 드레인단의 레벨이 하강하게 된다. 따라서, PMOS트랜지스터(PM2)의 드레인단에 걸린 전압을 게이트 입력으로 갖는 PMOS트랜지스터(PM4)가 턴온되어 전원전압 VPERI를 노드 N1에 공급한다. 또한, 노드 N1에 걸린전압이 전원전압 VR0보다 높은 레벨을 갖는 경우 PMOS트랜지스터 PM2 및 PM3을 통해 흐르는 동일한 양의 전류에 의해, PMOS트랜지스터(PM2)의 드레인단의 레벨이 상승하게 된다. 따라서, PMOS트랜지스터(PM2)의 드레인단에 걸린 전압을 게이트 입력으로 갖는 PMOS트랜지스터(PM4)가 턴오프되어 노드 N1에 공급되는 전압 레벨이 없게 된다.
그리고 디바이딩부(140)는 직렬 연결된 복수의 저항에 의해 정해진 저항 비율에 따라 노드 N1에 걸린 전압을 복수의 기준전압-레벨신호(UP_LV, DN_LV, VR_LV<0:7>)로 출력한다.
참고적으로, 전원전압 VR0의 레벨을 조절하면, 이에 따라 전압 레벨 다양화부(120)에 의해 출력되는 복수의 기준전압-레벨신호(UP_LV, DN_LV, VR_LV<0:7>)의 전압 레벨이 달라진다.
도 7b는 도 6의 선택부(140)의 내부 회로도로서, 선택부(140)는 해당 선택신호(TM_VPPUP, TM_VPPDN, SEL<0:7>)에 응답하여 해당 기준전압-레벨신호(UP_LV, DN_LV, VR_LV<0:7>)를 기준전압(VREF)으로 출력하기 위한 복수의 트랜스퍼게이트로 구현된다.
구체적으로 살펴보면, 해당 선택신호 SEL<0:7>에 응답하여 복수의 기준전압-레벨신호 VR_LV<0:7> 중 해당 기준전압-레벨신호(SEL<0:7>)를 출력하기 위한 제1 내지 제8 트랜스퍼 게이트(TG1, TG2, TG3, TG4)를 구비하는 제1 선택부(142)와, 테스트-업신호(TM_VPPUP)에 응답하여 기준전압-레벨신호 UP_LV를 출력하기 위한 제9 트랜스퍼 게이트(TG5)와, 테스트-다운신호(TM_VPPDN)에 응답하여 기준전압-레벨신호 DN_LV를 출력하기 위한 제10 트랜스퍼 게이트(TG7)와, 테스트-업신호(TM_VPPUP) 및 테스트-다운신호(TM_VPPDN)의 비활성화 시 제1 선택부(142)의 출력신호를 전달하기 위한 제11 트랜스퍼 게이트(TG6)와, 제9 내지 제11 트랜스퍼 게이트(TG5, TG6, TG7)의 공통된 출력노드에 걸린 전압을 버퍼링 하여 기준전압(VREF)으로 출력하기 위한 버퍼(146)를 구비하는 제2 선택부(144)를 한다.
참고적으로, 테스트-업신호(TM_VPPUP)에 의해 출력되는 기준전압-레벨신호 UP_LV는 노말모드에서 출력되는 기준전압(VREF) 보다 높은 레벨의 신호이며, 테스트-다운신호(TM_VPPDN)에 의해 출력되는 기준전압-레벨신호 DN_LV는 노말모드에서 출력되는 기준전압(VREF) 보다 낮은 레벨을 갖는 신호이다.
선택부(140)의 동작을 간략히 살펴보면, 테스트-업신호(TM_VPPUP)가 활성화된 경우에는 기준전압-레벨신호 UP_LV가 버퍼(146)를 통해 기준전압(VREF)으로 출력되며, 테스트-다운신호(TM_VPPDN)가 활성화된 경우에는 기준전압-레벨신호 DN_LV가 버퍼(146)를 통해 기준전압(VREF)으로 출력된다.
또한, 테스트-업신호(TM_VPPUP) 및 테스트-다운신호(TM_VPPDN)가 비활성화된 경우에는 제1 선택부(142)가 선택신호 SEL<0:7>에 응답하여 출력하는 신호가 버퍼(146)를 통해 기준전압(VREF)으로 출력된다.
즉, 노말모드에서는 제1 선택부(142)에 의해 선택된 신호가 기준전압(VREF)으로 출력되며, 테스트모드에서는 테스트-업신호(TM_VPPUP) 또는 테스트-다운신호(TM_VVDN)에 제2 선택부(144)에 의해 선택된 신호가 기준전압(VREF)으로 출력된다.
도 8은 도 5 내지 도 7b에 따른 본 발명의 내부전원 생성장치의 시뮬레이션 파형도로서, 테스트-업신호(TM_VPPUP)를 활성화시켜 고전압(VPP)의 원하는 레벨을 상승시키는 경우이다.
먼저, 감지신호 PPE_α가 활성화되는 경우는 피드백 전압(VPP_FD)의 레벨이 기준전압(VREF)보다 낮은 경우로서, 감지신호 PPE_α에 의해 차지 펌핑부(500)가 구동되어 고전압(VPP)의 레벨이 점차적으로 상승되어 원하는 레벨을 유지하게 된다.
이어, 테스트-업신호(TM_VPPUP)가 활성화되면, 노말모드에서 제1 선택부(142)에 의해 출력되는 기준전압 보다 높은 레벨의 기준전압-레벨신호 UP_LV가 기 준전압(VREF)으로 출력되므로, 기준전압(VREF)의 레벨이 상승하게 된다.
이어, 기준전압(VREF)의 레벨이 상승되었으므로, 감지신호 VPP_β가 액티브되어 고전압(VPP)의 원하는 레벨이 상승한다.
그러므로, 본 발명에 따른 전압 레벨 다양화부(120)는 복수의 기준전압-레벨신호를 생성하는 디바이딩부(124) 내 직렬 연결된 복수의 저항의 일측단에 인가되는 전압의 레벨을 조절하므로서, 생성되는 기준전압(VREF)의 레벨을 조절한다.
즉, 본 발명에 따른 테스트모드 기준전압 생성부(100)는 선택신호(TM_VPPUP, TM_VPPDN, VR_LV<0:7>)를 통해 기준전압(VREF)의 레벨을 조절하므로서, 원하는 고전압(VREF)의 레벨을 조절할 수 있도록 하는 것이다.
한편, 전술한 본 발명은 고전압을 생성하는 내부전원 생성장치에 있어서, 기준전압의 레벨을 조절하여 고전압의 레벨을 조절하는 경우를 예로서 설명하였으나,이에 의해 본 발명은 제한받지 않고 기준전압의 레벨을 조절하므로서 생성되는 내부전압의 원하는 레벨이 조절되는 경우에 본 발명은 적용된다.
또한, 전술한 본 발명은 생성되는 기준전압-레벨신호의 수에 의해 제한받지 않는다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 테스트모드에서 선택신호의 인가를 통해 생성되는 전압의 원하는 레벨을 조절할 수 있어, 여러 환경요소에 변동이 생겨도 안정적으로 구동된다.

Claims (7)

  1. 삭제
  2. 외부전원을 펌핑하여 외부전원 보다 높은 레벨을 갖는 고전압을 생성하기 위한 차지 펌핑수단;
    상기 고전압의 레벨을 전압 디바이딩하여 피드백 전압으로 출력하기 위한 피드백수단;
    복수의 선택신호에 대응하는 전압레벨을 가지는 기준전압을 공급하기 위한 테스트모드 기준전압 생성수단;
    상기 기준전압에 대한 상기 피드백 전압의 레벨을 감지하기 위한 레벨 감지수단;
    상기 레벨 감지수단의 감지신호에 응답하여 주기신호를 생성하기 위한 오실레이터; 및
    상기 주기신호에 응답하여 상기 차지 펌핑수단의 구동을 제어하기 위한 펌핑 제어신호 생성수단을 구비하며,
    상기 테스트모드 기준전압 생성수단은,
    제1 전원전압을 다양한 레벨을 갖는 복수의 기준전압-레벨신호로 출력하기 위한 전압 레벨 다양화부와,
    상기 복수의 선택신호에 응답하여 상기 복수의 기준전압-레벨신호 중 하나를 선택하여 상기 기준전압으로 출력하기 위한 선택부를 구비하는 것을 특징으로 하는 내부전원 생성장치.
  3. 제2항에 있어서,
    상기 전압 레벨 다양화부는,
    상기 제1 전원전압 및 제1 노드에 걸린 전압 사이의 레벨 차이를 감지 및 증폭하기 위한 차동 증폭기와,
    상기 제1 노드에 걸린 전압을 직렬 연결된 복수의 저항으로 전압 디바이딩하여 복수의 기준전압-레벨신호로 출력하기 위한 디바이딩부를 구비하는 것을 특징으로 하는 내부전원 생성장치.
  4. 제3항에 있어서,
    상기 차동 증폭기는,
    상기 제1 전원전압을 게이트 입력으로 가지며 제2 전원전압에 자신의 소스단이 접속된 제1 NMOS트랜지스터와,
    상기 제1 전원전압을 게이트 입력으로 가지며 상기 제1 NMOS트랜지스터의 드레인단에 자신의 소스단이 접속된 제2 NMOS트랜지스터와,
    상기 제1 노드에 걸린전압을 게이트 입력으로 가지며 상기 제1 NMOS트랜지스터의 드레인단에 자신의 소스단이 접속된 제3 NMOS트랜지스터와,
    전원전압 VPREI의 공급단에 자신의 소스단이 접속되고 제3 NMOS트랜지스터의 드레인단에 자신의 게이트단 및 드레인단이 접속된 제1 PMOS트랜지스터(PM3)와,
    상기 제1 PMOS트랜지스터의 게이트단에 자신의 게이트단이 접속되고 제3 전원전압의 공급단과 상기 제2 NMOS트랜지스터의 드레인단 사이에 소스-드레인 경로를 갖는 제2 PMOS트랜지스터와,
    상기 제2 PMOS트랜지스터의 드레인단에 자신의 게이트단이 접속되고 상기 제3 전원전압의 공급단과 상기 제1 노드 사이에 소스-드레인 경로를 갖는 제3 PMOS트랜지스터를 구비하는 것을 특징으로 하는 내부전원 생성장치.
  5. 제2항 또는 제3항에 있어서,
    상기 선택부는,
    해당 선택신호에 응답하여 해당 기준전압-레벨신호를 상기 기준전압으로 출력하기 위한 복수의 트랜스퍼게이트를 구비하는 것을 특징으로 하는 반도체메모리소자.
  6. 제5항에 있어서,
    상기 선택부는,
    해당 선택신호에 응답하여 상기 복수의 기준전압-레벨신호 중 해당 기준전압-레벨신호를 출력하기 위한 제1 내지 제8 트랜스퍼 게이트를 구비하는 제1 선택부와,
    테스트-업신호에 응답하여 기준전압-업-레벨신호를 출력하기 위한 제9 트랜스퍼 게이트와,
    테스트-다운신호에 응답하여 기준전압-다운-레벨신호를 출력하기 위한 제10 트랜스퍼 게이트와,
    상기 테스트-업신호 및 테스트-다운신호의 비활성화 시 상기 제1 선택부의 출력신호를 전달하기 위한 제11 트랜스퍼 게이트와,
    상기 제9 내지 제11 트랜스퍼 게이트의 공통된 출력노드에 걸린 전압을 버퍼링 하여 상기 기준전압으로 출력하기 위한 버퍼를 구비하는 제2 선택부를 구비하는 것을 특징으로 하는 내부전원 생성장치.
  7. 제6항에 있어서,
    상기 테스트-업신호에 의해 출력되는 상기 기준전압-업-레벨신호는 상기 노말모드에서 출력되는 상기 기준전압 보다 높은 레벨의 신호이며,
    상기 테스트-다운신호에 의해 출력되는 상기 기준전압-다운-레벨신호는 노말모드에서 출력되는 상기 기준전압 보다 낮은 레벨을 갖는 신호인 것을 특징으로 하는 내부전원 생성장치.
KR1020050058481A 2005-06-30 2005-06-30 내부전원 생성장치 KR100772711B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058481A KR100772711B1 (ko) 2005-06-30 2005-06-30 내부전원 생성장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058481A KR100772711B1 (ko) 2005-06-30 2005-06-30 내부전원 생성장치

Publications (2)

Publication Number Publication Date
KR20070002805A KR20070002805A (ko) 2007-01-05
KR100772711B1 true KR100772711B1 (ko) 2007-11-02

Family

ID=37869742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058481A KR100772711B1 (ko) 2005-06-30 2005-06-30 내부전원 생성장치

Country Status (1)

Country Link
KR (1) KR100772711B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
KR20100041470A (ko) 2008-10-14 2010-04-22 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020078971A (ko) * 2001-04-12 2002-10-19 주식회사 하이닉스반도체 반도체 소자의 내부 전원 발생기
KR20040046660A (ko) * 2002-11-28 2004-06-05 주식회사 하이닉스반도체 펌핑전압 발생장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020078971A (ko) * 2001-04-12 2002-10-19 주식회사 하이닉스반도체 반도체 소자의 내부 전원 발생기
KR20040046660A (ko) * 2002-11-28 2004-06-05 주식회사 하이닉스반도체 펌핑전압 발생장치

Also Published As

Publication number Publication date
KR20070002805A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
KR100854419B1 (ko) 파워 업 신호 생성장치
KR100543659B1 (ko) 내부전압 생성용 액티브 드라이버
KR100713083B1 (ko) 내부전원 생성장치
KR100802073B1 (ko) 반도체메모리소자의 내부전압 공급장치
KR100549947B1 (ko) 집적회로용 기준전압 발생회로
KR100566302B1 (ko) 파워업 신호 발생 장치
KR100605594B1 (ko) 파워업신호 발생 장치
US9130544B2 (en) Period signal generation circuits
KR100815183B1 (ko) 내부전원 생성장치
KR100616501B1 (ko) 리시버
KR100812299B1 (ko) 전압 강하 회로
KR100772711B1 (ko) 내부전원 생성장치
JP2001176287A (ja) 半導体メモリ装置及びそれの読み出し方法
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
US10719094B2 (en) Internal voltage generation circuits
KR100716662B1 (ko) 내부전원 생성장치
KR101019993B1 (ko) 내부전압 생성회로 및 그를 이용한 반도체 메모리 장치
KR20080098572A (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR100922885B1 (ko) 내부전압 발생회로
KR101030273B1 (ko) 내부전원 생성장치
KR100860976B1 (ko) 파워업신호 생성장치
KR100958799B1 (ko) 내부 전압 생성회로와 그의 구동 방법
KR101159680B1 (ko) 반도체 장치의 내부 전압 생성 회로
KR100826642B1 (ko) 파워업 초기화신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee