KR100854419B1 - 파워 업 신호 생성장치 - Google Patents

파워 업 신호 생성장치 Download PDF

Info

Publication number
KR100854419B1
KR100854419B1 KR1020070032058A KR20070032058A KR100854419B1 KR 100854419 B1 KR100854419 B1 KR 100854419B1 KR 1020070032058 A KR1020070032058 A KR 1020070032058A KR 20070032058 A KR20070032058 A KR 20070032058A KR 100854419 B1 KR100854419 B1 KR 100854419B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
level
power
output
Prior art date
Application number
KR1020070032058A
Other languages
English (en)
Inventor
정호돈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070032058A priority Critical patent/KR100854419B1/ko
Priority to US12/003,677 priority patent/US7675331B2/en
Application granted granted Critical
Publication of KR100854419B1 publication Critical patent/KR100854419B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Abstract

본 발명은 외부전압의 레벨이 불안정한 경우에도 안정적으로 파워-업신호를 생성하는 파워 업 신호 생성장치를 제공하기 위한 것으로, 이를 위한 본 발명으로 외부전압에 대응되는 레벨이 하강-기준전압 이상으로 상승하면 제1 신호생성-제어신호를 비활성화하기 위한 제1 프리 신호 생성수단; 상기 외부전압에 대응되는 레벨이 상승-기준전압보다 상승하면, 제2 신호생성-제어신호를 비활성화하기 위한 제2 프리 신호 생성수단; 및 상기 제2 신호생성-제어신호의 활성화에 응답하여 파워-업 신호이 상기 외부전압과 같은 레벨을 갖도록 하며, 상기 제1 신호생성-제어신호의 비활성화에 응답하여 상기 파워-업신호를 비활성화하기 위한 메인 신호 생성수단을 구비하는 파워 업 신호 생성장치를 제공한다.
파워-업신호, 외부전압, 초기 구동, 레벨 변동, 래치

Description

파워 업 신호 생성장치{POWER-UP SIGNAL GENERATOR}
도 1은 종래기술에 따른 반도체메모리소자 내 파워업 신호 생성장치의 내부 회로도.
도 2는 도 1에 도시한 파워 업신호 생성장치의 오동작을 도시한 도면.
도 3은 본 발명의 일 실시 예에 따른 파워 업 신호 생성장치의 회로도.
도 4는 도 3에 도시된 레벨 비교부의 내부 회로도.
도 5는 도 3 및 도 4에 도시된 본 발명의 파워업 신호 생성장치의 구동을 도시한 도면.
도 6a는 도 1에 도시된, 종래기술에 따른 파워 업 신호 생성장치의 구동을 도시한 도면.
도 6b는 도 3에 도시한 본 발명에 따른 파워 업 신호 생성장치의 구동을 도시한 도면.
도 7은 외부전압에 노이즈가 인가되어 불안정한 레벨을 갖는 경우에 따른, 파워-업 신호을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
400 : 레벨 비교부
500 : 메인 신호 생성부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 외부전압에 노이즈에 유입된 경우에도 반복적인 파워-업신호 생성을 갖지 않는 파워 업 신호 생성장치에 관한 것이다.
일반적으로 반도체 메모리 소자의 제조 기술이 점점 미세화됨에 따라 셀에 인가되는 코어 전압이 점점 낮아지고 있다. 이에 따라, 외부 전원이 공급된 직후에 프로세스(Process), 전압 및 온도가 변화되는 것을 방지하여 칩의 구동 초기에 안정화된 파워 업 신호를 발생하는 파워-업신호 발생 회로가 개시된 바 있다.
이러한 파워-업신호 발생 회로는 기판 바이어스 전압(Vbb)이 원하는 레벨에 도달했음을 감지하는 파워 업 신호를 발생시킴으로써 내부 전원들이 일정한 레벨에 도달하여 셋업이 완료될 때까지 각 회로들의 전압 레벨을 제어하게 된다.
즉, 디램은 외부 전원전압이 0V에서 목표 레벨의 전압으로 상승할 경우 PMOS트랜지스터와 NMOS트랜지스터에 의해 각각 문턱전압 Vt를 갖게 된다. 따라서, 외부 전원의 레벨이 PMOS트랜지스터의 문턱전압 Vt와 NMOS트랜지스터의 문턱전압 Vt의 합인 2Vt가 되어야 동작 영역이 안정화된다.
그리고, 외부 전원전압에 의해 생성되는 내부 전원들의 전위가 일정 레벨 이상이 되어야 안정된 동작을 수행할 수 있다. 이를 위해, 파워 업 신호를 인에이블시키는 시점을 일정하게 유지하는 것은 칩의 안정화 측면에서 매우 중요하다.
도 1은 종래기술에 따른 반도체메모리소자 내 파워업 신호 생성장치의 내부 회로도이다.
도 1을 참조하면, 종래기술에 따른 파워업 신호 생성장치는 외부전압(VDD)을 전압 분배하여 출력하기 위한 전압 분배부(10)와, 전압 분배부(10)의 출력전압의 레벨을 감지하여 하강-기준전압(VT_DIS) 이상으로 상승하면 레벨-감지신호(DT_LV)를 비활성화하기 위한 레벨 감지부(20)와, 레벨-감지신호(DT_LV)를 버퍼링하여 파워-업신호(PWR_UP)로 출력하기 위한 버퍼링부(30)를 포함한다.
여기서, 레벨 감지부(20)는 접지전압(VSS)을 게이트 입력으로 가지며 외부전압(VDD)과 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM1)와, 전압 분배부(10)의 출력전압을 게이트 입력으로 가지며 출력노드와 접지전압(VSS)의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM1)를 포함하며, 출력노드에 걸린 전압을 레벨-감지신호(DT_LV)로 출력한다.
그리고 전압 분배부(10)는 외부전압(VDD)과 접지전압(VSS) 사이에 직렬 연결된 저항 R1 및 R2를 포함하여, 저항 R1 및 R2의 연결노드에 걸린 전압을 출력전압으로 출력한다.
다음에서는 종래기술에 따른 파워 업 신호 생성장치의 구동을 간략히 살펴보도록 한다.
먼저, 전압 분배부(10)는 저항 R1,R2의 저항비를 통해 출력전압을 출력한다. 이때, 출력전압의 전압 레벨은 (R2/R1+R2)*VDD 이다.
이어, 레벨 감지부(20)는 전압 분배부(10)의 출력신호가 갖는 레벨이 문턱전압 이하를 갖는 동안에는, 레벨-감지신호(DT_LV)가 외부전압(VDD)의 레벨을 따라 상승하도록 한다. 이후, 외부전압(VDD)의 레벨이 하강-기준전압(VT_DIS) 이상으로 상승하면 NMOS트랜지스터(NM1)가 턴온되어, 레벨-감지신호(DT_LV)가 접지전압의 레벨로 하강하도록 한다.
이어, 버퍼링부(30)는 레벨-감지신호(DT_LV)를 버퍼링하여 파워-업신호(PWR_UP)로 출력한다. 따라서, 파워-업신호(PWR_UP)는 초기 구동 동안에는 외부전압(VDD)의 레벨을 따라 상승하며, 이후 외부전압(VDD)이 하강-기준전압(VT_DIS) 이상으로 상승하여 안정화되면 파워-업신호(PWR_UP)는 비활성화된다.
이를 포함하는 반도체메모리소자 내 블록들은 파워-업신호(PWR_UP)에 응답하여 구동을 초기화한다.
한편, 도 2는 도 1에 도시한 파워 업신호 생성장치의 오동작을 도시한 도면으로서, 이를 참조하여 종래기술의 문제점을 살펴보도록 한다.
도 2를 참조하면, 앞서 언급한 바와 같은 초기 구동 동안, 파워 업 신호 생성장치는 외부전압(VDD)의 레벨이 상승함에 따라, 파워-업신호(PWR_UP)의 레벨을 상승시킨다. 그리고, 하강-기준전압(VT_DIS) 이상으로 외부전압(VDD)의 레벨이 상승하면, 파워-업신호(PWR_UP)를 비활성화한다.
그런데, 이러한 하강-기준전압(VT_DIS)에 부근에서, 반도체 소자 내 블록들 에 의한 외부전압(VDD)의 소모로 인해, 외부전압(VDD)의 레벨이 불안정해지는 현상이 발생한다. 이와 같이, 외부전압(VDD)의 레벨이 하강-기준전압(VT_DIS) 이하로 하강하는 경우 파워-업신호(PWR_UP)가 다시 외부전압(VDD) 레벨로 활성화된다. 이러한 현상은 외부전압(VDD)의 레벨이 하강-기준전압(VT_DIS) 이하로 하강하는 경우, 반복하여 발생한다.
이와 같이, 외부전압의 레벨 불안정으로 인해 파워-업신호가 반복적으로 활성화되면, 소자 내 블록이 반복적으로 초기화를 수행하여, 초기화 수행시간이 지연되는 문제점이 생긴다. 또한, 이러한 불필요한 구동으로 인한, 전류 소모가 증가되는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 외부전압에 노이즈에 유입된 경우에도 반복적인 파워-업신호 생성을 갖지 않는 파워 업 신호 생성장치를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 파워업 신호 생성장치는 외부전압에 대응되는 레벨이 하강-기준전압 이상으로 상승하면 제1 신호생성-제어신호를 비활성화하기 위한 제1 프리 신호 생성수단; 상기 외부전압에 대응되는 레벨이 상승-기준전압보다 상승하면, 제2 신호생성-제어신호를 비활성화 하기 위한 제2 프리 신호 생성수단; 및 상기 제2 신호생성-제어신호의 활성화에 응답하여 파워-업 신호이 상기 외부전압과 같은 레벨을 갖도록 하며, 상기 제1 신호생성-제어신호의 비활성화에 응답하여 상기 파워-업신호를 비활성화하기 위한 메인 신호 생성수단를 구비한다.
본 발명의 타 측면에 따른 파워업 신호 생성장치는 외부전압의 레벨을 감지하여 하강-기준전압 이상으로 상승하면 제1 신호생성-제어신호를 비활성화하기 위한 레벨 감지수단; 상기 외부전압의 레벨이 상승-기준전압보다 상승하면, 제2 신호생성-제어신호를 비활성화하기 위한 레벨 비교수단; 및 상기 제2 신호생성-제어신호의 활성화에 응답하여 파워-업 신호이 상기 외부전압과 같은 레벨을 갖도록 하며, 상기 제1 신호생성-제어신호의 비활성화에 응답하여 상기 파워-업신호를 비활성화하기 위한 재진입 방지수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따른 파워 업 신호 생성장치의 회로도이다.
도 3을 참조하면, 본 발명에 따른 파워 업 신호 생성장치는 외부전압(VDD)에 대응되는 레벨이 하강-기준전압(VT_DIS) 이상으로 상승하면 제1 신호생성-제어신호(DT_LV)를 비활성화하기 위한 제1 프리 신호 생성부(100, 200, 300)와, 외부전압(VDD)에 대응되는 레벨이 상승-기준전압(VREF)보다 상승하면, 제2 신호생성-제어 신호(PRE_DT_LV)를 비활성화하기 위한 제2 프리 신호 생성부(100, 400)와, 제2 신호생성-제어신호(PRE_DT_LV)의 활성화에 응답하여 파워-업 신호(PWR_UP)이 외부전압과 같은 레벨을 갖도록 하며, 제1 신호생성-제어신호(DT_LV)의 비활성화에 응답하여 파워-업신호(PWR_UP)를 비활성화하기 위한 메인 신호 생성부(500)를 포함한다.
그리고 제1 프리 신호 생성부(100, 200, 300)는 외부전압(VDD)을 전압 분배하여 출력하기 위한 전압 분배부(100)와, 전압 분배부(100)의 출력전압의 레벨을 감지하여 하강-기준전압(VT_DIS) 이상으로 상승하면 제1 신호생성-제어신호(DT_LV)를 비활성화하기 위한 레벨 감지부(200, 300)를 포함한다.
제2 프리 신호 생성부(100, 400)는 외부전압(VDD)을 전압 분배하여 출력하기 위한 전압 분배부(100)와, 전압 분배부(100)의 출력전압이 상승-기준전압(VREF)보다 상승하면, 제2 신호생성-제어신호(PRE_DT_LV)를 비활성화하기 위한 레벨 비교부(400)를 포함한다.
그리고 상승-기준전압(VREF)을 공급하기 위한 기준전압 생성부(600)를 더 포함한다.
또한, 레벨 감지부(200,300)는 접지전압(VSS)을 게이트 입력으로 가지며 외부전압(VDD)과 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM2)와, 전압 분배부(100)의 출력전압을 게이트 입력으로 가지며 출력노드와 접지전압(VSS)의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM2)와, 출력노드에 걸린 전압을 버퍼링하여 제1 신호생성-제어신호(DT_LV)로 출력하기 위한 버퍼링 부(300)를 포함한다.
전압 분배부(100)는 외부전압(VDD)과 접지전압(VSS) 사이에 직렬 연결된 저항 R3 및 R4를 포함하여, 저항 R3 및 R4의 연결노드에 걸린 전압을 출력전압으로 출력한다.
메인 신호 생성부(500)는 제2 신호생성-제어신호(PRE_DT_LV)를 반전시키기 위한 인버터(I1)와, 버퍼링부(300)의 출력신호를 셋신호로, 인버터(I1)의 출력신호를 리셋신호로 인가받기 위한 RS 래치(520)와, RS 래치(520)의 출력신호를 반전시켜 파워-업신호(PWR_UP)로 출력하기 위한 인버터(I2)를 포함한다.
여기서, RS 래치(520)는 크로스-커플드된 낸드게이트 ND1 및 ND2 를 포함한다.
참고적으로, 상승-기준전압(VREF)의 레벨은 하강-기준전압(VT_DIS) 보다 낮은 전압 레벨을 갖는다. 또한, 메인 신호 생성부(500)는 제2 신호생성-제어신호( PRE_DT_LV)의 활성화에 응답하여 파워-업 신호(PWR_UP)이 외부전압과 같은 레벨을 갖도록 하며, 제1 신호생성-제어신호(DT_LV)의 비활성화에 응답하여 파워-업신호(PWR_UP)를 비활성화하여 파워-업 신호가 다시 발생하는 것을 방지한다. 즉, 메인 신호 생성부(500)는 재진입 방지의 기능을 갖는다.
도 4는 도 3에 도시된 레벨 비교부(400)의 내부 회로도이다.
도 4에 도시된 바와 같이, 레벨 비교부(400)는 상승-기준전압(VREF)과 전압 분배부(100)의 출력신호를 차동 입력으로 갖는 차동증폭기(420)와, 차동증폭기(420)의 출력신호를 반전하여 제2 신호생성-제어신호(PRE_DT_LV)로 출력하기 위 한 인버터(I3)를 포함한다.
도시된 차동증폭기(420)는 일반적인 구조로서, 이에 대한 구체적인 언급은 생략하도록 한다.
한편, 도 5는 도 3 및 도 4에 도시된 본 발명의 파워업 신호 생성장치의 구동을 도시한 도면으로, 특히 외부전압의 레벨이 상승한 후, 다시 하강하는 경우에 대해 살펴보도록 한다.
먼저, 전압 분배부(100)는 저항 R3,R4의 저항비를 통해 출력전압을 출력한다. 이때, 출력전압의 전압 레벨은 (R4/R3+R4)*VDD 을 갖는다.
이어, 레벨 감지부(200, 300)는 전압 분배부(100)의 출력전압의 레벨이 문턱전압 이하를 갖는 동안에는, 제1 신호생성-제어신호(DT_LV)가 외부전압(VDD)의 레벨을 따라 상승하도록 한다. 또한, 레벨 비교부(400)는 상승-기준전압(VREF)의 레벨보다 전압 분배부(100)의 출력전압이 레벨이 낮은 동안에는 제2 신호생성-제어신호(PRE_DT_LV)가 외부전압(VDD)의 레벨을 따라 상승하도록 한다.
이어, 메인 신호 생성부(500)는 제2 신호생성-제어신호(PRE_DT_LV)가 외부전압(VDD)의 레벨을 따라 상승하므로, 이에 응답하여 파워-업신호(PWR_UP)가 외부전압(VDD)의 레벨을 따라 상승하도록 한다.
이후, 전압 분배부(100)의 출력전압이 상승-기준전압(VREF) 이상으로 상승하면, 레벨 비교부(400)는 제2 신호생성-제어신호(PRE_DT_LV)를 논리레벨 'L'로 비활성화한다.
이어, 전압 분배부(100)의 출력전압이 하강-기준전압(VT_DIS) 이상으로 상승 하면, 레벨 감지부(200, 300)는 NMOS트랜지스터(NM2)를 턴온하여, 제1 신호생성-제어신호(DT_LV)를 논리레벨 'L'로 비활성화한다.
이어, 메인 신호 생성부(500)는 제1 신호생성-제어신호(DT_LV)의 비활성화에 응답하여 파워-업 신호(PWR_UP)를 비활성화한다.
한편, 외부전압(VDD)의 레벨이 다시 하강하여, 전압 분배부(100)의 출력전압의 레벨이 하강-기준전압(VT_DIS) 이하로 하강하면 레벨 감지부(200, 300)가 이에 응답하여, 제1 신호생성-제어신호(DT_LV)가 외부전압(VDD)의 레벨을 따라가도록 한다. 따라서, 제1 신호생성-제어신호(DT_LV)가 접지전압(VSS)의 레벨에서 다시 외부전압(VDD)의 레벨로 상승하도록 한다.
이어, 전압 분배부(100)의 출력전압의 레벨이 상승-기준전압(VREF)의 레벨 이하로 하강하면, 레벨 비교부(400)가 이에 응답하여 제2 신호생성-제어신호(PRE_DT_LV)가 외부전압(VDD)의 레벨을 따라가도록 한다. 따라서, 제2 신호생성-제어신호(PRE_DT_LV)가 접지전압(VSS)의 레벨에서 다시 외부전압(VDD)이 레벨로 상승한다.
따라서, 메인 신호 생성부(500)가 제2 신호생성-제어신호(PRE_DT_LV)의 활성화에 응답하여 파워-업신호(PWR_UP)가 외부전압(VDD)과 같은 레벨을 갖도록 한다. 따라서, 파워-업신호(PWR_UP)의 레벨이 접지전압(VSS)에서 외부전압(VDD)의 레벨을 따라간다.
전술한 바와 같은 구동을 파워-업 신호(PWR_UP)와 하강-기준전압(VT_DIS)로써, 종래기술과 본 발명을 비교하여 보도록 한다.
도 6a는 도 1에 도시된, 종래기술에 따른 파워 업 신호 생성장치의 구동을 도시한 도면이다. 특히, 외부전압(VDD)의 레벨 변화에 따른 파워-업신호(PWR_UP)와 레벨 감지부(20)의 출력신호(DT_LV)만을 도시한다.
앞서 언급한 바와 같이, 외부전압의 레벨이 하강-기준전압(VT_DIS) 이하인 동안에는 파워-업신호(PWR_UP)가 외부전압(VDD)의 레벨을 따라 상승하며, 하강-기준전압(VT_DIS) 이상이 되면 파워-업신호(PWR_UP)를 접지전압(VSS) 레벨로 비활성화한다.
또한, 외부전압(VDD)이 레벨이 점차 하강하여, 하강-기준전압(VT_DIS) 이하로 하강하면, 파워-업 신호(PWR_UP)가 접지전압(VSS) 레벨에서 다시 외부전압(VDD) 레벨을 따라가도록 한다.
도 6b는 도 3에 도시한 본 발명에 따른 파워 업 신호 생성장치의 구동을 도시한 도면이다. 특히, 외부전압(VDD)의 레벨 변화에 따른 파워-업신호(PWR_UP)와 레벨 감지부(200, 300)의 출력신호(DT_LV)만을 도시한 도면으로, 도 6b와 6a를 비교하여 살펴보도록 한다.
먼저, 외부전압의 레벨이 하강-기준전압(VT_DIS) 이하를 갖는 동안에, 종래와 본 발명 모두 파워-업신호(PWR_UP)는 외부전압(VDD)의 레벨을 따라 상승하며, 하강-기준전압(VT_DIS) 이하로 상승하면 파워-업 신호(PWR_UP)를 접지전압(VSS) 레벨로 천이한다.
이후, 외부전압(VDD)의 레벨이 지속적으로 하강하여 하강-기준전압(VT_DIS) 이하로 하강하면, 레벨 감지부(20)의 출력신호(DT_LV)가 활성화된다.
종래에는(도 6a) 레벨 감지부(20)의 출력신호(DT_LV)에 응답하여 파워-업신호(PWR_UP)를 접지전압(VSS)에서 외부전압(VD) 레벨을 쫓아 재차 상승하도록 한다.
반면, 본 발명(도 6b)은 외부전압(VDD)이 상승-기준전압(VREF) 이하로 하강하면 이에 응답하여 파워-업신호(PWR_UP)가 외부전압(VDD)의 레벨을 따라가도록 한다.
즉, 종래의 경우, 외부전압의 레벨이 하강-기준전압을 기준으로 오실레이션 하는 경우, 파워-업신호의 활성화 및 비활성화를 반복적으로 수행했다. 이에 의해 종래에는 반복적인 초기화 구동이 이뤄지는 문제점이 있었다.
하지만, 본 발명은 외부전압의 레벨이 상승-기준전압 이하로 하강하기 이전까지는, 외부전압의 레벨이 불안정하여도 종래와 같이 반복적으로 파워-업신호를 생성하지 않는다. 따라서, 외부전압의 레벨이 노이즈등으로 인해 불안해도, 반복적인 초기화 구동이 발생하지 않는다.
한편, 도 7은 외부전압에 노이즈가 인가되어 불안정한 레벨을 갖는 경우에 따른, 파워-업 신호을 도시한 도면이다.
앞서 언급한 바와 같이, 본 발명에 따른 파워 업 신호 생성장치는 파워-업신호(PWR_UP)를 비활성화시키기 위한 하강-기준전압(VT_DIS)과 활성화를 제어하기 위한 상승-기준전압(VREF)의 레벨이 달라, 외부전압(VDD)에 노이즈가 유입되어도 종래와 달리 파워-업신호(PWR_UP)가 반복적으로 생성되지 않는다.
전술한, 본 발명에 따른 파워 업 신호 생성장치는 외부전압에 노이즈가 인가되어, 설정값의 근처에서 오실레이션이 발생하는 경우에도, 상승-기준전압 이하로 하강하지 않으면 파워-업신호가 반복적으로 생성되지 않는다. 구체적으로 언급하면, 초기 구동 시 파워-업 신호가 활성화되어 하강-기준전압 이상의 레벨을 가지면 비활성화되고, 외부전압의 소모로 레벨이 불안정해지더라도 다시 파워-업 상태에 진입하지 않는다. 이와 같은, 불필요한 재진입을 방지하기 위해 RS 래치를 사용하여, 일단 파워-업신호가 비활성화되면, 이후 특정레벨(상승-기준전압)이하로 외부전압이 하강하기 이전까지는 파워-업 상태에 진입하지 않도록 상태를 유지한다. 그러므로, 종래에 파워-업신호가 반복적으로 발생되어 불필요한 초기화 구동으로 인한 초기화 지연 및 전류소모를, 본 발명에서는 줄일 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 노이즈에 의해 외부전압의 레벨이 오실레이션하는 경우에도 파워-업신호를 반복적으로 생성하지 않으므로, 종래 이로인해 발생하던 반복적 초기화 구동을 방지하여 초기화 지연 및 불필요한 파워소모를 줄인다.

Claims (19)

  1. 외부전압의 레벨을 감지하여 하강-기준전압 이상으로 상승하면 제1 신호생성-제어신호를 비활성화하기 위한 레벨 감지수단;
    상기 외부전압의 레벨이 상승-기준전압보다 상승하면, 제2 신호생성-제어신호를 비활성화하기 위한 레벨 비교수단; 및
    상기 제2 신호생성-제어신호의 활성화에 응답하여 파워-업 신호가 상기 외부전압과 같은 레벨을 갖도록 하며, 상기 제1 신호생성-제어신호의 비활성화에 응답하여 상기 파워-업신호를 비활성화하기 위한 재진입 방지수단
    을 구비하는 파워 업 신호 생성장치.
  2. 제1항에 있어서,
    상기 재진입 방지수단은,
    상기 제2 신호생성-제어신호를 반전시키기 위한 제1 인버터와,
    상기 레벨 감지수단의 출력신호를 셋신호로, 상기 제1 인버터의 출력신호를 리셋신호로 인가받기 위한 RS 래치와,
    상기 RS 래치의 출력신호를 반전시켜 상기 파워-업신호로 출력하기 위한 제2 인버터를 포함하는 것
    을 특징으로 하는 파워 업 신호 생성장치.
  3. 제2항에 있어서,
    상기 외부전압을 전압 분배하기 위한 전압 분배수단을 더 포함하여,
    상기 레벨 감지수단 및 상기 레벨 비교수단에 인가되는 외부전압 대신, 상기 전압 분배수단의 출력전압을 인가받는 것
    을 특징으로 하는 파워 업 신호 생성장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 상승-기준전압의 레벨은 상기 하강-기준전압의 레벨 보다 낮은 것
    을 특징으로 하는 파워 업 신호 생성장치.
  5. 제4항에 있어서,
    상기 레벨 비교수단은,
    상기 상승-기준전압과 상기 전압 분배수단의 출력신호를 차동 입력으로 갖는 차동증폭기와,
    상기 차동증폭기의 출력신호를 반전하여 상기 제2 신호생성-제어신호로 출력하기 위한 제3 인버터를 포함하는 것
    을 특징으로 하는 파워 업 신호 생성장치.
  6. 제5항에 있어서,
    상기 레벨 감지수단은,
    접지전압을 게이트 입력으로 가지며 상기 외부전압과 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터와,
    상기 전압 분배수단의 상기 출력전압을 게이트 입력으로 가지며 출력노드와 상기 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터와,
    상기 출력노드에 걸린 전압을 버퍼링하여 상기 제1 신호생성-제어신호로 출력하기 위한 버퍼링부를 포함하는 것
    을 특징으로 하는 파워 업 신호 생성장치.
  7. 제6항에 있어서,
    상기 RS 래치는 크로스-커플드된 제1 및 제2 낸드게이트를 포함하는 것
    을 특징으로 하는 파워 업 신호 생성장치.
  8. 제7항에 있어서,
    상기 전압 분배수단은,
    상기 외부전압의 공급단과 상기 접지전압의 공급단 사이에 직렬 연결된 제1 및 제2 저항을 포함하여,
    상기 제1 및 제2 저항의 연결노드에 걸린 전압을 출력하는 것
    을 특징으로 하는 파워 업 신호 생성장치.
  9. 제8항에 있어서,
    상기 상승-기준전압을 공급하기 위한 기준전압 생성수단을 더포함하는 것
    을 특징으로 하는 파워 업 신호 생성장치.
  10. 외부전압의 레벨이 하강-기준전압 이상으로 상승하는 경우를 감지하는 상승 감지단계;
    상기 상승 감지단계에서 상승이 감지되면, 상기 외부전압의 레벨을 따라 상승하던 파워-업신호를 접지전압 레벨로 비활성화시키는 단계;
    상기 외부전압의 레벨이 상승-기준전압 이하로 하강하는 경우를 감지하는 하강 감지단계; 및
    상기 하강 감지단계에서 하강이 감지되면, 상기 파워-업 신호가 상기 외부전압의 레벨을 쫓아가도록 하는 단계를 포함하며,
    상기 상승-기준전압은 상기 하강-기준전압 보다 낮은 레벨을 갖는 것
    을 특징으로 하는 파워 업 신호 생성장치의 구동 방법.
  11. 제10항에 있어서,
    외부전압의 레벨이 하강-기준전압보다 낮은 경우를 감지하는 제2 상승 감지단계와,
    상기 제2 상승 감지단계에서, 상기 외부전압이 상기 하강-기준전압 보다 낮은 경우 파워-업신호가 상기 외부전압의 레벨을 따라가도록 하는 단계를 더 포함하는 것
    을 특징으로 하는 파워 업 신호 생성장치의 구동 방법.
  12. 외부전압에 대응되는 레벨이 하강-기준전압 이상으로 상승하면 제1 신호생성-제어신호를 비활성화하기 위한 제1 프리 신호 생성수단;
    상기 외부전압에 대응되는 레벨이 상승-기준전압보다 상승하면, 제2 신호생성-제어신호를 비활성화하기 위한 제2 프리 신호 생성수단; 및
    상기 제2 신호생성-제어신호의 활성화에 응답하여 파워-업 신호이 상기 외부전압과 같은 레벨을 갖도록 하며, 상기 제1 신호생성-제어신호의 비활성화에 응답하여 상기 파워-업신호를 비활성화하기 위한 메인 신호 생성수단
    을 구비하는 파워 업 신호 생성장치.
  13. 제12항에 있어서,
    상기 제1 프리 신호 생성수단은,
    상기 외부전압을 전압 분배하여 출력하기 위한 전압 분배부와,
    상기 전압 분배부의 출력전압의 레벨을 감지하여 상기 하강-기준전압 이상으로 상승하면 상기 제1 신호생성-제어신호를 비활성화하기 위한 레벨 감지부를 포함하는 것
    을 특징으로 하는 파워 업 신호 생성장치.
  14. 제13항에 있어서,
    상기 제2 프리 신호 생성수단은,
    상기 외부전압을 전압 분배하여 출력하기 위한 전압 분배부와,
    상기 전압 분배부의 출력전압이 상기 상승-기준전압보다 상승하면, 상기 제2 신호생성-제어신호를 비활성화하기 위한 레벨 비교부를 포함하는 것
    을 특징으로 하는 파워 업 신호 생성장치.
  15. 제14항에 있어서,
    상기 상승-기준전압을 공급하기 위한 기준전압 생성부를 더 포함하는 것
    을 특징으로 하는 파워 업 신호 생성장치.
  16. 제15항에 있어서,
    상기 상승-기준전압의 레벨은 상기 하강-기준전압의 레벨보다 낮은 것
    을 특징으로 하는 파워 업 신호 생성장치.
  17. 제16항에 있어서,
    상기 메인 신호 생성수단은,
    상기 제2 신호생성-제어신호를 반전시키기 위한 제1 인버터와,
    상기 레벨 감지수단의 출력신호를 셋신호로, 상기 제1 인버터의 출력신호를 리셋신호로 인가받기 위한 RS 래치와,
    상기 RS 래치의 출력신호를 반전시켜 상기 파워-업신호로 출력하기 위한 제2 인버터를 포함하는 것
    을 특징으로 하는 파워 업 신호 생성장치.
  18. 제17항에 있어서,
    상기 레벨 비교부는,
    상기 상승-기준전압과 상기 전압 분배수단의 출력신호를 차동 입력으로 갖는 차동증폭기와,
    상기 차동증폭기의 출력신호를 반전하여 상기 제2 신호생성-제어신호로 출력하기 위한 제2 인버터를 포함하는 것
    을 특징으로 하는 파워 업 신호 생성장치.
  19. 제18항에 있어서,
    상기 레벨 감지부는,
    접지전압을 게이트 입력으로 가지며 상기 외부전압과 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터와,
    상기 전압 분배수단의 상기 출력전압을 게이트 입력으로 가지며 출력노드와 상기 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터와,
    상기 출력노드에 걸린 전압을 버퍼링하여 상기 제1 신호생성-제어신호로 출력하기 위한 버퍼링부를 포함하는 것
    을 특징으로 하는 파워 업 신호 생성장치.
KR1020070032058A 2007-03-31 2007-03-31 파워 업 신호 생성장치 KR100854419B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070032058A KR100854419B1 (ko) 2007-03-31 2007-03-31 파워 업 신호 생성장치
US12/003,677 US7675331B2 (en) 2007-03-31 2007-12-31 Power-up signal generating circuit and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070032058A KR100854419B1 (ko) 2007-03-31 2007-03-31 파워 업 신호 생성장치

Publications (1)

Publication Number Publication Date
KR100854419B1 true KR100854419B1 (ko) 2008-08-26

Family

ID=39793210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070032058A KR100854419B1 (ko) 2007-03-31 2007-03-31 파워 업 신호 생성장치

Country Status (2)

Country Link
US (1) US7675331B2 (ko)
KR (1) KR100854419B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257196B2 (en) 2014-02-06 2016-02-09 SK Hynix Inc. Semiconductor devices including E-fuse arrays
US10719095B2 (en) 2018-06-18 2020-07-21 SK Hynix Inc. Voltage clamping circuit, semiconductor apparatus, and semiconductor system including the voltage clamping circuit

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8000160B2 (en) * 2008-02-14 2011-08-16 Hynix Semiconductor Inc. Semiconductor device and cell plate voltage generating apparatus thereof
TWM366112U (en) * 2008-12-09 2009-10-01 Richtek Technology Corp A power management and control apparatus for resetting a latched protection in a power supply unit
KR101003151B1 (ko) * 2009-05-14 2010-12-21 주식회사 하이닉스반도체 반도체 메모리 장치의 파워 업 신호 생성 회로
KR101022673B1 (ko) * 2009-06-16 2011-03-22 주식회사 하이닉스반도체 반도체 메모리장치의 파워업회로
KR101047001B1 (ko) * 2009-06-26 2011-07-06 주식회사 하이닉스반도체 구동제어회로 및 내부전압 생성회로
KR20120115852A (ko) * 2011-04-11 2012-10-19 에스케이하이닉스 주식회사 파워업신호 생성회로
US8415993B1 (en) 2011-10-26 2013-04-09 Sand 9, Inc. Power-on reset circuit and method
US20130169255A1 (en) * 2011-12-30 2013-07-04 Tyler Daigle Regulator power-on-reset with latch
KR101897239B1 (ko) * 2012-05-21 2018-09-11 에스케이하이닉스 주식회사 내부전압생성회로
KR20130135588A (ko) * 2012-06-01 2013-12-11 에스케이하이닉스 주식회사 파워 트래킹 회로 및 이를 포함하는 반도체 장치
US8680901B2 (en) * 2012-08-06 2014-03-25 Texas Instruments Incorporated Power on reset generation circuits in integrated circuits
US9053768B2 (en) 2013-03-14 2015-06-09 Gsi Technology, Inc. Systems and methods of pipelined output latching involving synchronous memory arrays
CN106487367A (zh) * 2015-08-24 2017-03-08 瑞章科技有限公司 上电复位电路，及产生上电复位信号的方法
US10256809B2 (en) 2015-08-24 2019-04-09 Ruizhang Technology Limited Company Power-on reset circuit
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US10521229B2 (en) 2016-12-06 2019-12-31 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10998040B2 (en) 2016-12-06 2021-05-04 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US10454468B1 (en) * 2018-11-12 2019-10-22 Vidatronic, Inc. Method and apparatus for band-gap based power-on-reset including fast, low power and accurate brownout detection
DE102019002624A1 (de) 2019-04-10 2020-10-15 Infineon Technologies Ag Elektronische Schaltung und Verfahren zum Initialisieren einer elektronischen Schaltung
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522100A (ja) * 1991-07-11 1993-01-29 Nec Corp パワーオン回路
KR20060068974A (ko) * 2004-12-17 2006-06-21 주식회사 하이닉스반도체 파워 업 신호 발생장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716322A (en) * 1986-03-25 1987-12-29 Texas Instruments Incorporated Power-up control circuit including a comparator, Schmitt trigger, and latch
US6107851A (en) * 1998-05-18 2000-08-22 Power Integrations, Inc. Offline converter with integrated softstart and frequency jitter
US6924709B2 (en) * 2003-10-10 2005-08-02 Standard Microsystems Corporation Integrated relaxation oscillator with improved sensitivity to component variation due to process-shift
US20070001721A1 (en) * 2005-07-01 2007-01-04 Chi-Yang Chen Power-on reset circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522100A (ja) * 1991-07-11 1993-01-29 Nec Corp パワーオン回路
KR20060068974A (ko) * 2004-12-17 2006-06-21 주식회사 하이닉스반도체 파워 업 신호 발생장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257196B2 (en) 2014-02-06 2016-02-09 SK Hynix Inc. Semiconductor devices including E-fuse arrays
US10719095B2 (en) 2018-06-18 2020-07-21 SK Hynix Inc. Voltage clamping circuit, semiconductor apparatus, and semiconductor system including the voltage clamping circuit

Also Published As

Publication number Publication date
US7675331B2 (en) 2010-03-09
US20080238500A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
KR100854419B1 (ko) 파워 업 신호 생성장치
KR100648537B1 (ko) 반도체 집적 회로 및 반도체 집적 회로의 내부 전원 전압발생 방법
KR100733407B1 (ko) 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
KR100956776B1 (ko) 네거티브 전압 생성 장치
KR100566302B1 (ko) 파워업 신호 발생 장치
KR100954110B1 (ko) 파워업 신호 생성회로 및 그를 이용한 집적회로
KR100347067B1 (ko) 안정된 읽기 동작을 수행하는 반도체 메모리 장치
KR100403341B1 (ko) 파워-업 신호 발생회로
JP5727211B2 (ja) 半導体装置
KR100733474B1 (ko) 내부전원 공급장치
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR100772711B1 (ko) 내부전원 생성장치
US9299413B1 (en) Semiconductor systems
KR100630528B1 (ko) 반도체 장치의 셀프 바이어스드 차동 입력 버퍼
KR100860976B1 (ko) 파워업신호 생성장치
KR100996192B1 (ko) 파워 업 신호 생성회로
KR100670655B1 (ko) 파워-업 신호 발생 회로
KR20080092085A (ko) 반도체 메모리 장치의 내부 전압 발생회로
KR100812605B1 (ko) 파워업신호 생성장치
KR100256129B1 (ko) 기판 바이어스전위 발생장치
KR0158477B1 (ko) 반도체 메모리장치의 전원 공급시 오동작방지회로
KR100958799B1 (ko) 내부 전압 생성회로와 그의 구동 방법
KR100576490B1 (ko) 파워-업 회로
KR19990041488A (ko) 반도체 소자의 기준전압 발생장치
KR0132748B1 (ko) 반도체 소자의 파우어-업 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 12