KR100821570B1 - 고전압 발생 장치 - Google Patents

고전압 발생 장치 Download PDF

Info

Publication number
KR100821570B1
KR100821570B1 KR1020050115078A KR20050115078A KR100821570B1 KR 100821570 B1 KR100821570 B1 KR 100821570B1 KR 1020050115078 A KR1020050115078 A KR 1020050115078A KR 20050115078 A KR20050115078 A KR 20050115078A KR 100821570 B1 KR100821570 B1 KR 100821570B1
Authority
KR
South Korea
Prior art keywords
voltage
node
external supply
signal
supply voltage
Prior art date
Application number
KR1020050115078A
Other languages
English (en)
Other versions
KR20070056443A (ko
Inventor
구자승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050115078A priority Critical patent/KR100821570B1/ko
Priority to TW095137948A priority patent/TWI313011B/zh
Priority to US11/585,095 priority patent/US7474140B2/en
Publication of KR20070056443A publication Critical patent/KR20070056443A/ko
Application granted granted Critical
Publication of KR100821570B1 publication Critical patent/KR100821570B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations

Abstract

본 발명은 외부 공급전압의 상승에 독립적으로 펌핑 레벨을 일정 수준으로 제한할 수 있는 고전압 발생 장치에 관한 것으로, 본 발명에 의한 고전압 발생 장치는 외부 공급전압과 기준전압을 비교하여, 기준전압 또는 외부 공급전압 중 어느 하나를 펌핑부의 입력 전압으로 하여 전압 펌핑을 수행함으로써, 외부 공급전압 레벨이 증가하여도 펌핑 전압 레벨을 일정 수준으로 제한할 수 있기 때문에 전류 소모량을 감소시킬 수 있다
고전압, 펌핑, 기준전압

Description

고전압 발생 장치{Apparatus for Generating High Voltage}
도 1은 일반적인 고전압 발생 장치의 구성도,
도 2는 도 1에 도시한 펌핑부의 일 예시도,
도 3은 일반적인 고전압 발생 장치에서 공급 전압 상승에 따른 전류 소모량 증가 문제를 설명하기 위한 그래프,
도 4는 본 발명에 의한 고전압 발생 장치의 구성도,
도 5a 및 5b는 도 4에 도시한 공급 전위 감지부의 블록도 및 상세 회로도, 및
도 6a 및 6b는 도 4에 도시한 펌핑 제어부의 블록도 및 상세 회로도이다.
<도면의 주요 부분에 대한 부호 설명>
110 : 펌핑 전위 감지부 120 : 발진부
130 : 펌핑부 140 : 공급 전위 감지부
150 : 펌핑 제어부 1410 : 전압 비교부
1420 : 래치부 1510 : 스위칭 제어부
1520 : 제 1 스위칭부 1530 : 제 2 스위칭부
본 발명은 고전압 발생 장치에 관한 것으로, 외부 공급전압의 상승에 독립적으로 펌핑 레벨을 일정 수준으로 제한할 수 있는 고전압 발생 장치에 관한 것이다.
반도체 메모리 장치에서 고전압 발생 장치는 외부 공급전압보다 높은 전압을 요구하는 반도체 메모리 장치 내의 회로에 일정한 고전압을 공급하는 장치이며, 트랜지스터의 문턱전압 손실을 보상할 수 있도록 내부전압(VCORE)+문턱전압(Vth)+여유값(a) 또는 내부전압(VCORE)+문턱전압(Vth)+기판바이어스전압(│VBB│)+여유값(a)의 레벨을 갖도록 외부 공급전압을 펌핑하여 사용한다.
이러한 고전압 발생 장치는 워드라인 드라이버, 출력 버퍼 등에서 주로 사용되며, 특히 액티브 동작시 워드라인을 선택한 후, 셀 트랜지스터를 통해 전하 손실 없이 데이터를 전송하기 위해서는 내부전압(VCORE)+문턱전압(Vth)+│VBB│+a의 레벨을 갖는 고전압이 반드시 필요하게 된다.
도 1은 일반적인 고전압 발생 장치의 구성도이다.
도시한 것과 같이, 고전압 발생 장치는 펌핑부(14)의 출력 전압(VPP)을 피드백받아 펌핑부(14)의 출력 전압과 기 설정된 전압을 비교하여 비교 결과(DET_ENABLE)를 출력하는 전위 감지부(10), 전위 감지부(10)에 접속되어 펌핑 동작을 주기적으로 제어하기 위한 발진 신호(OSC)를 출력하는 발진부(12) 및 발진부(12)에서 출력되는 펄스 신호(OSC)에 응답하여 외부 공급전압(VDD)을 펌핑하여 펌핑 전압(VPP)을 출력하는 펌핑부(14)를 포함하여 이루어진다.
도 1에 도시한 고전압 발생 장치는 발진부(12)에서 출력되는 펄스 신호(OSC) 에 따라 펌핑부(14)가 외부 공급전압(VDD)을 펌핑하는데, 펌핑부(14)의 출력 전압(VPP)이 전압 감지부(10)로 피드백되어, 펌핑 전압 레벨이 기 설정된 레벨 이하이면 전위 감지부(10)의 출력 신호(DET_ENABLE)에 의해 발진부(12)가 인에이블되어 펌핑이 이루어지도록 하고, 펌핑 전압 레벨이 기 설정된 레벨 이상이면 전위 감지부(10)의 출력 신호(DET_ENABLE)에 의해 발진부(12)가 디스에이블되어 펌핑이 수행되지 않도록 한다.
도 2는 도 1에 도시한 펌핑부의 일 예시도이다.
도시한 것과 같이, 일반적인 펌핑부(14)는 발진부(12)의 출력 신호(OSC)에 의해 생성된 제 1 제어신호(VIN1)에 의해 구동되어 외부 공급전압(VDD)을 출력하는 인버터(IV), 인버터(IV)로부터 출력되는 외부공급전압(VDD)을 충전하는 제 1 캐패시터(C1), 제 1 캐패시터(C1)와 출력 단자(VPP) 간에 접속되어 발진부(12)의 출력 신호(OSC)에 의해 생성된 제 2 제어신호(VIN2)에 의해 구동되는 MOS 트랜지스터(P1) 및 출력 단자(VPP)와 접지단자(VSS) 간에 접속되는 제 2 캐패시터(C2)를 포함한다.
여기에서, 제 1 제어신호(VIN1)와 제 2 제어신호(VIN2)는 논-오버랩(Non-overlap) 펄스이며, 제 1 제어신호(VIN1)가 제 2 제어신호(VIN2)보다 좁은 펄스폭을 갖는다.
초기에, 제 1 제어신호(VIN1)가 로우 레벨이고 제 2 제어신호(VIN2)가 하이 레벨인 상태에서, 제 1 캐패시터(C1)에는 외부 공급전압 레벨이 차징되게 되고, 이후 제 1 제어신호(VIN1)와 제 2 제어신호(VIN2)가 모두 하이 레벨이 되면 출력 단 자(VPP)로는 0V의 전압이 출력된다.
이후, 제 1 제어신호(VIN1)가 로우 레벨로 천이하고, 이어서 제 2 제어신호(VIN2)가 로우 레벨로 천이하면, 제 1 캐패시터(C1)에 차징되어 있던 전압과, 인버터(IV)를 통해 공급되는 외부 공급전압(VDD)이 더해져, 약 VDD*2의 전압이 출력 단자(VPP)로 출력되어 전압 펌핑이 일어나게 된다.
그런데, 이러한 고전압 발생 장치는 외부 공급전압(VDD) 레벨이 상승하면 펌핑 전압 또한 상승하게 되고, 따라서 펌핑 동작시 외부 공급전압에 비례하여 전류 소모량이 증가하는 단점이 있다.
도 3은 일반적인 고전압 발생 장치에서 공급 전압 상승에 따른 전류 소모량 증가 문제를 설명하기 위한 그래프이다.
도시한 것과 같이, 외부 공급전압 레벨이 증가하는 것과 비례하여 펌핑 동작시 전류 소모량 또한 증가하는 것을 알 수 있다.
이와 같이 전류 소모량이 증가하면 펌핑 전압 레벨이 원하는 레벨 이상으로 상승하게 되고, 이로 인해 메모리 셀이나 주변 소자에 스트레스가 가중되어 소자 불량이 발생하는 등 신뢰성과 수율이 저하되는 문제가 있다.
본 발명은 상술한 단점 및 문제점을 해결하기 위하여 안출된 것으로서, 외부 공급전압의 상승에 영향을 받지 않고 펌핑 레벨을 일정 수준으로 제한할 수 있는 고전압 발생 장치를 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 펌핑 전압을 일정 수준으로 제한하여, 반도체 메모리 장치에서 전류 소모량을 감소시키고자 하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 고전압 발생 장치는 외부 공급전압과 기준전압을 비교하여, 상기 기준전압 또는 상기 외부 공급전압 중 어느 하나를 펌핑부의 입력 전압으로 하여 전압 펌핑을 수행한다.
여기에서, 고전압 발생 장치는 상기 고전압 발생 장치는 외부 공급전압과 기준전압을 비교하여 전위 비교 신호를 출력하는 공급 전위 감지부; 및 상기 전위 비교 신호에 따라 구동되어, 기준전압 또는 외부 공급전압 중 어느 하나의 레벨을 갖는 출력 신호를 펌핑부의 입력 전압으로 제공하기 위한 펌핑 제어부;를 포함한다.
또한, 본 발명의 다른 실시예에 의한 고전압 발생 장치는 펌핑 전압 레벨을 검출하는 전위 감지부; 상기 전위 감지부의 출력 신호에 응답하여 발진 신호를 출력하는 발진부; 및 외부 공급전압과 기준전압을 입력 전압으로 선택적으로 공급받아, 상기 발진 신호의 출력에 응답하여 상기 입력 전압을 펌핑하여 출력하는 펌핑부;를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.
도 4는 본 발명에 의한 고전압 발생 장치의 구성도이다.
도시한 것과 같이, 본 발명에 의한 고전압 발생 장치는 인에이블 신호(ENABLE)에 의해 구동되어 외부 공급전압(VDD)과 기준전압(REF)을 비교하고 비교 결과에 따라 로우 또는 하이 레벨의 전위 비교 신호(REF_OUTb)를 출력하는 공급 전 위 감지부(140), 공급 전위 감지부(140)로부터 출력되는 전위 비교 신호(REF_OUTb)에 응답하여, 외부 공급전압(VDD) 또는 기준전압(REF)이 인가된 출력 신호(CONTROL)를 펌핑부(130)의 입력 전압으로 출력하기 위한 펌핑 제어부(150), 펌핑부(130)의 출력 전압(VPP)을 피드백받아 펌핑부(130)의 출력 전압과 기 설정된 전압을 비교하여 비교 결과를 출력(DET_ENABLE)하는 펌핑 전위 감지부(110), 펌핑 전위 감지부(110)에 접속되어 펌핑 동작을 주기적으로 제어하기 위한 펄스 신호(OSC)를 출력하는 발진부(120) 및 발진부(120)에서 출력되는 펄스 신호(OSC)에 응답하여 펌핑 제어부(150)로부터 입력되는 구동 전압(CONTROL)을 핑핌하여 펌핑 전압(VPP)을 출력하는 펌핑부(130)를 포함한다.
여기에서, 공급 전위 감지부(140)는 외부 공급전압(VDD)이 기준전압(REF)보다 낮은 경우에는 로우 레벨의 출력 신호(REF_OUTb)를 생성하고, 외부 공급전압(VDD)이 기준전압(REF)보다 높은 경우에는 하이 레벨의 출력 신호(REF_OUTb)를 생성할 수 있다.
그리고, 펌핑 제어부(150)는 공급 전위 감지부(140)의 출력 신호(REF_OUTb)에 응답하여, 외부 공급전압(VDD)이 기준전압(REF)보다 낮은 경우(예를 들어, 전위 비교 신호(REF_OUTb)가 로우 레벨인 경우)에는 외부 공급전압(VDD)이 인가된 출력 신호(CONTROL)를 생성하고, 외부 공급전압(VDD)이 기준전압(REF)보다 높은 경우(예를 들어, 전위 비교 신호(REF_OUTb)가 하이 레벨인 경우)에는 기준전압(REF)이 인가된 출력 신호(CONTROL)를 생성한다.
도 5a 및 5b는 도 4에 도시한 공급 전위 감지부의 블록도 및 상세 회로도이 다.
도 5a에 도시한 것과 같이, 본 발명에 의한 공급 전위 감지부(140)는 인에이블 신호(ENABLE)가 인에이블됨에 따라 구동되며, 기준전압(REF)을 제 1 입력 신호로 하고, 외부 공급전압(VDD)을 제 2 입력 신호로 하여, 두 입력 신호의 비교 결과에 따른 하이 또는 로우 레벨의 신호(REF_OUT)를 출력하는 전압 비교부(1410)를 포함한다.
여기에서, 인에이블 신호(ENABLE)는 외부 공급전압(VDD) 레벨을 임의의 주기에 따라 출력하는 펄스 신호로 공급할 수 있고, 이 경우 전압 비교부(1410)의 출력 신호(REF_OUT)를 입력받아 펌핑 제어부(150)의 구동 신호(REF_OUTb)로 제공하는 래치부(1420)를 더 접속하여, 인에이블 신호(ENABLE)가 디스에이블되더라도 이전 출력 신호의 상태를 유지할 수 있도록 하는 것이 바람직하다. 이와 같이, 인에이블 신호(ENABLE)를 펄스 신호로 공급함으로써 인에이블 신호(ENABLE)가 인에이블되어 있는 동안에만 공급 전위 감지부(1410)가 동작하도록 하고, 인에이블 신호가 디스에이블되면 래치부(1420)에 의해 이전 상태를 유지하도록 하여 전류 소모량이 증가하는 것을 방지할 수 있다.
도 5b를 참조하여 보다 구체적으로 설명하면, 본 발명에 의한 공급 전위 감지부(140)의 전압 비교부(1410)는 인에이블 신호(ENABLE)가 인에이블됨에 따라 구동되고, 기준전압(REF)을 제 1 입력 신호로 하고 외부 공급전압(VDD)을 제 2 입력 신호로 하여 두 입력 신호의 비교 결과를 출력하는 차동 증폭기 형태로 구현할 수 있다. 즉, 전압 비교부(1410)는 제 1 노드(K11)에 인가되는 신호에 의해 구동되며 외부 공급전압 입력 단자(VDD)와 제 2 노드(K12) 간에 접속되는 제 1 MOS 트랜지스터(P11), 제 1 노드(K11)에 인가되는 신호에 의해 구동되며 외부 공급전압 입력 단자(VDD)와 제 3 노드(K13) 간에 접속되는 제 2 MOS 트랜지스터(P12), 외부 공급전압(VDD)에 의해 구동되며 제 3 노드(K13)와 제 4 노드(K14) 간에 접속되는 제 3 MOS 트랜지스터(N11), 기준전압(REF)에 의해 구동되며 제 2 노드(K12)와 제 4 노드(K14) 간에 접속되는 제 4 MOS 트랜지스터(N12) 및 인에이블 신호(ENABLE)에 의해 구동되며 제 4 노드(K14)와 접지 단자(VSS) 간에 접속되는 제 5 MOS 트랜지스터(N13)를 포함한다.
그리고, 제 3 노드(K13)의 출력 신호(REF_OUT)는 래치부(1420)로 입력되고, 래치부(1420)의 출력 신호(REF_OUTb)는 펌핑 제어부(150)의 구동 신호로 제공 된다.
여기에서, 제 1 및 제 2 MOS 트랜지스터(P11, P12)는 P 타입 MOS 트랜지스터로 구성하고, 제 3 내지 제 5 MOS 트랜지스터(N11, N12, N13)는 N 타입 MOS 트랜지스터로 구성하는 것이 바람직하다.
도 5a 및 5b에 도시한 전압 비교부(1410)는 인에이블 신호(ENABLE)가 하이 레벨로 인에이블됨에 따라 구동되며, 기준전압(REF)은 소망하는 펌핑 레벨에 따라 유연하게 설정할 수 있다.
공급 전위 감지부(140)를 구동하기 위한 인에이블 신호(ENABLE)가 활성화되고, 기준전압(REF) 및 외부 공급전압(VDD)이 인가되는데, 기준전압(REF)보다 외부 공급전압(VDD)의 레벨이 낮은 경우에는 제 1 MOS 트랜지스터(P11)의 드레인 단자 즉, 제 2 노드(K12)의 전위가 로우 레벨이 되는 반면, 제 2 MOS 트랜지스터(P12)의 드레인 단자 즉, 제 3 노드(K13)의 전위가 하이 레벨이 되고, 래치부(1420)의 출력 신호인 전위 비교 신호(REF_OUTb)는 로우 레벨이 된다. 아울러, 외부 공급전압(VDD)의 레벨이 기준전압(REF)보다 높은 경우에는 제 2 노드(K12)의 전위가 하이 레벨이 되는 반면, 제 3 노드(K13)의 전위가 로우 레벨이 되고 래치부(1420)의 출력 신호인 전위 비교 신호(REF_OUTb)는 하이 레벨이 된다.
한편, 인에이블 신호(ENABLE)가 비활성화되면, 제 5 MOS 트랜지스터(N13)가 턴오프되어, 공급 전위 감지부(140)가 디스에이블되는데, 이 경우에도 래치부(1420)에 의해 인에이블 신호(ENABLE)가 다시 하이 레벨로 천이할 때까지 이전 출력 신호가 유지되게 된다.
도 6a 및 6b는 도 4에 도시한 펌핑 제어부의 블록도 및 상세 회로도이다.
도 6a에 도시한 것과 같이, 본 발명에 의한 펌핑 제어부(150)는 공급 전위 감지부(140)로부터 출력되는 전위 비교 신호(REF_OUTb)에 의해 구동되며 기준전압(REF)을 제 1 입력 신호로 하고, 외부 공급전압(VDD)을 제 2 입력 신호로 하여 제 1 및 제 2 입력 신호의 비교 결과에 따른 신호를 출력하기 위한 스위칭 제어부(1510), 스위칭 제어부(1510)의 출력 신호(OUT)에 의해 구동되어 기준전압을 펌핑부(130)의 입력 전압(CONTROL)으로 제공하기 위한 제 1 스위칭부(1520) 및 전위 비교 신호(REF_OUTb)에 의해 구동되어 외부 공급전압(VDD)을 펌핑부(130)의 입력 전압(CONTROL)으로 제공하기 위한 제 2 스위칭부(1530)를 포함한다.
도 6b를 참조하여 보다 구체적으로 설명하면, 본 발명에 의한 펌핑 제어부 (150)의 스위칭 제어부(1510)는 전위 비교 신호(REF_OUTb)가 인에이블됨에 따라 구동되고, 기준전압(REF)을 제 1 입력 신호로 하고, 외부 공급전압(VDD)을 제 2 입력 신호로 하여, 두 입력 신호의 비교 결과를 출력하는 차동 증폭기 형태로 구현할 수 있다. 즉, 스위칭 제어부(1510)는 제 1 노드(K21)에 인가되는 전압에 의해 구동되며 외부 공급전압 입력 단자(VDD)와 제 2 노드(K22) 간에 접속되는 제 1 MOS 트랜지스터(P23), 제 1 노드(K21)에 인가되는 전압에 의해 구동되며 외부 공급전압 입력 단자(VDD)와 제 3 노드(K23) 간에 접속되는 제 2 MOS 트랜지스터(P24), 전위 비교 신호(REF_OUTb)에 의해 구동되며, 외부 공급전압 입력 단자(VDD)와 제 3 노드(K23) 간에 접속되는 제 3 MOS 트랜지스터(P22), 전위 비교 신호(REF_OUTb)에 의해 구동되며, 외부 공급전압 입력 단자(VDD)와 제 2 노드(K22)간에 접속되는 제 4 MOS 트랜지스터(P21), 기준전압(REF)에 의해 구동되며 제 3 노드(K23)와 제 4 노드(K24) 간에 접속되는 제 5 MOS 트랜지스터(N21), 외부 공급전압(VDD)에 의해 구동되며 제 2 노드(K22)와 제 4 노드(K24) 간에 접속되는 제 6 MOS 트랜지스터(N22), 전위 비교 신호(REF_OUTb)에 의해 구동되며 제 4 노드(K24)와 접지단자(VSS) 간에 접속되는 제 7 MOS 트랜지스터(N23)를 포함하며, 제 2 노드(K22)는 출력단자(OUT)이다.
여기에서, 제 1 내지 제 4 MOS 트랜지스터(P23, P24, P22, P21)는 P 타입 MOS 트랜지스터로 구성할 수 있고, 제 5 내지 제 7 MOS 트랜지스터(N21, N22, N23)는 N타입 MOS 트랜지스터로 구성할 수 있다. 특히, 제 1 및 제 2 MOS 트랜지스터(P23, P24), 제 5 및 제 6 MOS 트랜지스터(N21, N22)는 각각 문턱전압이 동일한 트 랜지스터로 구성한다.
스위칭 제어부(1510)는 전위 비교 신호(REF_OUTb)가 하이 레벨일 때, 즉 외부 공급전압(VDD)이 기준전압(REF)보다 높은 경우 구동되며, 제 1 및 제 2 MOS 트랜지스터(P23, 24)가 동일한 크기의 저항 성분으로 작용하고, 제 5 및 제 6 MOS 트랜지스터(N21, N22)로는 동일한 양의 전류가 흐르므로, 외부 공급전압(VDD)이 기준전압(REF)보다 높은 경우 출력 단자(OUT)로는 로우 레벨의 전압이 출력되게 된다.
한편, 제 1 스위칭부(1520)는 스위칭 제어부(1510)의 출력 신호(OUT)에 의해 구동되며 기준전압 입력 단자(REF)와 제 5 노드(K25)간에 접속되는 제 8 MOS 트랜지스터(P25) 및 전위 비교 신호(REF_OUTb)에 의해 구동되며 5 노드(K25)와 접지 단자(VSS) 간에 접속되는 제 9 MOS 트랜지스터(N24)를 포함하고, 전위 비교 신호(REF_OUTb)가 하이 레벨일 때, 기준전압(REF)과 동일한 레벨의 신호(CONTROL)를 펌핑부(130)의 입력 전압으로 출력한다.
여기에서, 제 8 MOS 트랜지스터(P25)는 P 타입 MOS 트랜지스터로 구성할 수 있고, 제 9 MOS 트랜지스터(N24)는 N 타입 MOS 트랜지스터로 구성할 수 있다.
또한, 제 2 스위칭부(1530)는 전위 비교 신호(REF_OUTb)가 로우 레벨일 때, 즉, 스위칭 제어부(1510)가 디스에이블될 때 구동되어 외부 공급전압(VDD)을 출력 단자(CONTROL)로 출력하여 펌핑부(130)의 입력 전압으로 제공하기 위한 것으로, 전위 비교 신호(REF_OUTb)에 의해 구동되며 외부 공급전압 입력 단자(VDD)와 출력 단자(CONTROL) 간에 접속되는 제 10 MOS 트랜지스터로 구성할 수 있다.
도 5 및 도 6을 참조하여, 본 발명에 의한 고전압 발생 장치의 동작을 설명 하면 다음과 같다.
먼저, 공급 전위 감지부(140)의 전압 비교부(1410)는 외부 공급전압(VDD)이 높아 전압 펌핑시 지나친 전류 소모가 방지하지 않도록 하기 위하여, 외부 공급전압(VDD)과 기준전압(REF)을 비교하고, 외부 공급전압(VDD)이 기준전압(REF)보다 높은 경우, 래치부(1420)를 통해 하이 레벨의 전위 비교 신호(REF_OUTb)를 출력한다.
이 전위 비교 신호(REF_OUTb)는 펌핑 제어부(150)의 구동 신호로 사용되며, 펌핑 제어부(150)의 스위칭 제어부(1510)는 전위 비교 신호(REF_OUTb)가 하이 레벨일 때 구동되어, 제 1 스위칭부(1520)를 통해 기준전압(REF)과 동일한 레벨의 구동신호(CONTROL)를 펌핑부(130)로 제공한다.
즉, 외부 공급전압(VDD)이 기준전압(REF)보다 높은 경우, 펌핑부(130)에서 외부 공급전압(VDD)을 펌핑하지 않고, 기준전압(REF)을 펌핑하도록 하는 것이다.
한편, 공급 전위 감지부(140)의 전압 비교부(1410)는 외부 공급전압(VDD)이 높아 전압 펌핑시 지나친 전류 소모가 방지하지 않도록 하기 위하여, 외부 공급전압(VDD)과 기준전압(REF)을 비교하고, 외부 공급전압(VDD)이 기준전압(REF)보다 낮은 경우, 래치부(1420)를 통해 로우 레벨의 전위 비교 신호(REF_OUTb)를 출력한다.
이 전위 비교 신호(REF_OUTb)는 펌핑 제어부(150)의 구동 신호로 사용되며, 펌핑 제어부(150)의 스위칭 제어부(1510)는 전위 비교 신호(REF_OUTb)가 로우 레벨일 때 디스에이블되어 동작을 중단하고, 제 2 스위칭부(1530)가 구동되어 외부 공급전압(VDD)이 펌핑부(130)의 입력 전압(CONTROL)으로 제공된다.
즉, 외부 공급전압(VDD)이 기준전압(REF)보다 낮은 경우, 펌핑부(130)에서 외부 공급전압(VDD)을 펌핑하도록 하는 것이다.
이와 같이, 본 발명에서는 외부 공급전압(VDD) 레벨이 증가함에 따라 펌핑 전압이 함께 증가하고, 이로 인해 전류 소모량이 증가하는 것을 방지하기 위하여, 외부 공급전압(VDD)이 높은 레벨로 공급되더라도 일정 레벨 이하의 펌핑 전압을 생성하도록 함으로써, 반도체 메모리 장치에서 전류 소모를 최소화할 수 있다.
이상에서 설명한 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면, 외부 공급전압 레벨이 증가하여도 펌핑 전압 레벨을 일정 수준으로 제한할 수 있기 때문에 전류 소모량을 감소시킬 수 있다. 이에 따라, 전류 증가에 의해 소자에 가해지는 스트레스를 최소화할 수 있어, 반도체 메모리 장치의 신뢰성 및 수율을 향상시킬 수 있다.
또한, 펌핑 레벨을 조절하기 위한 인에이블 신호를 임의의 주기를 갖는 펄스 신호로 사용함으로써, 펌핑 레벨 조절시 사용되는 전류량 또한 감소시킬 수 있다.

Claims (19)

  1. 외부 공급전압과 기준전압을 비교하여, 상기 외부 공급 전압이 상기 기준 전압 보다 작을 경우 상기 외부 공급 전압을 펌핑부의 입력 전압으로 제공하고, 상기 외부 공급 전압이 상기 기준 전압보다 큰 경우 상기 기준 전압을 상기 펌핑부의 입력 전압으로 제공하여 전압 펌핑을 수행하는 고전압 발생 장치로서,
    상기 외부 공급전압과 상기 기준전압을 비교하여 전위 비교 신호를 출력하는 공급 전위 감지부; 및
    상기 전위 비교 신호에 따라 구동되어, 상기 기준전압 또는 상기 외부 공급전압 중 어느 하나를 펌핑부의 입력 전압으로 제공하기 위한 펌핑 제어부;
    를 포함하는 고전압 발생 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 공급 전위 감지부는 상기 기준전압을 제 1 입력 신호로 하고, 상기 외부 공급전압을 제 2 입력 신호로 하여, 두 입력 신호의 비교 결과를 상기 펌핑 제어부로 출력하는 전압 비교부를 포함하는 것을 특징으로 하는 고전압 발생 장치.
  4. 제 3 항에 있어서,
    상기 공급 전위 감지부는 인에이블 신호에 응답하여 구동되며, 상기 인에이블 신호는 상기 외부 공급전압 레벨을 임의의 주기에 따라 출력하는 펄스 신호인 것을 특징으로 하는 고전압 발생 장치.
  5. 제 3 항에 있어서,
    상기 공급 전위 감지부는 상기 전압 비교부의 출력 단자에 접속되는 래치부를 더 포함하는 것을 특징으로 하는 고전압 발생 장치.
  6. 제 3 항에 있어서,
    상기 전압 비교부는 제 1 노드에 인가되는 신호에 의해 구동되며 상기 외부 공급전압 입력 단자와 제 2 노드 간에 접속되는 제 1 MOS 트랜지스터;
    상기 제 1 노드에 인가되는 신호에 의해 구동되며 상기 외부 공급전압 입력 단자와 제 3 노드 간에 접속되는 제 2 MOS 트랜지스터;
    상기 외부 공급전압에 의해 구동되며 상기 제 3 노드와 제 4 노드 간에 접속되는 제 3 MOS 트랜지스터;
    상기 기준전압에 의해 구동되며 상기 제 2 노드와 상기 제 4 노드 간에 접속되는 제 4 MOS 트랜지스터; 및
    상기 인에이블 신호에 의해 구동되며 상기 제 4 노드와 접지 단자 간에 접속되는 제 5 MOS 트랜지스터;
    를 포함하며, 상기 제 3 노드에 인가되는 신호는 상기 펌핑 제어부로 출력되 는 것을 특징으로 하는 고전압 발생 장치.
  7. 제 6 항에 있어서,
    상기 제 1 및 제 2 MOS 트랜지스터는 P 타입 MOS 트랜지스터인 것을 특징으로 하는 고전압 발생 장치.
  8. 제 6 항에 있어서,
    상기 제 3 내지 제 5 MOS 트랜지스터는 N 타입 MOS 트랜지스터인 것을 특징으로 하는 고전압 발생 장치.
  9. 제 1 항에 있어서,
    상기 펌핑 제어부는 상기 공급 전위 감지부로부터 출력되는 상기 전위 비교 신호에 의해 구동되며, 상기 기준전압을 제 1 입력 신호로 하고, 상기 외부 공급전압을 제 2 입력 신호로 하여, 상기 제 1 및 제 2 입력 신호의 비교 결과에 따른 신호를 출력하기 위한 스위칭 제어부;
    상기 스위칭 제어부의 출력 신호에 따라 구동되어, 상기 기준전압을 상기 펌핑부의 입력 전압으로 제공하기 위한 제 1 스위칭부; 및
    상기 전위 비교 신호에 의해 구동되어 상기 외부 공급전압을 상기 펌핑부의 입력 전압으로 제공하기 위한 제 2 스위칭부;
    를 포함하는 것을 특징으로 하는 고전압 발생 장치.
  10. 제 9 항에 있어서,
    상기 스위칭 제어부는 제 1 노드에 인가되는 전압에 의해 구동되며 상기 외부 공급전압 입력 단자와 제 2 노드 간에 접속되는 제 1 MOS 트랜지스터;
    상기 제 1 노드에 인가되는 전압에 의해 구동되며 상기 외부 공급전압 입력 단자와 제 3 노드 간에 접속되는 제 2 MOS 트랜지스터;
    상기 전위 비교 신호에 의해 구동되며 상기 외부 공급전압 입력 단자와 상기 제 3 노드 간에 접속되는 제 3 MOS 트랜지스터;
    상기 전위 비교 신호에 의해 구동되며 상기 외부 공급전압 입력 단자와 상기 제 2 노드 간에 접속되는 제 4 MOS 트랜지스터;
    상기 기준전압에 의해 구동되며 상기 제 3 노드와 제 4 노드 간에 접속되는 제 5 MOS 트랜지스터;
    상기 외부 공급전압에 의해 구동되며 상기 제 2 노드와 상기 제 4 노드 간에 접속되는 제 6 MOS 트랜지스터;
    상기 전위 비교 신호에 의해 구동되며 상기 제 4 노드와 접지단자 간에 접속되는 제 7 MOS 트랜지스터;
    를 포함하며, 상기 제 2 노드는 출력 단자인 것을 특징으로 하는 고전압 발생 장치.
  11. 제 10 항에 있어서,
    상기 제 1 내지 제 4 MOS 트랜지스터는 P 타입 MOS 트랜지스터이며, 상기 제 1 및 제 2 MOS 트랜지스터는 문턱전압이 동일한 것을 특징으로 하는 고전압 발생 장치.
  12. 제 10 항에 있어서,
    상기 제 5 내지 제 7 MOS 트랜지스터는 N타입 MOS 트랜지스터이며, 상기 제 5 및 제 6 MOS 트랜지스터는 문턱전압이 동일한 것을 특징으로 하는 고전압 발생 장치.
  13. 제 9 항에 있어서,
    상기 제 1 스위칭부는 상기 스위칭 제어부의 출력 신호에 의해 구동되며 상기 기준전압 입력 단자와 제 1 노드 간에 접속되는 제 1 MOS 트랜지스터; 및
    상기 전위 비교 신호에 의해 구동되며 상기 제 1 노드와 접지 단자 간에 접속되는 제 2 MOS 트랜지스터;
    를 포함하는 것을 특징으로 하는 고전압 발생 장치.
  14. 제 13 항에 있어서,
    상기 제 1 MOS 트랜지스터는 P 타입 MOS 트랜지스터인 것을 특징으로 하는 고전압 발생 장치.
  15. 제 13 항에 있어서,
    상기 제 2 MOS 트랜지스터는 N 타입 MOS 트랜지스터인 것을 특징으로 하는 고전압 발생 장치.
  16. 제 9 항에 있어서,
    상기 제 2 스위칭부는 상기 전위 비교 신호가 로우 레벨일 때 구동되며, 상기 외부 공급전압 입력 단자와 출력 단자 간에 접속되는 MOS 트랜지스터인 것을 특징으로 하는 고전압 발생 장치.
  17. 제 16 항에 있어서,
    상기 MOS 트랜지스터는 P 타입 MOS 트랜지스터인 것을 특징으로 하는 고전압 발생 장치.
  18. 펌핑 전압 레벨을 검출하는 전위 감지부;
    상기 전위 감지부의 출력 신호에 응답하여 발진 신호를 출력하는 발진부; 및
    외부 공급전압과 기준전압을 입력 전압으로 선택적으로 공급받아, 상기 발진 신호의 출력에 응답하여 상기 입력 전압을 펌핑하여 출력하는 펌핑부를 포함하며,
    상기 외부 공급전압이 상기 기준 전압보다 작은 경우 상기 외부 공급전압이 상기 펌핑부의 입력 전압으로 제공되고,
    상기 외부 공급 전압이 상기 기준 전압보다 큰 경우 상기 기준 전압이 상기 펌핑부의 입력 전압으로 제공되며,
    상기 펌핑부는, 상기 외부 공급전압과 상기 기준전압의 레벨 비교에 따라 생성되는 전위 비교 신호에 따라 구동되어, 상기 기준전압 또는 상기 외부 공급전압 중 어느 하나의 레벨을 갖는 신호를 출력하는 펌핑 제어부의 출력 신호를 입력 전압으로 공급받는 것을 특징으로 하는 고전압 발생 장치.
  19. 삭제
KR1020050115078A 2005-11-29 2005-11-29 고전압 발생 장치 KR100821570B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050115078A KR100821570B1 (ko) 2005-11-29 2005-11-29 고전압 발생 장치
TW095137948A TWI313011B (en) 2005-11-29 2006-10-14 Apparatus for generating elevated voltage
US11/585,095 US7474140B2 (en) 2005-11-29 2006-10-24 Apparatus for generating elevated voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115078A KR100821570B1 (ko) 2005-11-29 2005-11-29 고전압 발생 장치

Publications (2)

Publication Number Publication Date
KR20070056443A KR20070056443A (ko) 2007-06-04
KR100821570B1 true KR100821570B1 (ko) 2008-04-14

Family

ID=38086819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115078A KR100821570B1 (ko) 2005-11-29 2005-11-29 고전압 발생 장치

Country Status (3)

Country Link
US (1) US7474140B2 (ko)
KR (1) KR100821570B1 (ko)
TW (1) TWI313011B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858875B1 (ko) * 2007-04-18 2008-09-17 주식회사 하이닉스반도체 내부전원 생성장치
CN108344892B (zh) * 2018-04-16 2019-05-03 武汉新芯集成电路制造有限公司 电荷泵电压检测电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002508A (ko) * 2001-06-29 2003-01-09 삼성전자 주식회사 안정적인 승압 전압을 발생시킬 수 있는 반도체 메모리장치의 승압 전압 발생 회로

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3933217B2 (ja) 1996-02-22 2007-06-20 日本テキサス・インスツルメンツ株式会社 電圧供給回路
JP3884810B2 (ja) * 1997-01-21 2007-02-21 株式会社ルネサステクノロジ 高電圧発生装置
KR100273208B1 (ko) 1997-04-02 2000-12-15 김영환 반도체메모리장치의고효율전하펌프회로
KR100319164B1 (ko) 1997-12-31 2002-04-22 박종섭 다중레벨검출에의한다중구동장치및그방법
JP3120795B2 (ja) * 1998-11-06 2000-12-25 日本電気株式会社 内部電圧発生回路
JP3773718B2 (ja) 1999-09-20 2006-05-10 株式会社東芝 半導体集積回路
JP4627827B2 (ja) 1999-10-28 2011-02-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6300820B1 (en) * 2000-02-07 2001-10-09 Exar Corporation Voltage regulated charge pump
JP3666805B2 (ja) * 2000-09-19 2005-06-29 ローム株式会社 Ｄｃ／ｄｃコンバータ
JP2003030985A (ja) 2001-07-11 2003-01-31 Mitsubishi Electric Corp 半導体記憶装置の電源制御回路
KR100401521B1 (ko) 2001-09-20 2003-10-17 주식회사 하이닉스반도체 고전압 동작용 승압 회로
KR100520138B1 (ko) 2002-11-28 2005-10-10 주식회사 하이닉스반도체 펌핑전압 발생장치
KR100518545B1 (ko) 2002-12-10 2005-10-04 삼성전자주식회사 고전압 스트레스를 감소시킬 수 있는 승압전압 발생회로및 승압전압 발생방법
US7064529B2 (en) * 2003-09-17 2006-06-20 Atmel Corporation Dual stage voltage regulation circuit
KR100605575B1 (ko) * 2004-06-30 2006-07-31 주식회사 하이닉스반도체 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법
KR100615097B1 (ko) * 2004-11-24 2006-08-22 삼성전자주식회사 반도체 메모리 장치
KR100733419B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
US7276960B2 (en) * 2005-07-18 2007-10-02 Dialog Semiconductor Gmbh Voltage regulated charge pump with regulated charge current into the flying capacitor
JP4749076B2 (ja) * 2005-07-27 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002508A (ko) * 2001-06-29 2003-01-09 삼성전자 주식회사 안정적인 승압 전압을 발생시킬 수 있는 반도체 메모리장치의 승압 전압 발생 회로

Also Published As

Publication number Publication date
KR20070056443A (ko) 2007-06-04
TWI313011B (en) 2009-08-01
US7474140B2 (en) 2009-01-06
TW200739602A (en) 2007-10-16
US20070120590A1 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
US7227403B2 (en) Internal voltage generator for semiconductor device
KR20100135062A (ko) 반도체 장치
KR101286241B1 (ko) 최대 전압 선택회로
KR100904423B1 (ko) 반도체 메모리 소자
US8339871B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
KR100821570B1 (ko) 고전압 발생 장치
US8373457B2 (en) Power-up signal generation circuit in semiconductor integrated circuit
KR100924353B1 (ko) 내부전압 발생 장치
KR100403341B1 (ko) 파워-업 신호 발생회로
US6285242B1 (en) Reference voltage shifter
US9647613B2 (en) Differential amplifier
KR20080107745A (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
US10044260B2 (en) Charge pump circuit and voltage generating device including the same
KR20070084879A (ko) 기판 바이어스 전압 검출기
US7768842B2 (en) Semiconductor memory device voltage generating circuit for avoiding leakage currents of parasitic diodes
KR100783635B1 (ko) 반도체 장치의 전압 검출 회로
US7772719B2 (en) Threshold voltage control circuit and internal voltage generation circuit having the same
KR100922885B1 (ko) 내부전압 발생회로
KR100850276B1 (ko) 반도체 장치에 적합한 내부전원전압 발생회로
KR100390904B1 (ko) 내부 전원 전압 발생회로
US9438215B2 (en) Buffer circuit for buffering and settling input voltage to target voltage level and operation method thereof
KR101003129B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로
KR20080070929A (ko) 전압 레벨 검출기 및 이를 구비하는 전압 발생 회로
KR20060040903A (ko) 메모리 장치용 고전압 발생장치
KR20110074127A (ko) 반도체 장치의 내부전압 생성회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070628

Effective date: 20080319

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 12