KR100924353B1 - 내부전압 발생 장치 - Google Patents

내부전압 발생 장치 Download PDF

Info

Publication number
KR100924353B1
KR100924353B1 KR1020080029353A KR20080029353A KR100924353B1 KR 100924353 B1 KR100924353 B1 KR 100924353B1 KR 1020080029353 A KR1020080029353 A KR 1020080029353A KR 20080029353 A KR20080029353 A KR 20080029353A KR 100924353 B1 KR100924353 B1 KR 100924353B1
Authority
KR
South Korea
Prior art keywords
voltage
internal
internal voltage
current
response
Prior art date
Application number
KR1020080029353A
Other languages
English (en)
Other versions
KR20090103623A (ko
Inventor
강동금
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080029353A priority Critical patent/KR100924353B1/ko
Priority to US12/220,144 priority patent/US7777560B2/en
Publication of KR20090103623A publication Critical patent/KR20090103623A/ko
Application granted granted Critical
Publication of KR100924353B1 publication Critical patent/KR100924353B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리의 액티브 동작 모드에서 활성화되는 액티브 신호와 온도 변화에 따라 가변되는 바이어스 전압을 입력받아, 기준전압을 이용하여 내부전압의 전압레벨을 검출하고 내부전압의 전압레벨에 따라 활성화되는 내부전압 펌핑 신호를 출력하는 내부전압 감지부를 포함하는 내부전압 발생 장치에 관한 것이다.
내부전압, 전류보상, 온도

Description

내부전압 발생 장치{INTERNAL VOLTAGE GENERATOR}
본 발명은 반도체 메모리에 관한 것으로, 더 상세하게는 내부전압 발생 장치에 관한 것이다.
일반적으로 반도체 메모리는 고 집적화되면서 메모리 내의 셀 사이즈는 점점 더 작아지고 있으며, 이렇게 작아진 셀 사이즈로 인해 구동전압 또한 더욱 낮아지고 있다.
한편, 이러한 반도체 메모리는 전원전압(VDD)을 입력받아 내부적으로 필요한 내부전압을 생성하는 내부전압 발생 장치를 포함하고 있다.
도 1 은 종래 기술에 의한 내부전압 발생 장치의 도면이다. 특히 전원전압(VDD)을 승압하여 메모리 셀의 워드라인에 사용되는 내부전압(VPP) 발생 장치이다.
도 1 에 도시한 바와 같이, 종래 기술에 의한 내부전압(VPP) 발생 장치는 내부전압(VPP)의 전압레벨을 감지하여 내부전압 펌핑 신호(Vpump_on)를 출력하는 내 부전압 감지부(100)와, 내부전압(VPP)용 기준전압을 발생하는 기준전압 발생부(200)와, 상기 내부전압 펌핑 신호에 따라 내부전압을 펌핑하는 내부전압 발생부(300)를 포함하고 있다. 상기 내부전압 감지부(100)는 내부전압의 전압레벨을 감지하여 발생되는 전압(Vsens)과 기준전압(Vrefp)을 비교하여 동작하는 차동 증폭기를 포함한다.
상기 내부전압 감지부(100)의 차동 증폭기는 반도체 메모리가 액티브 동작인 경우 액티브 신호(ACT)에 응답하여 전류 싱크부(NM1)가 턴-온되어 전류 패스(Path)를 형성하고, 스탠바이 동작인 경우 기준전압(Vrefp)에 응답하여 전류 싱크부(NM2)가 턴-온되어 전류 패스(Path)를 형성한다. 보통 전류 싱크부(NM2)는 소모전류 절감을 위해 전류 싱크부(NM1) 대비 긴 채널을 갖는 트랜지스터로 구성한다.
이와 같이 구성된 종래 기술에 의한 내부전압 발생 장치의 동작은 다음과 같다.
도 1 에 도시한 바와 같이, 내부전압 감지부(100)는 내부전압의 전압레벨을 검출하고, 검출전압(Vsens)과 기준전압(Vrefp)을 비교한다.
이때, 검출전압(Vsense)이 기준전압(Vrefp)보다 작으면 NM4가 NM3보다 더 열리게 되어 노드 A는 로우(Low)가 되고, 내부전압 펌핑 신호(Vpump_on)는 하이(High)가 된다. 그러면, 내부전압 발생부(300)는 하이(High) 신호를 갖는 상기 내부전압 펌핑 신호(Vpump_on)에 응답하여 내부전압(VPP)을 생성하도록 동작한다.
반대로, 검출전압(Vsense)이 기준전압(Vrefp)보다 크면 NM3가 NM4보다 더 열리게 되어 노드 B는 로우(Low)가 되고, 노드 A는 하이(High)가 된다. 결국 내부전 압 펌핑 신호(Vpump_on)는 로우(Low)가 되어 내부전압 발생부(300)의 동작은 정지한다.
그런데, 이러한 종래 기술에 의한 내부전압 발생 장치는 낮은 온도(Cold temperature) 환경에서 액티브 동작인 경우 전류싱크부(NM1)가 턴-온 되어 차동 증폭기가 원활하게 동작되나, 스탠바이 동작인 경우 전류 싱크부(NM2)의 문턱전압이 상승하여 차동 증폭기가 원활하게 동작되지 않아 내부전압 감지부(100)가 오동작하여 불량을 일으킬 수 있다.
이러한 내부전압 감지부(100)의 오동작은 내부전압(VPP)의 전압레벨이 높은 상태가 되더라도 내부전압 발생부를 정지시키지 않고 계속 동작시켜 과다한 전류 소모를 발생시킨다.
따라서, 본 발명은 스탠바이 동작 시 온도 변화에도 내부전압의 전압레벨을 안정적으로 검출하는 내부전압 발생 장치를 제시한다.
또한, 본 발명은 스탠바이 동작 시 온도 변화에 따른 전류 구동 능력을 보상하는 내부전압 발생 장치를 제시한다.
이러한 본 발명은 반도체 메모리의 액티브 동작 모드에서 활성화되는 액티브 신호와 온도 변화에 따라 가변되는 바이어스 전압을 입력받아, 기준전압을 이용하여 내부전압의 전압레벨을 검출하고 내부전압의 전압레벨에 따라 활성화되는 내부전압 펌핑 신호를 출력하는 내부전압 감지부를 포함한다.
그리고, 본 발명은 일정 전압레벨을 갖는 기준전압을 입력받아, 온도 변화에 따라 가변되는 바이어스 전압을 출력하는 온도 감지부와, 반도체 메모리의 액티브 동작 모드에서 활성화되는 액티브 신호와 상기 바이어스 전압을 입력받아, 기준전압을 이용하여 내부전압의 전압레벨을 검출하고 내부전압의 전압레벨에 따라 활성화되는 내부전압 펌핑 신호를 출력하는 내부전압 감지부를 포함한다.
그리고, 본 발명은 일정 전압레벨을 갖는 기준전압을 발생하는 기준전압 발생부와, 상기 기준전압을 입력받아 온도 변화에 따라 가변되는 바이어스 전압을 출력하는 온도 감지부와, 반도체 메모리의 액티브 동작 모드에서 활성화되는 액티브 신호와 상기 바이어스 전압을 입력받아, 기준전압을 이용하여 내부전압의 전압레벨을 검출하고 내부전압의 전압레벨에 따라 활성화되는 내부전압 펌핑 신호를 출력하는 내부전압 감지부와, 상기 내부전압 펌핑 신호에 따라 내부전압을 발생시키는 내부전압 발생부를 포함한다.
그리고, 본 발명은 기준전압을 이용하여 내부전압의 전압레벨을 검출하고, 내부전압의 전압레벨에 따라 활성화되는 내부전압 펌핑 신호를 출력하는 내부전압 감지부와, 상기 기준전압을 입력받아, 반도체 메모리의 스탠바이 동작 모드에서 상기 내부전압 감지부의 전류 구동 능력을 보상하는 바이어스 전압을 출력하는 전류 보상부를 포함한다.
이와 같이 구성된 본 발명은 저온의 환경에서도 전류 구동 능력을 보상하여 내부전압의 전압레벨을 안정적으로 검출한다.
또한, 본 발명은 내부전압의 전압레벨을 안정적으로 검출하여 오동작에 의한 과다한 전류 소모를 방지한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2 는 본 발명에 의한 내부전압 발생 장치의 블럭도이다. 특히 전원전압(VDD)을 승압하여 메모리 셀의 워드라인에 사용되는 내부전압(VPP) 발생하는 장치이다.
도 2 에 도시한 바와 같이, 본 발명은 일정 전압레벨을 갖는 기준전압(Vrefp)을 발생하는 기준전압 발생부(10)와, 상기 기준전압(Vrefp)을 입력받아 온도 변화에 따라 가변되는 바이어스 전압(Bias)을 출력하는 온도 감지부(20)와, 반도체 메모리의 액티브 동작 모드에서 활성화되는 액티브 신호(ACT)와 상기 바이어스 전압(Bias)을 입력받아, 상기 기준전압(Vrefp)과 내부전압(VPP)의 전압레벨을 비교하고 그 비교결과에 따라 활성화되는 내부전압 펌핑 신호(Vpump_on)를 출력하는 내부전압 감지부(30)와, 상기 내부전압 펌핑 신호(Vpump_on)에 따라 내부전압(VPP)을 발생시키는 내부전압 발생부(40)를 포함한다.
도 3 은 도 2 의 내부전압 발생 장치의 회로도이다.
도 3 에 도시한 바와 같이, 상기 온도 감지부(20)는 상기 기준전압(Vrefp)에 응답하여 전류를 공급받아 온도 변화에 따른 가변되는 제1전압(노드 C)을 출력하는 제1감지부(21)와, 상기 바이어스 전압(Bias)에 응답하여 전류를 공급받고, 상기 제1전압(노드 C)에 응답하여 온도 변화에 따라 가변되는 제2전압(노드 D)을 출력하는 제2감지부(22)와, 접지전압(VSS)에 응답하여 전류를 공급받고, 제2전압(노드 D)에 응답하여 온도 변화에 따라 가변되는 상기 바이어스 전압(Bias)을 출력하는 제3감지부(23)를 포함한다.
상기 기준전압(Vrefp)은 내부전압(VPP) 생성을 위한 일정 전압레벨을 갖는 전압이다.
상기 제1감지부(21)는 상기 기준전압(Vrefp)에 응답하여 전류를 공급하는 제1PMOS드라이버(P1)와, 상기 제1PMOS 드라이버(P1)로부터 전류를 공급받아 상기 제1전압(노드 C)의 전위를 갖는 제1NMOS다이오드(NMa)를 포함한다.
상기 제2감지부(22)는 상기 바이어스 전압(Bias)에 응답하여 전류를 공급하는 제2PMOS드라이버(P2)와, 상기 제2PMOS 드라이버(P2)로부터 전류를 공급받고, 상기 제1전압(노드 C)에 응답하여 상기 제2전압(노드 D)을 출력하는 제1NMOS드라이버(NMb)를 포함한다.
상기 제3감지부(23)는 접지전압(VSS)에 응답하여 전류를 공급하는 제3PMOS드라이버(P3)와, 상기 제3PMOS 드라이버(P3)로부터 전류를 공급받고, 상기 제2전압(노드 D)에 응답하여 구동하는 제2NMOS드라이버(NMc)와, 상기 제3PMOS드라이버(P3)와 제2NMOS 드라이버(NMc) 사이에 직렬 연결되어 상기 바이어스 전압의 전위를 갖는 복수의 제2NMOS다이오드(NMd,NMe)를 포함한다.
그리고, 도 3 에 도시한 바와 같이, 상기 내부전압 감지부(30)는 상기 내부전압(VPP)의 전압레벨을 검출하기 위한 전압레벨 검출부(31)와, 상기 전압레벨 검출부의 출력신호(Vsens)와 기준전압(Vrefp)의 전압레벨을 비교하기 위한 비교부(32)를 포함한다.
상기 전압레벨 검출부(31)는 내부전압(VPP)과 접지전압(VSS) 사이에 직렬 연결된 복수의 NMOS다이오드를 포함하여, 내부전압의 전압레벨을 전압분배하여 출력한다.
상기 비교부(32)는 차동 증폭기로 구성하되, 상기 액티브 신호(ACT)에 응답하여 구동하는 제1전류 싱크부(NM1)와, 상기 바이어스 신호(Bias)에 응답하여 구동하는 제2전류 싱크부(NM2)를 포함한다. 이러한 비교부(32)는 액티브 동작 모드에서 상기 액티브 신호(ACT)를 입력받아 활성화되고, 스탠바이 동작 모드에서 상기 바이어스 전압(Bias)을 입력받아 활성화된다.
상기 제1전류 싱크부(NM1)는 제1NMOS 트랜지스터를 포함하고, 상기 제2전류 싱크부(NM2)는 제2NMOS 트랜지스터를 포함하도록 구성하며, 상기 제2NMOS 트랜지스터는 상기 제1NMOS 트랜지스터보다 긴 채널을 갖도록 구성한다.
도 4 는 본 발명의 다른 실시예에 따른 내부전압 발생 장치의 블럭도이다.
도 4 에 도시한 바와 같이, 본 발명은 기준전압(Vrefp)을 이용하여 내부전압(VPP)의 전압레벨을 검출하고, 내부전압의 전압레벨에 따라 활성화되는 내부전압 펌핑 신호(Vpump_on)를 출력하는 내부전압 감지부(50)와, 상기 기준전압(Vrefp)을 입력받아, 반도체 메모리의 스탠바이 동작 모드에서 상기 내부전압 감지부(50)의 전류 구동 능력을 보상하는 바이어스 전압(Bias)을 출력하는 전류 보상부(60)를 포함한다.
여기서, 상기 내부전압 감지부(50)와 전류 보상부(60)의 상세 회로 구성은 일 실시예에서 설명한 내부전압 감지부(30)와 온도 감지부(20)의 회로 구성과 동일하다.
이와 같이 구성된 본 발명의 동작을 도면을 참고하여 상세히 설명하면 다음과 같다. 특히, 반도체 메모리의 동작 상태가 스탠바이 모드에서 온도가 저온시와 고온시의 경우의 예를 들어 설명한다.
먼저, 스탠바이 모드에서 온도가 저온인 경우, 온도 감지부(20)는 내부전압(VPP) 생성을 위한 일정 전압레벨을 갖는 기준전압(Vrefp)에 응답하여 전류를 공급받아 온도 변화에 따른 가변되는 제1전압(노드 C)을 출력한다.
이때, 상기 제1전압(노드 C)은 제1NMOS다이오드(NMa)의 문턱전압(Vt)이 상승하여 전위가 상승하고, 상기 제2전압(노드 D)은 상기 제1전압(노드 C)의 상승함으로 인해 전위가 하강한다.
바이어스 전압(Bias, 노드 E)은 직렬 연결된 제2NMOS다이오드(NMd,NMe)의 문턱전압(Vt) 상승과 상기 제1전압(노드 D)의 하강함으로 인해 전위가 상승한다.
반대로, 스탠바이 모드에서 온도가 고온인 경우, 상기 제1전압(노드 C)은 제1NMOS다이오드(NMa)의 문턱전압(Vt)이 하강하여 전위가 하강하고, 상기 제2전압(노드 D)은 상기 제1전압(노드 C)의 하강함으로 인해 전위가 상승한다.
바이어스 전압(Bias, 노드 E)은 직렬 연결된 제2NMOS다이오드(NMd,NMe)의 문턱전압(Vt) 하강과 상기 제1전압(노드 D)의 상승으로 인해 전위가 하강한다.
즉, 상기 온도 감지부(20)는 온도 변화에 따라 가변되는 MOS 트랜지스터의 문턱전압을 이용하여, 온도가 낮아지면 상기 바이어스 전압을 상승시켜 출력하고, 온도가 높아지면 상기 바이어스 전압(Bias)을 하강시켜 출력한다.
그러면, 상기 내부전압 감지부(30)는 스탠바이 모드에서 저온시 전류 싱크부(NM2)의 문턱전압 상승으로 인한 전류구동 능력 부족을 상기 바이어스 전압(Bias) 상승으로 전류구동 능력을 보상받아 안정적인 동작을 할 수 있다.
한편, 내부전압 감지부(30)는 반도체 메모리가 액티브 모드인 경우 액티브 신호(ACT)에 응답하여 제2전류 싱크부(NM2)보다 짧은 채널을 갖는 제1전류 싱크부(NM1)를 통해 전류 패스가 형성되어 동작한다. 이러한 상세 동작은 종래 기술과 동일하다.
도 1 은 종래 기술에 의한 내부전압 발생 장치의 도면이다.
도 2 는 본 발명에 의한 내부전압 발생 장치의 블럭도이다.
도 3 은 도 2 의 내부전압 발생 장치의 상세 회로도이다.
도 4 는 본 발명의 다른 실시예에 따른 내부전압 발생 장치의 블럭도이다.

Claims (38)

  1. 반도체 메모리의 액티브 동작 모드에서 활성화되는 액티브 신호와 온도 변화에 따라 가변되는 바이어스 전압을 입력받아, 기준전압을 이용하여 내부전압의 전압레벨을 검출하고 내부전압의 전압레벨에 따라 활성화되는 내부전압 펌핑 신호를 출력하는 내부전압 감지부를 포함하되,
    상기 내부전압 감지부는 액티브 동작 모드에서 상기 액티브 신호를 입력받아 활성화되고, 스탠바이 동작 모드에서 상기 바이어스 전압을 입력받아 활성화되는 내부전압 발생 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 내부전압 감지부는 상기 내부전압이 기준전압의 전압레벨보다 낮으면 상기 내부전압 펌핑 신호를 활성화하는 내부전압 발생 장치.
  4. 제 1 항에 있어서,
    상기 내부전압 감지부는
    상기 내부전압의 전압레벨을 검출하기 위한 전압레벨 검출부와;
    상기 전압레벨 검출부의 출력신호와 기준전압의 전압레벨을 비교하기 위한 비교부;
    를 포함하는 내부전압 발생 장치.
  5. 제 4 항에 있어서,
    상기 전압레벨 검출부는 내부전압과 접지전압 사이에 직렬 연결된 복수의 NMOS다이오드를 포함하여, 내부전압의 전압레벨을 전압분배하여 출력하는 내부전압 발생 장치.
  6. 제 5 항에 있어서,
    상기 비교부는 차동 증폭기로 구성하되, 상기 액티브 신호에 응답하여 구동하는 제1전류 싱크부와;
    상기 바이어스 신호에 응답하여 구동하는 제2전류 싱크부;
    를 포함하여,
    액티브 동작 모드에서 상기 액티브 신호를 입력받아 활성화되고, 스탠바이 동작 모드에서 상기 바이어스 전압을 입력받아 활성화되는 내부전압 발생 장치.
  7. 제 6 항에 있어서,
    상기 제1전류 싱크부는 제1NMOS 트랜지스터를 포함하고, 상기 제2전류 싱크부는 제2NMOS 트랜지스터를 포함하되,
    상기 제2NMOS 트랜지스터는 상기 제1NMOS 트랜지스터보다 긴 채널을 갖는 내부전압 발생 장치.
  8. 일정 전압레벨을 갖는 기준전압을 입력받아, 온도 변화에 따라 가변되는 바이어스 전압을 출력하는 온도 감지부와;
    반도체 메모리의 액티브 동작 모드에서 활성화되는 액티브 신호와 상기 바이어스 전압을 입력받아, 기준전압을 이용하여 내부전압의 전압레벨을 검출하고 내부전압의 전압레벨에 따라 활성화되는 내부전압 펌핑 신호를 출력하는 내부전압 감지부를 포함하되,
    상기 내부전압 감지부는 액티브 동작 모드에서 상기 액티브 신호를 입력받아 활성화되고, 스탠바이 동작 모드에서 상기 바이어스 전압을 입력받아 활성화되는 내부전압 발생 장치.
  9. 제 8 항에 있어서,
    상기 온도 감지부는 상기 기준전압에 응답하여 전류를 공급받고, 온도 변화에 따라 가변되는 MOS 트랜지스터의 문턱전압을 이용하여, 온도가 낮아지면 상기 바이어스 전압을 상승시켜 출력하고, 온도가 높아지면 상기 바이어스 전압을 하강시켜 출력하는 내부전압 발생 장치.
  10. 제 8 항에 있어서,
    상기 온도 감지부는 상기 기준전압에 응답하여 전류를 공급받아 온도 변화에 따른 가변되는 제1전압을 출력하는 제1감지부와;
    상기 바이어스 전압에 응답하여 전류를 공급받고, 상기 제1전압에 응답하여 온도 변화에 따라 가변되는 제2전압을 출력하는 제2감지부와;
    접지전압에 응답하여 전류를 공급받고, 제2전압에 응답하여 온도 변화에 따라 가변되는 상기 바이어스 전압을 출력하는 제3감지부;
    를 포함하는 내부전압 발생 장치.
  11. 제 10 항에 있어서,
    상기 제1감지부는 상기 기준전압에 응답하여 전류를 공급하는 제1PMOS드라이버와;
    상기 제1PMOS 드라이버로부터 전류를 공급받아 상기 제1전압의 전위를 갖는 제1NMOS다이오드;
    를 포함하는 내부전압 발생 장치.
  12. 제 11 항에 있어서,
    상기 제2감지부는 상기 바이어스 전압에 응답하여 전류를 공급하는 제2PMOS드라이버와;
    상기 제2PMOS 드라이버로부터 전류를 공급받고, 상기 제1전압에 응답하여 상기 제2전압을 출력하는 제1NMOS드라이버;
    를 포함하는 내부전압 발생 장치.
  13. 제 12 항에 있어서,
    상기 제3감지부는 접지전압에 응답하여 전류를 공급하는 제3PMOS드라이버와;
    상기 제3PMOS 드라이버로부터 전류를 공급받고, 상기 제2전압에 응답하여 구동하는 제2NMOS드라이버와;
    상기 제3PMOS드라이버와 제2NMOS 드라이버 사이에 직렬 연결되어 상기 바이어스 전압의 전위를 갖는 복수의 제2NMOS다이오드;
    를 포함하는 내부전압 발생 장치.
  14. 삭제
  15. 제 8 항에 있어서,
    상기 내부전압 감지부는 상기 내부전압이 기준전압의 전압레벨보다 낮으면 상기 내부전압 펌핑 신호를 활성화하는 내부전압 발생 장치.
  16. 제 8 항에 있어서,
    상기 내부전압 감지부는
    상기 내부전압의 전압레벨을 검출하기 위한 전압레벨 검출부와;
    상기 전압레벨 검출부의 출력신호와 기준전압의 전압레벨을 비교하기 위한 비교부;
    를 포함하는 내부전압 발생 장치.
  17. 제 16 항에 있어서,
    상기 전압레벨 검출부는 내부전압과 접지전압 사이에 직렬 연결된 복수의 NMOS다이오드를 포함하여, 내부전압의 전압레벨을 전압분배하여 출력하는 내부전압 발생 장치.
  18. 제 16 항에 있어서,
    상기 비교부는 차동 증폭기로 구성하되, 상기 액티브 신호에 응답하여 구동하는 제1전류 싱크부와;
    상기 바이어스 신호에 응답하여 구동하는 제2전류 싱크부;
    를 포함하여,
    액티브 동작 모드에서 상기 액티브 신호를 입력받아 활성화되고, 스탠바이 동작 모드에서 상기 바이어스 전압을 입력받아 활성화되는 내부전압 발생 장치.
  19. 제 18 항에 있어서,
    상기 제1전류 싱크부는 제1NMOS 트랜지스터를 포함하고, 상기 제2전류 싱크부는 제2NMOS 트랜지스터를 포함하되,
    상기 제2NMOS 트랜지스터는 상기 제1NMOS 트랜지스터보다 긴 채널을 갖는 내부전압 발생 장치.
  20. 일정 전압레벨을 갖는 기준전압을 발생하는 기준전압 발생부와;
    상기 기준전압을 입력받아 온도 변화에 따라 가변되는 바이어스 전압을 출력하는 온도 감지부와;
    반도체 메모리의 액티브 동작 모드에서 활성화되는 액티브 신호와 상기 바이어스 전압을 입력받아, 기준전압을 이용하여 내부전압의 전압레벨을 검출하고 내부전압의 전압레벨에 따라 활성화되는 내부전압 펌핑 신호를 출력하는 내부전압 감지부와;
    상기 내부전압 펌핑 신호에 따라 내부전압을 발생시키는 내부전압 발생부;
    를 포함하되,
    상기 내부전압 감지부는 액티브 동작 모드에서 상기 액티브 신호를 입력받아 활성화되고, 스탠바이 동작 모드에서 상기 바이어스 전압을 입력받아 활성화되는 내부전압 발생 장치.
  21. 제 20 항에 있어서,
    상기 온도 감지부는 상기 기준전압에 응답하여 전류를 공급받고, 온도 변화에 따라 가변되는 MOS 트랜지스터의 문턱전압을 이용하여, 온도가 낮아지면 상기 바이어스 전압을 상승시켜 출력하고, 온도가 높아지면 상기 바이어스 전압을 하강시켜 출력하는 내부전압 발생 장치.
  22. 제 20 항에 있어서,
    상기 온도 감지부는 상기 기준전압에 응답하여 전류를 공급받아 온도 변화에 따른 가변되는 제1전압을 출력하는 제1감지부와;
    상기 바이어스 전압에 응답하여 전류를 공급받고, 상기 제1전압에 응답하여 온도 변화에 따라 가변되는 제2전압을 출력하는 제2감지부와;
    접지전압에 응답하여 전류를 공급받고, 제2전압에 응답하여 온도 변화에 따라 가변되는 상기 바이어스 전압을 출력하는 제3감지부;
    를 포함하는 내부전압 발생 장치.
  23. 제 22 항에 있어서,
    상기 제1감지부는 상기 기준전압에 응답하여 전류를 공급하는 제1PMOS드라이버와;
    상기 제1PMOS 드라이버로부터 전류를 공급받아 상기 제1전압의 전위를 갖는 제1NMOS다이오드;
    를 포함하는 내부전압 발생 장치.
  24. 제 23 항에 있어서,
    상기 제2감지부는 상기 바이어스 전압에 응답하여 전류를 공급하는 제2PMOS 드라이버와;
    상기 제2PMOS 드라이버로부터 전류를 공급받고, 상기 제1전압에 응답하여 상기 제2전압을 출력하는 제1NMOS드라이버;
    를 포함하는 내부전압 발생 장치.
  25. 제 24 항에 있어서,
    상기 제3감지부는 접지전압에 응답하여 전류를 공급하는 제3PMOS드라이버와;
    상기 제3PMOS 드라이버로부터 전류를 공급받고, 상기 제2전압에 응답하여 구동하는 제2NMOS드라이버와;
    상기 제3PMOS드라이버와 제2NMOS 드라이버 사이에 직렬 연결되어 상기 바이어스 전압의 전위를 갖는 복수의 제2NMOS다이오드;
    를 포함하는 내부전압 발생 장치.
  26. 삭제
  27. 제 20 항에 있어서,
    상기 내부전압 감지부는 상기 내부전압이 기준전압의 전압레벨보다 낮으면 상기 내부전압 펌핑 신호를 활성화하는 내부전압 발생 장치.
  28. 제 20 항에 있어서,
    상기 내부전압 감지부는
    상기 내부전압의 전압레벨을 검출하기 위한 전압레벨 검출부와;
    상기 전압레벨 검출부의 출력신호와 기준전압의 전압레벨을 비교하기 위한 비교부;
    를 포함하는 내부전압 발생 장치.
  29. 제 28 항에 있어서,
    상기 전압레벨 검출부는 내부전압과 접지전압 사이에 직렬 연결된 복수의 NMOS다이오드를 포함하여, 내부전압의 전압레벨을 전압분배하여 출력하는 내부전압 발생 장치.
  30. 제 28 항에 있어서,
    상기 비교부는 차동 증폭기로 구성하되, 상기 액티브 신호에 응답하여 구동하는 제1전류 싱크부와;
    상기 바이어스 신호에 응답하여 구동하는 제2전류 싱크부;
    를 포함하여,
    액티브 동작 모드에서 상기 액티브 신호를 입력받아 활성화되고, 스탠바이 동작 모드에서 상기 바이어스 전압을 입력받아 활성화되는 내부전압 발생 장치.
  31. 제 30 항에 있어서,
    상기 제1전류 싱크부는 제1NMOS 트랜지스터를 포함하고, 상기 제2전류 싱크부는 제2NMOS 트랜지스터를 포함하되,
    상기 제2NMOS 트랜지스터는 상기 제1NMOS 트랜지스터보다 긴 채널을 갖는 내부전압 발생 장치.
  32. 기준전압을 이용하여 내부전압의 전압레벨을 검출하고, 내부전압의 전압레벨에 따라 활성화되는 내부전압 펌핑 신호를 출력하는 내부전압 감지부와;
    상기 기준전압을 입력받아, 반도체 메모리의 스탠바이 동작 모드에서 상기 내부전압 감지부의 전류 구동 능력을 보상하는 바이어스 전압을 출력하는 전류 보상부를 포함하되,
    상기 내부전압 감지부는 액티브 동작 모드에서 액티브 신호에 응답하여 활성화되고, 스탠바이 동작 모드에서 상기 바이어스 전압에 응답하여 활성화되는 내부전압 발생 장치.
  33. 삭제
  34. 제 32 항에 있어서,
    상기 내부전압 감지부는 상기 내부전압의 전압레벨을 검출하기 위한 전압레벨 검출부와;
    상기 전압레벨 검출부의 출력신호와 기준전압의 전압레벨을 비교 증폭하기 위한 차동 증폭기;
    를 포함하되,
    상기 차동 증폭기는 상기 액티브 신호에 응답하여 전류 패스를 형성하는 제1전류 싱크부와, 상기 바이어스 전압에 응답하여 전류 패스를 형성하는 제2전류 싱크부를 포함하는 내부전압 발생 장치.
  35. 제 34 항에 있어서,
    상기 전압레벨 검출부는 내부전압과 접지전압 사이에 직렬 연결된 복수의 NMOS다이오드를 포함하여, 내부전압의 전압레벨을 전압분배하여 출력하는 내부전압 발생 장치.
  36. 제 34 항에 있어서,
    상기 제1전류 싱크부는 제1NMOS 트랜지스터를 포함하고, 상기 제2전류 싱크부는 제2NMOS 트랜지스터를 포함하되,
    상기 제2NMOS 트랜지스터는 상기 제1NMOS 트랜지스터보다 긴 채널을 갖는 내부전압 발생 장치.
  37. 제 32 항에 있어서,
    상기 전류 보상부는 상기 기준전압에 응답하여 전류를 공급받고, 온도 변화에 따라 가변되는 MOS 트랜지스터의 문턱전압을 이용하여, 온도가 낮아지면 상기 바이어스 전압을 상승시켜 출력하고, 온도가 높아지면 상기 바이어스 전압을 하강시켜 출력하는 내부전압 발생 장치.
  38. 제 37 항에 있어서,
    상기 전류 보상부는 상기 기준전압에 응답하여 전류를 공급하는 제1PMOS드라이버와;
    상기 제1PMOS 드라이버로부터 전류를 공급받아 제1전압의 전위를 갖는 제1NMOS다이오드와;
    상기 바이어스 전압에 응답하여 전류를 공급하는 제2PMOS드라이버와;
    상기 제2PMOS 드라이버로부터 전류를 공급받고, 상기 제1전압에 응답하여 제2전압을 출력하는 제1NMOS드라이버와;
    접지전압에 응답하여 전류를 공급하는 제3PMOS드라이버와;
    상기 제3PMOS 드라이버로부터 전류를 공급받고, 상기 제2전압에 응답하여 구동하는 제2NMOS드라이버와;
    상기 제3PMOS드라이버와 제2NMOS 드라이버 사이에 직렬 연결되어 상기 바이어스 전압의 전위를 갖는 복수의 제2NMOS다이오드;
    를 포함하는 내부전압 발생 장치.
KR1020080029353A 2008-03-28 2008-03-28 내부전압 발생 장치 KR100924353B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080029353A KR100924353B1 (ko) 2008-03-28 2008-03-28 내부전압 발생 장치
US12/220,144 US7777560B2 (en) 2008-03-28 2008-07-22 Internal voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080029353A KR100924353B1 (ko) 2008-03-28 2008-03-28 내부전압 발생 장치

Publications (2)

Publication Number Publication Date
KR20090103623A KR20090103623A (ko) 2009-10-01
KR100924353B1 true KR100924353B1 (ko) 2009-11-02

Family

ID=41116187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080029353A KR100924353B1 (ko) 2008-03-28 2008-03-28 내부전압 발생 장치

Country Status (2)

Country Link
US (1) US7777560B2 (ko)
KR (1) KR100924353B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097468B1 (ko) * 2009-12-24 2011-12-23 주식회사 하이닉스반도체 반도체 집적회로의 파워업 신호 발생회로
KR20130011799A (ko) * 2011-07-22 2013-01-30 에스케이하이닉스 주식회사 반도체 집적회로의 파워업 신호 발생회로
KR20160069844A (ko) * 2014-12-09 2016-06-17 에스케이하이닉스 주식회사 전압 생성 장치
KR102455877B1 (ko) * 2016-02-15 2022-10-21 에스케이하이닉스 주식회사 전압 생성 회로 및 이를 포함하는 집적 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960038965A (ko) * 1995-04-24 1996-11-21 김광호 반도체 메모리장치의 스탠바이 내부전원전압 발생회로
KR20070030474A (ko) * 2005-09-13 2007-03-16 주식회사 하이닉스반도체 반도체 집적회로의 내부전압 발생장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL101539A (en) 1991-04-16 1998-09-24 Monsanto Europe Sa Mono-ammonium salts of the history of N phosphonomethyl glycyl which are not hygroscopes, their preparations and pesticides containing
US6297671B1 (en) * 1998-09-01 2001-10-02 Texas Instruments Incorporated Level detection by voltage addition/subtraction
KR100393226B1 (ko) * 2001-07-04 2003-07-31 삼성전자주식회사 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
US7266031B2 (en) * 2003-11-19 2007-09-04 Infineon Technologies Ag Internal voltage generator with temperature control
KR100618824B1 (ko) * 2004-05-08 2006-08-31 삼성전자주식회사 상 변화 메모리 장치의 전류 펄스 폭을 제어하는 구동회로 및 프로그래밍 방법
KR100761369B1 (ko) * 2005-03-31 2007-09-27 주식회사 하이닉스반도체 온도변화 적응형 내부 전원 발생 장치
KR100792363B1 (ko) * 2005-06-30 2008-01-09 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전원 생성회로
JP4660526B2 (ja) * 2007-09-21 2011-03-30 株式会社東芝 負電圧検知回路を備えた半導体集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960038965A (ko) * 1995-04-24 1996-11-21 김광호 반도체 메모리장치의 스탠바이 내부전원전압 발생회로
KR20070030474A (ko) * 2005-09-13 2007-03-16 주식회사 하이닉스반도체 반도체 집적회로의 내부전압 발생장치

Also Published As

Publication number Publication date
US7777560B2 (en) 2010-08-17
KR20090103623A (ko) 2009-10-01
US20090243704A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
KR100792370B1 (ko) 내부전압 발생 장치
KR100924353B1 (ko) 내부전압 발생 장치
KR100815183B1 (ko) 내부전원 생성장치
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
KR20060110045A (ko) 전압 강하 회로
KR20100129991A (ko) 반도체 메모리 장치의 기판 바이어스 전압 레벨 감지 장치
US9647613B2 (en) Differential amplifier
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
KR20140145814A (ko) 기준전압 생성기 및 그를 포함하는 저전압용 내부전원 생성장치
US7768842B2 (en) Semiconductor memory device voltage generating circuit for avoiding leakage currents of parasitic diodes
KR100821570B1 (ko) 고전압 발생 장치
KR100772544B1 (ko) 반도체장치의 기판전압발생기
KR100941631B1 (ko) 반도체장치의 고전압제어회로
KR20070084879A (ko) 기판 바이어스 전압 검출기
KR100748458B1 (ko) 반도체 메모리 장치의 초기 전압 제어 회로
US7199628B2 (en) Power supply apparatus for delay locked loop and method thereof
KR101026380B1 (ko) 전압레벨 검출회로
US7772719B2 (en) Threshold voltage control circuit and internal voltage generation circuit having the same
KR20060016641A (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치
KR20060103001A (ko) 내부전원 생성장치
KR19980074416A (ko) 차지펌프의 펌핑전압 검출회로
KR20090114991A (ko) 반도체 소자의 내부전압 발생기
KR20100002864A (ko) 반도체 장치의 외부 전원 감지 회로
KR100958799B1 (ko) 내부 전압 생성회로와 그의 구동 방법
KR100316053B1 (ko) 고전위 발생장치의 Ｖｐｐ 레벨 감지기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 10