KR20070030474A - 반도체 집적회로의 내부전압 발생장치 - Google Patents

반도체 집적회로의 내부전압 발생장치 Download PDF

Info

Publication number
KR20070030474A
KR20070030474A KR1020050085165A KR20050085165A KR20070030474A KR 20070030474 A KR20070030474 A KR 20070030474A KR 1020050085165 A KR1020050085165 A KR 1020050085165A KR 20050085165 A KR20050085165 A KR 20050085165A KR 20070030474 A KR20070030474 A KR 20070030474A
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
generating
temperature
output
Prior art date
Application number
KR1020050085165A
Other languages
English (en)
Other versions
KR100738957B1 (ko
Inventor
김경환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050085165A priority Critical patent/KR100738957B1/ko
Priority to TW095133725A priority patent/TWI303829B/zh
Priority to JP2006248747A priority patent/JP5133545B2/ja
Priority to US11/519,829 priority patent/US7417490B2/en
Publication of KR20070030474A publication Critical patent/KR20070030474A/ko
Application granted granted Critical
Publication of KR100738957B1 publication Critical patent/KR100738957B1/ko
Priority to US12/185,448 priority patent/US7667528B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 온도조건에 맞도록 각 내부전압 레벨을 제어하여 반도체 집적회로의 동작성능 저하를 방지할 수 있도록 한 반도체 집적회로의 내부전압 발생장치에 관한 것으로, 온도변화에 따라 상승 또는 강하된 기초 기준전압을 발생시키는 가변형 기준전압 발생수단, 상기 가변형 기준전압 발생수단에서 출력된 기초 기준전압을 기설정된 적어도 하나 이상의 내부전압 생성용 기준전압으로 변환하여 출력하는 레벨 시프팅(Level Shifting) 수단, 및 상기 레벨 시프팅 수단에서 출력된 적어도 하나 이상의 내부전압 생성용 기준전압을 각각 이용하여 내부전압을 발생시키는 내부전압 생성수단을 포함한다. 따라서 온도에 따른 반도체 집적회로의 수율 및 성능 저하를 방지할 수 있고 급격한 환경변화에도 정상적인 동작이 가능한 반도체 집적회로 설계를 가능하게 한다.
온도/기준전압/고전압/코어 전압/기판 바이어스 전압

Description

반도체 집적회로의 내부전압 발생장치{Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit}
도 1은 일반적인 메모리 셀의 구조를 나타낸 레이아웃도,
도 2는 일반적인 메모리에서 사용되는 전압들을 비교한 그래프,
도 3은 종래의 기술에 따른 반도체 집적회로의 내부전압 발생장치를 나타낸 회로도,
도 4는 도 3의 기판 바이어스 전압 디텍터의 내부구성을 나타낸 회로도,
도 5는 도 3의 고전압 디텍터의 내부구성을 나타낸 회로도,
도 6은 종래의 기술에 따른 기준전압 변동을 나타낸 그래프,
도 7은 저온에서의 내부전압 요구조건을 설명하기 위한 그래프,
도 8은 본 발명에 따른 반도체 집적회로의 내부전압 발생장치의 개념을 나타낸 회로도,
도 9는 도 8에 따른 가변형 기준전압 발생부의 개념을 설명하기 위한 회로도,
도 10은 도 8의 가변형 기준전압 발생부의 내부구성을 나타낸 회로도,
도 11은 본 발명의 제 1 실시예에 따른 반도체 집적회로의 내부전압 발생장치를 나타낸 회로도,
도 12는 본 발명의 제 2 실시에에 따른 반도체 집적회로의 내부전압 발생장치를 나타낸 회로도,
도 13은 본 발명의 제 3 실시예에 따른 반도체 집적회로의 내부전압 발생장치를 나타낸 회로도이다.
- 도면의 주요 부분에 대한 부호의 설명 -
20: 제 1 가변형 기준전압 발생부
21, 61, 81, 101: 제 1 레벨 시프터
22, 62, 82, 102: 제 1 내부전압 발생부
30: 제 2 가변형 기준전압 발생부
31, 71, 91, 111: 제 2 레벨 시프터
32, 72, 92, 112: 제 2 내부전압 발생부
41: 전압 발생부
42: 곱셈기
43, 51, 52: BJT(바이폴라 정션 트랜지스터)
44: 가산기
60, 100: 온도 반비례형 기준전압 발생부
70, 90: 온도 비례형 기준전압 발생부
80, 110: 온도 독립형 기준전압 발생부
본 발명은 반도체 집적회로에 관한 것으로, 더욱 상세하게는 반도체 집적회로의 내부전압 발생장치에 관한 것이다.
현재 반도체 집적회로 특히 반도체 메모리인 DRAM(Dynamic Random Access Memory)에 공급되는 외부전압(VDD)은 계속해서 낮아지는 추세이므로, 온도변화 등에 따라 내부전원들이 변화하는 양을 최대한 억제할 필요가 있다. 또한 각 내부전원들이 변화하는 방향(양 또는 음)도 바람직한 방향으로 제어할 필요가 있다.
일반적인 DRAM의 기본적인 메모리 셀 구조는 도 1과 같이, 워드라인(Word line)과 비트라인(Bit line)에 연결된 하나의 트랜지스터와 하나의 커패시터로 되어 있다. 상기 트랜지스터는 크기 대비 성능이 PMOS 트랜지스터에 비해 뛰어난 NMOS 트랜지스터가 사용되고 있다.
이때 도 2는 DRAM에서 사용되는 전압들의 레벨을 비교한 것으로, 전압레벨을 큰 순으로 나열하면 VPP, VDD, VCORE, VBLP&VCP, VBB이다.
상기 VDD는 DRAM 외부에서 공급되는 전압이며, 이를 승압 또는 감압하여 상술한 VPP, VCORE, VBLP&VCP, VBB를 생성한다. 상기 VPP는 메모리 셀의 구성요소인 트랜지스터의 문턱전압 손실 보상을 목적으로, 워드 라인(Word Line) 드라이버 및 데이터 아웃 드라이버 등에 필수적으로 사용되는 전압으로서, 상기 VDD를 승압하여 생성되며, VDD+VT(문턱전압)보다 큰 값(내부전압 중 최고값)을 갖는다. 상기 VCORE는 코어 전압 즉, 셀의 데이터 레벨에 해당하는 전압이다. VBLP는 비트라인 프리차지 전압이며, VCP는 셀 플레이트 전압으로서 동일한 레벨이다. 그리고 상기 VBB는 기판 바이어스 전압으로서, 상기 도 1의 트랜지스터의 문턱전압을 조절하여 누설전류를 제어할 목적으로 음의 값을 갖도록 하여 상기 트랜지스터의 (Bulk)에 인가된다.
이하, 첨부된 도면을 참조하여 종래의 기술에 따른 반도체 집적회로의 내부전압 발생장치를 설명하면 다음과 같다.
도 3은 종래의 기술에 따른 반도체 집적회로의 내부전압 발생장치를 나타낸 회로도, 도 4는 도 3의 기판 바이어스 전압 디텍터의 내부구성을 나타낸 회로도, 도 5는 도 3의 고전압 디텍터의 내부구성을 나타낸 회로도, 도 6은 종래의 기술에 따른 기준전압 변동을 나타낸 그래프, 도 7은 저온에서의 내부전압 요구조건을 설명하기 위한 그래프이다.
종래의 기술에 따른 반도체 집적회로의 내부전압 발생장치는 도 3에 도시된 바와 같이, 외부전압(VDD)이 상승하여 정해진 레벨에 도달하면 기초 기준전압(VREF_BASE)을 발생시키는 기준전압 발생부(10), 상기 기초 기준전압(VREF_BASE)을 코어 전압 및 기판 바이어스 전압 생성을 위한 제 1 기준전압(VREF_C)과 고전압 생성을 위한 제 2 기준전압(VREF_P)으로 변환하여 출력하는 레벨 시프터(11), 상기 제 1 기준전압(VREF_C)을 이용하여 코어 전압(VCORE)을 발생시키는 코어 전압 발생부(12), 상기 제 1 기준전압(VREF_C)을 이용하여 기판 바이어스 전압(VBB)을 발생시키는 기판 바이어스 전압 발생부(13) 및 상기 제 2 기준전압(VREF_P)을 이용하여 고전압(VPP)을 발생시키는 고전압 발생부(14)를 포함하여 구성된다.
상기 레벨 시프터(11)는 차동 비교기 구조로서, 피드백 동작에 의해 두 입력 신호인 상기 기초 기준전압(VREF_BASE)과 저항(R1, R2)에 의해 분압된 전압(VR)값이 동일하게 유지되며, 제 1 기준전압(VREF_C)값이 상기 R1, R2의 저항비에 의해 결정된다. 또한 제 2 기준전압(VREF_P)은 상기 제 1 기준전압(VREF_C)과 동일한 방식으로 저항비를 조절하여 생성된다. 예를 들어, 상기 저항(R1, R2)에 비해 작은 값의 저항들을 다수개 연결하고 그 노드(Node) 중에서 원하는 전압을 나타내는 노드로부터 출력되도록 하는 것이다.
상기 코어 전압 발생부(12)는 반전단자(-)에 상기 제 1 기준전압(VREF_C)을 입력받는 비교기(12-1), 게이트에 상기 비교기(12-1)의 출력을 입력받고 상기 게이트 레벨에 따라 외부전압(VDD)을 변환하여 코어 전압(VCORE)을 출력함과 동시에 이를 상기 비교기(12-1)의 비반전단자(+)에 피드백시키는 트랜지스터(12-2)로 구성된다. 이때 코어 전압 발생부(12)는 제 1 기준전압(VREF_C)과 코어 전압(VCORE)을 비교하여 코어 전압(VCORE)이 제 1 기준전압(VREF_C) 이하로 떨어질 때 트랜지스터(12-2)를 턴 온(Turn-on)시켜 외부전압(VDD)으로부터 전류를 공급받아 코어 전압(VCORE)을 상승시키고, 코어 전압(VCORE)이 제 1 기준전압(VREF_C) 이상이 되면 트랜지스터(12-2)를 턴 오프(Turn-off)시켜 코어 전압(VCORE)이 더 이상 상승하지 않도록 하는 방식으로 동작하여 코어 전압(VCORE) 레벨을 유지시킨다.
상기 기판 바이어스 전압 발생부(13)는 비교기(13-1), 트랜지스터(13-2), 상기 트랜지스터(13-2)에서 출력된 전압(VCORE_BB)을 입력받고 설정레벨 검출을 통해 기판 바이어스 전압 펌프 인에이블 신호를 출력하는 기판 바이어스 전압 디텍터(13-3) 및 상기 기판 바이어스 전압 펌프 인에이블 신호에 의해 구동되어 상기 기 판 바이어스 전압(VBB)을 펌핑하기 위한 기판 바이어스 전압 펌프(13-4)로 구성된다. 이때 비교기(13-1), 트랜지스터(13-2)의 구조는 상기 코어 전압 발생부(12)와 동일하다. 다만 트랜지스터(13-2)에서 출력되는 전압(VCORE_BB)은 그 레벨이 코어 전압(VCORE)과 동일하지만, 소모량이 적기 때문에 상기 코어 전압 발생부(12)에 비해 비교기(13-1), 트랜지스터(13-2)의 사이즈를 작게 구성하여 생성한 전압이므로 상기 코어 전압(VCORE)과 구분된다. 그리고 기판 바이어스 전압 디텍터(13-3)는 도 4와 같이 구성되며, 기판 바이어스 전압(VBB)의 절대값이 작아지면 아래쪽 트랜지스터의 저항성분이 증가하여 'DET' 노드의 전위가 상승하고 'BB_ENb1'을 '로우'(Low)값으로 만들게 된다. 이때 'BB_ENb1'은 상기 트랜지스터(13-2)에서 출력되는 전압(VCORE_BB)과 그라운드 전압(VSS)을 스윙(Swing)하는 신호이므로 레벨 시프터를 통해 외부전압(VDD)과 그라운드 전압(VSS)을 스윙하는 기판 바이어스 전압 펌프 인에이블 신호 'BB_ENb2'로 변환해준다. 상기 'BB_ENb2'가 '로우'값이 되면 상기 기판 바이어스 전압 펌프(13-4)가 동작하게 된다.
상기 코어 전압 생성용 제 1 기준전압(VREF_C)이 어떤 원인에 의해 상승하게 되면 'DET' 노드의 전위도 상승하게 되고 기판 바이어스 전압(VBB)의 절대값이 더욱 커져야 'DET' 노드를 '로우'값으로 만들 수 있으므로 결국, 기판 바이어스 전압(VBB)의 절대값이 상승하는 결과를 초래한다.
상기 고전압 발생부(14)는 상기 제 2 기준전압(VREF_P)을 입력받고 설정레벨 검출을 통해 고전압 펌프 인에이블 신호를 출력하는 고전압 디텍터(14-1) 및 상기 고전압 펌프 인에이블 신호에 의해 구동되어 상기 고전압(VPP)을 펌핑하기 위한 고 전압 펌프(14-2)를 포함하여 구성된다. 이때 고전압 디텍터(14-1)는 도 5와 같이 구성되며, 차동 비교기의 두 입력에 'X' 노드의 전압과 제 2 기준전압(VREF_P)이 입력된다. 상기 'X' 노드는 고전압(VPP)이 목표값일 때 제 2 기준전압(VREF_P)과 동일한 전위를 갖도록 저항 분배된 노드이다. 따라서 고전압(VPP)이 목표치보다 낮아지면 상기 'X' 노드도 제 2 기준전압(VREF_P)보다 작아지므로 비교기 동작에 의해 고전압 펌프 인에이블 신호 'PP_EN'을 '하이'(High)로 만들어 고전압 펌프(14-2)가 고전압(VPP)을 펌핑하도록 한다.
상기 고전압 생성을 위한 제 2 기준전압(VREF_P)이 어떤 원인에 의해서 상승하게 되면 고전압 디텍터(14-1)는 고전압(VPP)이 원래 의도했던 목표치보다 더 높아져야 고전압 펌프 인에이블 신호 'PP_EN'을 '로우'로 만들 수 있으므로 결국, 고전압(VPP)이 상승하는 결과를 초래한다.
이때 도 6에 도시된 바와 같이, 기초 기준전압(VREF_BASE)의 변동에 따라 레벨 시프터(11)에서 출력된 기준전압도 변동됨을 알 수 있다. 즉, 기초 기준전압(VREF_BASE)이 강하하면, 고전압 생성을 위한 제 2 기준전압(VREF_P)도 그에 따라 강하하게 된다.
한편, 저온 조건(Cold Temperature, 예를 들어, -10℃)에서는 고전압(VPP), 코어 전압(VCORE), 기판 바이어스 전압(VBB)이 일정하더라도 NMOS 트랜지스터의 문턱전압(VTN)이 커지기 때문에 NMOS 트랜지스터의 전류 구동력이 떨어지게 된다. 따라서 저온 조건에서는 도 6과 같이, 고전압(VPP) 및 코어 전압(VCORE)을 상승시키 고, 기판 바이어스 전압(VBB)을 강하시키는 것이 반도체 집적회로의 정상적인 동작에 유리하다.
그러나 종래의 기술에 따르면, 온도조건에 따른 변동을 고려하지 않고 동일한 소오스(Source)로부터 생성된 기준전압을 이용하여 해당 내부전압들을 생성한다. 따라서 저온조건에서 기준전압(VREF_P, VREF_C)을 상승시켜 해당 내부전압 즉, 고전압(VPP)과 코어 전압(VCORE)을 상승시키면, 낮아지거나 해당 레벨을 유지해야 유리한 기판 바이어스 전압(VBB)도 같이 상승하게 되어 반도체 집적회로의 동작성능을 저하시키는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여 안출한 것으로서, 온도조건에 맞도록 각 내부전압 레벨을 제어하여 반도체 집적회로의 동작성능 저하를 방지할 수 있도록 한 반도체 집적회로의 내부전압 발생장치를 제공하는 것이 그 목적이다.
본 발명에 따른 반도체 집적회로의 내부전압 발생장치는 온도변화에 따라 상승 또는 강하된 기초 기준전압을 발생시키는 가변형 기준전압 발생수단, 상기 가변형 기준전압 발생수단에서 출력된 기초 기준전압을 기설정된 적어도 하나 이상의 내부전압 생성용 기준전압으로 변환하여 출력하는 레벨 시프팅(Level Shifting) 수단, 및 상기 레벨 시프팅 수단에서 출력된 적어도 하나 이상의 내부전압 생성용 기준전압을 각각 이용하여 내부전압을 발생시키는 내부전압 생성수단을 포함함을 특징으로 한다.
본 발명에 따른 반도체 집적회로의 내부전압 발생장치는 외부전압을 변환한 코어 전압(VCORE), 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서, 온도감소에 따라 상승된 기초 기준전압을 발생시키는 온도 반비례형 기준전압 발생수단; 상기 온도 반비례형 기준전압 발생수단에서 출력된 기초 기준전압을 코어 전압 및 고전압 생성용 기준전압으로 변환하여 출력하는 제 1 레벨 시프팅(Level Shifting) 수단; 상기 제 1 레벨 시프팅 수단에서 출력된 코어 전압 및 고전압 생성용 기준전압을 이용하여 상기 코어 전압 및 고전압을 발생시키는 제 1 내부전압 발생수단; 온도감소에 따라 강하된 기초 기준전압을 발생시키는 온도 비례형 기준전압 발생수단; 상기 온도 비례형 기준전압 발생수단에서 출력된 기초 기준전압을 기판 바이어스 전압 생성용 기준전압으로 변환하여 출력하는 제 2 레벨 시프팅(Level Shifting) 수단; 및 상기 제 2 레벨 시프팅 수단에서 출력된 기판 바이어스 전압 생성용 기준전압을 이용하여 상기 기판 바이어스 전압을 발생시키는 제 2 내부전압 발생수단을 포함함을 특징으로 한다.
본 발명에 따른 반도체 집적회로의 내부전압 발생장치는 외부전압을 변환한 코어 전압(VCORE), 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서, 온도변화에 상관없이 일정한 레벨의 기초 기준전압을 발생시키는 온도 독립형 기준전압 발생수단; 상기 온도 독립형 기준전압 발생수단에서 출력된 기초 기준전압을 코어 전압 및 고전압 생성용 기준전압으로 변환하여 출력하는 제 1 레벨 시프팅(Level Shifting) 수단; 상기 제 1 레벨 시프팅 수단에서 출력된 코어 전압 및 고전압 생성용 기준전압을 이용하여 상기 코어 전압 및 고전압을 발생시키는 제 1 내부전압 발생수단; 온도감소에 따라 강하된 기초 기준전압을 발생시키는 온도 비례형 기준전압 발생수단; 상기 온도 비례형 기준전압 발생수단에서 출력된 기초 기준전압을 기판 바이어스 전압 생성용 기준전압으로 변환하여 출력하는 제 2 레벨 시프팅(Level Shifting) 수단; 및 상기 제 2 레벨 시프팅 수단에서 출력된 기판 바이어스 전압 생성용 기준전압을 이용하여 상기 기판 바이어스 전압을 발생시키는 제 2 내부전압 발생수단을 포함함을 특징으로 한다.
본 발명에 따른 반도체 집적회로의 내부전압 발생장치는 외부전압을 변환한 코어 전압(VCORE), 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서, 온도감소에 따라 상승된 기초 기준전압을 발생시키는 온도 반비례형 기준전압 발생수단; 상기 온도 반비례형 기준전압 발생수단에서 출력된 기초 기준전압을 코어 전압 및 고전압 생성용 기준전압으로 변환하여 출력하는 제 1 레벨 시프팅(Level Shifting) 수단; 상기 제 1 레벨 시프팅 수단에서 출력된 코어 전압 및 고전압 생성용 기준전압을 이용하여 상기 코어 전압 및 고전압을 발생시키는 제 1 내부전압 발생수단; 온도변화에 상관없이 일정한 레벨의 기초 기준전압을 발생시키는 온도 독립형 기준전압 발생수단; 상기 온도 독립형 기준전압 발생수단에서 출력된 기초 기준전압을 기판 바이어스 전압 생성용 기준전압으로 변환하여 출력하는 제 2 레벨 시프팅(Level Shifting) 수단; 및 상기 제 2 레벨 시프팅 수단에서 출력된 기판 바이어스 전압 생성용 기준전압을 이용하여 상기 기판 바이어스 전압을 발생시키는 제 2 내부전압 발생수단을 포함함을 특징으로 한다.
본 발명에 따른 실시예들에 대해 설명하기에 앞서, 본 발명의 개념적인 구성예가 도 8에 도시되어 있다.
즉, 온도변화에 따라 상승 또는 강하되거나 온도변화에 상관없이 일정한 레벨의 기초 기준전압을 발생시키는 제 1 가변형 기준전압 발생부(20), 상기 제 1 가변형 기준전압 발생부(20)에서 출력된 기초 기준전압을 기설정된 적어도 하나 이상의 내부전압 생성용 기준전압으로 변환하여 출력하는 제 1 레벨 시프터(Level Shifter)(21), 상기 제 1 레벨 시프터(21)에서 출력된 적어도 하나 이상의 내부전압 생성용 기준전압을 각각 이용하여 내부전압을 발생시키는 제 1 내부전압 생성부(22), 온도변화에 따라 상승 또는 강하되거나 온도변화에 상관없이 일정한 레벨의 기초 기준전압을 발생시키는 제 2 가변형 기준전압 발생부(30), 상기 제 2 가변형 기준전압 발생부(30)에서 출력된 기초 기준전압을 기설정된 적어도 하나 이상의 내부전압 생성용 기준전압으로 변환하여 출력하는 제 2 레벨 시프터(Level Shifter)(31), 상기 제 2 레벨 시프터(31)에서 출력된 적어도 하나 이상의 내부전압 생성용 기준전압을 각각 이용하여 내부전압을 발생시키는 제 2 내부전압 생성부(32)를 포함하여 구성된다.
상기 제 1 가변형 기준전압 발생부(20) 및 제 2 가변형 기준전압 발생부(30)는 그로부터 기인하여 발생되는 해당 내부전압이 해당 온도조건에서 동작특성을 향상시키기 위해 상승, 강하 또는 유지되어야 하느냐에 따라 온도 비례형, 온도 반비례형 또는 온도 독립형 중 하나로 구성된다.
이때 온도 비례형은 온도감소에 따라 출력레벨이 강하되고, 온도 반비례형은 온도감소에 따라 출력레벨이 상승되며, 온도 독립형은 온도변화에 상관없이 일정한 출력레벨을 유지한다.
즉, 상기 제 1 가변형 기준전압 발생부(20) 및 제 2 가변형 기준전압 발생부(30)는 특정 온도조건 예를 들어, 저온조건에서 내부전압의 상승이 필요하다면 상기 온도 반비례형으로 구성하고, 저온조건에서 내부전압의 강하가 필요하다면 온도 비례형으로 구성하며, 온도에 상관없이 내부전압의 유지가 필요하다면 온도 독립형으로 구성한다.
따라서 제 1 가변형 기준전압 발생부(20)가 온도 반비례형으로 구성된다면, 저온조건에서 동작시 기초 기준전압(VREF_BASE)을 원래에 비해 상승시켜 출력하고, 그에 따라 제 1 내부전압 발생부(22)에서 출력되는 내부전압(VINT1, VINT11)도 원래에 비해 상승되어 출력된다. 이와 같은 원리로 제 1 가변형 기준전압 발생부(20)가 온도 비례형으로 구성된다면, 저온조건에서 기초 기준전압(VREF_BASE) 및 내부전압(VINT1, VINT11)이 강하될 것이며, 온도 독립형의 경우 기초 기준전압(VREF_BASE) 및 내부전압(VINT1, VINT11)이 원래의 레벨을 유지할 것이다.
또한 도 8의 본 발명은 가변형 기준전압 발생부(20), 제 1 레벨 시프터(Level Shifter)(21), 및 제 1 내부전압 생성부(22)로 이루어진 세트와, 제 2 가변형 기준전압 발생부(30), 제 2 레벨 시프터(Level Shifter)(31), 및 제 2 내부전압 생성부(32)로 이루어진 세트를 예시하였는데, 이는 예시일 뿐, 필요한 내부전압의 수에 따라 세트의 수는 증가 또는 감소될 수 있다. 그리고 본 발명의 실시예들에 대한 설명이 후술되므로 도 8의 구성에 대한 상세한 설명은 생략하기로 한다.
한편, 상술한 온도 비례형, 온도 반비례형 또는 온도 독립형 기준전압 발생부를 구성하는 원리 및 실제 구성예를 도 9 및 도 10을 참조하여 설명한다.
도 9는 도 8에 따른 가변형 기준전압 발생부의 개념을 설명하기 위한 회로도, 도 10은 도 8의 가변형 기준전압 발생부의 내부구성을 나타낸 회로도이다.
상기 온도 비례형, 온도 반비례형 또는 온도 독립형으로 구성이 가능한 가변형 기준전압 발생부는 도 9와 같이, 제 1 온도계수에 따른 전압을 발생시키는 전압 발생부(41), 상기 전압 발생부(41)의 출력에 비례상수(K)를 곱하는 곱셈기(42), 제 2 온도계수에 따른 전압(VBE)을 발생시키는 BJT(바이폴라 정션 트랜지스터)(43) 및 상기 곱셈기(42)의 출력과 상기 BJT(43)의 출력을 가산하여 기초 기준전압(VREF_BASE)을 출력하는 가산기(44)로 구성된다. 이때 기초 기준전압(VREF_BASE)은 아래의 수학식 1과 같이 표현된다.
VREF_BASE = VBE + K*VTHERM
이때 베이스-에미터 전압(VBE)의 온도계수는 약 -2.2mV/℃이고, VTHERM성분의 온도계수는 약 +0.085mV/℃이다. 따라서 비례상수(K)를 조절함으로써 온도 비례형, 온도 반비례형 또는 온도 독립형 기준전압 발생부 구성이 가능하다.
상기 도 9에 도시된 가변형 기준전압 발생부의 개념을 실제 회로로 구성한 것이 도 10이며, 그 구성을 살펴보면, 제 1 트랜지스터(51), 일단이 상기 제 1 트랜지스터(51)의 에미터와 연결된 제 1 저항(R1), 서로 직렬 연결되고 상기 제 1 저 항(R1)의 타단과 병렬 연결된 제 2 및 제 3 저항(R2, R3), 에미터가 상기 제 3 저항(R3)과 연결된 제 2 트랜지스터(52), 및 비반전단자(+)에 상기 제 1 저항(R1)의 타단과 제 1 트랜지스터(51)의 에미터 사이의 노드가 연결되고 반전단자(-)에 상기 제 2 저항(R2)과 제 3 저항(R3) 사이의 노드가 연결되며 출력단이 상기 제 1 저항(R1)과 제 2 저항(R2) 사이의 노드에 피드백되도록 연결된 비교기(53)를 포함한다.
이때 기초 기준전압(VREF_BASE)은 아래의 수학식 2와 같이 표현된다.
VREF_BASE = VBE + (1+R2/R3)ln(n)*VTHERM
이때 제 2 트랜지스터(52)의 'n'값은 제 1 트랜지스터(51)에 대한 에미터 사이즈의 비(Ratio)를 의미하며, '(1+R2/R3)ln(n)'값이 수학식 1의 비례상수 'K'에 해당한다. 따라서 설계자는 'R2, R3 및 n'을 조절하여 기준전압 발생부를 온도 비례형, 온도 반비례형 또는 온도 독립형으로 구성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 집적회로의 내부전압 발생장치의 바람직한 실시예를 설명하면 다음과 같다.
도 11은 본 발명에 따른 반도체 집적회로의 내부전압 발생장치의 제 1 실시예를 나타낸 회로도, 도 12는 본 발명에 따른 반도체 집적회로의 내부전압 발생장치의 제 2 실시예를 나타낸 회로도이고, 도 13은 본 발명에 따른 반도체 집적회로의 내부전압 발생장치의 제 3 실시예를 나타낸 회로도이다.
- 제 1 실시예 -
본 발명의 제 1 실시예는 코어 전압(VCORE) 및 고전압(VPP)은 저온조건에서 상승하도록 하고, 기판 바이어스 전압(VBB)은 강하하도록 한 것이다.
그 구성을 살펴보면, 도 11에 도시된 바와 같이 온도감소에 따라 상승된 기초 기준전압(VREF_BASE1)을 발생시키는 온도 반비례형 기준전압 발생부(60), 상기 온도 반비례형 기준전압 발생부(60)에서 출력된 기초 기준전압(VREF_BASE1)을 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)으로 변환하여 출력하는 제 1 레벨 시프터(Level Shifter)(61), 상기 제 1 레벨 시프터(61)에서 출력된 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)을 이용하여 상기 코어 전압(VCORE) 및 고전압(VPP)을 발생시키는 제 1 내부전압 발생부(62), 온도감소에 따라 강하된 기초 기준전압을 발생시키는 온도 비례형 기준전압 발생부(70), 상기 온도 비례형 기준전압 발생부(70)에서 출력된 기초 기준전압(VREF_BASE2)을 기판 바이어스 전압 생성용 기준전압(VREF_B)으로 변환하여 출력하는 제 2 레벨 시프터(71) 및 상기 제 2 레벨 시프터(71)에서 출력된 기판 바이어스 전압 생성용 기준전압(VREF_B)을 이용하여 상기 기판 바이어스 전압(VBB)을 발생시키는 제 2 내부전압 발생부(72)를 포함한다.
상기 온도 반비례형 기준전압 발생부(60)는 도 10에 도시된 구성을 사용하는데, 온도 반비례형 특성을 만족하도록 제 2 저항(R2), 제 3 저항(R3) 및 제 2 트랜지스터(52)의 에미터 사이즈(n)를 조절하여 온도계수가 음(-)의 값을 갖도록 한다.
상기 제 1 내부전압 발생부(62)는 반전단자(-)에 상기 제 1 레벨 시프터(61) 에서 출력된 코어 전압 생성용 기준전압(VREF_C)을 입력받는 비교기(62-1), 게이트에 상기 비교기(62-1)의 출력을 입력받고 상기 게이트 레벨에 따라 외부전압(VDD)을 변환하여 코어 전압(VCORE)을 출력함과 동시에 이를 상기 비교기(62-1)의 비반전단자(+)에 피드백시키는 트랜지스터(62-2), 상기 제 1 레벨 시프터(61)에서 출력된 고전압 생성용 기준전압(VREF_P)을 입력받고 설정레벨 검출을 통해 고전압 펌프 인에이블 신호를 출력하는 고전압 디텍터(62-3), 및 상기 고전압 펌프 인에이블 신호에 의해 구동되어 상기 고전압(VPP)을 펌핑하기 위한 고전압 펌프(62-4)를 포함한다.
상기 온도 비례형 기준전압 발생부는 도 10에 도시된 구성을 사용하는데, 온도 비례형 특성을 만족하도록 제 2 저항(R2), 제 3 저항(R3) 및 제 2 트랜지스터(52)의 에미터 사이즈(n)를 조절하여 온도계수가 양(+)의 값을 갖도록 한다.
상기 제 2 내부전압 발생부(72)는 반전단자(-)에 상기 제 2 레벨 시프터(71)에서 출력된 기판 바이어스 전압 생성용 기준전압(VREF_B)을 입력받는 비교기(72-1), 게이트에 상기 비교기(72-1)의 출력을 입력받고 상기 게이트 레벨에 따라 외부전압(VDD)을 변환하여 출력함과 동시에 상기 비교기(72-1)의 비반전단자(+)에 피드백시키는 트랜지스터(72-2), 상기 트랜지스터(72-2)에서 출력된 전압을 입력받고 설정레벨 검출을 통해 기판 바이어스 전압 펌프 인에이블 신호를 출력하는 기판 바이어스 전압 디텍터(72-3), 및 상기 기판 바이어스 전압 펌프 인에이블 신호에 의해 구동되어 상기 기판 바이어스 전압(VBB)을 펌핑하기 위한 기판 바이어스 전압 펌프(72-4)를 포함한다.
이와 같이 구성된 본 발명에 따른 제 1 실시예의 동작을 설명하면 다음과 같다.
먼저, 온도 반비례형 기준전압 발생부(60)가 온도가 낮아짐에 따라 온도강하 이전에 비해 상승된 기초 기준전압(VREF_BASE1)을 출력한다.
이어서 제 1 레벨 시프터(61)가 상기 기초 기준전압(VREF_BASE1)을 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)으로 변환하여 출력한다.
이때 기초 기준전압(VREF_BASE1)이 원래에 비해 상승하였으므로 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)도 그에 비례하여 상승하게 된다.
그리고 제 1 내부전압 발생부(62)가 상기 상승된 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)을 이용하여 코어 전압(VCORE) 및 고전압(VPP)을 발생시킨다.
이때 코어 전압(VCORE) 및 고전압(VPP) 역시 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)이 상승하였으므로 그에 비례하여 상승하게 된다.
한편, 온도 비례형 기준전압 발생부(70)가 온도가 낮아짐에 따라 온도강하 이전에 비해 강하된 기초 기준전압(VREF_BASE2)을 출력한다.
이어서 제 2 레벨 시프터(71)가 상기 기초 기준전압(VREF_BASE2)을 기판 바이어스 전압 생성용 기준전압(VREF_B)으로 변환하여 출력한다.
이때 기초 기준전압(VREF_BASE2)이 원래에 비해 강하되었으므로 기판 바이어스 전압 생성용 기준전압(VREF_B)도 그에 비례하여 강하된다.
그리고 제 2 내부전압 발생부(72)가 상기 강하된 기판 바이어스 전압 생성용 기준전압(VREF_B)을 이용하여 기판 바이어스 전압(VBB)을 발생시킨다.
이때 기판 바이어스 전압(VBB) 역시 기판 바이어스 전압 생성용 기준전압(VREF_B)이 강하되었으므로 그에 비례하여 강하된다.
따라서 저온조건에서 반도체 메모리 셀의 NMOS 트랜지스터의 전류 구동력이 떨어지는 문제가 발생하지만, 코어 전압(VCORE) 및 고전압(VPP) 상승 즉, 구동전압 상승을 통해 1차적으로 상기 NMOS 트랜지스터의 구동력을 보강하고, 기판 바이어스 전압(VBB) 강하 즉, 문턱전압 강하를 통해 2차적으로 상기 NMOS 트랜지스터의 구동력을 보강하여 정상적인 동작을 가능하게 한다.
- 제 2 실시예 -
본 발명의 제 2 실시예는 코어 전압(VCORE) 및 고전압(VPP)은 온도변화와 상관없이 일정하게 유지되도록 하고, 기판 바이어스 전압(VBB)은 강하되도록 한 것이다.
그 구성을 살펴보면, 도 12에 도시된 바와 같이, 온도변화에 상관없이 일정한 기초 기준전압(VREF_BASE1)을 발생시키는 온도 독립형 기준전압 발생부(80), 상기 온도 독립형 기준전압 발생부(80)에서 출력된 기초 기준전압(VREF_BASE1)을 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)으로 변환하 여 출력하는 제 1 레벨 시프터(Level Shifter)(81), 상기 제 1 레벨 시프터(81)에서 출력된 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)을 이용하여 상기 코어 전압(VCORE) 및 고전압(VPP)을 발생시키는 제 1 내부전압 발생부(82), 온도감소에 따라 강하된 기초 기준전압을 발생시키는 온도 비례형 기준전압 발생부(90), 상기 온도 비례형 기준전압 발생부(90)에서 출력된 기초 기준전압(VREF_BASE2)을 기판 바이어스 전압 생성용 기준전압(VREF_B)으로 변환하여 출력하는 제 2 레벨 시프터(91) 및 상기 제 2 레벨 시프터(91)에서 출력된 기판 바이어스 전압 생성용 기준전압(VREF_B)을 이용하여 상기 기판 바이어스 전압(VBB)을 발생시키는 제 2 내부전압 발생부(92)를 포함한다.
상기 온도 독립형 기준전압 발생부(80)는 도 10에 도시된 구성을 사용하는데, 온도 독립형 특성을 만족하도록 제 2 저항(R2), 제 3 저항(R3) 및 제 2 트랜지스터(52)의 에미터 사이즈(n)를 조절하여 온도계수가 '0'의 값을 갖도록 한다.
상기 제 1 내부전압 발생부(82)는 도 11에 도시된 본 발명 제 1 실시예의 제 1 내부전압 발생부(62)의 구성을 사용하는 것이 가능하므로 상세한 설명은 생략하기로 한다.
상기 온도 비례형 기준전압 발생부(90)는 도 10에 도시된 구성을 사용하는데, 온도 비례형 특성을 만족하도록 제 2 저항(R2), 제 3 저항(R3) 및 제 2 트랜지스터(52)의 에미터 사이즈(n)를 조절하여 온도계수가 양(+)의 값을 갖도록 한다.
상기 제 2 내부전압 발생부(92)는 도 11에 도시된 본 발명 제 1 실시예의 제 2 내부전압 발생부(72)의 구성을 사용하는 것이 가능하므로 상세한 설명은 생략하 기로 한다.
이와 같이 구성된 본 발명에 따른 제 2 실시예의 동작을 설명하면 다음과 같다.
먼저, 온도 독립형 기준전압 발생부(80)가 온도변화에 상관없이 일정한 기초 기준전압(VREF_BASE1)을 출력한다.
이어서 제 1 레벨 시프터(81)가 상기 기초 기준전압(VREF_BASE1)을 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)으로 변환하여 출력한다.
이때 기초 기준전압(VREF_BASE1)이 온도변화에 상관없이 일정하므로 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)도 그에 비례하여 일정한 출력레벨을 유지한다.
그리고 제 1 내부전압 발생부(82)가 상기 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)을 이용하여 코어 전압(VCORE) 및 고전압(VPP)을 발생시킨다.
이때 코어 전압(VCORE) 및 고전압(VPP) 역시 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)이 일정하므로 그에 비례하여 일정한 출력레벨을 유지한다.
한편, 온도 비례형 기준전압 발생부(90)가 온도가 낮아짐에 따라 온도강하 이전에 비해 강하된 기초 기준전압(VREF_BASE2)을 출력한다.
이어서 제 2 레벨 시프터(91)가 상기 기초 기준전압(VREF_BASE2)을 기판 바 이어스 전압 생성용 기준전압(VREF_B)으로 변환하여 출력한다.
이때 기초 기준전압(VREF_BASE2)이 원래에 비해 강하되었으므로 기판 바이어스 전압 생성용 기준전압(VREF_B)도 그에 비례하여 강하된다.
그리고 제 2 내부전압 발생부(92)가 상기 강하된 기판 바이어스 전압 생성용 기준전압(VREF_B)을 이용하여 기판 바이어스 전압(VBB)을 발생시킨다.
이때 기판 바이어스 전압(VBB) 역시 기판 바이어스 전압 생성용 기준전압(VREF_B)이 강하되었으므로 그에 비례하여 강하된다.
따라서 저온조건에서 반도체 메모리 셀의 NMOS 트랜지스터의 전류 구동력이 떨어지는 문제가 발생하지만, 기판 바이어스 전압(VBB) 강하 즉, 문턱전압 강하를 통해 상기 NMOS 트랜지스터의 구동력을 보강하여 정상적인 동작을 가능하게 한다.
- 제 3 실시예 -
본 발명의 제 3 실시예는 코어 전압(VCORE) 및 고전압(VPP)은 저온조건에서 상승하도록 하고, 기판 바이어스 전압(VBB)은 온도와 상관없이 일정하게 유지되도록 한 것이다.
그 구성을 살펴보면, 도 13에 도시된 바와 같이, 온도감소에 따라 상승된 기초 기준전압(VREF_BASE1)을 발생시키는 온도 반비례형 기준전압 발생부(100), 상기 온도 반비례형 기준전압 발생부(100)에서 출력된 기초 기준전압(VREF_BASE1)을 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)으로 변환하여 출력하는 제 1 레벨 시프터(Level Shifter)(101), 상기 제 1 레벨 시프터(101) 에서 출력된 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)을 이용하여 상기 코어 전압(VCORE) 및 고전압(VPP)을 발생시키는 제 1 내부전압 발생부(102), 온도변화에 상관없이 일정한 기초 기준전압을 발생시키는 온도 독립형 기준전압 발생부(110), 상기 온도 독립형 기준전압 발생부(110)에서 출력된 기초 기준전압(VREF_BASE2)을 기판 바이어스 전압 생성용 기준전압(VREF_B)으로 변환하여 출력하는 제 2 레벨 시프터(111) 및 상기 제 2 레벨 시프터(111)에서 출력된 기판 바이어스 전압 생성용 기준전압(VREF_B)을 이용하여 상기 기판 바이어스 전압(VBB)을 발생시키는 제 2 내부전압 발생부(112)를 포함한다.
상기 온도 반비례형 기준전압 발생부(100)는 도 10에 도시된 구성을 사용하는데, 온도 반비례형 특성을 만족하도록 제 2 저항(R2), 제 3 저항(R3) 및 제 2 트랜지스터(52)의 에미터 사이즈(n)를 조절하여 온도계수가 음(-)의 값을 갖도록 한다.
상기 제 1 내부전압 발생부(102)는 도 11에 도시된 본 발명 제 1 실시예의 제 1 내부전압 발생부(62)의 구성을 사용하는 것이 가능하므로 상세한 설명은 생략하기로 한다.
상기 온도 독립형 기준전압 발생부(110)는 도 10에 도시된 구성을 사용하는데, 온도 독립형 특성을 만족하도록 제 2 저항(R2), 제 3 저항(R3) 및 제 2 트랜지스터(52)의 에미터 사이즈(n)를 조절하여 온도계수가 '0'의 값을 갖도록 한다.
상기 제 2 내부전압 발생부(112)는 도 11에 도시된 본 발명 제 1 실시예의 제 2 내부전압 발생부(72)의 구성을 사용하는 것이 가능하므로 상세한 설명은 생략 하기로 한다.
이와 같이 구성된 본 발명에 따른 제 3 실시예의 동작을 설명하면 다음과 같다.
먼저, 온도 반비례형 기준전압 발생부(100)가 온도가 낮아짐에 따라 온도강하 이전에 비해 상승된 기초 기준전압(VREF_BASE1)을 출력한다.
이어서 제 1 레벨 시프터(101)가 상기 기초 기준전압(VREF_BASE1)을 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)으로 변환하여 출력한다.
이때 기초 기준전압(VREF_BASE1)이 원래에 비해 상승하였으므로 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)도 그에 비례하여 상승하게 된다.
그리고 제 1 내부전압 발생부(102)가 상기 상승된 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)을 이용하여 코어 전압(VCORE) 및 고전압(VPP)을 발생시킨다.
이때 코어 전압(VCORE) 및 고전압(VPP) 역시 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)이 상승하였으므로 그에 비례하여 상승하게 된다.
한편, 온도 독립형 기준전압 발생부(110)가 온도변화에 상관없이 일정한 기초 기준전압(VREF_BASE2)을 출력한다.
이어서 제 2 레벨 시프터(111)가 상기 기초 기준전압(VREF_BASE2)을 기판 바 이어스 전압 생성용 기준전압(VREF_B)으로 변환하여 출력한다.
이때 기초 기준전압(VREF_BASE2)이 온도변화에 상관없이 일정하므로 기판 바이어스 전압 생성용 기준전압(VREF_B)도 그에 따라 일정한 레벨을 유지하게 된다.
그리고 제 2 내부전압 발생부(112)가 상기 기판 바이어스 전압 생성용 기준전압(VREF_B)을 이용하여 기판 바이어스 전압(VBB)을 발생시킨다.
이때 기판 바이어스 전압(VBB) 역시 기판 바이어스 전압 생성용 기준전압(VREF_B)이 일정하므로 그에 비례하여 일정한 레벨을 유지하게 된다.
따라서 저온조건에서 반도체 메모리 셀의 NMOS 트랜지스터의 전류 구동력이 떨어지는 문제가 발생하지만, 코어 전압(VCORE) 및 고전압(VPP) 상승 즉, 구동전압 상승을 통해 1차적으로 상기 NMOS 트랜지스터의 구동력을 보강하고, 기판 바이어스 전압(VBB)의 상승을 억제 즉, 문턱전압 상승 억제를 통해 2차적으로 상기 NMOS 트랜지스터의 구동력을 보강하여 정상적인 동작을 가능하게 한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 반도체 집적회로의 내부전압 발생장치는 고전압과 코어 전압, 그리고 기판 바이어스 전압을 온도조건에 따라 각각 제어하는 것이 가능하게 하므로 다음과 같은 효과를 얻을 수 있다.
첫째, 온도에 따른 반도체 집적회로의 수율 및 성능 저하를 방지할 수 있다.
둘째, 소자 특성 변화에 민감하지 않은 즉, 급격한 환경변화에도 정상적인 동작이 가능한 반도체 메모리 설계를 가능하게 한다.

Claims (14)

  1. 반도체 집적회로에 있어서,
    온도변화에 따라 상승 또는 강하된 기초 기준전압을 발생시키는 가변형 기준전압 발생수단;
    상기 가변형 기준전압 발생수단에서 출력된 기초 기준전압을 기설정된 적어도 하나 이상의 내부전압 생성용 기준전압으로 변환하여 출력하는 레벨 시프팅(Level Shifting) 수단; 및
    상기 레벨 시프팅 수단에서 출력된 적어도 하나 이상의 내부전압 생성용 기준전압을 각각 이용하여 내부전압을 발생시키는 내부전압 생성수단을 포함하는 반도체 집적회로의 내부전압 발생장치.
  2. 제 1 항에 있어서,
    상기 가변형 기준전압 발생수단은 온도증가에 따라 출력레벨이 상승되는 온도 비례형 기준전압 발생수단, 온도증가에 따라 출력레벨이 강하되는 온도 반비례형 기준전압 발생수단 및 온도변화에 상관없이 일정한 출력레벨을 유지하는 온도 독립형 기준전압 발생수단 중에서 어느 하나인 것을 특징으로 하는 반도체 집적회로의 내부전압 발생장치.
  3. 제 1 항에 있어서,
    상기 내부전압 발생회로가 온도변화에 따라 상승 또는 강하된 기초 기준전압을 발생시키는 제 2 가변형 기준전압 발생수단;
    상기 제 2 가변형 기준전압 발생수단에서 출력된 기초 기준전압을 기설정된 적어도 하나 이상의 내부전압 생성용 기준전압으로 변환하여 출력하는 제 2 레벨 시프팅(Level Shifting) 수단; 및
    상기 제 2 레벨 시프팅 수단에서 출력된 적어도 하나 이상의 내부전압 생성용 기준전압을 각각 이용하여 내부전압을 발생시키는 제 2 내부전압 생성수단을 더 포함함을 특징으로 하는 반도체 집적회로의 내부전압 발생장치.
  4. 외부전압을 변환한 코어 전압(VCORE), 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서,
    온도감소에 따라 상승된 기초 기준전압을 발생시키는 온도 반비례형 기준전압 발생수단;
    상기 온도 반비례형 기준전압 발생수단에서 출력된 기초 기준전압을 코어 전압 및 고전압 생성용 기준전압으로 변환하여 출력하는 제 1 레벨 시프팅(Level Shifting) 수단;
    상기 제 1 레벨 시프팅 수단에서 출력된 코어 전압 및 고전압 생성용 기준전압을 이용하여 상기 코어 전압 및 고전압을 발생시키는 제 1 내부전압 발생수단;
    온도감소에 따라 강하된 기초 기준전압을 발생시키는 온도 비례형 기준전압 발생수단;
    상기 온도 비례형 기준전압 발생수단에서 출력된 기초 기준전압을 기판 바이어스 전압 생성용 기준전압으로 변환하여 출력하는 제 2 레벨 시프팅(Level Shifting) 수단; 및
    상기 제 2 레벨 시프팅 수단에서 출력된 기판 바이어스 전압 생성용 기준전압을 이용하여 상기 기판 바이어스 전압을 발생시키는 제 2 내부전압 발생수단을 포함하는 반도체 집적회로의 내부전압 발생장치.
  5. 외부전압을 변환한 코어 전압(VCORE), 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서,
    온도변화에 상관없이 일정한 레벨의 기초 기준전압을 발생시키는 온도 독립형 기준전압 발생수단;
    상기 온도 독립형 기준전압 발생수단에서 출력된 기초 기준전압을 코어 전압 및 고전압 생성용 기준전압으로 변환하여 출력하는 제 1 레벨 시프팅(Level Shifting) 수단;
    상기 제 1 레벨 시프팅 수단에서 출력된 코어 전압 및 고전압 생성용 기준전압을 이용하여 상기 코어 전압 및 고전압을 발생시키는 제 1 내부전압 발생수단;
    온도감소에 따라 강하된 기초 기준전압을 발생시키는 온도 비례형 기준전압 발생수단;
    상기 온도 비례형 기준전압 발생수단에서 출력된 기초 기준전압을 기판 바이어스 전압 생성용 기준전압으로 변환하여 출력하는 제 2 레벨 시프팅(Level Shifting) 수단; 및
    상기 제 2 레벨 시프팅 수단에서 출력된 기판 바이어스 전압 생성용 기준전압을 이용하여 상기 기판 바이어스 전압을 발생시키는 제 2 내부전압 발생수단을 포함하는 반도체 집적회로의 내부전압 발생장치.
  6. 외부전압을 변환한 코어 전압(VCORE), 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서,
    온도감소에 따라 상승된 기초 기준전압을 발생시키는 온도 반비례형 기준전압 발생수단;
    상기 온도 반비례형 기준전압 발생수단에서 출력된 기초 기준전압을 코어 전압 및 고전압 생성용 기준전압으로 변환하여 출력하는 제 1 레벨 시프팅(Level Shifting) 수단;
    상기 제 1 레벨 시프팅 수단에서 출력된 코어 전압 및 고전압 생성용 기준전압을 이용하여 상기 코어 전압 및 고전압을 발생시키는 제 1 내부전압 발생수단;
    온도변화에 상관없이 일정한 레벨의 기초 기준전압을 발생시키는 온도 독립형 기준전압 발생수단;
    상기 온도 독립형 기준전압 발생수단에서 출력된 기초 기준전압을 기판 바이어스 전압 생성용 기준전압으로 변환하여 출력하는 제 2 레벨 시프팅(Level Shifting) 수단; 및
    상기 제 2 레벨 시프팅 수단에서 출력된 기판 바이어스 전압 생성용 기준전 압을 이용하여 상기 기판 바이어스 전압을 발생시키는 제 2 내부전압 발생수단을 포함하는 반도체 집적회로의 내부전압 발생장치.
  7. 제 4 항 또는 제 6 항에 있어서,
    상기 온도 반비례형 기준전압 발생수단은 제 1 트랜지스터,
    일단이 상기 제 1 트랜지스터의 에미터와 연결된 제 1 저항,
    서로 직렬 연결되고 상기 제 1 저항의 타단과 병렬 연결된 제 2 및 제 3 저항,
    에미터가 상기 제 3 저항과 연결된 제 2 트랜지스터, 및
    비반전단자에 상기 제 1 저항의 타단과 제 1 트랜지스터의 에미터 사이의 노드가 연결되고 반전단자에 상기 제 2 저항과 제 3 저항 사이의 노드가 연결되며 출력단이 상기 제 1 저항과 제 2 저항 사이의 노드에 피드백되도록 연결된 비교기를 포함하는 것을 특징으로 하는 반도체 집적회로의 내부전압 발생장치.
  8. 제 4 항 또는 제 6 항에 있어서,
    상기 온도 반비례형 기준전압 발생수단은 상기 제 2 저항, 제 3 저항 및 제 2 트랜지스터의 사이즈 조절에 의해 온도계수가 음(-)의 값을 갖도록 하여 온도감소에 따라 출력레벨이 상승되도록 구성한 것임을 특징으로 하는 반도체 집적회로의 내부전압 발생장치.
  9. 제 4 항 또는 제 5 항에 있어서,
    상기 온도 비례형 기준전압 발생수단은 제 1 트랜지스터,
    일단이 상기 제 1 트랜지스터의 에미터와 연결된 제 1 저항,
    서로 직렬 연결되고 상기 제 1 저항의 타단과 병렬 연결된 제 2 및 제 3 저항,
    에미터가 상기 제 3 저항과 연결된 제 2 트랜지스터, 및
    비반전단자에 상기 제 1 저항의 타단과 제 1 트랜지스터의 에미터 사이의 노드가 연결되고 반전단자에 상기 제 2 저항과 제 3 저항 사이의 노드가 연결되며 출력단이 상기 제 1 저항과 제 2 저항 사이의 노드에 피드백되도록 연결된 비교기를 포함하는 것을 특징으로 하는 반도체 집적회로의 내부전압 발생장치.
  10. 제 4 항 또는 제 5 항에 있어서,
    상기 온도 비례형 기준전압 발생수단은 상기 제 2 저항, 제 3 저항 및 제 2 트랜지스터의 사이즈 조절에 의해 온도계수가 양(+)의 값을 갖도록 하여 온도감소에 따라 출력레벨이 강하되도록 구성한 것임을 특징으로 하는 반도체 집적회로의 내부전압 발생장치.
  11. 제 5 항 또는 제 6 항에 있어서,
    상기 온도 독립형 기준전압 발생수단은 제 1 트랜지스터,
    일단이 상기 제 1 트랜지스터의 에미터와 연결된 제 1 저항,
    서로 직렬 연결되고 상기 제 1 저항의 타단과 병렬 연결된 제 2 및 제 3 저항,
    에미터가 상기 제 3 저항과 연결된 제 2 트랜지스터, 및
    비반전단자에 상기 제 1 저항의 타단과 제 1 트랜지스터의 에미터 사이의 노드가 연결되고 반전단자에 상기 제 2 저항과 제 3 저항 사이의 노드가 연결되며 출력단이 상기 제 1 저항과 제 2 저항 사이의 노드에 피드백되도록 연결된 비교기를 포함하는 것을 특징으로 하는 반도체 집적회로의 내부전압 발생장치.
  12. 제 5 항 또는 제 6 항에 있어서,
    상기 온도 독립형 기준전압 발생수단은 상기 제 2 저항, 제 3 저항 및 제 2 트랜지스터의 사이즈 조절에 의해 온도계수가 '0'이 되도록 하여 온도변화에 상관없이 출력레벨이 일정하게 유지되도록 구성한 것임을 특징으로 하는 반도체 집적회로의 내부전압 발생장치.
  13. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 내부전압 발생수단은 반전단자에 상기 제 1 레벨 시프팅 수단에서 출력된 코어 전압 생성용 기준전압을 입력받는 비교기,
    게이트에 상기 비교기 출력을 입력받고 상기 게이트 레벨에 따라 외부전압을 변환하여 코어 전압을 출력함과 동시에 이를 상기 비교기의 비반전단자에 피드백시키는 트랜지스터,
    상기 제 1 레벨 시프팅 수단에서 출력된 고전압 생성용 기준전압을 입력받고 설정레벨 검출을 통해 고전압 펌프 인에이블 신호를 출력하는 고전압 디텍터, 및
    상기 고전압 펌프 인에이블 신호에 의해 구동되어 상기 고전압을 펌핑하기 위한 고전압 펌프를 포함하는 것을 특징으로 하는 반도체 집적회로의 내부전압 발생장치.
  14. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 2 내부전압 발생수단은 반전단자에 상기 제 2 레벨 시프팅 수단에서 출력된 기판 바이어스 전압 생성용 기준전압을 입력받는 비교기,
    게이트에 상기 비교기 출력을 입력받고 상기 게이트 레벨에 따라 외부전압을 변환하여 출력함과 동시에 이를 상기 비교기의 비반전단자에 피드백시키는 트랜지스터,
    상기 트랜지스터에서 출력된 전압을 입력받고 설정레벨 검출을 통해 기판 바이어스 전압 펌프 인에이블 신호를 출력하는 기판 바이어스 전압 디텍터, 및
    상기 기판 바이어스 전압 펌프 인에이블 신호에 의해 구동되어 상기 기판 바이어스 전압을 펌핑하기 위한 기판 바이어스 전압 펌프를 포함하는 것을 특징으로 하는 반도체 집적회로의 내부전압 발생장치.
KR1020050085165A 2005-09-13 2005-09-13 반도체 집적회로의 내부전압 발생장치 KR100738957B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050085165A KR100738957B1 (ko) 2005-09-13 2005-09-13 반도체 집적회로의 내부전압 발생장치
TW095133725A TWI303829B (en) 2005-09-13 2006-09-12 Internal voltage geneator of semiconductor integrated circuit
JP2006248747A JP5133545B2 (ja) 2005-09-13 2006-09-13 半導体集積回路の内部電圧発生装置
US11/519,829 US7417490B2 (en) 2005-09-13 2006-09-13 Internal voltage generator of semiconductor integrated circuit
US12/185,448 US7667528B2 (en) 2005-09-13 2008-08-04 Internal voltage generator of semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050085165A KR100738957B1 (ko) 2005-09-13 2005-09-13 반도체 집적회로의 내부전압 발생장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059373A Division KR100878314B1 (ko) 2007-06-18 2007-06-18 반도체 집적회로의 내부전압 발생장치

Publications (2)

Publication Number Publication Date
KR20070030474A true KR20070030474A (ko) 2007-03-16
KR100738957B1 KR100738957B1 (ko) 2007-07-12

Family

ID=37854923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050085165A KR100738957B1 (ko) 2005-09-13 2005-09-13 반도체 집적회로의 내부전압 발생장치

Country Status (4)

Country Link
US (2) US7417490B2 (ko)
JP (1) JP5133545B2 (ko)
KR (1) KR100738957B1 (ko)
TW (1) TWI303829B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924353B1 (ko) * 2008-03-28 2009-11-02 주식회사 하이닉스반도체 내부전압 발생 장치
KR100944328B1 (ko) * 2008-08-04 2010-03-03 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치
KR101045069B1 (ko) * 2010-03-31 2011-06-29 주식회사 하이닉스반도체 반도체 집적회로
US8520451B2 (en) 2011-01-27 2013-08-27 SK Hynix Inc. Internal voltage generating circuit and semiconductor memory device
KR20200078969A (ko) * 2018-12-24 2020-07-02 에스케이하이닉스 주식회사 내부 전압 생성 장치 및 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI337744B (en) * 2007-06-05 2011-02-21 Etron Technology Inc Electronic device and related method for performing compensation operation on electronic element
KR100878314B1 (ko) * 2007-06-18 2009-01-14 주식회사 하이닉스반도체 반도체 집적회로의 내부전압 발생장치
KR101131940B1 (ko) * 2009-06-16 2012-04-12 주식회사 하이닉스반도체 반도체 장치
US8638605B2 (en) 2011-05-25 2014-01-28 Micron Technology, Inc. Apparatus and methods including a bipolar junction transistor coupled to a string of memory cells
US8547166B2 (en) * 2011-07-29 2013-10-01 Macronix International Co., Ltd. Temperature compensation circuit and temperature compensated metal oxide semiconductor transistor using the same
KR101890427B1 (ko) * 2011-12-28 2018-08-22 에스케이하이닉스 주식회사 내부전압생성회로
JP2017224978A (ja) * 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体装置
KR20190064893A (ko) * 2017-12-01 2019-06-11 에스케이하이닉스 주식회사 디지털 온도 센싱 회로
US11271566B2 (en) * 2018-12-14 2022-03-08 Integrated Device Technology, Inc. Digital logic compatible inputs in compound semiconductor circuits
US12007800B2 (en) 2022-07-17 2024-06-11 Nanya Technology Corporation Power voltage supply device with automatic temperature compensation
CN117631743A (zh) * 2022-08-15 2024-03-01 长鑫存储技术有限公司 电源电路与芯片

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315230A (en) 1992-09-03 1994-05-24 United Memories, Inc. Temperature compensated voltage reference for low and wide voltage ranges
KR960002457B1 (ko) 1994-02-07 1996-02-17 금성일렉트론주식회사 정전압회로
KR0143344B1 (ko) 1994-11-02 1998-08-17 김주용 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기
JPH11213664A (ja) * 1998-01-23 1999-08-06 Mitsubishi Electric Corp 半導体集積回路装置
US6082115A (en) 1998-12-18 2000-07-04 National Semiconductor Corporation Temperature regulator circuit and precision voltage reference for integrated circuit
US6232828B1 (en) 1999-08-03 2001-05-15 National Semiconductor Corporation Bandgap-based reference voltage generator circuit with reduced temperature coefficient
KR20010017280A (ko) * 1999-08-10 2001-03-05 윤종용 온도검출회로 및 이를 이용한 온도보상장치 및 방법
KR100393226B1 (ko) 2001-07-04 2003-07-31 삼성전자주식회사 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
JP2003197764A (ja) 2001-12-26 2003-07-11 Oki Electric Ind Co Ltd 半導体装置、基準電圧発生回路及びその製造方法
US6814485B2 (en) * 2003-01-23 2004-11-09 Sun Microsystems, Inc. On-die thermal monitoring technique
JP3751966B2 (ja) * 2003-11-21 2006-03-08 日本テキサス・インスツルメンツ株式会社 サーマルシャットダウン回路
US7038530B2 (en) 2004-04-27 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reference voltage generator circuit having temperature and process variation compensation and method of manufacturing same
KR100610443B1 (ko) * 2004-08-19 2006-08-09 주식회사 하이닉스반도체 내부 전압 발생 회로

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924353B1 (ko) * 2008-03-28 2009-11-02 주식회사 하이닉스반도체 내부전압 발생 장치
US7777560B2 (en) 2008-03-28 2010-08-17 Hynix Semiconductor Inc. Internal voltage generator
KR100944328B1 (ko) * 2008-08-04 2010-03-03 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치
KR101045069B1 (ko) * 2010-03-31 2011-06-29 주식회사 하이닉스반도체 반도체 집적회로
US8242835B2 (en) 2010-03-31 2012-08-14 Hynix Semiconductor Inc. Semiconductor integrated circuit
US8520451B2 (en) 2011-01-27 2013-08-27 SK Hynix Inc. Internal voltage generating circuit and semiconductor memory device
KR20200078969A (ko) * 2018-12-24 2020-07-02 에스케이하이닉스 주식회사 내부 전압 생성 장치 및 방법

Also Published As

Publication number Publication date
US20090033406A1 (en) 2009-02-05
US7667528B2 (en) 2010-02-23
TWI303829B (en) 2008-12-01
KR100738957B1 (ko) 2007-07-12
US7417490B2 (en) 2008-08-26
TW200713303A (en) 2007-04-01
US20070058457A1 (en) 2007-03-15
JP5133545B2 (ja) 2013-01-30
JP2007081406A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
JP5133545B2 (ja) 半導体集積回路の内部電圧発生装置
KR960011557B1 (ko) 전압공급회로 및 이 회로를 포함하는 반도체 장치
US5146152A (en) Circuit for generating internal supply voltage
US7592862B2 (en) Digital temperature sensing device using temperature depending characteristic of contact resistance
KR100187804B1 (ko) 기준전위 발생회로와 전위 검출회로 및 그들을 포함한 반도체 직접회로 장치
US20020030538A1 (en) Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage
US20080042736A1 (en) Temperature dependent internal voltage generator
JP2005340337A (ja) 内部電圧発生回路および半導体集積回路装置
US7834680B2 (en) Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions
US6218823B1 (en) Differential voltage regulator
JP4303930B2 (ja) 電圧発生装置
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
KR100549945B1 (ko) 내부전원 전압발생회로
KR100878314B1 (ko) 반도체 집적회로의 내부전압 발생장치
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
US6751132B2 (en) Semiconductor memory device and voltage generating method thereof
EP1290695A2 (en) Generator scheme and circuit for overcoming resistive voltage drop on power supply circuits on chips
US20080111575A1 (en) Semiconductor device
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
KR20070079111A (ko) 반도체 메모리 장치의 기준 전압 생성 회로
US8582385B2 (en) Semiconductor memory device
KR20080098572A (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
US12007800B2 (en) Power voltage supply device with automatic temperature compensation
US6847253B2 (en) Half voltage generator having low power consumption
KR100607168B1 (ko) 1/2 전원전압 발생회로 및 이를 이용한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 13