KR100607168B1 - 1/2 전원전압 발생회로 및 이를 이용한 반도체 메모리 장치 - Google Patents
1/2 전원전압 발생회로 및 이를 이용한 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR100607168B1 KR100607168B1 KR1020020003324A KR20020003324A KR100607168B1 KR 100607168 B1 KR100607168 B1 KR 100607168B1 KR 1020020003324 A KR1020020003324 A KR 1020020003324A KR 20020003324 A KR20020003324 A KR 20020003324A KR 100607168 B1 KR100607168 B1 KR 100607168B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- node
- power supply
- transistor
- feedback output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
Abstract
Description
Claims (23)
- 전원전압과 제1노드사이에 연결되고 궤환 출력전압에 응답하여 저항 값이 가변되는 제1능동 저항 수단;상기 제1능동 저항 수단에 병렬 연결된 제1수동 저항 수단;상기 제1노드와 제2노드사이에 연결되고 상기 제2노드의 전압 변화에 따라 상기 제1노드의 전압을 소정 전압 레벨만큼 조정하는 제1전압 조정수단;상기 제2노드와 제3노드사이에 연결되고 상기 제2노드의 전압 변화에 따라 상기 제3노드의 전압을 소정 전압 레벨만큼 조정하는 제2전압 조정수단;상기 제3노드와 접지전압사이에 연결되고 상기 궤환 출력전압에 응답하여 저항 값이 가변되는 제2능동 저항 수단;상기 제2능동 저항 수단에 병렬 연결된 제2수동 저항 수단;상기 제1노드의 전압에 응답하여 상기 궤환 출력전압의 레벨을 상승하는 풀업 트랜지스터; 및상기 제3노드의 전압에 응답하여 상기 궤환 출력전압의 레벨을 하강하는 풀다운 트랜지스터를 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제1항에 있어서, 상기 제1능동 저항 수단은전원전압이 인가되는 소스와 상기 궤환 출력전압이 인가되는 게이트와 상기 제1노드에 연결된 드레인을 가진 제1PMOS트랜지스터를 구비하는 것을 특징으로 하 는 1/2 전원전압 발생회로.
- 제2항에 있어서, 상기 제1PMOS트랜지스터의 소스와 기판이 공통 연결된 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제1항에 있어서, 상기 제1수동 저항 수단은상기 전원전압과 상기 제1노드사이에 연결된 제1저항을 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제1항에 있어서, 상기 제2능동 저항 수단은상기 제3노드에 연결된 드레인과 상기 궤환 출력전압이 인가되는 게이트와 접지전압이 인가되는 소스를 가진 제1NMOS트랜지스터를 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제1항에 있어서, 상기 제2수동 저항 수단은상기 제3노드와 접지전압사이에 연결된 제2저항을 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제1항에 있어서, 상기 제1전압 조정수단은상기 제1노드에 연결된 드레인과 게이트와 상기 제3노드에 연결된 소스를 가 진 제2NMOS트랜지스터를 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제1항에 있어서, 상기 제2전압 조정수단은상기 제2노드에 연결된 소스와 상기 제3노드에 연결된 게이트와 드레인을 가진 제2PMOS트랜지스터를 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제1항에 있어서, 상기 풀업 트랜지스터는전원전압이 인가되는 드레인과 상기 제1노드에 연결된 게이트를 가진 제3NMOS트랜지스터를 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제9항에 있어서, 상기 풀다운 트랜지스터는상기 제3NMOS트랜지스터의 소스에 연결된 소스와 상기 제3노드에 연결된 게이트와 접지전압이 인가되는 드레인을 가진 제3PMOS트랜지스터를 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제10항에 있어서, 상기 제3PMOS트랜지스터의 소스와 기판이 공통 연결되는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 전원전압과 제1노드사이에 연결된 수동 저항 수단;상기 전원전압과 제1노드사이에 연결된 제1능동 저항 수단;상기 제1노드와 제2노드사이에 연결되고 상기 제2노드의 전압 변화에 따라 상기 제1노드의 전압을 소정 전압 레벨만큼 조정하는 제1전압 조정수단;상기 제2노드와 제3노드사이에 연결되고 상기 제2노드의 전압 변화에 따라 상기 제3노드의 전압을 소정 전압 레벨만큼 조정하는 제2전압 조정수단;상기 제3노드와 접지전압사이에 연결되고 상기 궤환 출력전압에 응답하여 저항 값이 가변되는 제2능동 저항 수단;상기 제1노드의 전압에 응답하여 상기 궤환 출력전압의 레벨을 상승하는 풀업 트랜지스터; 및상기 제3노드의 전압에 응답하여 상기 궤환 출력전압의 레벨을 하강하는 풀다운 트랜지스터를 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제12항에 있어서, 상기 제1능동 저항 수단은전원전압이 인가되는 소스와 상기 궤환 출력전압이 인가되는 게이트와 상기 제1노드에 연결된 드레인을 가진 제1PMOS트랜지스터를 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제13항에 있어서, 상기 제1PMOS트랜지스터의 소스와 기판이 공통 연결된 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제12항에 있어서, 상기 수동 저항 수단은상기 전원전압과 상기 제1노드사이에 연결된 저항을 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제12항에 있어서, 상기 제2능동 저항 수단은상기 제3노드에 연결된 드레인과 상기 궤환 출력전압이 인가되는 게이트와 접지전압이 인가되는 소스를 가진 제1NMOS트랜지스터를 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제12항에 있어서, 상기 제1전압 조정수단은상기 제1노드에 연결된 드레인과 게이트와 상기 제3노드에 연결된 소스를 가진 제2NMOS트랜지스터를 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제12항에 있어서, 상기 제2전압 조정수단은상기 제2노드에 연결된 소스와 상기 제3노드에 연결된 게이트와 드레인을 가진 제2PMOS트랜지스터를 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제12항에 있어서, 상기 풀업 트랜지스터는전원전압이 인가되는 드레인과 상기 제1노드에 연결된 게이트를 가진 제3NMOS트랜지스터를 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제19항에 있어서, 상기 풀다운 트랜지스터는상기 제3NMOS트랜지스터의 소스에 연결된 소스와 상기 제3노드에 연결된 게이트와 접지전압이 인가되는 드레인을 가진 제3PMOS트랜지스터를 구비하는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 제20항에 있어서, 상기 제3PMOS트랜지스터의 소스와 기판이 공통 연결되는 것을 특징으로 하는 1/2 전원전압 발생회로.
- 복수개의 워드 라인들과 복수개의 비트 라인쌍들사이에 각각 연결된 복수개의 메모리 셀들을 구비한 메모리 셀 어레이;상기 복수개의 비트 라인쌍들을 프리차지하기 위한 프리차지 수단; 및상기 프리차지 수단으로 1/2 전원전압을 인가하기 위한 1/2 전원전압 발생수단을 구비한 반도체 메모리 장치에 있어서,상기 1/2 전원전압 발생수단이전원전압과 제1노드사이에 연결되고 궤환 출력전압에 응답하여 저항 값이 가변되는 제1능동 저항 수단;상기 제1능동 저항 수단에 병렬 연결된 제1수동 저항 수단;상기 제1노드와 제2노드사이에 연결되고 상기 제2노드의 전압 변화에 따라 상기 제1노드의 전압을 소정 전압 레벨만큼 조정하는 제1전압 조정수단;상기 제2노드와 제3노드사이에 연결되고 상기 제2노드의 전압 변화에 따라 상기 제3노드의 전압을 소정 전압 레벨만큼 조정하는 제2전압 조정수단;상기 제3노드와 접지전압사이에 연결되고 상기 궤환 출력전압에 응답하여 저항 값이 가변되는 제2능동 저항 수단;상기 제2능동 저항 수단에 병렬 연결된 제2수동 저항 수단;상기 제1노드의 전압에 응답하여 상기 궤환 출력전압의 레벨을 상승하는 풀업 트랜지스터; 및상기 제3노드의 전압에 응답하여 상기 궤환 출력전압의 레벨을 하강하는 풀다운 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 복수개의 워드 라인들과 복수개의 비트 라인쌍들사이에 각각 연결된 복수개의 메모리 셀들을 구비한 메모리 셀 어레이;상기 복수개의 비트 라인쌍들을 프리차지하기 위한 프리차지 수단; 및상기 프리차지 수단으로 1/2 전원전압을 인가하기 위한 1/2 전원전압 발생수단을 구비한 반도체 메모리 장치에 있어서,상기 1/2 전원전압 발생수단이전원전압과 제1노드사이에 연결된 수동 저항 수단;상기 전원전압과 제1노드사이에 연결된 제1능동 저항 수단;상기 제1노드와 제2노드사이에 연결되고 상기 제2노드의 전압 변화에 따라 상기 제1노드의 전압을 소정 전압 레벨만큼 조정하는 제1전압 조정수단;상기 제2노드와 제3노드사이에 연결되고 상기 제2노드의 전압 변화에 따라 상기 제3노드의 전압을 소정 전압 레벨만큼 조정하는 제2전압 조정수단;상기 제3노드와 접지전압사이에 연결되고 상기 궤환 출력전압에 응답하여 저항 값이 가변되는 제2능동 저항 수단;상기 제1노드의 전압에 응답하여 상기 궤환 출력전압의 레벨을 상승하는 풀업 트랜지스터; 및상기 제3노드의 전압에 응답하여 상기 궤환 출력전압의 레벨을 하강하는 풀다운 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020003324A KR100607168B1 (ko) | 2002-01-21 | 2002-01-21 | 1/2 전원전압 발생회로 및 이를 이용한 반도체 메모리 장치 |
US10/349,386 US6781891B2 (en) | 2002-01-21 | 2003-01-21 | Half power supply voltage generator and semiconductor memory device using the same |
JP2003012425A JP2004005403A (ja) | 2002-01-21 | 2003-01-21 | 1/2電源電圧発生回路及び半導体メモリ装置 |
DE10302527A DE10302527B4 (de) | 2002-01-21 | 2003-01-21 | Teilspeisespannungserzeugungsschaltung und Halbleiterspeicherbauelement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020003324A KR100607168B1 (ko) | 2002-01-21 | 2002-01-21 | 1/2 전원전압 발생회로 및 이를 이용한 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030062870A KR20030062870A (ko) | 2003-07-28 |
KR100607168B1 true KR100607168B1 (ko) | 2006-08-01 |
Family
ID=19718670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020003324A KR100607168B1 (ko) | 2002-01-21 | 2002-01-21 | 1/2 전원전압 발생회로 및 이를 이용한 반도체 메모리 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6781891B2 (ko) |
JP (1) | JP2004005403A (ko) |
KR (1) | KR100607168B1 (ko) |
DE (1) | DE10302527B4 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4667157B2 (ja) * | 2005-08-08 | 2011-04-06 | 株式会社リコー | 2次電池保護用半導体装置 |
US20070264296A1 (en) * | 2006-05-10 | 2007-11-15 | Myntti Matthew F | Biofilm extracellular polysachharide solvating system |
US20090168779A1 (en) * | 2007-12-31 | 2009-07-02 | Nguyen Loc Q | Integration of multi-protocol label switching (MPLS) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11150469A (ja) * | 1997-09-11 | 1999-06-02 | Mitsubishi Electric Corp | 半導体集積回路 |
US6043638A (en) * | 1998-11-20 | 2000-03-28 | Mitsubishi Denki Kabushiki Kaisha | Reference voltage generating circuit capable of generating stable reference voltage independent of operating environment |
KR20010011504A (ko) * | 1999-07-28 | 2001-02-15 | 김영환 | 전압 조정회로 |
KR20010058520A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 안정된 동작 특성을 가진 전압 조정 회로 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5402375A (en) * | 1987-11-24 | 1995-03-28 | Hitachi, Ltd | Voltage converter arrangement for a semiconductor memory |
JP3626521B2 (ja) * | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
US5847579A (en) * | 1997-03-20 | 1998-12-08 | Xilinx, Inc. | Programmable logic array with improved interconnect structure |
US6137318A (en) * | 1997-12-09 | 2000-10-24 | Oki Electric Industry Co., Ltd. | Logic circuit having dummy MOS transistor |
US6172522B1 (en) * | 1998-08-13 | 2001-01-09 | International Business Machines Corporation | Slew rate controlled predriver circuit |
-
2002
- 2002-01-21 KR KR1020020003324A patent/KR100607168B1/ko active IP Right Grant
-
2003
- 2003-01-21 DE DE10302527A patent/DE10302527B4/de not_active Expired - Lifetime
- 2003-01-21 US US10/349,386 patent/US6781891B2/en not_active Expired - Lifetime
- 2003-01-21 JP JP2003012425A patent/JP2004005403A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11150469A (ja) * | 1997-09-11 | 1999-06-02 | Mitsubishi Electric Corp | 半導体集積回路 |
US6043638A (en) * | 1998-11-20 | 2000-03-28 | Mitsubishi Denki Kabushiki Kaisha | Reference voltage generating circuit capable of generating stable reference voltage independent of operating environment |
KR20010011504A (ko) * | 1999-07-28 | 2001-02-15 | 김영환 | 전압 조정회로 |
KR20010058520A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 안정된 동작 특성을 가진 전압 조정 회로 |
Also Published As
Publication number | Publication date |
---|---|
KR20030062870A (ko) | 2003-07-28 |
DE10302527B4 (de) | 2006-07-13 |
US6781891B2 (en) | 2004-08-24 |
US20030137883A1 (en) | 2003-07-24 |
JP2004005403A (ja) | 2004-01-08 |
DE10302527A1 (de) | 2003-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6347058B1 (en) | Sense amplifier with overdrive and regulated bitline voltage | |
US7038963B2 (en) | Current sense amplifier circuits having a bias voltage node for adjusting input resistance | |
US8988958B2 (en) | Sense amplifier circuit and semiconductor device | |
KR0122108B1 (ko) | 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법 | |
US10332571B2 (en) | Memory device including memory cell for generating reference voltage | |
KR100738963B1 (ko) | 반도체 메모리 장치 | |
US6104655A (en) | Semiconductor storage device | |
KR102193622B1 (ko) | 전압 생성 회로 | |
US5663915A (en) | Amplifier and method for sensing having a pre-bias or coupling step | |
KR20050101868A (ko) | 반도체 메모리 소자의 전원 공급 장치 및 방법 | |
US6222780B1 (en) | High-speed SRAM having a stable cell ratio | |
US10216213B2 (en) | Methods and apparatuses including a process, voltage, and temperature independent current generator circuit | |
US6404677B2 (en) | Semiconductor memory device capable of performing stable read operation and read method thereof | |
KR100416792B1 (ko) | 반도체 메모리 장치 및 이 장치의 전압 발생방법 | |
US20020118577A1 (en) | Semiconductor memory device and data read method thereof | |
KR100607168B1 (ko) | 1/2 전원전압 발생회로 및 이를 이용한 반도체 메모리 장치 | |
US5682117A (en) | Half power supply voltage generating circuit in a semiconductor memory device | |
US7728643B2 (en) | Delay circuit and semiconductor memory device including the same | |
US5636169A (en) | Precharge voltage generator | |
KR0152957B1 (ko) | 반도체 메모리장치 | |
KR100837803B1 (ko) | 전압 검출 장치 및 이를 포함하는 내부 전압 발생 장치 | |
KR19990015873A (ko) | 반도체 메모리장치의 어레이 전원 전압 발생회로 및 센스증폭기 구동방법 | |
US6057676A (en) | Regulated DRAM cell plate and precharge voltage generator | |
GB2308706A (en) | High speed sense amplifier for a semiconductor memory device | |
KR100850276B1 (ko) | 반도체 장치에 적합한 내부전원전압 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040722 Effective date: 20060427 |
|
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 13 |