JP2004005403A - 1/2電源電圧発生回路及び半導体メモリ装置 - Google Patents
1/2電源電圧発生回路及び半導体メモリ装置 Download PDFInfo
- Publication number
- JP2004005403A JP2004005403A JP2003012425A JP2003012425A JP2004005403A JP 2004005403 A JP2004005403 A JP 2004005403A JP 2003012425 A JP2003012425 A JP 2003012425A JP 2003012425 A JP2003012425 A JP 2003012425A JP 2004005403 A JP2004005403 A JP 2004005403A
- Authority
- JP
- Japan
- Prior art keywords
- node
- voltage
- power supply
- supply voltage
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000004044 response Effects 0.000 claims abstract description 40
- 230000008859 change Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 abstract 4
- 230000007423 decrease Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 1
- 101001042415 Cratylia mollis Mannose/glucose-specific lectin Cramoll Proteins 0.000 description 1
- 102100029775 Eukaryotic translation initiation factor 1 Human genes 0.000 description 1
- 101001012787 Homo sapiens Eukaryotic translation initiation factor 1 Proteins 0.000 description 1
- 101000643378 Homo sapiens Serine racemase Proteins 0.000 description 1
- AIXMJTYHQHQJLU-UHFFFAOYSA-N chembl210858 Chemical compound O1C(CC(=O)OC)CC(C=2C=CC(O)=CC=2)=N1 AIXMJTYHQHQJLU-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Automation & Control Theory (AREA)
- Radar, Positioning & Navigation (AREA)
- Manufacturing & Machinery (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
【解決手段】電源電圧と第1ノード間に連結されて帰還出力電圧に応答して抵抗値が可変される第1能動抵抗、第1能動抵抗に並列連結された第1受動抵抗、第1ノードと第2ノード間に連結されて第1ノードの電圧を所定電圧レベルだけ調整する第1電圧調整回路、第2ノードと第3ノード間に連結されて第3ノードの電圧を所定電圧レベルだけ調整する第2電圧調整回路、第3ノードと接地電圧間に連結されて帰還出力電圧に応答して抵抗値が可変される第2能動抵抗、第2能動抵抗に並列連結された第2受動抵抗、第1ノードの電圧に応答して帰還出力電圧のレベルを上昇させるプルアップトランジスタ、及び第3ノードの電圧に応答して帰還出力電圧のレベルを下降させるプルダウントランジスタで構成されている。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は電圧発生回路に係り、特に1/2電源電圧を発生するための1/2電源電圧発生回路及びこれを利用した半導体メモリ装置に関する。
【0002】
【従来の技術】
従来の1/2電源電圧発生回路は、帰還される1/2出力電源電圧がPMOSトランジスタとNMOSトランジスタに印加されるように構成されて、帰還される1/2出力電源電圧のレベル変化によってPMOSトランジスタとNMOSトランジスタの抵抗値が変化させられることによって一定の1/2出力電源電圧を発生する。
【0003】
ところで、従来の1/2電源電圧発生回路は、電源電圧のレベルが低くなって1/2出力電源電圧のレベルがPMOSトランジスタ及び/またはNMOSトランジスタのスレショルド電圧より低くなれば回路が機能しなくなるという問題がある。
【0004】
また、このような回路は、半導体メモリ装置のビットライン対及びデータライン対を1/2電源電圧レベルにプリチャージするためのプリチャージ電圧を発生するプリチャージ電圧発生回路としても用いられるが、半導体メモリ装置の電源電圧のレベルが低くなってプリチャージ電圧のレベルも低くなると、プリチャージ電圧発生回路として機能しなくなるという問題がある。
【0005】
【発明が解決しようとする課題】
本発明の目的は電源電圧のレベルが低くなっても所望の動作が可能な1/2電源電圧発生回路を提供することにある。
【0006】
本発明の他の目的は前記1/2電源電圧発生回路を利用した半導体メモリ装置を提供することにある。
【0007】
【課題を解決するための手段】
前記目的を達成するための本発明の1/2電源電圧発生回路の第1形態は、電源電圧と第1ノードとの間に連結されて帰還出力電圧に応答して抵抗値が変化する第1能動抵抗手段、前記第1能動抵抗手段に並列連結された第1受動抵抗手段、前記第1ノードと第2ノードとの間に連結されて前記第2ノードの電圧変化によって前記第1ノードの電圧を所定電圧レベルだけ調整する第1電圧調整手段、前記第2ノードと第3ノードとの間に連結されて前記第2ノードの電圧変化によって前記第3ノードの電圧を所定電圧レベルだけ調整する第2電圧調整手段、前記第3ノードと接地電圧との間に連結されて前記帰還出力電圧に応答して抵抗値が変化する第2能動抵抗手段、前記第2能動抵抗手段に並列連結された第2受動抵抗手段、前記第1ノードの電圧に応答して前記帰還出力電圧のレベルを上昇させるプルアップトランジスタ、及び前記第3ノードの電圧に応答して前記帰還出力電圧のレベルを下降させるプルダウントランジスタを備えることを特徴とする。
【0008】
前記目的を達成するための本発明の1/2電源電圧発生回路の第2形態は、電源電圧と第1ノードとの間に連結された受動抵抗手段、前記電源電圧と第1ノードとの間に連結された第1能動抵抗手段、前記第1ノードと第2ノードとの間に連結されて前記第2ノードの電圧変化によって前記第1ノードの電圧を所定電圧レベルだけ調整する第1電圧調整手段、前記第2ノードと第3ノードとの間に連結されて前記第2ノードの電圧変化によって前記第3ノードの電圧を所定電圧レベルだけ調整する第2電圧調整手段、前記第3ノードと接地電圧との間に連結されて前記帰還出力電圧に応答して抵抗値が変化する第2能動抵抗手段、前記第1ノードの電圧に応答して前記帰還出力電圧のレベルを上昇させるプルアップトランジスタ、及び前記第3ノードの電圧に応答して前記帰還出力電圧のレベルを下降させるプルダウントランジスタを備えることを特徴とする。
【0009】
前記他の目的を達成するための本発明の1/2電源電圧発生回路を利用した半導体メモリ装置の第1形態は、複数個のワードラインと複数個のビットライン対間に各々連結された複数個のメモリセルを備えたメモリセルアレー、前記複数個のビットライン対をプリチャージするためのプリチャージ手段、及び前記プリチャージ手段に1/2電源電圧を印加するための1/2電源電圧発生手段を備えた半導体メモリ装置において、前記1/2電源電圧発生手段が、電源電圧と第1ノードとの間に連結されて帰還出力電圧に応答して抵抗値が変化する第1能動抵抗手段、前記第1能動抵抗手段に並列連結された第1受動抵抗手段、前記第1ノードと第2ノードとの間に連結されて前記第2ノードの電圧変化によって前記第1ノードの電圧を所定電圧レベルだけ調整する第1電圧調整手段、前記第2ノードと第3ノードとの間に連結されて前記第2ノードの電圧変化によって前記第3ノードの電圧を所定電圧レベルだけ調整する第2電圧調整手段、前記第3ノードと接地電圧との間に連結されて前記帰還出力電圧に応答して抵抗値が変化する第2能動抵抗手段、前記第2能動抵抗手段に並列連結された第2受動抵抗手段、前記第1ノードの電圧に応答して前記帰還出力電圧のレベルを上昇させるプルアップトランジスタ、及び前記第3ノードの電圧に応答して前記帰還出力電圧のレベルを下降させるプルダウントランジスタを備えることを特徴とする。
【0010】
前記他の目的を達成するための本発明の1/2電源電圧発生回路を利用した半導体メモリ装置の第2形態は、複数個のワードラインと複数個のビットライン対間に各々連結された複数個のメモリセルを備えたメモリセルアレー、前記複数個のビットライン対をプリチャージするためのプリチャージ手段、及び前記プリチャージ手段に1/2電源電圧を印加するための1/2電源電圧発生手段を備えた半導体メモリ装置において、前記1/2電源電圧発生手段が、電源電圧と第1ノードとの間に連結された受動抵抗手段、前記電源電圧と第1ノードとの間に連結された第1能動抵抗手段、前記第1ノードと第2ノード間に連結されて前記第2ノードの電圧変化によって前記第1ノードの電圧を所定電圧レベルだけ調整する第1電圧調整手段、前記第2ノードと第3ノードとの間に連結されて前記第2ノードの電圧変化によって前記第3ノードの電圧を所定電圧レベルだけ調整する第2電圧調整手段、前記第3ノードと接地電圧との間に連結されて前記帰還出力電圧に応答して抵抗値が変化する第2能動抵抗手段、前記第1ノードの電圧に応答して前記帰還出力電圧のレベルを上昇させるプルアップトランジスタ、及び前記第3ノードの電圧に応答して前記帰還出力電圧のレベルを下降させるプルダウントランジスタを備えることを特徴とする。
【0011】
【発明の実施の形態】
以下、添付した図面を参照しながら発明の1/2電源電圧発生回路及びこの回路を利用した半導体メモリ装置を説明するが、その前に従来の1/2電源電圧発生回路を説明する。
【0012】
図1は、従来の1/2電源電圧発生回路の回路図であって、PMOSトランジスタP1、P2、P3、及びNMOSトランジスタN1、N2、N3で構成されている。
【0013】
図1に示す従来の1/2電源電圧発生回路は、電源電圧VCCが印加されるソースとノードBに連結されたゲートとノードCに連結されたドレインを有するPMOSトランジスタP1、PMOSトランジスタP1のドレインに連結されたドレインとゲートとノードAに連結されたソースを有するNMOSトランジスタN1、ノードAに連結されたソースとノードDに連結されたゲートとドレインを有するPMOSトランジスタP2、ノードDに連結されたドレインとノードBに連結されたゲートと接地電圧が印加されるソースを有するNMOSトランジスタN2、電源電圧VCCが印加されるソースとノードCに連結されたゲートとノードBに連結されたソースを有するNMOSトランジスタN3、及びノードBに連結されたソースとノードDに連結されたゲートと接地電圧が印加されるドレインを有するPMOSトランジスタP3で構成されている。そして、PMOSトランジスタP1、P3の基板はバルク電源電圧に、PMOSトランジスタP2の基板はソースに、NMOSトランジスタN1、N2、N3の基板はバルク接地電圧に連結されている。
【0014】
図1に示した1/2電源電圧発生回路の動作を以下に説明する。
【0015】
ノードAの電圧が1/2VCCになるように設計されて、これにより、出力電圧VOUTも1/2VCCになる。ノードAの電圧が1/2VCCならばノードCの電圧は1/2VCC+VTNになって、ノードDの電圧は1/2VCC−VTPになる。ここで、VTNはNMOSトランジスタN1のスレショルド電圧であって、VTPはPMOSトランジスタP2のスレショルド電圧である。したがって、NMOSトランジスタN3とPMOSトランジスタP3は完全にオンされる直前の状態になって安定した1/2VCCを出力電圧VOUTとして発生する。
【0016】
この状態で、出力電圧VOUTのレベルが低くなれば、PMOSトランジスタP1の抵抗値が小さくなって、NMOSトランジスタN2の抵抗値が大きくなって、ノードAの電圧が上昇するようになる。そうすると、ノードCの電圧が上昇してノードDの電圧が低下し、NMOSトランジスタN3がオンされて、PMOSトランジスタP3がオフされてノードBの電圧を上昇する。
【0017】
反面、出力電圧VOUTが高まれば、NMOSトランジスタN2の抵抗値が小さくなって、PMOSトランジスタP1の抵抗値が大きくなって、ノードAの電圧が低下する。そうすると、ノードCの電圧が減少してノードDの電圧が上昇し、PMOSトランジスタP3がオンされて、NMOSトランジスタN3がオフされてノードBの電圧が減少する。
【0018】
ところで、上述したような従来の1/2電源電圧発生回路は、出力電圧VOUTのレベルがPMOSトランジスタP1とNMOSトランジスタN2のスレショルド電圧のレベルより低くなればPMOSトランジスタP1またはNMOSトランジスタN2がオフされて所望の動作が不能になるという問題点がある。
【0019】
このような問題点は、低い電源電圧VCCにおいて発生する。こでは、電源電圧VCCのレベルが低くなっても1/2電源電圧発生回路を構成するMOSトランジスタのスレショルド電圧を低くすることができないためである。
【0020】
一般的に、PMOSトランジスタP1のスレショルド電圧がNMOSトランジスタN2のスレショルド電圧より高いためにPMOSトランジスタP1のスレショルド電圧により回路の動作が決定される。
【0021】
したがって、図1に示した従来の1/2電源電圧発生回路は、電源電圧VCCが電圧VTP+VTN以下になれば回路所望の動作をしなくなる。
【0022】
例を挙げて説明すれば、電源電圧VCCのレベルが1.5Vであって、出力電圧VOUTのレベルが0.75Vであって、PMOSトランジスタP1のスレショルド電圧が0.8Vであって、NMOSトランジスタN2のスレショルド電圧が0.75Vの場合を仮定して説明すれば次のとおりである。
【0023】
この状態で、出力電圧VOUTのレベルが0.75Vから0.65Vに遷移すればPMOSトランジスタP1のソースとゲート間の電圧が0.85Vになって、NMOSトランジスタN2のゲートとソース間の電圧が0.65Vになる。そうすると、NMOSトランジスタN2がオフされて回路の動作がディスエーブルされる。
【0024】
また、出力電圧VOUTのレベルが0.75Vから0.85Vに遷移すれば、PMOSトランジスタP1のソースとゲート間の電圧が0.65Vになって、NMOSトランジスタN2のゲートとソース間の電圧が0.85Vになる。そうすると、PMOSトランジスタP1がオフされて回路の動作がディスエーブルされる。
【0025】
すなわち、図1に示した従来の1/2電源電圧発生回路は、電源電圧VCCのレベルが電圧VTP+VTN=1.55Vより低い場合に出力電圧VOUTのレベルが0.8V以下に低くなって、これにより出力電圧VOUTのレベルがPMOSトランジスタP1及び/又はNMOSトランジスタN2のスレショルド電圧より低くなることによってPMOSトランジスタP1及び/またはNMOSトランジスタN2がオフされて回路が所望の動作をしなくなるという問題点がある。
【0026】
図2は、本発明の1/2電源電圧発生回路の第1実施形態の回路図であって、図1に示した回路に抵抗R1、R2を追加して構成されている。
【0027】
図2で、抵抗R1は、PMOSトランジスタP1のソースとドレイン間に連結されて、抵抗R2はNMOSトランジスタN2のドレインとソース間に連結されて構成されている。
【0028】
図2に示した回路の作動を説明すれば次のとおりである。
【0029】
図1に示した回路と同様に、ノードAの電圧が1/2VCCになるように設計されて、これにより、出力電圧VOUTも1/2VCCになる。したがって、NMOSトランジスタN3とPMOSトランジスタP3は完全にオンされる直前の状態になって安定した1/2VCCを出力電圧VOUTとして発生する。
【0030】
この状態で、出力電圧VOUTが低くなれば、PMOSトランジスタP1の抵抗値が小さくなって、NMOSトランジスタN2の抵抗値が大きくなって、ノードAの電圧が上昇する。このとき、ノードBの電圧が低くなってNMOSトランジスタN2のスレショルド電圧より低くなり、これによりNMOSトランジスタN2がオフされても抵抗R2により回路の動作がイネーブルされる。そうすると、ノードCの電圧が上昇してノードDの電圧が低下し、NMOSトランジスタN3がオンされて、PMOSトランジスタP3がオフされてノードBの電圧を上昇させる。
【0031】
反面、出力電圧VOUTが大きくなれば、NMOSトランジスタN2の抵抗値が小さくなって、PMOSトランジスタP1の抵抗値が大きくなって、ノードAの電圧が低下する。ところで、このとき、ノードBの電圧が高まってPMOSトランジスタP1のスレショルド電圧より低くなって、これによりPMOSトランジスタP1がオフされても抵抗R1により回路の動作がイネーブルされる。そうすると、ノードCの電圧が減少してノードDの電圧が上昇し、NMOSトランジスタN3がオフされて、PMOSトランジスタP3がオンされてノードBの電圧を低下させる。
【0032】
上述したように本発明の第1実施形態の1/2電源電圧発生回路は、電源電圧のレベルが低くなるによって出力電圧のレベルが低くなってPMOSトランジスタP1及び/又はNMOSトランジスタN2がオフされても回路が所望の動作をして安定した出力電圧VOUTを発生することができる。
【0033】
ところで、図2に示した回路では、低い電源電圧VCCで安定した1/2VCCを発生するためにPMOSトランジスタP3の幅をNMOSトランジスタN3の幅に比べて非常に大きくしてPMOSトランジスタP3の抵抗値を減らすことが好ましく、これにより安定した1/2VCCを出力電圧VOUTとして発生することができる。
【0034】
すなわち、低い電源電圧VCCではノードBの電圧レベルが低くなって、これによりPMOSトランジスタP3のゲートとソースとの間の電圧差が小さくなる。一方で、PMOSトランジスタP3のスレショルド電圧はそのまま維持される。そこで、PMOSトランジスタP3の抵抗値を減らしてPMOSトランジスタP3をオンさせることにより、低い電源電圧VCCにおいても安定した1/2VCCを出力電圧VOUTとして発生することができる。
【0035】
図3は、本発明の1/2電源電圧発生回路の第2実施形態の回路図であって、図2に示した回路のPMOSトランジスタP3の基板がソースに連結されて構成されている。
【0036】
すなわち、図3に示した回路は、低い電源電圧VCCで作動するように設計する場合に、PMOSトランジスタP3の基板をソースに連結して構成することによってPMOSトランジスタP3の幅を大きく設計する必要がない。
【0037】
したがって、図3に示した1/2電源電圧発生回路は、低い電源電圧VCCでPMOSトランジスタP3の幅を大きくしなくても安定した1/2VCCを出力電圧VOUTとして発生しうる。
【0038】
図3に示した回路は、図2に示した回路と同一に動作するので図2に示した回路の作動説明を参考とすればよい。
【0039】
図4は、本発明の1/2電源電圧発生回路の第3実施形態の回路図であって、図2に示した回路で、抵抗R2を除去して構成している。
【0040】
図4に示した回路も、図2に示した回路と同様にノードAの電圧が1/2VCCになるように設計されて、NMOSトランジスタN2のスレショルド電圧は非常に低い値に設定されている。一般的に、プロセスによってPMOSトランジスタのスレショルド電圧を低下させることは難しいが、NMOSトランジスタのスレショルド電圧を低下させることは可能であるので、図4の回路ではNMOSトランジスタN2のスレショルド電圧を非常に低い値に設定して構成したものである。
【0041】
図4に示した回路の動作を説明する。図4に示す実施形態では、電源電圧VCCのレベルが低くなることによってノードBの電圧レベルが低くなっても、NMOSトランジスタN2のスレショルド電圧が低く設定されているので、NMOSトランジスタN2がディスエーブルされない。したがって、電源電圧VCCのレベルが低くなっても、図4に示す回路は所望の動作をする。
【0042】
図4に示した回路も、低い電源電圧VCCでPMOSトランジスタP3の基板がソースに連結されてPMOSトランジスタP3のスレショルド電圧が相当に高いために出力電圧VOUTを1/2VCCにするためにはPMOSトランジスタP3の幅をNMOSトランジスタN3の幅より大きくしなければならない。
【0043】
図5は、本発明の1/2電源電圧発生回路の第4実施形態の回路図であって、図4に示した回路のPMOSトランジスタP3の基板がソースに連結されて構成されている。
【0044】
すなわち、図5に示した回路は、低い電源電圧VCCで作動するように設計する場合に、PMOSトランジスタP3の基板をソースに連結して構成することによってPMOSトランジスタP3の幅を大きく設計する必要がない。
【0045】
したがって、図5に示した1/2電源電圧発生回路は、低い電源電圧VCCでPMOSトランジスタP3の幅を大きくしなくても安定した1/2VCCを出力電圧VOUTとして発生しうる。
【0046】
図5に示した回路は、図4に示した回路と同一に動作するので図4に示した回路の動作説明を参考とすればよい。
【0047】
上述した本発明の各実施形態の1/2電源電圧発生回路は、抵抗R1、R2が一つのみ連結された構成として示されたが、抵抗R1、R2の各々は所定個数の抵抗が並列に連結されるように構成されてもよい。そして、並列に連結される抵抗の各々は選択信号にしたがって連結されるか否かが選択されるように構成することが可能である。この場合、選択信号により抵抗の値が調整されうる。
【0048】
図6は、本発明の1/2電源電圧発生回路が適用された半導体メモリ装置の概略的な構成を示すものであって、メモリセルアレーブロック10−1〜10−16各々のビットライン対BL1、BL1BとBL2、BL2B、...の左側に連結されたプリチャージ回路14−1、及びビットラインアイソレーション回路12−1、メモリセルアレーブロック10−1〜10−n各々のビットライン対BL1、BL1Bの右側に連結されたプリチャージ回路14−2、及びビットラインアイソレーション回路12−2、ビットラインアイソレーション回路12−1、12−2各々の間または左右側に連結されたビットラインセンス増幅器10−12、10−1、10−2、及びプリチャージ回路14−1、14−2にプリチャージ電圧VPREを印加するためのプリチャージ電圧発生回路20で構成されている。ビットラインセンス増幅器10−12は左右側のメモリセルアレーブロックBLK1〜BLK16各々のビットライン対BL1、BL1BとBL2、BL2B、...間に共有されて、ビットラインセンス増幅器10−1はメモリセルアレーブロック10−1のビットライン対BL2、BL2B、...の左側に位置し、ビットラインセンス増幅器10−2はメモリセルアレーブロック10−nのビットライン対BL2、BL2B、...の右側に位置する。ビットラインアイソレーション回路12−1、12−2各々はNMOSトランジスタN1、N2とN3、N4で構成されている。
【0049】
図6において、信号ISO1〜ISOn各々は、メモリセルアレーブロック10−1〜10−n各々を選択するためのブロック選択信号を示す。
【0050】
図6に示した半導体メモリ装置のプリチャージ作動を説明すれば次のとおりである。
【0051】
電源電圧が印加されればプリチャージ電圧発生回路20が作動してプリチャージ電圧VPREを発生する。
【0052】
そして、プリチャージ作動時にプリチャージ回路14−1、14−2が作動してビットライン対BL1、BL1BとBL2、BL2B、...各々を1/2電源電圧でプリチャージする。このとき、プリチャージ電圧発生回路20から発生するプリチャージ電圧VPREのレベルに変動が発生すれば図2に示したプリチャージ電圧発生回路20により安定した1/2電源電圧をプリチャージ電圧VPREとして発生する。
【0053】
本発明の半導体メモリ装置は、上述した本発明の1/2電源電圧発生回路を採用することによって電源電圧のレベルが低くなってプリチャージ電圧VPREのレベルが低くなっても正常に動作して安定したプリチャージ電圧VPREを発生することができる。
【0054】
以上、本発明の望ましい実施形態を参照して説明したが、当業者であれば特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができる。
【0055】
【発明の効果】
したがって、本発明の1/2電源電圧発生回路は、電源電圧のレベルが低くなっても安定して動作することができる。
【0056】
また、本発明の1/2電源電圧発生回路を利用した半導体メモリ装置は、電源電圧のレベルが低くなっても安定して動作することができる。
【図面の簡単な説明】
【図1】従来の1/2電源電圧発生回路の実施例の回路図である。
【図2】本発明の1/2電源電圧発生回路の第1実施形態の回路図である。
【図3】本発明の1/2電源電圧発生回路の第2実施形態の回路図である。
【図4】本発明の1/2電源電圧発生回路の第3実施形態の回路図である。
【図5】本発明の1/2電源電圧発生回路の第4実施形態の回路図である。
【図6】本発明の1/2電源電圧発生回路が適用された半導体メモリ装置の概略的な構成を示すものである。
Claims (23)
- 電源電圧と第1ノードとの間に連結されて帰還出力電圧に応答して抵抗値が変化する第1能動抵抗手段と、
前記第1能動抵抗手段に並列連結された第1受動抵抗手段と、
前記第1ノードと第2ノードとの間に連結されて前記第2ノードの電圧変化に応答して前記第1ノードの電圧を所定電圧レベルだけ調整する第1電圧調整手段と、
前記第2ノードと第3ノードとの間に連結されて前記第2ノードの電圧変化に応答して前記第3ノードの電圧を所定電圧レベルだけ調整する第2電圧調整手段と、
前記第3ノードと接地電圧との間に連結されて前記帰還出力電圧に応答して抵抗値が変化する第2能動抵抗手段と、
前記第2能動抵抗手段に並列連結された第2受動抵抗手段と、
前記第1ノードの電圧に応答して前記帰還出力電圧のレベルを上昇させるプルアップトランジスタと、
前記第3ノードの電圧に応答して前記帰還出力電圧のレベルを下降させるプルダウントランジスタを備えることを特徴とする1/2電源電圧発生回路。 - 前記第1能動抵抗手段は、
電源電圧が印加されるソースと前記帰還出力電圧が印加されるゲートと前記第1ノードに連結されたドレインを有する第1PMOSトランジスタを備えることを特徴とする請求項1に記載の1/2電源電圧発生回路。 - 前記第1PMOSトランジスタのソースと基板が共通連結されたことを特徴とする請求項2に記載の1/2電源電圧発生回路。
- 前記第1受動抵抗手段は、
前記電源電圧と前記第1ノードとの間に連結された第1抵抗を備えることを特徴とする請求項1に記載の1/2電源電圧発生回路。 - 前記第2能動抵抗手段は、
前記第3ノードに連結されたドレインと前記帰還出力電圧が印加されるゲートと接地電圧が印加されるソースを有する第1NMOSトランジスタを備えることを特徴とする請求項1に記載の1/2電源電圧発生回路。 - 前記第2受動抵抗手段は、
前記第3ノードと接地電圧との間に連結された第2抵抗を備えることを特徴とする請求項1に記載の1/2電源電圧発生回路。 - 前記第1電圧調整手段は、
前記第1ノードに連結されたドレインとゲートと前記第3ノードに連結されたソースを有する第2NMOSトランジスタを備えることを特徴とする請求項1に記載の1/2電源電圧発生回路。 - 前記第2電圧調整手段は、
前記第2ノードに連結されたソースと前記第3ノードに連結されたゲートとドレインを有する第2PMOSトランジスタを備えることを特徴とする請求項1に記載の1/2電源電圧発生回路。 - 前記プルアップトランジスタは、
電源電圧が印加されるドレインと前記第1ノードに連結されたゲートを有する第3NMOSトランジスタを備えることを特徴とする請求項1に記載の1/2電源電圧発生回路。 - 前記プルダウントランジスタは、
前記第3NMOSトランジスタのソースに連結されたソースと前記第3ノードに連結されたゲートと接地電圧が印加されるドレインを有する第3PMOSトランジスタを備えることを特徴とする請求項9に記載の1/2電源電圧発生回路。 - 前記第3PMOSトランジスタのソースと基板が共通連結されることを特徴とする請求項10に記載の1/2電源電圧発生回路。
- 電源電圧と第1ノードとの間に連結された受動抵抗手段と、
前記電源電圧と第1ノードとの間に連結された第1能動抵抗手段と、
前記第1ノードと第2ノードとの間に連結されて前記第2ノードの電圧変化に応答して前記第1ノードの電圧を所定電圧レベルだけ調整する第1電圧調整手段と、
前記第2ノードと第3ノードとの間に連結されて前記第2ノードの電圧変化に応答して前記第3ノードの電圧を所定電圧レベルだけ調整する第2電圧調整手段と、
前記第3ノードと接地電圧との間に連結されて前記帰還出力電圧に応答して抵抗値が変化する第2能動抵抗手段と、
前記第1ノードの電圧に応答して前記帰還出力電圧のレベルを上昇させるプルアップトランジスタと、
前記第3ノードの電圧に応答して前記帰還出力電圧のレベルを下降させるプルダウントランジスタを備えることを特徴とする1/2電源電圧発生回路。 - 前記第1能動抵抗手段は、
電源電圧が印加されるソースと前記帰還出力電圧が印加されるゲートと前記第1ノードに連結されたドレインを有する第1PMOSトランジスタを備えることを特徴とする請求項12に記載の1/2電源電圧発生回路。 - 前記第1PMOSトランジスタのソースと基板が共通連結されたことを特徴とする請求項13に記載の1/2電源電圧発生回路。
- 前記受動抵抗手段は、
前記電源電圧と前記第1ノードとの間に連結された抵抗を備えることを特徴とする請求項12に記載の1/2電源電圧発生回路。 - 前記第2能動抵抗手段は、
前記第3ノードに連結されたドレインと前記帰還出力電圧が印加されるゲートと接地電圧が印加されるソースを有する第1NMOSトランジスタを備えることを特徴とする請求項12に記載の1/2電源電圧発生回路。 - 前記第1電圧調整手段は、
前記第1ノードに連結されたドレインとゲートと前記第3ノードに連結されたソースを有する第2NMOSトランジスタを備えることを特徴とする請求項12に記載の1/2電源電圧発生回路。 - 前記第2電圧調整手段は、
前記第2ノードに連結されたソースと前記第3ノードに連結されたゲートとドレインを有する第2PMOSトランジスタを備えることを特徴とする請求項12に記載の1/2電源電圧発生回路。 - 前記プルアップトランジスタは、
電源電圧が印加されるドレインと前記第1ノードに連結されたゲートを有した第3NMOSトランジスタを備えることを特徴とする請求項12に記載の1/2電源電圧発生回路。 - 前記プルダウントランジスタは、
前記第3NMOSトランジスタのソースに連結されたソースと前記第3ノードに連結されたゲートと接地電圧が印加されるドレインを有する第3PMOSトランジスタを備えることを特徴とする請求項19に記載の1/2電源電圧発生回路。 - 前記第3PMOSトランジスタのソースと基板が共通連結されることを特徴とする請求項20に記載の1/2電源電圧発生回路。
- 複数個のワードラインと複数個のビットライン対との間に各々連結された複数個のメモリセルを備えたメモリセルアレーと、
前記複数個のビットライン対をプリチャージするためのプリチャージ手段と、
前記プリチャージ手段に1/2電源電圧を印加するための1/2電源電圧発生手段とを備えた半導体メモリ装置において、
前記1/2電源電圧発生手段が、
電源電圧と第1ノードとの間に連結されて帰還出力電圧に応答して抵抗値が変化する第1能動抵抗手段と、
前記第1能動抵抗手段に並列連結された第1受動抵抗手段と、
前記第1ノードと第2ノードとの間に連結されて前記第2ノードの電圧変化に応答して前記第1ノードの電圧を所定電圧レベルだけ調整する第1電圧調整手段と、
前記第2ノードと第3ノードとの間に連結されて前記第2ノードの電圧変化に応答して前記第3ノードの電圧を所定電圧レベルだけ調整する第2電圧調整手段と、
前記第3ノードと接地電圧との間に連結されて前記帰還出力電圧に応答して抵抗値が変化する第2能動抵抗手段と、
前記第2能動抵抗手段に並列連結された第2受動抵抗手段と;
前記第1ノードの電圧に応答して前記帰還出力電圧のレベルを上昇させるプルアップトランジスタと、
前記第3ノードの電圧に応答して前記帰還出力電圧のレベルを下降させるプルダウントランジスタとを備えることを特徴とする半導体メモリ装置。 - 複数個のワードラインと複数個のビットライン対間に各々連結された複数個のメモリセルを備えたメモリセルアレーと、
前記複数個のビットライン対をプリチャージするためのプリチャージ手段と、前記プリチャージ手段に1/2電源電圧を印加するための1/2電源電圧発生手段を備えた半導体メモリ装置において、
前記1/2電源電圧発生手段が、
電源電圧と第1ノードとの間に連結された受動抵抗手段と、
前記電源電圧と第1ノードとの間に連結された第1能動抵抗手段と、
前記第1ノードと第2ノードとの間に連結されて前記第2ノードの電圧変化に応答して前記第1ノードの電圧を所定電圧レベルだけ調整する第1電圧調整手段と、
前記第2ノードと第3ノードとの間に連結されて前記第2ノードの電圧変化に応答して前記第3ノードの電圧を所定電圧レベルだけ調整する第2電圧調整手段と、
前記第3ノードと接地電圧との間に連結されて前記帰還出力電圧に応答して抵抗値が変化する第2能動抵抗手段と、
前記第1ノードの電圧に応答して前記帰還出力電圧のレベルを上昇させるプルアップトランジスタと、
前記第3ノードの電圧に応答して前記帰還出力電圧のレベルを下降させるプルダウントランジスタとを備えることを特徴とする半導体メモリ装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020003324A KR100607168B1 (ko) | 2002-01-21 | 2002-01-21 | 1/2 전원전압 발생회로 및 이를 이용한 반도체 메모리 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004005403A true JP2004005403A (ja) | 2004-01-08 |
Family
ID=19718670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003012425A Pending JP2004005403A (ja) | 2002-01-21 | 2003-01-21 | 1/2電源電圧発生回路及び半導体メモリ装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6781891B2 (ja) |
JP (1) | JP2004005403A (ja) |
KR (1) | KR100607168B1 (ja) |
DE (1) | DE10302527B4 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4667157B2 (ja) * | 2005-08-08 | 2011-04-06 | 株式会社リコー | 2次電池保護用半導体装置 |
US20070264296A1 (en) * | 2006-05-10 | 2007-11-15 | Myntti Matthew F | Biofilm extracellular polysachharide solvating system |
US20090168779A1 (en) * | 2007-12-31 | 2009-07-02 | Nguyen Loc Q | Integration of multi-protocol label switching (MPLS) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5402375A (en) * | 1987-11-24 | 1995-03-28 | Hitachi, Ltd | Voltage converter arrangement for a semiconductor memory |
JP3626521B2 (ja) * | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
US5847579A (en) * | 1997-03-20 | 1998-12-08 | Xilinx, Inc. | Programmable logic array with improved interconnect structure |
JP3967002B2 (ja) * | 1997-09-11 | 2007-08-29 | 株式会社ルネサステクノロジ | 半導体集積回路 |
US6137318A (en) * | 1997-12-09 | 2000-10-24 | Oki Electric Industry Co., Ltd. | Logic circuit having dummy MOS transistor |
US6172522B1 (en) * | 1998-08-13 | 2001-01-09 | International Business Machines Corporation | Slew rate controlled predriver circuit |
JP2000155620A (ja) * | 1998-11-20 | 2000-06-06 | Mitsubishi Electric Corp | 基準電圧発生回路 |
KR100336751B1 (ko) * | 1999-07-28 | 2002-05-13 | 박종섭 | 전압 조정회로 |
KR100353838B1 (ko) * | 1999-12-30 | 2002-09-26 | 주식회사 하이닉스반도체 | 안정된 동작 특성을 가진 전압 조정 회로 |
-
2002
- 2002-01-21 KR KR1020020003324A patent/KR100607168B1/ko active IP Right Grant
-
2003
- 2003-01-21 US US10/349,386 patent/US6781891B2/en not_active Expired - Lifetime
- 2003-01-21 DE DE10302527A patent/DE10302527B4/de not_active Expired - Lifetime
- 2003-01-21 JP JP2003012425A patent/JP2004005403A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US6781891B2 (en) | 2004-08-24 |
DE10302527B4 (de) | 2006-07-13 |
KR100607168B1 (ko) | 2006-08-01 |
KR20030062870A (ko) | 2003-07-28 |
US20030137883A1 (en) | 2003-07-24 |
DE10302527A1 (de) | 2003-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5392687B2 (ja) | メモリセンスアンプのタイミングを最適化するための回路および方法 | |
KR100655084B1 (ko) | 센스앰프 인에이블 회로 및 이를 갖는 반도체 메모리 장치 | |
US7499310B2 (en) | Bit line voltage supply circuit in semiconductor memory device and voltage supplying method therefor | |
JP4660280B2 (ja) | 半導体記憶装置 | |
KR102193622B1 (ko) | 전압 생성 회로 | |
US6778460B1 (en) | Semiconductor memory device and method for generation of core voltage | |
US5663915A (en) | Amplifier and method for sensing having a pre-bias or coupling step | |
US6999367B2 (en) | Semiconductor memory device | |
US6222780B1 (en) | High-speed SRAM having a stable cell ratio | |
JP3188634B2 (ja) | データ保持回路 | |
US6046954A (en) | Circuit for controlling internal voltage for output buffer of semiconductor memory device and method therefor | |
US6721218B2 (en) | Semiconductor memory device and data read method thereof | |
JP2004071144A (ja) | 半導体メモリ装置のビットラインプリチャージ回路 | |
JPWO2004075200A1 (ja) | メモリ装置 | |
US5682117A (en) | Half power supply voltage generating circuit in a semiconductor memory device | |
US9001610B2 (en) | Semiconductor device generating internal voltage | |
JPH11250686A (ja) | 半導体メモリ装置のための電流ミラ―タイプの感知増幅器 | |
JP2004005403A (ja) | 1/2電源電圧発生回路及び半導体メモリ装置 | |
US7728643B2 (en) | Delay circuit and semiconductor memory device including the same | |
KR0152957B1 (ko) | 반도체 메모리장치 | |
US7760563B2 (en) | Apparatus for sensing data of semiconductor integrated circuit | |
GB2300283A (en) | Source voltage generating circuit | |
JP2000082951A (ja) | 半導体集積回路 | |
US6353560B1 (en) | Semiconductor memory device | |
JP2000082950A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080116 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080124 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080129 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090915 |