KR0143344B1 - 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기 - Google Patents

온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기

Info

Publication number
KR0143344B1
KR0143344B1 KR1019940028644A KR19940028644A KR0143344B1 KR 0143344 B1 KR0143344 B1 KR 0143344B1 KR 1019940028644 A KR1019940028644 A KR 1019940028644A KR 19940028644 A KR19940028644 A KR 19940028644A KR 0143344 B1 KR0143344 B1 KR 0143344B1
Authority
KR
South Korea
Prior art keywords
reference voltage
node
voltage
temperature
generator
Prior art date
Application number
KR1019940028644A
Other languages
English (en)
Other versions
KR960019289A (ko
Inventor
서정원
정창호
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940028644A priority Critical patent/KR0143344B1/ko
Priority to US08/550,356 priority patent/US5686825A/en
Priority to DE19540893A priority patent/DE19540893C2/de
Priority to GB9522515A priority patent/GB2294834B/en
Publication of KR960019289A publication Critical patent/KR960019289A/ko
Application granted granted Critical
Publication of KR0143344B1 publication Critical patent/KR0143344B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/901—Starting circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 반도체 기억소자의 기준전압 발생장치에 관한 것으로, 온도나 공급전압(Vdd)의 변동에 따른 변화의 극성이 반대인 두개의 기준전압(Vrp와 Vrm)을 전압 증폭부에 사용하여, 상기 온도나 공급전압(Vdd)의 변동분에 따른 변동값을 보상함으로써 출력전압이 일정하게 유지되도록 한 기준전압 발생장치에 관한 것이다.

Description

온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기
제 1 도는 종래의 전압 증폭기의 한예를 도시한 회로도.
제 2 도는 종래의 온도 변화에 대한 보상기능이 있는 전압 증폭기의 한
예를 도시한 회로도.
제 3 도는 본 발명의 기준전압 발생기를 도시한 개념도.
제 4 도는 본 발명의 제1 실시예에 따른 기준전압 발생기의 회로도.
제 5 도는 본 발명의 제2 실시예에 따른 기준전압 발생기의 회로도.
제 6 도는 온도에 따른 기준전압의 변화를 나타낸 그래프도.
제 7 도는 공급전압에 따른 기준전압의 변화를 나타낸 그래프도.
제 8 도는 내지 제 9도는 본 발명에 사용된 기준전압 발생기의 회로도.
제 10 도는 본 발명에 의한 기준전압 발생기의 시뮬레이션 데이타를 나
타낸 도표.
* 도면의 주요부분에 대한 부호의 설명
101,201,203:스타트-업 회로부 102,202,204:기준전압 발생부
103,205:전압 증폭부
본 발명은 반도체 메모리장치의 기준전압 발생장치에 관한 것으로, 특히 기준전압이 공급전압(Vdd)이나 온도의 변화에 무관하게 항상 일정한 전압 레벨을 유지하도록 한 기준전압 발생장치에 관한 것이다.
일반적으로 반도체 메모리 소자에서 정보를 읽고 쓰기 위해 입력단으로 들어도는 신호를 검출해야 한다. 이러한 방법중의 하나가, 일정한 기준전압(Reference Voltage)과 들어오는 입력전압(Data)을 비교하여 기준전압보다 높으면 1(High)의 정보로, 기준전압보다 낮으면 0(Low)의 정보로 인식하게 된다. 여기에서 기준전압을 발생시키는 기준전압 발생기(Reference Voltage Generator)는 입력 버퍼(Input buffer)에서 'High'신호와 'Low'신호를 구분하는 중간 기준점(Half Trip Point)을 제공한다. 그이외에, 내부전압 발생기(Internal Voltage Generator)에서 온도나 공급전압에 무관한 내부전압을 생성하는 회로의 일부로서 효과적으로 사용된다.
상기 기준전압 발생기의 구조는 크게 일정한 초기 기준전압(Vr)을 생성하는 부분과 이를 필요한 전압 레벨로 증폭하는 전압 증폭기(Voltage amplifier)로 구성된다.
제 1 도는 종래의 전압 증폭기의 한 예를 도시한 회로도로서, 공급전압(Vdd) 및 노드(N2,N3) 사이에 접속된 PMOS트랜지스터(Q1,Q2)와, 상기 노드(N2,N3) 및 노드(N4) 사이에 접속된 NMOS트랜지스터(Q3,Q4)를 구비한다. 상기 PMOS트랜지스터(Q1,Q2)의 게이트들은 상기 노드(N2)에 공통적으로 접속되어 있다. 그리고 상기 PMOS트랜지스터(Q1,Q2)는 각각 상기 NMOS트랜지스터(Q3,Q4)의 부하저항의 기능을 한다. 상기 NMOS트랜지스터(Q3)는 상기 노드(N1)로 부터 자신의 게이트쪽으로 인가되는 상기 기준전압(Vr)에 의하여 상기 노드(N2)로 부터 노드(N4)쪽으로 흐르는 전류량을 제어한다. 그리고 상기 NMOS트랜지스터(Q4)도 상기 노드(N6)으로 부터의 전압신호의 크기에 따라 상기 노드(N3)로 부터 상기 노드(N4)쪽으로 흐르는 전류량을 제어한다. 상기 NMOS트랜지스터(Q3,Q4)의 게이트에 각각 공급되는 상기 기준전압(Vr) 및 상기 전압신호의 대소에 따라 상기 노드(N2,N3)에서 발생되는 전압신호는 서로 상반된 크기를 갖게 된다. 실제로, 상기 기준전압(Vr)에 비하여 상기 전압신호가 큰 경우, 상기 노드(N2)에서 발생되는 전압신호는 상기 노드(N3)에서 발생되는 전압신호보다 큰 전압레벨을 갖게된다. 반대로, 상기 기준전압(Vr)에 비하여 상기 전압신호가 작은 경우, 상기 노드(N2)에서 발생되는 전압신호는 상기 노드(N3)에서 발생되는 전압신호보다 작은 전압레벨을 갖게된다. 그리고 상기 노드(N2)에서 발생되는 전압신호와 상기 노드(N3)에서 발생되는 전압신호의 크기는 상기 기준전압(Vr) 및 상기 전압신호간의 차에 비례한다. 상기 노드(N4) 및 기저전위(Vss)의 사이에 접속된 NMOS트랜즈스터(Q3,Q4)을 경우하여 흐르는 총 전류량을 일정하게 유지시킨다. 결과적으로, 상기 NMOS트랜지스터(Q5)는 정전류원의 기능을 한다. 그리고 상기 전압증폭기는 PMOS트랜즈스터(Q1,Q2) 및 NMOS트랜지스터(Q3∼Q5)에 의하여 구성된 차동증폭기로 구현된다.
상기 공급전압(Vdd) 및 노드(N5) 사이에 접속되고, 게이트에 상기 노드(N2)가 연결된 PMOS트랜지스터(Q6)는 상기 노드(N2)의 전압신호 크기에 따라 상기 공급전압(Vdd)으로 부터 상기 노드(N5)쪽으로 흐르는 전류량을 제어한다. 따라서, 상기 PMOS트랜지스터(Q6)는 피드백작용으로 상기 노드(N6)의 전압은 기준전압(Vr)과 같아진다. 그리고 상기 노드(N5)및 노드(N6) 사이에 접속되어 하나의 저항역할을 하는 PMOS트랜지스터(Q7)와, 상기 노드(N6) 및 기저전위(Vss) 사이에 접속되어 가변저항 역할을 하는 NMOS트랜지스터(Q8)로 구비된다. 상기 NMOS트랜지스터(Q8)은 게이트가 기준전압(Vr)에 의해 제어되므로 온도나 공급전압(Vdd)에 따라 변동을 하는 상기 기준전압(Vr)의 영향을 받게 된다. 따라서 상기 NMOS트랜지스터(Q8)의 저항값이 변하여 상기 노드(N5)에서 출력되는 증폭된 기준전압(Vref)이 안정적이지 못한 문제점이 생긴다.
상기 전압 증폭기의 증폭되는 정도를 나타내는 전압 이득(Voltage Gain)은 다음의 식으로 표현된다.
여기서 Rp=PMOS트랜지스터(Q7)의 채널 저항
Rn=NMOS트랜지스터(Q8)의 채널 저항
상기 생성된 기준전압(Vr)은 일반적으로 온도나 공급전압(Vdd)에 따라 약간의 변동이 생기게 되는데, 이 변동이 그대로 전압 증폭기에 전달되므로 온도나 공급전압의 변화에 대해 증폭된 기준전압(Vref)이 안정되지 않게 된다.
제 2 도는 종래의 온도 변화에 대한 보상기능이 있는 전압 증폭기의 한예를 도시한 회로도로서, 노드(N12) 및 기저전위(Vss) 사이에 접속된 저항(Rp)이 상기 제1 도의 NMOS트랜지스터(Q8) 대신에 사용된 구조이다.
상기 전압 증폭기는 온도 변황 대한 보상을 위하여 온도에 따라 전압 레벨이 감소하는 기준전압(Vr)과, 반대로 온도에 따라 저항값이 증가하는 온도 특성을 나타내는 폴리-실리콘 저항(Poly-Silicon: Rp)을 사용하여 증폭된 기준전압(Verf)이 온도 변화에 대해 일정하게 되도록 하였다. 그러나 이 방법의 경우 상기 폴리-실리콘 저항(Rp)의 저항값으로 수백 KΩ이 요구되어 상기 폴리-실리콘으로 이렇게 큰 저항을 만들기 위해서는 메모리 소자에서 상당한 면적이 소요되는 문제점이 생긴다.
따라서 본 발명에서는 공급전압(Vdd)이나 온도의 변화에 무관하게 항상 일정한 전압 레벨을 유지하는 기준전압을 발생할 수 있는 기준전압 발생기를 제공하는데에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명의 기준전압 발생기는 온도나 공급전압에 대한 변화의 극성이 반대인 두개의 기준전압을 사용하여 전압 증폭기에서 온도나 공급전압의 변동에 따른 보상을 할 수 있도록 회로를 구비한다.
이하, 첨부된 도면을 참조하여 본 발명에 대해 구체적으로 설명하기로 한다.
제 3 도는 본 발명의 기준전압 발생기를 도시한 개념도로서, 공급전압(Vdd)이나 온도의 변화에 대한 극성이 반대인 두 기준전압(Vrp 및 Vrm)을 발생하는 기준전압 발생부(110,120)와, 상기 기준전압 발생부로 부터극성이 반대인 두 기준전압에 의해서 공급전압(Vdd) 또는 온도의 변동에 따른 변동값을 보상하여 항상 일정한 전압레벨을 유지하는 기준전압을 발생하도록 하는 전압 증폭부(100)로 구비된다.
제 4 도는 본 발명의 제1 실시예에 따른 기준전압 발생기의 회로도로서, 파워-업(power-up)시에 기준전압(Vr) 발생 회로부의 초기조건을 잡아주어 안정된 기준전압(Vr)이 생성되도록 하는 스타트-업(start-up)회로부(101)와, 공급전압(Vdd)이나 온도의 변화에 대한 극성이 반대인 두 기준전압(Vrp 및 Vrm)을 발생하는 기준전압 발생부(102)와, 상기 기준 전압 발생부로 부터극성이 반대인 두 기준전압에 의해서 공급전압(Vdd) 또는 온도의 변동에 따른 변동값을 보상하여 항상 일정한 전압레벨을 유지하는 기준전압을 발생하도록 하는 전압 증폭부(103)를 구비한다.
상기 스타트-업 회로부(101)는 공급전원(Vdd) 및 기저전위(Vss) 사이에 직력 접속된 PMOS트랜지스터(Q16∼Q19)와, 노드(N15) 및 기저전위(Vss)사이에 접속되며, 게이트에 노드(N13)가 연결된 PMOS트랜지스터(Q20)를 구비한다.
상기 PMOS트랜지스터(Q16∼Q19)는 각각 하나의 저항의 기능을 하여 상기 노드(N13)에 공급되는 공급전압(Vdd)을 분압한다. 그리고 PMOS트랜지스터(Q20)은 상기 노드(N13)의 전위에 의해 항상 일정한 전류를 상기 노드(N15)에 방출하거나, 아무런 영향을 미치지 않는다.
상기 스타트-업 회로부(101)는 CMOS 회로로 구성된 기준전압 발생부(102)의 초기 동작 조건을 잡아주어 회로가 안정되게 동작하도록 하는 기능을 수행하며, 회로가 안정되게 동작하는 동안에는 기준전압 발생부(102)에는 아무런 영향을 미치지 않게 된다.
상기 기준전압 발생부(102)는 공급전압(Vdd) 및 노드(N15,N17) 사이에 접속되고 게이트가 노드(N15)에 연결된 PMOS트랜지스터(Q23,Q24)와, 상기 노드(N15) 및 노드(N16) 사이에 접속되고 게이트가 노드(N17)에 연결된 NMOS트랜지스터(Q25)와, 상기 노드(N16) 및 기저전위(Vss) 사이에 접속된 저항(Rp2)과, 상기 노드(N17) 및 기저전위(Vss) 사이에 접속되고 게이트가 상기 노드(N17)에 연결된 NMOS트랜지스터(Q26)로 구성된 하나의 기준전압(Vrp)발생기와, 상기 공급전압(Vdd) 및 노드(N14) 사이에 접속되고 게이트가 상기 노드(N15)에 연결된 PMOS트랜지스터(Q21)와, 상기 노드(N14) 및 기저전위(Vss) 사이에 접속되고 게이트가 상기 노드(N14)에 연결된 NMOS트랜지스터(Q22)로 구성된 다른 하나의 기준전압(Vrm)발생기를 구비한다.
상기 MOS 트랜지스터(Q24,Q26)는 각각 하나의 저항의 기능을 하여 상기 공급전압(Vdd)을분압한다. 상기 MOS 트랜지스터(Q24,Q26)에 의하여 분압된 전압은 기준전압(Vrp)으로서, 상기 PMOS트랜지스터(Q24)의 드레인 및 상기 NMOS트랜지스터(Q26)의 드레인 간의 접속되는 노드(N17)를 경유하여 출력된다. 한편, 상기 저항(Rp2) 및 NMOS트랜지스터(Q25,Q26)는 상기 입력라인 즉 공급전압(Vdd)과 온도가 변동됨에 따라 상기 기준 전압 발생기(Q23∼Q26)에 흐르는 전류량을 조절하여 상기 노드(N17)에서 발생되는 상기 기준전압(Vrp)을 거의 일정하게 유지시킨다. 즉, 상기 저항(Rp2)은 온도에 따라 저항값이 증가하는 온도 특성을 나타내는 폴리-실리콘(Poly-Silicom:Rp) 저항을 사용하여 기준전압(Vrp)이 온도 변화에 대해 일정하게 되도록 하였다. 만약, 저항(Rp2)값이 커지면 상기 노드(N15)의 전위가 증가하여, PMOS트랜지스터(Q24)의 저항이 커지므로 기준전압(Vrp)은 감소한다.
반면에, PMOS트랜지스터(Q21)의 문턱전압(VT)에 비례하는 기준전압(Vrm)은 온도가 증가할수록 감소하므로, 온도 변화에 따른 두 기준전압(Vrp와 Vrm)의 변화 극성이 반대가 되는 것을 알수 있다. 즉, 상기 기준전압 발생부(102)에서 생성되는 기준전압(Vrp) 전압 레벨은 저항값(Rp)과 NMOS트랜지스터(Q25,Q26)의 크기로, 기준전압(Vrm)의 전압레벨은 NMOS트랜지스터(Q22)에 의하여 결정된다.
상기 전압 증폭부(103)는 노드(N19,N20) 및 공급전압(Vdd) 사이에 접속된 PMOS트랜지스터(Q27,Q28)와, 상기 노드(N19,N20)에 접속된 NMOS트랜지스터(Q29,Q30)을 구비한다. 상기 PMOS트랜지수터(Q27,Q28)의 게이트들은 상기 노드(N20)에 공통적으로 접속되어 있다. 그리고 상기 PMOS트랜지스터(Q27, Q28)는 각각 상기 NMOS트랜지스터(Q29,Q30)의 부하저항의 기능을 한다. 상기 NMOS트랜지스터(Q29)는 상기 노드(N18)로 부터 자신의 게이트쪽으로 인가되는 상기 기준전압(Vrp)에 의하여 상기 노드(N19)로 부터 노드(N21)쪽으로 흐르는 전류량을 제어한다. 그리고 상기 NMOS트랜지스터(Q30)도 상기 노드(N23)로 부터의 전압신호의 크기에 따라 상기 노드(N20)로 부터 상기 노드(N21)쪽으로 흐르는 전류량을 제어한다. 상기 NMOS트랜지스터(Q29,Q30)의 게이트에 각각 공급되는 상기 기준전압(Vr) 및 상기 전압신호의 대소에 따라 상기 노드(N19,N20)에서 발생되는 전압신호는 서로 상반된 크기를 갖게 된다. 실제로, 상기 기준전압(Vr)에 비하여 상기 전압신호가 큰 경우, 상기 노드(N19)에서 발생되는 전압신호는 상기 노드(N20)에서 발생되는 전압신호보다 큰 전압 레벨을 갖게된다. 반대로, 상기 기준전압(Vr)에 비하여 상기 전압신호가 작은 경우, 상기 노드(N19)에서 발생되는 전압신호는 상기 노드(N20)에서 발생되는 전압신호보다 작은 전압레벨을 갖게된다. 그리고 상기 노드(N19)에서 발생되는 전압신호와 상기 노드(N20)에서 발생되는 전압신호의 크기는 상기 기준전압(Vr) 및 상기 전압신호간의 차에 비례한다. 따라서 상기 노드(N18) 와 상기 노드(N23)의 전압신호는 같아지게 될때까지 상기 노드(N20)의 전압레벨이 조절된다. 상기 노드(N21) 및 기저전위(Vss)의 사이에 접속된 NMOS트랜지스터(Q31)는 상기 노드(N18)로 부터 자신의 게이트에 인가되는 상기 기준저압(Vrp)에 의하여 상기 NMOS트랜지스터(Q29,Q30)을 경유하여 흐르는 총 전류량을 일정하게 유지시킨다. 결과적으로, 상기 NMOS트랜지스터(Q31)는 정전류원의 기능을 한다. 그리고 상기 전압 증폭기는 PMOS트랜지스터(Q27,Q28) 및 NMOS트랜지스터(Q29∼Q31)에 의하여 구성된 차동증폭기로 구현된다.
또한, 상기 공급전원(Vdd) 및 출력라인(N22) 사이에는 PMOS 트랜지스터(Q32)가 접속되어 있고, 그리고 출력라인(N22) 및 기저전위(Vss)의 사이에는 MOS 트랜지스터(Q33,Q34)가 접속되어 있다. 상기 PMOS 트랜지스터(Q32)는 상기 노드(N19)로 부터 자신의 게이트쪽으로 인가되는 전압신호의 크기에 반비례하는 전류를 구동함으로써 상기 노드(N23)의 전압이 상기 노드(N18)의 기준전압과 같아지게 만든다. 이는 상기 MOS트랜지스터(Q32)가, PMOS트랜지스터로서, 상기 노드(N22)상의 전압신호의 크기에 따라 증가되는 저항값을 갖기 때문이다. 그리고 상기 출력라인(N22) 및 노드(N23)사이에 접속된 PMOS트랜지스터(Q33)는 능동형 저항의 기능을 하고, 상기 노드(N23) 및 기저전위(Vss) 사이에 접속된 NMOS트랜지스터(Q34)는 자신의 게이트쪽으로 인가되는 상기 노드(N14)에서 발생된 전압신호의 크기에 따라 상기 출력라인(N22)에서 발생되는 출력 전압신호(Vref)의 크기를 조절한다. 이는 NMOS트랜지스터인 상기 NMOS트랜지스터(Q34)의 저항값이 상기 노드(N22)에서 발생되는 전압신호의 크기에 반비례적으로 변화하기 때문이다. 그러므로 상기 NMOS트랜지스터(MN34)의 저항값이 조절됨으로 인하여, 상기 출력전압신호(Vref)는 상기 공급되는 공급전압(Vdd)이나 온도가 변화하여도 안정된 전압 레벨을 갖게 된다. 따라서 본 발명의 전압 증폭기는 온도나 공급전압에 대한 변화의 극성이 반대인 두개의 기준전압(Vrp와 Vrm)을 사용하여 상기 전압 증폭기에서 온도나 공급전압의 변동을 보상하는 것이다.
상기 전압 증폭기에서 증폭된 기준전압(Vref)은 다음의 식으로 표현된다.
여기에서, 다음을 가정하면 Vt=Vtn=｜Vtp｜
위의 식들을 Verf에 대하여 풀면 다음과 같은 결과를 얻을 수 있다.
따라서 온도나 공급 전압에 대한 변화의 극성이 반대인 Vrp와 Vrm에 의하여 Vref의 변화가 최소화될 수 있다.
제 5 도는 본 발명의 제2 실시예에 따른 기준전압 발생기의 회로도로서, 파워-업(power-up)시에 기준전압(Vr) 발생 회로부의 초기조건을 잡아주어 안정된 기준전압(Vr)이 생성되도록 하는 스타트-업(start-up)회로부(201,203)와, 공급전압(Vdd)이나 온도의 변화에 대한 극성이 반대인 두 기준전압(Vrp/Vrm)을 발생하는 기준전압 발생부(204/202)와, 상기 기준전압 발생부로 부터극성이 반대인 두 기준전압에 의해서 공급전압(Vdd) 또는 온도의 변동에 따른 변동값을 보상하여 항상 일정한 전압레벨을 유지하는 기준전압을 발생하도록 하는 전압 증폭부(205)를 구비한다.
상기 스타트-업 회로부(201)는 공급전원(Vdd) 및 기저전위(Vss) 사이에 직렬 접속된 PMOS트랜지스터(Q35∼Q38)와, 노드(N25) 및 기저전위(Vss)사이에 접속되며, 게이트에 노드(N24)가 연결된 PMOS트랜지스터(Q39)를 구비한다.
상기 PMOS트랜지스터(Q35∼Q38)는 각각 하나의 저항의 기능을 하여 상기 노드(N24)에 공급되는 공급전압(Vdd)을 분압한다. 그리고 PMOS트랜지스터(Q39)는 상기 노드(N24)의 전위에 의해 항상 일정한 전류를 상기 노드(N25)에서 방출하게 된다.
상기 스타트-업 회로부(201)는 CMOS 회로로 구성된 기준전압 발생부(202)의 초기 동작 조건을 잡아주어 회로가 안정되게 동작하도록 하는 기능을 수행하며, 회로가 안정되게 동작하는 동안에는 기준전압 발생부(202)에는 아무런 영향을 미치지 않게 된다.
상기 기준전압 발생부(202)는 공급전압(Vdd) 및 노드(N25) 사이에 접속되고 게이트가 상기 노드(N25)에 연결된 PMOS트랜지스터(Q40)와, 공급전압(Vdd) 및 노드(N26) 사이에 접속된 저항(Rp3)과, 상기 노드(N26)및 노드(N27) 사이에 접속되고 게이트가 상기 노드(N25)에 연결된 PMOS트래지스터(Q41)와, 상기 노드(N25) 및 기저전위(Vss) 사이에 접속되고 게이트가 상기 노드(N27)에 연결된 NMOS트랜지스터(Q42)와, 상기 노드(N27) 및 기저전위(Vss) 사이에 접속되고 게이트가 상기 노드(N27)에 연결된 NMOS트랜지스터(Q43)와, 상기 노드(N27)에서 기준전압(Vrm)을 출력하는 출력단자를 구비한다.
상기 MOS 트랜지스터(Q41,Q43)는 각각 하나의 저항의 기능을 하여 공급전압(Vdd)을 상기 노드(N27)에서 분압한다. 상기 MOS 트랜지스터(Q41,Q43)에 의하여 분압된 전압은 기준전압(Vrm)으로서, 상기 PMOS트랜지스터(Q41)의 드레인 및 상기 NMOS트랜지스터(Q43)의 드레인 간의 접속되는 노드(N27)를 경유하여 출력된다. 한편, 상기 저항(Rp3) 및 PMOS트랜지스터(Q40,Q41)은 온도가 변동됨에 따라 상기 기준전압(Vrm) 발생기에 흐르는 전류량을 조절하여 상기 노드(N27)에서 발생되는 상기 기준전압(Vrm)을 거의 일정하게 유지시킨다. 즉, 상기 저항(Rp3)은 온도에 따라 저항값이 증가하는 온도 특성을 나타내는 폴리-실리콘(Poly-Silicon:Rp) 저항인 반면, 트랜지스터의 문턱전압(VT)은 온도가 증가할수록 기준전압(Vrm)의 온도 변화게 대한 경향을 조절할 수 있다.
상기 기준전압 발생기(202)에서 생성되는 기준전압(Vrm)의 전압 레벨은 상기 저항값(Rp3)과 PMOS트랜지스터(Q40,Q41)의 크기에 따라 결정된다.
상기 스타트-업 회로부(203)는 공급전원(Vdd) 및 기저전위(Vss) 사이에 직렬 접속된 PMOS트랜지스터(Q44∼Q47)와, 노드(N29) 및 기저전위(Vss)사이에 접속되며, 게이트에 노드(N28)가 연결된 PMOS트랜지스터(Q48)를 구비한다.
마찬가지로, 상기 PMOS트랜지스터(Q44∼Q47)는 각각 하나의 저항의 기능을 하여 상기 노드(N28)에 공급되는 공급전압(Vdd)을 분압한다. 그리고 PMOS트랜지스터(Q48)는 상기 노드(N28)의 전위에 의해 항상 일정한 전류를 상기 노드(N29)에서 방출하게 된다.
상기 스타트-업 회로부(203)는 CMOS 회로로 구성된 기준전압 발생부(204)의 초기 동작 조건을 잡아주어 회로가 안정되게 동작하도록 하는 기능을 수행하며, 회로가 안정되게 동작하는 동안에는 기준전압 발생부(204)에는 아무런 영향을 미치치 않게 된다.
상기 기준전압 발생부(204)는 공급전압(Vdd) 및 노드(N29,N31)사이에 접속되고 게이트가 상기 노드(N29)에 공통으로 연결된 PMOS트랜지스터(Q49,Q50)와, 상기 노드(N29) 및 노드(N30) 사이에 접속되고 게이트가 상기 노드(N31)에 연결된 NMOS트랜지스터(Q51)와, 상기 노드(N30)및 기저전위(Vss) 사이에 접속된 저항(Rp4)과, 상기 노드(N31) 및 기저전위(Vss) 사이에 접속되고 게이트가 상기 노드(N31)에 연결된 NMOS트랜지스터(Q52)와, 상기 노드(N31)에서 기준전압(Vrp)을 출력하는 출력단자를 구비한다.
상기 MOS트랜지스터(Q50,Q52)는 각각 하나의 저하의 기능을 하여 상기 공급정압(Vdd)을 분압한다. 상기 MOS트랜지스터(Q50,Q52)에 의하여 분압된 전압은 기준전압(Vrp)으로서, 상기 PMOS트랜지스터(Q50)의 드레인 및 상기 NMOS트랜지스터(Q52)의 드레인 간의 접속되는 노드(N31)를 경유하여 출력된다. 상기 저항(Rp4) 및 NMOS트랜지스터(Q51,Q52)는 온도가 변동됨에 따라 상기 기준전압(Vrp) 발생기에 흐르는 전류량을 조절하여 상기 노드(N31)에서 발생되는 상기 기준전압(Vrp)을 거의 일정하게 유지시킨다. 즉, 상기 저항(Rp4)은 온도에 따라 저항값이 증가하는 온도 특성을 나타내는 폴리-실리콘(Poly-Silicon:RP) 저항인 반면, 트랜지스터의 문턱전압(VT)은 음의 온도계수를 나타내므로 증폭된 기준전압(Vrp)이 온도 변화에 대한 경향을 조절할 수 있다.
상기 기준전압 발생기(204)에서 생성되는 기준전압(Vrp)의 전압 레벨은 저항값(Rp4)과 NMOS트랜지스터(Q51,Q52)의 크기에 따라 결정된다.
여기서, 온도가 증가할 경우 상기 기준전압발생부(202)에서 발생되는 기준전압(Vrm)은 감소되는 반면에, 상기 기준전압발생부(204)에서 발생되는 기준전압(Vrp)은 증가하도록 저항과 트랜지스터의 크기를 조정할 수 있다.
따라서 상기 기준전압 발생부(202 및 204)에서 발생되는 두 기준전압(Vrp와Vrm)의 변화 극성이 온도의 변화에 따라 반대가 되는 것을 알 수 있다.
그러면, 상기 전압 증폭부(205)를 설명하기 전에 온도 및 공급전압의 변화에 따른 기준전압(Vrp및Vrm)과의 관계를 알아보기 위해 먼저 제 6 도 및 제 7 도를 참고해서 설명하기로 한다.
먼저, 제 6 도는 온도에 따른 기준전압의 변화를 나타낸 그래프로서, 상기 6a도와 6b도는 두 기준전압(Vrp와Vrm)의 온도에 대한 변화의 극성이 반대인 것을 나타낸 것이고, 상기 6c도는 두 기준전압(Vrp와Vrm)의 변화 기울기에 따라 기준전압(Vref)의 온도에 대한 경향이 조절될 수 있음을 나타낸 것이다(그래프 a,b,c).
그리고, 제 7 도는 공급전원에 따른 기준전압의 변화를 나타낸 그래프로서, 상기 7a도와 7b도는 두 기준전압(Vrp와Vrm)의 공급 전압에 대한 변화의 극성이 반대인 것을 나타낸 것이고, 상기 7C도는 두 기준전압(Vrp와Vrm)의 변화 기울기에 따라 기준전압(Vref)의 공급 전압에 대한 경향을 조절할 수 있음을 나타낸 것이다(그래프 a,b,c).
상기 제 4 도 및 제 5 도의 회로도에서, 증폭된 기준전압(Vref; Vrp,Vrm)은 온도나 공급전압에 대한 변화 기울기 및 각 트랜지스터의 크기(W/L)에 따라 상기 제 6C도의 a,b,c 그래프, 또는 제 7C도의 a,b,c 그래프 같이 온도와 공급전압에 대한 경향성을 갖게된다.
한편, 상기 전압 증폭부(205)는 노드(N33,N34) 및 공급전압(Vdd)사이에 접속된 PMOS트랜지스터(Q53,Q54)와, 상기 노드(N33,N34)에 접속된 NMOS트랜지스터(Q55,Q56)를 구비한다. 상기 PMOS트랜지스터(Q53,Q54)의 게이트들은 상기 노드(N34)에 공통적으로 접속되어 있다. 그리고 상기 PMOS트랜지스터(Q53,Q54)는 각각 상기 NMOS트랜지스터(Q55,Q56)의 부하 저항의 기능을 한다. 상기 NMOS트랜지스터(Q55)는 상기 노드(N32)로 부터 자신의 게이트쪽으로 인가되는 상기 기준전압(Vrp)에 의하여 상기 노드(N33)로 부터 노드(N35)쪽으로 흐르는 전류량을 제어한다. 그리고 상기 NMOS트랜지스터(Q56)도 상기 노드(N37)로 부터의 흐르는 전류량을 제어한다. 상기 NMOS트랜지스터(Q55,Q56)의 게이트에 각각 공급되는 상기 기준전압(Vrp) 및 상기 전압신호의 대소에 따라 상기 노드(N33,N34)에서 발생되는 전압신호는 서로 상반된 크기를 갖게 된다. 실제로, 상기 기준전압(Vrp)에 비하여 상기 전압신호가 큰 경우, 상기 노드(N33)에서 발생되는 전압신호는 상기 노드(N34)에서 발생되는 전압신호보다 큰 전압레벨을 갖게된다. 반대로, 상기 기준전압(Vrp)에 비하여 상기 전압신호가 작은 경우, 상기 노드(N33)에서 발생되는 전압신호는 상기 노드(N34)에서 발생되는 전압신호보다 작은 전압레벨을 갖게된다. 그리고 상기 노드(N33)에서 발생되는 전압신호와 상기 노드(N34)에서 발생되는 전압신호의 크기는 상기 기준전압(Vrp) 및 상기 전압신호간의 차에 비례한다. 따라서, 상기 노드(N32)와 상기 노드(N37)의 전압이 같아지게 될때까지 상기 노드(N33)의 전압레벨이 조절된다.
상기 노드(N35) 및 기저전위(Vss)의 사이에 접속된 NMOS트랜지스터(Q57)는 상기 노드(N32)로 부터 자신의 게이트에 인가되는 상기 기준전압(Vrp)에 의하여 상기 NMOS트랜지스터(Q55,Q56)을 경유하여 흐르는 총전류량을 일정하게 유지시킨다. 결과적으로, 상기 NMOS트랜지스너(Q57)는 정전류원의 기능을 한다. 그리고 상기 전압 증폭기는 PMOS트랜지스터(Q53,Q54) 및 NMOS트랜지스터(Q55∼Q57)에 의하여 구성된 차동증폭기로 구현된다.
또한, 상기 공급전압(Vdd) 및 출력라인(N36) 사이에는 PMOS트랜지스터(Q58)가 접속되어 있고, 그리고 상기 출력라인(N36) 및 기저전위(Vss)의 사이에는 MOS 트래지스터(Q59,Q60)가 접속되어 있다. 상기 PMOS 트랜지스터(Q58)는 상기 노드(N33)로 부터 자신의 게이트쪽으로 인가되는 전압신호의 크기에 반비례하는 전류를 구동함을써 상기 노드(N37)의 전압레벨이 상기 노드(N32)의 전압레벨과 같게 만든다. 이는 상기 MOS트랜지스터(Q58)가, PMOS트랜지스터로서, 상기 노드(N36)상의 전압신호의 크기에 따라 증가되는 저항값을 갖기 때문이다. 그리고 상기 출력라인(N36) 및 노드(N37)사이에 접속된 PMOS트랜지스터(Q59)는 능동형 저항의 기능을 하고, 상기 노드(N37) 및 기저전위(Vss) 사이에 접속된 NMOS트랜지스터(Q60)는 자신의 게이트쪽으로 인가되는 상기 노드(N27)에서 발생된 전압신호의 크기에 따라 상기 출력라인(N36)에서 발생되는 출력전압신호 (Vref)의 크기를 조절한다. 이는 NMOS트랜지스터인 상기 NMOS트랜지스터 (Q60)의 저항값이 상기 노드(N27)에서 발생되는 전압신호의 크기에 따라 변화하기 때문이다. 그러므로 상기 NMOS트랜지스터(Q59,Q60)의 저항값이 조절됨으로 인하여, 상기 출력전압신호(Vref)는 상기 공급되는 공급전압(Vdd)이나 온도변화에도 불구하고 안정된 전압 레벨을 갖게 된다.
따라서 본 발명의 전압 증폭기는 온도나 공급전압에 대한 변화의 극성이 반대인 두개의 기준전압 Vrp와 Vrm을 사용하여 상기 전압 증폭기에서 온도나 공급전압의 변동을 보상하는 것이다.
제 8 도는 본 발명에 사용된 기준전압 발생부와 다른 실시예를 나타낸 것으로, 공급전압(Vdd) 및 기저전위(Vss)의 전위차에 따라 일정하게 저항이 변하는 가변저항수단(Q65,Q70,Q75,Q80)을 포함하는 기준전압 발생부로 구성된다.
상기 8a도는 공급전압(Vdd) 및 노드(N38,N40) 사이에 접속되고 게이트가 상기 노드(N38)에 공통으로 연결된 PMOS트랜지스터(Q61,Q62)와, 상기 노드(N38) 및 노드(N39) 사이에 접속되고 게이트가 노드(N41)에 연결된 NMOS트랜지스터(Q63)와, 상기 노드(N39) 및 기저전위(Vss) 사이에 접속된 저항(Rp5)과, 상기 노드(N40)및 노드(N41) 사이에 접속되고 게이트가 기저전위(Vss)에 연결된 PMOS트랜지스터(Q65)와, 상기 노드(N41) 및 기저전위(Vss) 사이에 접속되고 게이트가 상기 노드(N41)에 연결된 NMOS트랜지스터(Q64)를 구비한다.
상기 저항(Rp5)은 온도에 따라 저항값이 증가하는 온도 특성을 나타내는 폴리-실리콘 저항을 사용하여 증폭된 기준전압(Vr)의 온도 변화에 대한 변화 기울기를 조절할 수 있다.
만약 상기 저항값(Rp5)이 커지면 상기 노드(N38)에 흐르는 전류는 감소되고 상기 노드(N40)를 통해 흐르는 전류도 감소한다. 따라서, 상기 PMOS트랜지스터(Q62)의 저항이 증가되어 상기 노드(N40)를 통하여 출력되는 기준전압(Vr)은 감소한다. 그리고 상기 PMOS트랜지스터(Q65)의 채널 크기와 폭을 조절함으로써 원하는 기준전압을 쉽게 얻을 수 있다.
따라서 상기 기준전압 발생부(8a)에서 생성되는 기준 전압(Vr)의 전압 레벨은 저항값(Rp5)과 NMOS트랜지스터(Q65,Q64)의 크기에 따라 결정된다.
상기 8b도는 공급전압(Vdd) 및 노드(N42,N44) 사이에 접속되고 게이트가 상기 노드(N42)에 공통으로 연결된 PMOS트랜지스터(Q66,Q68)와, 상기 노드(N42) 및 노드(N43) 사이에 접속되고 게이트가 노드(N45)에 연결된 NMOS트랜지스터(Q67)와, 상기 노드(N43) 및 기저전위(Vss) 사이에 접속된 저항(Rp6)과, 상기 노드(N44) 및 상기 노드(N45) 사이에 접속되고 게이트가 상기 노드(N45)에 연결된 PMOS트랜지스터(Q70)와, 상기 노드(N45) 및 기저전위(Vss) 사이에 접속되고 게이트가 상기 노드(N45)에 연결된 NMOS트랜지스터(Q69)를 구비한다.
상기 저항(Rp6)은 온도에 따라 저항값이 증가하는 온도 특성을 나타내는 폴리-실리콘 저항을 사용하여 증폭된 기준전압(Vr)의 온도 변화에 대한 변화 기울기를 조절할 수 있다.
만약 상기 저항값(Rp6)이 커지면 상기 노드(N42)에 흐르는 전류는 감소되고 노드(N44)를 통해 흐르는 전류도 감소한다. 따라서 상기 PMOS트래지스터(Q68)의 저항이 증가되어 상기 노드(N44)를 통하여 출력되는 기준전압(Vr)은 감소한다. 그리고 상기 PMOS트랜지스터(Q70)의 채널 크기와 폭을 조절함으로써 원하는 기준전압을 쉽게 얻을 수 있다.
따라서 상기 기준전압 발생부(8b)에서 생성되는 기준 전압(Vr)의 전압 레벨은 저항값(Rp6)과 NMOS트랜지스터(Q67,Q69)의 크기에 따라 결정된다.
상기 기준전압 발생부(8C)는 공급전압(Vdd) 및 노드(N46) 사이에 접속되고 게이트가 상기 노드(N46)에 연결된 PMOS트래지스터(Q71)와, 공급전압(Vdd) 및 노드(N47) 사이에 접속된 저항(Rp7)과, 상기 노드(N47) 및 노드(N48) 사이에 접속되고 게이트가 상기 노드(N46)에 연결된 PMOS트랜지스터(Q73)와, 상기 노드(N48) 및 노드(N49) 사이에 접속되고 게이트가 공급전압(Vdd)에 연결된 NMOS트랜지스터(Q75)와, 상기 노드(N49) 및 기저전위(Vss) 사이에 접속되고 게이트가 상기 노드(N49)에 연결된 NMOS트랜지스터(Q74)와, 상기 노드(N46) 및 기저전위(Vss) 사이에 접속되고 게이트가 상기 노드(N49)에 연결된 NMOS트랜지스터(Q72)와, 상기 노드(N48)에서 기준전압(Vr)을 출력하는 출력단자를 구비한다.
상기 저항(Rp7) 및 상기 PMOS트랜지스터(Q71,Q73)는 온도와 공급전압(Vdd)이 변동됨에 따라 상기 MOS 트랜지스터(Q71∼Q75)에 흐르는 전류량을 조절하여 상기 노드(N48)에서 발생되는 상기 기준전압(Vr)을 거의 일정하게 유지시킨다. 즉, 상기 저항(Rp7)은 온도에 따라 저항값이 증가하는 온도 특성을 나타내는 폴리-실리콘 저항을 사용함으로써, 증폭된 기준전압(Vr)이 온도 변화에 대해 일정하도록 조절할 수 있다. 만약 저항(Rp7)값이 커지면 상기 PMOS트랜지스터(Q73)의 저항값이 증가하여 상기 노드(N48)에 흐르는 전류가 감소하고,기준전압(Vr)은 감소한다.
상기 기준전압 발생부(8C)에서 생성되는 기준전압(Vr)의 전압 레벨을 상기 저항값(Rp7)과 PMOS트랜지스터(Q71,Q73)의 크기에 따라 결정된다.
상기 기준전압 발생부(8D)는 공급전압(Vdd) 및 노드(N50) 사이에 접속되고 게이트가 상기 노드(N50)에 연결된 PMOS트랜지스터(Q76)와, 공급전압(Vdd) 및 노드(N51)에 연결된 PMOS트랜지스터(Q76)와, 공급전압(Vdd) 및 노드(N50) 사이에 접속된 저항(Rp8)과, 상기 노드(N51) 및 노드(N52) 사이에 접속되고 게이트가 상기 노드(N50)에 연결된 PMOS트랜지스터9Q78)와, 노드(N52) 및 노드(N53) 사이에 접속되고 게이트가 상기 노드(N52)에 연결된 NMOS트랜지스터(Q80)와, 상기 노드(N53) 및 기저전위(Vss) 사이에 접속되고 게이트가 상기 노드(N53)에 연결된 NMOS트랜지스터(Q79)와, 상기 노드(N50) 및 기저전위(Vss) 사이에 접속되고 게이트가 상기 노드(N53)에 연결된 NMOS트랜지스터(Q77)와, 상기 노드(N52)에서 기준전압(Vr)을 출력하는 출력단자를 구비한다.
상기 저항(Rp8) 및 상기 PMOS트랜지스터(Q76,Q78)는 온도와 공급전압(Vdd)이 변동됨에 따라 상기 MOS 트랜지스터(Q76∼Q80)에 흐르는 전류량을 조절하여 상기 노드(N52)에서 발생되는 상기 기준전압(Vr)을 거의 일정하게 유지시킨다. 즉, 상기 저항(Rp8)은 온도에 따라 저항값이 증가하는 온도 특성을 나타내는 폴리-실리콘 저항을 사용함으로써, 증폭된 기준전압(Vr)이 온도 변화에 대해 일정하도록 조절할 수 있다. 만약 저항(Rp8)값이 커지면 상기 PMOS트랜지스터(Q78)의 저항값이 증가하여 상기 노드(N52)에 흐르는 전류가 감소하고, 기준전압(Vr)은 감소한다.
상기 기준전압 발생부(8D)에서 생성되는 기준전압(Vr)의 전압 레벨은 상기 저항값(Rp8)과 PMOS트랜지스터(Q76,Q78)의 크기에 따라 결정된다.
결론적으로, 상기 8a∼8D도에서 PMOS트랜지스터(Q65,Q70) 및 NMOS트랜지스터(Q75,Q80)는 기준전압(Vr)의 전압 레벨을 높이기 위한 것으로, 능동 저항의 역할을 한다. 상기 MOS트랜지스터의 β값 즉 채널의 크기와 폭을 조절함으로써 원하는 기준전위를 쉽게 얻을 수 있다.
제 9 도의 9a도 내지 9b도는 다이오드 형태로 연결된 NMOS 또는 PMOS트랜지스터에 의해 기준전압(Vr)을 생성하는 회로도로서, 기준전압 발생부의 다른 실시예를 나타낸 것이다.
상기 9a도는 공급전압(Vdd) 및 노드(N54) 사이에 일정하게 전류를 흐르게 하는 정전류원과, 상기 노드(N54) 및 기저전위(Vss) 사이에 접속되며 게이트가 상기 노드(N54)에 연결된 NMOS트랜지스터(Q81)와, 상기 노드(N54)에서 기준전압(Vr)을 출력하는 출력단자를 구비한다.
상기 화살표로 표시된 정전류원은 전류 소오스(Current Source)로서 공급전압에 상관없이 일정한 전류를 흐르게 한다. 그리고 상기 출력단자로 부터 생성된 기준전압(Vr)은 NMOS트랜지스터(Q81)의 문턱전압(VT)에 비례하므로 온도가 증가할수록 기준전압(Vr)은 감소하게 된다.
상기 8b도는 공급전압(Vdd) 및 노드(N55) 사이에 일정하게 전류를 흐르게 하는 정전류원과, 상기 노드(N55) 및 기저전위(Vss) 사이에 접속되며 게이트가 기저전위(Vss)에 연결된 PMOS트랜지스터(Q82)와, 상기 노드(N55)에서 기준전압(Vr)을 출력하는 출력단자를 구비한다.
마찬가지로, 상기 화살표로 표시된 정전류원은 전류 소오스(Current Source)로서 공급전압에 상관없이 일정한 전류를 흐르게 한다.
상기 8a도에서와 마찬가지로 상기 기준전압(Vr)은 온도가 증가할수록 약간씩 감소하게 된다.
제 10 도는 본 발명에 의한 기준전압 발생기의 시뮬레이션 데이타를 나타낸 도표로서, 상기 데이타는 1.4V 기준전압을 생성하는 종래의 기준전압 발생기와 본 발명에 의한 기준전압 발생기를 비교한 데이타이다.
상기 시뮬레이션에는 256Mb 디램(DRaM)의 모델 파라메터(Model Parameter)가 사용되었고 공급전압(Vcc)은 3.3V이다. 그리고 상기 시뮬레이션에서 사용된 폴리-실리콘(Poly-Silicon)의 온도계수는 다음과 같다.
TC1=0.00118
TC2=0.00000492
이상에서 설명한 본 발명의 기준전압 발생기는 두개의 기준전압(Vrp와Vrm)을 사용하여 온도나 공급전압의 변동에 따른 보상을 하도록 함으로써, 상기 기준전압이 외부의 변화에 무관하게 항상 일정하게 전압 레벨을 유지하도록 하였다.

Claims (11)

  1. 반도체 메모리 소자의 기준전압 발생기에 있어서, 전원전압(Vdd)에 의해 제어되고 기준전압 발생수단에 전류를 전달 또는 방출하여 상기 기준전압 발생수단이 안정되게 동작하도록 하는 스타트-업 회로부와, 모스 트랜지스터로 구성된 가변저항에 의해 전압이득이 결정되는 전압증폭부와, 상기 스타트-업 회로부 및 상기 전압 증폭부 사이에 접속되며, 채널폭이 다른 MOS트랜지스터 및 저항(Rp)의 저항값을 변화시켜 온도변화에 대한 극성이 결정되는 제1,제2 기준전압을 발생하는 기준전압 발생수단을 포함하며, 상기 제1,제2 기준전압으로 하여금 상기 전압 증폭부의 모스 트랜지스터로 이루어진 가변저항값을 변화시킴으로써, 온도의 변화에 대한 기준전압의 변동을 보상하는 것을 특징으로 하는 기준전압 발생기.
  2. 제 1 항에 있어서, 상기 기준전압 발생수단은, PMOS트랜지스터로 구성된 전류미러와, NMOS트랜지스터로 구성된 전류미러 및 저항소자로 구성된 것을 특징으로 하는 기준전압 발생기.
  3. 제 2 항에 있어서, 상기 기준전압 발생수단은, 상기 미러형 능동부하 사이의 기준전압(Vr) 출력 노드쪽에 MOS트랜지스터를 삽입하여 상기 트fos지스터의 채널 저gkd에 따라 일정한 양의 전압이 상승된 또다른 기준wjs압을 얻어내는 것을 특징으로 하는 기준전압 발생기.
  4. 제 3 항에 있어서, 상기 기준전압 발생수단이 상기 제1 기준전압을 발생하는 것을 특징으로 하는 기준전압 발생기.
  5. 제 3 항에 있어서, 상기 삽입된 MOS트랜지스터의 드레인과 소오스단의 전압(원래의 기준전압과 삽입된 트랜지스터의 채널 저항에 의해 상승 또는 감소된 기준전압)을 동시에 두개의 기준전압으로 이용하는 것을 특징으로 하는 기준전압 발생기.
  6. 제 1 항에 있어서, 상기 기준전압 발생수단은, 상기 제1 전원전압원(Vdd) 및 노드(N1)사이에 접속된 정전류원과, 상기 노드(N1) 및 제2 전원전압원(Vss) 사이에 접속된 MOS트랜지스터와, 상기 노드(N1)에서 기준전위(Vr)를 출력하는 출력단자로 구비된 것을 특징으로 하는 기준전압 발생기.
  7. 제 6 항에 있어서, 상기 MOS트랜지스터는 게이트가 상기 노드(N1)쪽에 접속된 NMOS트랜지스터인 것을 특징으로 하는 기준전압 발생기.
  8. 제 7 항에 있어서, 상기 기준전압 발생수단이 상기 제2 기준전압을 발생하는 것을 특징으로 하는 기준전압 발생기.
  9. 제 7 항에 있어서, 상기 MOS트랜지스터는 게이트가 제2 전원전압원(Vss)에 접속된 PMOS트랜지스터인 것을 특징으로 하는 기준전압 발생기.
  10. 제 1 항에 있어서, 상기 제1 기준전압(Vrp)은 온도나 공급전압(Vdd)에 비례하는 특성을 지니고, 상기 제2 기준전압(Vrm)은 온도나 공급전압(Vdd)에 반비례하는 특성을 지닌 것을특징으로 하는 기준전압 발생기.
  11. 제 1 항에 있어서, 상기 기준전압 발생수단은 온도나 공급전압의 변화에 대한 변화 정도를 조절하여 증폭된 기준전압(Vref)이 상기 온도나 공급전압의 변화에 대하여 증가 또는 감소하는 경향을 나타내는 것을 특징으로 하는 기준전압 발생기.
KR1019940028644A 1994-11-02 1994-11-02 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기 KR0143344B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940028644A KR0143344B1 (ko) 1994-11-02 1994-11-02 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기
US08/550,356 US5686825A (en) 1994-11-02 1995-10-30 Reference voltage generation circuit having compensation function for variations of temperature and supply voltage
DE19540893A DE19540893C2 (de) 1994-11-02 1995-11-02 Referenzspannungserzeugungsschaltung für eine Halbleiterspeichervorrichtung
GB9522515A GB2294834B (en) 1994-11-02 1995-11-02 Reference voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028644A KR0143344B1 (ko) 1994-11-02 1994-11-02 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기

Publications (2)

Publication Number Publication Date
KR960019289A KR960019289A (ko) 1996-06-17
KR0143344B1 true KR0143344B1 (ko) 1998-08-17

Family

ID=19396910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028644A KR0143344B1 (ko) 1994-11-02 1994-11-02 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기

Country Status (4)

Country Link
US (1) US5686825A (ko)
KR (1) KR0143344B1 (ko)
DE (1) DE19540893C2 (ko)
GB (1) GB2294834B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091958A (ko) * 2001-06-01 2002-12-11 삼성전자 주식회사 반도체 메모리장치의 내부전원전압 발생회로
KR100826642B1 (ko) * 2006-03-27 2008-05-02 주식회사 하이닉스반도체 파워업 초기화신호 발생회로
US7580299B2 (en) 2007-01-23 2009-08-25 Hynix Semiconductor Inc. Circuit for generating a reference voltage
KR101008487B1 (ko) * 2009-04-22 2011-01-14 주식회사 실리콘웍스 온도 보상 레퍼런스 전류 공급 회로

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2737319B1 (fr) * 1995-07-25 1997-08-29 Sgs Thomson Microelectronics Generateur de reference de tension et/ou de courant en circuit integre
KR100237623B1 (ko) * 1996-10-24 2000-01-15 김영환 기준 전압 회로의 전류 감지 스타트 업 회로
KR100201837B1 (ko) * 1996-11-28 1999-06-15 전주범 직류 제어 차동 베이스 전압 발생 회로
US5883507A (en) * 1997-05-09 1999-03-16 Stmicroelectronics, Inc. Low power temperature compensated, current source and associated method
US5990725A (en) * 1997-06-30 1999-11-23 Maxim Integrated Products, Inc. Temperature measurement with interleaved bi-level current on a diode and bi-level current source therefor
FI114753B (fi) * 1997-09-19 2004-12-15 Nokia Corp Lämpötilan kompensointi elektroniikkalaitteissa
KR100272508B1 (ko) * 1997-12-12 2000-11-15 김영환 내부전압(vdd) 발생회로
KR100302589B1 (ko) * 1998-06-05 2001-09-22 김영환 기준전압발생기의스타트업회로
KR100334864B1 (ko) * 1998-06-30 2002-08-24 주식회사 하이닉스반도체 내부전압강하회로
KR100399437B1 (ko) * 2001-06-29 2003-09-29 주식회사 하이닉스반도체 내부 전원전압 발생장치
TW533678B (en) * 2002-03-19 2003-05-21 Taiwan Semiconductor Mfg Reference voltage circuit
ITTO20020252A1 (it) * 2002-03-21 2003-09-22 Micron Technology Inc Circuito e procedimento per la generazione di una corrente di riferimento a bassa tensione, dispositivo di memoria comprendente tale circuit
JP2004165649A (ja) * 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
KR100560945B1 (ko) * 2003-11-26 2006-03-14 매그나칩 반도체 유한회사 온-칩 기준전압 발생장치를 구비하는 반도체 칩
JP4627651B2 (ja) * 2004-09-30 2011-02-09 シチズンホールディングス株式会社 定電圧発生回路
US7259614B1 (en) * 2005-03-30 2007-08-21 Integrated Device Technology, Inc. Voltage sensing circuit
KR100738957B1 (ko) * 2005-09-13 2007-07-12 주식회사 하이닉스반도체 반도체 집적회로의 내부전압 발생장치
US7626448B2 (en) * 2005-09-28 2009-12-01 Hynix Semiconductor, Inc. Internal voltage generator
JP5157075B2 (ja) * 2006-03-27 2013-03-06 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
KR100825029B1 (ko) * 2006-05-31 2008-04-24 주식회사 하이닉스반도체 밴드갭 기준전압 발생장치 및 이를 구비하는 반도체 소자
JP4394106B2 (ja) * 2006-10-19 2010-01-06 Ｏｋｉセミコンダクタ株式会社 基準電流生成回路
US7602234B2 (en) * 2007-07-24 2009-10-13 Ati Technologies Ulc Substantially zero temperature coefficient bias generator
KR100902053B1 (ko) * 2007-10-09 2009-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 기준 전압 발생회로
TW200928648A (en) * 2007-12-20 2009-07-01 Airoha Tech Corp Voltage reference circuit
KR101483941B1 (ko) * 2008-12-24 2015-01-19 주식회사 동부하이텍 온도 독립형 기준 전류 발생 장치
US8575976B2 (en) * 2009-11-23 2013-11-05 Samsung Electronics Co., Ltd. Frequency divider systems and methods thereof
EP2498162B1 (en) 2011-03-07 2014-04-30 Dialog Semiconductor GmbH Startup circuit for low voltage cascode beta multiplier current generator
KR20190064893A (ko) * 2017-12-01 2019-06-11 에스케이하이닉스 주식회사 디지털 온도 센싱 회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165478A (en) * 1977-09-21 1979-08-21 General Electric Company Reference voltage source with temperature-stable MOSFET amplifier
US4368420A (en) * 1981-04-14 1983-01-11 Fairchild Camera And Instrument Corp. Supply voltage sense amplifier
US4628248A (en) * 1985-07-31 1986-12-09 Motorola, Inc. NPN bandgap voltage generator
US5132556A (en) * 1989-11-17 1992-07-21 Samsung Semiconductor, Inc. Bandgap voltage reference using bipolar parasitic transistors and mosfet's in the current source
EP0504983A1 (en) * 1991-03-20 1992-09-23 Koninklijke Philips Electronics N.V. Reference circuit for supplying a reference current with a predetermined temperature coefficient
KR0131746B1 (ko) * 1993-12-01 1998-04-14 김주용 내부 강압전원 회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091958A (ko) * 2001-06-01 2002-12-11 삼성전자 주식회사 반도체 메모리장치의 내부전원전압 발생회로
KR100826642B1 (ko) * 2006-03-27 2008-05-02 주식회사 하이닉스반도체 파워업 초기화신호 발생회로
US7580299B2 (en) 2007-01-23 2009-08-25 Hynix Semiconductor Inc. Circuit for generating a reference voltage
KR101008487B1 (ko) * 2009-04-22 2011-01-14 주식회사 실리콘웍스 온도 보상 레퍼런스 전류 공급 회로

Also Published As

Publication number Publication date
DE19540893C2 (de) 1998-02-26
GB9522515D0 (en) 1996-01-03
GB2294834A (en) 1996-05-08
US5686825A (en) 1997-11-11
KR960019289A (ko) 1996-06-17
GB2294834B (en) 1999-04-14
DE19540893A1 (de) 1996-05-09

Similar Documents

Publication Publication Date Title
KR0143344B1 (ko) 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기
US4894561A (en) CMOS inverter having temperature and supply voltage variation compensation
US5990711A (en) Constant current driving circuit
KR960013852B1 (ko) 고속 집적 회로용 기준 회로 및 출력 전류 제어 방법
US5268872A (en) Semiconductor integrated circuit capable of compensating errors in manufacturing process
JP4792034B2 (ja) 半導体装置およびその制御方法
KR20030003904A (ko) 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
JP2010231774A (ja) 基準電流源回路
US5834974A (en) Differential amplifier with reduced current consumption
JP5547451B2 (ja) パワーオンリセット回路
US8593887B2 (en) Semiconductor device having reference voltage generating unit
GB2272120A (en) Supply voltage compensated CMOS input buffer
KR100794994B1 (ko) 내부전압 발생회로
US7327186B1 (en) Fast wide output range CMOS voltage reference
KR100557539B1 (ko) 리셋신호 발생회로
US7098713B2 (en) Delay circuit having function of filter circuit
KR910007785B1 (ko) 전원공급전압 변동에 대해 안정한 씨모스 입력 버퍼회로
KR960025735A (ko) 반도체 소자의 셀프 리프레쉬 주기조절장치
KR0147712B1 (ko) 에스램의 저전압 동작용 비트 라인 회로
JP2009520415A (ja) 高速フラッシュメモリデバイスのアドレス遷移検出器
US5606292A (en) Ring oscillator having its output amplified in a comparator
KR100195308B1 (ko) Ab급 푸쉬-풀 구동회로, 그의 구동방법 및 그를 이용한 ab급 전자회로
KR100223849B1 (ko) 반도체 메모리장치
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
KR19990081305A (ko) 기준 전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee