KR100201837B1 - 직류 제어 차동 베이스 전압 발생 회로 - Google Patents

직류 제어 차동 베이스 전압 발생 회로 Download PDF

Info

Publication number
KR100201837B1
KR100201837B1 KR1019960059195A KR19960059195A KR100201837B1 KR 100201837 B1 KR100201837 B1 KR 100201837B1 KR 1019960059195 A KR1019960059195 A KR 1019960059195A KR 19960059195 A KR19960059195 A KR 19960059195A KR 100201837 B1 KR100201837 B1 KR 100201837B1
Authority
KR
South Korea
Prior art keywords
voltage
base
transistor
circuit
control
Prior art date
Application number
KR1019960059195A
Other languages
English (en)
Other versions
KR19980040071A (ko
Inventor
현 진 박
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960059195A priority Critical patent/KR100201837B1/ko
Priority to GB9704746A priority patent/GB2319914B/en
Priority to JP9066859A priority patent/JPH10163770A/ja
Priority to US08/821,681 priority patent/US5900774A/en
Publication of KR19980040071A publication Critical patent/KR19980040071A/ko
Application granted granted Critical
Publication of KR100201837B1 publication Critical patent/KR100201837B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/148—Video amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Picture Signal Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

제어 입력 신호의 전압이 컴퓨터 제어 얼라인먼트 시스템과의 인터페이스를 용이하게 할 수 있는 전압 범위를 가지며 고 입력 임피던스를 갖는 전압 발생 회로로서 콘트라스트 제어용 RGB 비디오 증폭기의 이득 제어에 적용할 수 있는 DC 제어 차동 베이스 전압 발생 회로가 개시되어 있다. 상기한 차동 베이스 전압 발생 회로는 차동 증폭기를 형성하는 한 쌍의 제1 및 제2 트랜지스터(Q6,Q7,R6); 상기 제1 트랜지스터(Q6)의 베이스에 소정의 기준전압(VB6)을 공급하기 위한 제1 기준접압 발생수단(3); 일정한 제1 내지 제3정전류(Ic10,Ic11,Ic13)를 발생하여 제공하기 위한 정전류수단(7,9,Q13,R12); 외부로부터 인가되는 제어 입력신호(Vin)를 수신하며 고입력 임피던스를 갖는 입력 회로(11); 및 입력이 상기 입력 회로(11)의 출력에 접속되어 상기 제어 입력 신호(Vin)의 전압에 비례한 전류 신호를 발생하여 상기 정전류수단(7,9,Q13,R12)에서 발생되어 상기 트랜지스터(Q7)로 흐르는 상기 제1정전류(Ic10)를 제어하기 위한 전류 제어 수단(Q9,R9)으로 구성되어, 상기 차동 증폭기(1)를 형성하는 제1 및 제2 트랜지스터(Q6,Q7)의 베이스 단자로부터 차동 베이스 전압(ΔV)이 출력되는 것을 특징으로 한다.

Description

직류 제어 차동 베이스 전압 발생 회로
본 발명은 직류 제어 차동 베이스 전압 발생 회로(Direct Current Controlled Differential Voltage Generating Circuit)에 관한 것으로, 특히 제어 입력신호의 전압이 컴퓨터 제어 얼라인먼트 시스템(Computer Controlled Alignment System)과의 인터페이스를 용이하게 할 수 있는 전압 범위를 가지며 고 입력 임피던스(High Input Impedance)를 갖는 전압 발생 회로로서 콘트라스트(Contrast) 제어용 RGB 비디오 증폭기의 이득 제어에 적용할 수 있는 DC 제어 차동 베이스 전압 발생 회로에 관한 것이다.
일반적으로 TV를 포함하는 각종 비디오 신호 처리장치는 RGB 비디오 증폭기의 출력단에 콘트라스트 제어부를 갖고 있다. 이러한 콘트라스트 제어용 비디오 증폭기에서는 증폭기의 이득(Gain)을 가변시킴에 의해 비디오 신호의 콘트라스트가 변하게 된다.
상기와 같은 콘트라스트 제어용 비디오 증폭기의 이득을 제어하기 위하여 종래에는 증폭기의 출력에서 입력으로 피드백되는 접압을 가변저항을 조정함에 의해 증폭기의 이득을 가변시켰다.
도 1은 상기와 같은 가변저항을 이용하여 콘트라스트 제어용 비디오 증폭기의 이득을 제어하기 위한 차동 베이스 전압 발생 회로를 보여주고 있다.
도 1을 참고하면 종래의 차동 베이스 전압 발생 회로는 트랜지스터(Q6와Q7) 및 에미터 저항(R6)에 의해 차동 증폭기를 구성하고, 트랜지스터(Q6,Q7)의 베이스 양단 사이에서 차전압, 즉 차동 베이스 전압(ΔV)을 얻는 구조이다.
상기 차동 증폭기의 트랜지스터(Q6)의 베이스에는 기준 전압을 인가하기 위하여 구동 전압(Vcc)과 접지 사이에 저항(R1,R2)으로 이루어진 분압회로와, 접지로부터 일정한 전압을 유지시켜 주기 위한 한 쌍의 다이오드 접속 트랜지스터(Q1,Q2)가 직렬로 접속되어 있다. 따라서 항상 일정한 전압이 분압회로의 저항(R1,R2) 사이에서 발생되어 트랜지스터(Q3)의 베이스에 인가된다. 이에 따라 트랜지스터(Q3)는 턴온 상태로 된다. 그 결과 에미터 폴러워 구성을 갖는 트랜지스터(Q3)의 에미터 저항(R4) 양단 전압이 다시 에미터 폴로워 구성을 갖는 트랜지스터(Q4)의 베이스에 인가된다. 따라서 트랜지스터(Q4) 또한 턴온 상태로 된다.
그 결과 트랜지스터(Q4)의 에미터 저항(R5)의 양단 전압이 차동 증폭기의 트랜지스터(Q6)의 베이스에 인가된다. 따라서 트랜지스터(Q1-Q4)와 저항(R1,R2)은 트랜지스터(Q6)의 베이스에 기준 전압을 제공하는 역할을 한다.
한편 차동 증폭기(1)용 트랜지스터(Q7)의 베이스에는 베이스가 트랜지스터(Q7)의 콜렉터에 접속되고 콜렉터가 저항(R3)을 통해 구동 전압(Vcc)에 접속된 피드백 트랜지스터(Q8)의 에미터가 접속되어 있고, 트랜지스터(Q7)의 베이스와 접지 사이에는 저항(R7)이 접속되어 있다. 또한 트랜지스터(Q7)의 콜렉터에는 저항(R9)을 통하여 가변 저항(VR)이 접속되어 있다.
상기와 같은 구성을 갖는 경우 차동 증폭기(1)의 차동 베이스 전압(ΔV)은 하기식(1)과 같이 구하여 진다.
ΔV = VBE6-VBE7= VT!nI6/Is - VT!nI7/Is
= VT!nI6/I7식(1)
상기 식(1)에서와 같이 차동 베이스 전압(ΔV)은 트랜지스터(Q6,Q7)에 흐르는 전류(I6,I7)에 의해 결정되며, 또한 전류(I7)는 저항(R8,R9)을 통하여 흐르는 전류(I8,I9)의 합(I8 +I9)으로 이루어진다. 따라서 가변저항(VR)을 조정하여 전류(I9)의 양을 조정함에 의해 차동 베이스 전압(ΔV)을 발생시킬 수 있다.
한편 최근에는 각종 비디오 장치들이 기능의 고급화 추세에 따라 컴퓨터를 이용한 비디오 제어가 이루어지고 있다.
그러나 상기한 종래의 차동 베이스 전압 발생 회로는 가변저항(VR)을 조정하여 저항(R9)에 흐르는 전류(I9)를 조정하므로써 차동 베이스 전압을 발생시키므로 입력 임피던스가 낮으며 따라서 컴퓨터 제어 얼라인먼트 시스템과의 인터페이스에 어려운 문제가 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 그 목적은 제어 입력신호의 전압이 컴퓨터 제어 얼라인먼트 시스템과의 인터페이스를 용이하게 할 수 있는 전압범위를 가지며 고 입력 임피던스를 갖는 전압 발생 회로로서 콘트라스트 제어용 RGB 비디오 증폭기의 이득 제어에 적용할 수 있는 DC 제어 차동 베이스 전압 발생 회로를 제공하는 것이다.
도 1은 종래의 DC 제어 차동 베이스 전압 발생 회로를 나타낸 상세 회로도이고,
도 2는 본 발명의 바람직한 실시예에 따른 DC 제어 차동 베이스 전압 발생 회로의 구성을 나타낸 상세 회로도이고,
도 3은 도 1에 도시된 종래 DC 제어 차동 베이스 전압 발생 회로의 제어입력과 베이스 접압과의 관계를 나타낸 그래프이고,
도 4는 도 2에 도시된 본 발명의 DC 제어 차동 베이스 전압 발생 회로의 제어입력과 베이스 접압과의 관계를 나타낸 그래프이다.
도면의 주요부분에 대한 부호설명〉
1 ; 차동 증폭기 3 ; 기준전압 발생회로
5 ; 분압회로7 ; 정전류원
9 ; 분압회로11 ; 입력 회로
상기한 목적을 달성하기 위하여, 본 발명은 차동 증폭기를 형성하는 한 쌍의 제1 및 제2 트랜지스터; 상기 제1 트랜지스터의 베이스에 소정의 기준전압을 공급하기 위한 제1 기준접압 발생 수단; 일정한 제1 내지 제3 정전류를 발생하여 제공하기 위한 정전류수단; 외부로부터 인가되는 제어 입력 신호를 수신하며 고입력 임피던스를 갖는 입력 회로; 및 입력이 상기 입력 회로의 출력에 접속되어 상기 제어 입력 신호의 전압에 비례한 전류 신호를 발생하여 상기 정전류수단에서 발생되어 상기 트랜지스터로 흐르는 상기 제1정전류를 제어하기 위한 전류 제어 수단으로 구성되어, 상기 차동 증폭기를 형성하는 제1 및 제2 트랜지스터의 베이스 단자로부터 차동 베이스 전압이 출력되는 것을 특징으로 하는 DC 제어 차동 베이스 전압 발생 회로를 제공한다.
상기한 바와 같이 본 발명에 있어서는 차동 베이스 전압이 다링톤 접속 PNP 트랜지스터의 베이스를 통하여 인가되는 제어 입력 신호에 의해 조정되므로 높은 입력 임피던스를 나타내며 또한 제어 입력신호의 전압이 0V 근처에서도 동작한다. 따라서 컴퓨터 제어 얼라인먼트 시스템과의 인터페이스가 용이하게 이루어질 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 통해 본 발명을 보다 상세히 설명한다.
첨부된 도 2는 본 발명의 바람직한 실시예에 따른 DC 제어 차동 베이스 전압 발생 회로의 구성을 나타낸 상세 회로도이고, 도 3은 도 1에 도시된 종래 DC 제어 차동 베이스 전압 발생 회로의 제어 입력과 베이스 접압과의 관계를 나타낸 그래프이며, 도 4는 도 2에 도시된 본 발명의 DC 제어 차동 베이스 전압 발생 회로의 제어 입력과 베이스 접압과의 관계를 나타낸 그래프이다.
DC 제어 차동 베이스 전압 발생 회로는 한 쌍의 제1 및 제2 트랜지스터(Q6,Q7,R6), 제1 기준 전압 발생회로(3), 정전류회로(7,9,Q13,R12), 입력 회로(11), 및 전류제어부(Q9,R9)로 구성된다. 한 쌍의 제1 및 제2 트랜지스터(Q6,Q7,R6)는 차동 증폭기를 형성한다. 제1 기준 전압 발생 회로(3)는 상기 제1 트랜지스터(Q6)의 베이스에 소정의 기준 전압(VB6)을 공급한다. 정전류 회로(7,9,Q13,R12)는 일정한 제1 내지 제3정전류(Ic10,Ic11,Ic13)를 발생하여 제공한다. 입력 회로(11)는 외부로부터 인가되는 제어 입력 신호(Vin)를 수신하며 고입력 임피던스를 갖는다. 전류 제어부(Q9,R9)는 입력이 상기 입력 회로(11)의 출력에 접속되어 상기 제어 입력 신호(Vin)의 전압에 비례한 전류 신호를 발생하여 상기 정전류 회로(7,9,Q13,R12)에서 발생되어 상기 트랜지스터(Q7)로 흐르는 상기 제1정전류(Ic10)를 제어한다.
도 2는 본 발명의 바람직한 실시예에 따른 차동 베이스 전압 발생 회로를 나타낸 것으로, 이에 도시된 바와같이 본 발명의 차동 베이스 전압 발생 회로는 차동 증폭기(1)를 구성하는 트랜지스터(Q6,Q7)의 양 베이스 사이에서 차동 베이스 전압(ΔV)을 얻는다.
이 경우 트랜지스터(Q6)의 베이스에 기준 전압을 인가하기 위한 회로 구성은 도 1에 도시된 종래의 구성과 동일하게 이루어져 있다. 따라서 이들 부분에 대하여는 동일한 부재 번호를 부여하였다.
이를 다시 설명하면, 상기 차동 증폭기(1)의 트랜지스터(Q6)의 베이스에는 기준 전압을 인가하기 위하여 구동 전압(Vcc)과 접지 사이에 저항(R1,R2)으로 이루어진 분압회로(5)와, 접지로부터 일정한 전압을 유지시켜 주기 위한 한 쌍의 다이오드 접속 트랜지스터(Q1,Q2)가 직렬로 접속되어 있다. 따라서 항상 일정한 전압이 분압회로(5)의 저항(R1,R2) 사이에서 발생되어 트랜지스터(Q3)의 베이스에 인가된다. 이에 따라 트랜지스터(Q3)는 항상 턴온 상태로 된다. 그 결과 에미터 폴러워 구성을 갖는 트랜지스터(Q3)의 에미터 저항(R4) 양단 전압이 다시 에미터 폴로워 구성을 갖는 트랜지스터(Q4)의 베이스에 인가된다. 따라서 트랜지스터(Q4) 또한 턴온 상태로 된다.
그 결과 에미터 저항(R5)의 양단 전압이 차동 증폭기의 트랜지스터(Q6)의 베이스에 인가된다. 따라서 트랜지스터(Q1-Q4)와 저항(R1,R2)은 트랜지스터(Q6)의 베이스에 기준 전압을 제공하는 기준 전압 발생 회로(3)를 형성한다.
한편 차동 증폭기(1)용 트랜지스터(Q7)의 베이스에는 베이스가 트랜지스터(Q7)의 콜렉터에 접속되고 콜렉터가 저항(R3)을 통해 구동전압(Vcc)에 접속된 피드백 트랜지스터(Q8)의 에미터가 접속되어 있고, 트랜지스터(Q7)의 베이스와 접지 사이에는 저항(R7)이 접속되어 있다.
더욱이 본 발명에서는 외부의 제어 입력 신호(Vin)에 의해 트랜지스터(Q7)를 통하여 흐르는 전류(I7)를 제어하기 위하여 먼저 PNP형 트랜지스터(Q10,Q11,Q12)의 에미터와 베이스가 서로 공통 접속되어 있고 트랜지스터(Q12)의 베이스와 콜렉터가 상호 연결된 전류 미러회로에 의한 정전류원(7)을 구비하고 있다.
그리고 상기 트랜지스터(Q12)의 콜렉터와 접지 사이에는 NPN형 트랜지스터(Q13)와 에미터 저항(R12)이 연결되어 있고, 트랜지스터(Q13)의 베이스에는 저항(R13)과 제너 다이오드(DZ1)로 구성된 분압회로(9)가 연결되어 있다.
따라서 트랜지스터(Q13)의 베이스에는 제너 다이오드(DZ1)에 의해 결정되는 일정한 전압이 인가되므로 이에 따라 턴온되는 트랜지스터(Q13)를 통하여 흐르는 전류(I13)는 하기 식(2)와 같이 결정되며, 그 결과 트랜지스터(Q10,Q11,Q12)를 통하여 흐르는 전류(Ic10,Ic11,Ic13)를 하기식(2)로서 구할 수 있다.
Ic10= Ic11= Ic13= (VDZ1-VBE13)/R12 -----------(2)
한편 정전류(Ic10)를 공급하는 트랜지스터(Q10)의 콜렉터는 차동 증폭기(1)의 트랜지스터(Q7)의 콜렉터에 연결되어 있으며, 또한 상기 콜렉터 접속점에는 NPN형 트랜지스터(Q9)의 콜렉터가 접속되어 있으며 트랜지스터(Q9)의 에미터와 접지 사이에는 에미터 저항(R9)이 연결되어 있다.
상기 트랜지스터(Q9)의 베이스에는 정전류(Ic11)를 공급하는 트랜지스터(Q11)의 콜렉터가 연결되어 있고, 또한 제어 입력신호(Vin)가 인가되는 입력 회로(11)가 연결되어 있다.
상기 입력 회로(11)는 다링톤 접속 구성의 한 쌍의 PNP형 트랜지스터(Q14,Q15)로 이루어져서 높은 입력 임피던스를 갖게하며, 또한 제어 입력신호(Vin)가 PNP형 트랜지스터(Q15)의 베이스로 입력되므로 0V 근처에서도 동작할 수 있게 한다.
또한 트랜지스터(Q15)의 베이스에는 서어지(Surge) 제어 입력 신호(Vin)에 대한 전류 제한용으로 저항(R11)이 삽입되어 있고, 트랜지스터(Q14)의 에미터와 베이스 사이에 삽입된 저항(R10)은 트랜지스터(Q14)의 베이스에 흐르는 전류를 정전류(I11)로부터 보상해 주기 위한 것이다. 상기 트랜지스터(Q14)의 베이스와 접지 사이에는 제어 입력 전압(Vin)을 소정의 전압으로 제한하기 위하여 다른 제너 다이오드를 구비할 수 도 있다.
상기와 같이 구성된 본 발명에서 차동 베이스 전압(ΔV)은 상기한 바와 같이 하기식(1)과 같이 구하여진다.
ΔV = VBE6-VBE7= VT!nI6/Is - VT!nI7/Is
= VT!nI6/I7------------- (1)
상기 식(1)에서 전류(I7)는 저항(R8)을 통하여 흐르는 전류(I8)와 전류(I9)의 합(I8 +I9)으로 이루어지며, 전류(I9)는 트랜지스터(Q10)의 콜렉터로부터 공급되는 정전류(Ic10)에서 트랜지스터(Q9)를 통하여 흐르는 전류(Ic9)를 차감한 값으로 된다. 즉,
ΔV = VT!nI6/I7= VT!nI6/(I8+ I9)
= VT!nI6/(I8+ Ic10- Ic9) ------------(2)
또한 상기 식(2)에서 전류(Ic9)는 하기 식(3)과 같이 구하여진다.
Ic9 = (Vin + VBE)/R9 -------------(3)
따라서 차동 베이스 전압(ΔV)은 상기 식(2) 및 식(3)으로부터 제어 입력 신호(Vin)에 의해 제어되는 것을 알 수 있다.
한편 상기한 본 발명의 차동 베이스 전압 발생 회로는 구동전압(Vcc)이 12V이고, 트랜지스터(Q4)의 베이스 전압(VB4)이 1/2Vcc로 설정되어 트랜지스터(Q6)의 베이스 전압(VB6)이 5.3V로 정하여지며, 제어 입력 신호(Vin)의 전압이 0-4V 범위에서 변할때 도 4에 도시된 바와 같은 그래프 곡선을 따라 트랜지스터(Q7)의 베이스 전압(VB7)이 변한다.
이 경우 센터 포인트(CP)는 2V로 정해지며, 실제로 이득 제어가 가능한 제어 입력 신호(Vin)의 범위는 차동 베이스 전압(ΔV)이 ΔV = VBE6-VBE7= ±100㎷ 이내로 정할때 0.4-3.5V 사이임을 알 수 있다.
이에 반하여 도 1에 도시된 종래의 차동 베이스 전압 발생 회로에서는 구동 전압(Vcc)이 12V이고, 트랜지스터(Q4)의 베이스 전압(VB4)이 1/2Vcc로 설정되어 트랜지스터(Q6)의 베이스 전압(VB6)이 5.3V로 정하여지며, 제어 입력 신호(Vin)의 전압이 0-12V 범위에서 변할때 도 3에 도시된 바와 같은 그래프 곡선을 따라 트랜지스터(Q7)의 베이스 전압(VB7)이 변한다.
이 경우 센터 포인트(CP)는 6.08V로 정해지며, 실제로 이득 제어가 가능한 제어 입력 신호(Vin)의 범위는 차동 베이스 전압(ΔV)이 ΔV = VBE6-VBE7= ±100㎷ 이내로 정할때 1.89-10.46V 사이임을 알 수 있다.
따라서 종래의 차동 베이스 전압 발생 회로는 본 발명의 경우보다 제어 입력 신호(Vin)의 제어 범위가 상대적으로 크기때문에 전력 소모가 크게 발생하며, 또한 입력 임피던스의 경우에도 본 발명에서는 PNP형 다링톤 회로가 제어 입력 측에 구비되어 높은 입력 임피던스를 실현할 수 있게 되어 컴퓨터 제어 얼라인먼트 시스템과의 인터페이스가 용이하게 이루어질 수 있고 제어 입력 신호가 0V 근처에서도 회로가 동작 가능하다.
상기한 결과 본 발명은 RGB 3 채널에 공통으로 사용되어 RGB 비데오 증폭기의 이득을 조절함에 의해 DC 콘트라스트 제어에 유용하게 사용될 수 있다.
상기한 바와 같이 본 발명에 있어서는 차동 베이스 전압이 다링톤 접속 PNP 트랜지스터의 베이스를 통하여 인가되는 제어 입력 신호에 의해 조정되므로 높은 입력 임피던스를 나타내며 또한 제어 입력 신호의 전압이 0V 근처에서도 동작한다. 따라서 컴퓨터 제어 얼라인먼트 시스템과의 인터페이스가 용이하게 이루어질 수 있다.
본 발명을 상기 실시예들에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위 내에서 그 변형이나 개량이 가능하다.

Claims (7)

  1. 차동 증폭기를 형성하는 한 쌍의 제1 및 제2 트랜지스터(Q6,Q7,R6); 상기 제1 트랜지스터(Q6)의 베이스에 소정의 기준 전압(VB6)을 공급하기 위한 제1 기준전압 발생수단(3);
    일정한 제1 내지 제3정전류(Ic10,Ic11,Ic13)를 발생하여 제공하기 위한 정전류수단(7,9,Q13,R12);
    외부로부터 인가되는 제어 입력 신호(Vin)를 수신하며 고입력 임피던스를 갖는 입력 회로(11); 및
    입력이 상기 입력 회로(11)의 출력에 접속되어 상기 제어 입력 신호(Vin)의 전압에 비례한 전류 신호를 발생하여 상기 정전류수단(7,9,Q13,R12)에서 발생되어 상기 트랜지스터(Q7)로 흐르는 상기 제1정전류(Ic10)를 제어하기 위한 전류 제어 수단(Q9,R9)으로 구성되어, 상기 차동 증폭기(1)를 형성하는 제1 및 제2 트랜지스터(Q6,Q7)의 베이스 단자로부터 차동 베이스 전압(ΔV)이 출력되는 것을 특징으로 하는 DC 제어 차동 베이스 전압 발생 회로.
  2. 제1항에 있어서, 상기 정전류수단은 일정한 제1 내지 제3정전류(Ic10,Ic11,Ic13)를 발생하여 제공하기 위한 정전류원(7); 및
    상기 정전류원(7)에 대한 정전류를 결정하기 위하여 기준 전압을 공급하기 위한 제2 기준 전압 발생 수단(9,Q13,R12)으로 구성되는 것을 특징으로 하는 DC 제어 차동 베이스 전압 발생 회로.
  3. 제2항에 있어서, 상기 정전류원(7)은 커런트 미러 구성의 제3 내지 제5 트랜지스터(Q10 내지 Q12)로 구성되고, 상기 제2 기준 전압 발생 수단(9,Q13,R12)은 저항(R13)과 제너 다이오드(DZ1)로 구성된 분압회로(9)와, 베이스에 상기 분압회로(9)의 분압 전압이 인가되고 콜렉터에 다이오드 접속 구조를 갖는 상기 제5 트랜지스터(Q12)의 콜렉터가 접속된 제6 트랜지스터(Q13)로 구성되는 것을 특징으로 하는 DC 제어 차동 베이스 전압 발생 회로.
  4. 제1항에 있어서, 상기 입력 회로(10)는 다링톤 구성의 한 쌍의 PNP형 트랜지스터(Q14,Q15)로 구성되는 것을 특징으로 하는 DC 제어 차동 베이스 전압 발생 회로.
  5. 제4 항에 있어서, 상기 입력 회로(10)는 상기 제어 입력 신호(Vin)의 서어지 전압을 흡수하여 전류를 제한하기 위한 저항(R11)을 더 포함하는 것을 특징으로 하는 DC 제어 차동 베이스 전압 발생 회로.
  6. 제4항에 있어서, 상기 입력 회로(10)는 상기 PNP형 트랜지스터(Q14)의 에미터와 베이스 사이에 삽입되어 상기 제2정전류(Ic11)로부터 베이스 전류를 보상하기 위한 저항(R10)을 더 포함하는 것을 특징으로 하는 DC 제어 차동 베이스 전압 발생 회로.
  7. 제1항에 있어서, 상기 전류 제어 수단은 베이스가 상기 입력 회로(10)의 출력과 상기 정전류수단(7)의 제2출력에 접속되고, 콜렉터가 상기 정전류원(7)의 제1출력과 트랜지스터(Q7)의 콜렉터에 접속된 NPN형 트랜지스터(Q9)와, 상기 NPN형 트랜지스터(Q9)와 접지 사이에 접속된 저항(R9)으로 구성되는 것을 특징으로 하는 DC 제어 차동 베이스 전압 발생 회로.
KR1019960059195A 1996-11-28 1996-11-28 직류 제어 차동 베이스 전압 발생 회로 KR100201837B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960059195A KR100201837B1 (ko) 1996-11-28 1996-11-28 직류 제어 차동 베이스 전압 발생 회로
GB9704746A GB2319914B (en) 1996-11-28 1997-03-07 Direct current differential base voltage generating circuit
JP9066859A JPH10163770A (ja) 1996-11-28 1997-03-19 直流制御差動ベース電圧発生回路
US08/821,681 US5900774A (en) 1996-11-28 1997-03-20 Direct current differential base voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960059195A KR100201837B1 (ko) 1996-11-28 1996-11-28 직류 제어 차동 베이스 전압 발생 회로

Publications (2)

Publication Number Publication Date
KR19980040071A KR19980040071A (ko) 1998-08-17
KR100201837B1 true KR100201837B1 (ko) 1999-06-15

Family

ID=19484406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059195A KR100201837B1 (ko) 1996-11-28 1996-11-28 직류 제어 차동 베이스 전압 발생 회로

Country Status (4)

Country Link
US (1) US5900774A (ko)
JP (1) JPH10163770A (ko)
KR (1) KR100201837B1 (ko)
GB (1) GB2319914B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4091185B2 (ja) * 1998-11-26 2008-05-28 日本テキサス・インスツルメンツ株式会社 バッファ回路
KR100460721B1 (ko) * 2002-06-29 2004-12-08 학교법인 한국정보통신학원 전력 증폭기의 동작전류 제어 회로
KR100556192B1 (ko) * 2005-04-21 2006-03-03 베렉스주식회사 달링톤 증폭기의 온도 보상 회로
CN101378602B (zh) * 2007-08-28 2013-03-20 鸿富锦精密工业（深圳）有限公司 显示器音响电路
JP2012209762A (ja) * 2011-03-30 2012-10-25 Hitachi Ltd レベル生成回路
US20160070288A1 (en) * 2013-06-12 2016-03-10 Sharp Kabushiki Kaisha Voltage generation circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081838A (en) * 1977-01-19 1978-03-28 Gte Sylvania Incorporated Contrast control circuitry for a video processing system
JPH0668706B2 (ja) * 1984-08-10 1994-08-31 日本電気株式会社 基準電圧発生回路
JP2522587B2 (ja) * 1990-06-22 1996-08-07 株式会社東芝 基準電圧源回路
IT1252324B (it) * 1991-07-18 1995-06-08 Sgs Thomson Microelectronics Circuito integrato regolatore di tensione ad elevata stabilita' e basso consumo di corrente.
JPH06327028A (ja) * 1993-03-17 1994-11-25 Sanyo Electric Co Ltd カラーバースト信号を利用する調整回路
US5606339A (en) * 1994-04-28 1997-02-25 Texas Instruments Incorporated Method and apparatus for controlling the color saturation of a color monitor
US5483151A (en) * 1994-09-27 1996-01-09 Mitsubishi Denki Kabushiki Kaisha Variable current source for variably controlling an output current in accordance with a control voltage
KR0143344B1 (ko) * 1994-11-02 1998-08-17 김주용 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기
US5686823A (en) * 1996-08-07 1997-11-11 National Semiconductor Corporation Bandgap voltage reference circuit

Also Published As

Publication number Publication date
GB2319914B (en) 2000-12-13
KR19980040071A (ko) 1998-08-17
JPH10163770A (ja) 1998-06-19
GB9704746D0 (en) 1997-04-23
GB2319914A (en) 1998-06-03
US5900774A (en) 1999-05-04

Similar Documents

Publication Publication Date Title
US5955915A (en) Circuit for limiting the current in a power transistor
US5867015A (en) Low drop-out voltage regulator with PMOS pass element
US5945818A (en) Load pole stabilized voltage regulator circuit
US5648718A (en) Voltage regulator with load pole stabilization
JP3564228B2 (ja) 電源バランス回路
US6703893B1 (en) Method of setting bi-directional offset in a PWM controller using a single programming pin
GB2344902A (en) Level shift circuit with feedback
WO2002013362A2 (en) Linear regulators with low dropout and high line regulation
EP0524498B1 (en) Constant-current source
KR100201837B1 (ko) 직류 제어 차동 베이스 전압 발생 회로
KR960002457B1 (ko) 정전압회로
JPH02123822A (ja) 論理回路とその制御方法
US4667145A (en) Voltage regulator circuit
US20090096438A1 (en) Voltage control circuit
JPH09199952A (ja) オーディオ信号増幅回路およびこれを用いた携帯用音響機器
US5717361A (en) DC feedback common emitter type amplifier circuit having stable gain irrespective of power supply voltage
JPH0479171B2 (ko)
JPH0635542Y2 (ja) 演算増幅回路
JPH05235662A (ja) 定電流発生回路
KR0173942B1 (ko) 정전류 절환 회로
JP2903126B2 (ja) 発振回路
JP3534275B2 (ja) 電流源及び集積回路
JPH06120784A (ja) ウインドウコンパレータ
JP3398907B2 (ja) バイアス電流制御装置
JP3416225B2 (ja) バイアス変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee