KR200149733Y1 - 직렬 안정화 전원장치의 전압 제어회로 - Google Patents

직렬 안정화 전원장치의 전압 제어회로 Download PDF

Info

Publication number
KR200149733Y1
KR200149733Y1 KR2019960012052U KR19960012052U KR200149733Y1 KR 200149733 Y1 KR200149733 Y1 KR 200149733Y1 KR 2019960012052 U KR2019960012052 U KR 2019960012052U KR 19960012052 U KR19960012052 U KR 19960012052U KR 200149733 Y1 KR200149733 Y1 KR 200149733Y1
Authority
KR
South Korea
Prior art keywords
voltage
output
terminal
power supply
transistor
Prior art date
Application number
KR2019960012052U
Other languages
English (en)
Other versions
KR970063653U (ko
Inventor
신동희
Original Assignee
신동희
주식회사파워테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신동희, 주식회사파워테크 filed Critical 신동희
Priority to KR2019960012052U priority Critical patent/KR200149733Y1/ko
Publication of KR970063653U publication Critical patent/KR970063653U/ko
Application granted granted Critical
Publication of KR200149733Y1 publication Critical patent/KR200149733Y1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 고안은 출력전압의 양(+)단자를 (-)단자로하여 지령치에 의한 일정한 전압차를 가지는 (+)전위를 기준전압(Vref)으로 입력받아 분배시키는 분배수단과, 그 분배수단의 출력을 비반전입력단자에, 출력전압을 반전입력단자에 인가받는 연산증폭기와, 그 연산증폭기와의 출력을 두 개의 저항을 통해 출력전압의 (-)단자에 연결하여 분배하고, 그 저항의 중간 접속점을 통해 출력하는 국부궤환회로와, 그 국부궤환회로의 출력을 베이스에 인가받아 입력전원(Vin)을 상기한 기준전압에 의해 제어된 출력전원(Vout)으로 출력하는 트랜지스터로 구성됨을 특징으로 한다. 이에 따라 트랜지스터의 비선형 특성을 선형화시키고 부하에 따른 이득변화를 감쇄시켜 이득을 일정하게 함으로서 전체 시스템의 특성을 안정시킬 수 있다.

Description

직렬 안정화 전원장치의 전압 제어회로(Voltage control circuit of series regulating power supply)
제1도는 종래의 저전압용 직렬 안정화 전원장치의 전압 제어회로의 구성도.
제2도는 종래의 고전압용 직렬 안정화 전원장치의 전압 제어회로의 구성도.
제3도는 종래의 고전압용 직렬 안정화 전원장치의 전압 제어회로의 다른 구성도.
제4도는 본 고안에 따른 직렬 안정화 전원장치의 전압 제어회로의 구성도.
본 고안은 직렬 안정화 전원장치의 전압 제어회로에 관한 것으로서, 특히 직렬 안정화 전원장치의 출력전압의 크기를 일정하게 제어하는 전압 제어회로에 관한 것이다.
일반적으로, 안정화 전원장치는 전자분야에서 매우 널리 사용되고 있는 전원 공급원이다.
전원장치에서 출력으로서 나오는 전압이 일정하지 못하면 그 전원장치로부터 전원을 공급받는 회로의 동작이 불안정하게 된다.
그래서, 전원장치는 출력전압이 일정하고도 안정된 값으로 유지하도록 하는 전압 제어회로가 필요한 것이다.
제1도는 종래의 저전압용 직렬 안정화 전원장치의 전압 제어회로의 구성도이다.
여기서 저전압용이라 함은 출력전압 범위가 20V~30V 이하인 경우로서, 제1도를 참조하여 종래의 저전압용 직렬 안정화 전원장치의 전압 제어회로의 구성을 간단히 설명하면 다음과 같다.
직렬 안정화 전원장치의 입력전압 Vin의 (+)극은 트랜지스터(Q1)의 컬렉터에 연결되며, 트랜지스터(Q1)의 에미터는 출력전압의 (+)극에 연결된다.
입력전압의 Vin의 (-)극은 출력전압 Vout의 (-)극과 연결된다.
기준전압 Vref의 (+)극은 OP 앰프(OP1)의 (+)입력단자에 연결되고, 기준전압 Vref의 (-)극은 출력전압 Vout의 (-)극과 연결된다.
OP 앰프(OP1)의 (-)입력단자는 출력전압 Vout의 (+)극과 연결되고, OP 앰프(OP1)의 출력단자는 트랜지스터(Q1)의 베이스에 연결되어 있다.
그 동작원리를 설명하면 다음과 같다.
입력전압 Vin은 출력전압 Vout보다 반드시 커야 하며, 이때 기준전압 Vref가 입력전압 Vin보다 작은 어떤 값으로 입력되었다고 하자.
만일 출력전압 Vout가 기준전압 Vref보다 작으면 OP 앰프(OP1)의 (+)입력단자의 전압이 (-)입력단자의 전압보다 크게 되므로 OP 앰프(OP1)의 출력단자의 전압이 올라가게 되고 트랜지스터(Q1)의 베이스의 전압이 올라가게 된다.
따라서 에미터의 전압도 올라가게 되어 결국 출력전압은 기준전압과 일치하는 점에서 멈추게 된다.
만일 출력전압이 기준전압보다 높게 되면 상술한 바와 반대로 되어 출력전압은 기준전압과 동일하게 된다.
한편, 이 경우의 시스템의 전체 루프이득은 OP 앰프의 루프이득과 거의 동일하며 OP 앰프(OP1)의 특성이 안정되어 있으면 전체 시스템도 안정되게 동작한다.
그러나, 출력전압의 범위가 30V 이상 수백 V가 될 경우에는 사용되는 제어회로 IC의 동작전압의 한계로 인하여 제1도와 같은 회로는 사용할 수 없게 된다.
그래서, 제2도와 같이 회로를 달리 구성하여 사용하고 있다.
제2도는 종래의 고전압용 직렬 안정화 전원장치의 전압 제어회로의 구성도이다.
제2도를 참조하여 종래의 고전압용 직렬 안정화 전원장치의 전압 제어회로의 구성을 설명하면 다음과 같다.
OP 앰프(OP2)의 (-)입력단자는 출력전압 Vout의 (+)극과 연결되고, 기준전압 Vref의 (-)극도 출력전압 Vout의 (+)극에 연결된다.
기준전압 Vref의 (+)극은 저항 R1을 거쳐서 OP 앰프(OP2)의 (+)입력단자에 연결되며 출력전압의 (-)극은 저항 R2를 거쳐서 OP 앰프(OP2)의 (+)입력단자에 연결된다.
OP 앰프(OP2)의 입력 임피던스는 무한대이고 OP 앰프(OP2)의 (+)입력단자와 (-)입력단자의 전압차는 0V가 되도록 OP 앰프(OP2)가 동작하므로 다음 식이 성립된다.
즉, 출력전압은 기준전압의배이다.
그런데, 이 경우에 있어서, 전체 시스템의 루프이득은 OP 앰프(OP2)의 루프이득과 트랜지스터(Q2)의 증폭률의 곱으로 되어 OP 앰프(OP2)의 루프이득이 안정된 값이라 하더라도 전체 시스템은 불안정하게 된다.
그래서, 이 현상을 보상하기 위해서 제3도와 같이 회로를 달리 구성하여 사용한다.
제3도는 종래의 고전압용 직렬 안정화 전원장치의 전압 제어회로의 다른 구성도이다.
제3도를 참조하여 종래의 고전압용 직렬 안정화 전원장치의 전압 제어회로의 다른 구성을 설명하면 다음과 같다.
OP 앰프(OP3)의 (-)입력단자가 출력전압의 (+)극과 직접 연결되는 대신 저항 R6을 통하여 연결되고 OP 앰프(OP3)의 출력과 (-)입력단자 사이에 저항 R6및 커패시터 C가 직렬로 연결되어 있다.
이와 같이 하는 것은 OP 앰프(OP3)의 루프이득을 감소시켜 주어 전체 시스템의 루프이득에서 트랜지스터(Q3)의 증폭률이 곱해지더라도 전체 시스템의 루프이득을 안정되도록 하기 위한 것이다.
그러나, 이와 같이 하였을 때에 OP 앰프(OP3)의 루프이득은 감소되지만 트랜지스터(Q3)의 증폭률이 비선형적이고 또 부하 전류에 따라 변하게 되므로 R6및 C의 값은 경우마다 달라지게 되고 그렇게 하더라도 항상 좋은 상태를 유지할 수 없게 되는 문제점이 있었다.
상기 문제점을 해결하기 위한 본 고안의 목적은 트랜지스터의 구동시 트랜지스터의 비선형성과 부하변동에 따른 증폭률의 변화에 무관하게 안정도를 유지할 수 있는 직렬 안정화 전원장치의 전압 제어회로를 제공함에 있다.
시스템이 안정화되기 위해서는 OP 앰프의 출력이 입력으로 궤환될 때에 출력전압보다 작거나 같은 전압으로 궤환되어야 하는데 이는 궤환이득이 1보다 적어야 된다는 의미와 같다.
상기 목적을 달성하기 위한 본 고안의 특징은, 기준전압을 이용하여 출력전압을 일정하게 제어하는 직렬 안정화 전원장치의 전압 제어회로에 있어서, 상기 출력전압(Vout)의 (+)단자 전위를 (-)단자 전위로 하여 그 (-)단자 전압에 대해 지령치에 따른 일정한 전위차를 가지는 (+)단자 전압을 기준전압으로(Vref)으로 입력받아 저항에 의한 전류를 분배하여 분배전압을 공급하는 분배수단과; 그 분배수단의 출력을 비반전 입력단자(+)에 입력받고 상기 출력전압의 (+) 단자 전압을 반전 입력단자(-)에 입력받아 비교 증폭하는 연산증폭기와 ; 그 연산증폭기의 출력에 의거하여 제어되어 입력전압(Vin)을 제어하여 출력전압(Vout)으로 출력하는 트랜지스터와; 상기 연산 증폭기의 출력을 직렬 연결된 두 개의 저항을 통해 상기 출력전압의 (-)단자에 국부 궤환시킴과 아울러 상기 두 저항의 접속점의 분배 전압을 상기 트랜지스터의 제어단자에 인가하는 국부궤환수단을 포함하여 구성된다.
상기 입력전원(Vin)의 음(-)단자 전위가 출력전압(Vout)의 음(-)단자 전위와 동일하고, 상기 기준전압(Vref)의 음(-)단자 전위는 상기 출력전압(Vout)의 양(+) 단자 전위와 동일하고, 양(+)단자 전위와 음(-)의 단자 전위는, +,-의 절대치가 아닌 두 단자 사이의 상대적인 전위차를 가진 단자 전위이다.
본 고안은 OP 앰프의 출력을 트랜지스터의 베이스에 입력함에 있어서 직접 입력하는 대신 국부적인 궤환회로를 부가함으로써 OP 앰프의 출력으로부터 입력단자로 궤환되는 값을 1보다 작거나 같은 값이 되도록 한 것이다.
이하, 첨부된 도면을 참조하여 본 고안에 따른 바람직한 실시예들 중의 하나를 상세히 설명한다.
제4도는 본 고안에 따른 직렬 안정화 전원장치의 전압 제어회로의 구성도이다.
제4도를 참조하여 본 고안에 따른 직렬 안정화 전원장치의 전압 제어회로의 구성을 설명하면 다음과 같다.
입력전압 Vin의 (+)극은 트랜지스터(Q4)의 컬렉터와 연결되고 트랜지스터(Q4)의 에미터는 출력전압 Vout의 (+)극과 연결되며 입력전압 Vin의 (-)극은 출력전압 Vout의 (-)과 연결되고 기준전압Vref의 (+)극은 저항 R7을 통하여 OP 앰프(OP4)의 (+)입력단자와 연결되고 기준전압 Vref의 (-)극은 출력전압의 (+)극과 연결되고 또 출력전압 Vout의 (-)극은 저항 R8을 통하여 OP 앰프(OP4)의 (+)입력단자에 연결된다.
OP 앰프(OP4)의 (-)입력단자는 출력전압 Vout의 (+)극과 연결되고 OP 앰프(OP4)의 출력은 저항 R9를 통하여 트랜지스터(Q4)의 베이스에 연결되고 또 출력전압의 (-)극은 저항 R10을 통하여 트랜지스터(Q4)의 베이스에 연결된다.
동작원리는 다음과 같다.
상술한 바와 같은 OP 앰프의 특성으로부터 다음 관계식이 성립된다.
그러므로, Vout및 Vref로부터 R7과 R8의 값을 적절히 설정하면 된다.
반면에 시스템의 전체 루프이득을 살펴보면 다음과 같다.
OP 앰프(OP4)의 출력전압 변동분을 △VO1이라 하고 전체 시스템의 출력전압의 변동분을 △Vout라고 하면 다음 식이 성립된다.
여기서, △VBEQ4는 트랜지스터(Q4)의 베이스-에미터 전압의 변동분이다.
그런데, 이 값은 △VO1및 △Vout에 비하여 매우 작은 값이므로 이 값을 무시하면 다음 식과 같이 된다.
그러므로, 루프이득은 다음과 같다.
위 식에서 볼 때에 다음과 같은 조건으로 하면 전체 루프이득은 OP 앰프(OP4)의 자체 루프이득과 거의 같게 된다.
그러나, 트랜지스터(Q4)의 베이스-에미터 특성을 고려하면 실제로는 궤환되는 값이 조금 작은 값이 된다.
따라서 OP 앰프(OP4)의 자체이득이 안정된 값일 경우에 전체 시스템도 안정된 특성을 얻을 수 있음을 알 수 있다.
그러므로, 종래의 회로는 트랜지스터의 비선형적 특성 및 부하에 따른 이득변화로 인하여 OP 앰프에서 R-C 보상을 해 주더라도 안정된 특성을 얻기 어려웠던 반면에, 상술한 바와 같은 본 고안은 트랜지스터의 비선형 특성을 선형화시키고 부하에 따른 이득변화를 감쇄시켜 이득을 일정하게 하여 전체 시스템의 특성을 안정되게 한다는 데에 그 효과가 있다.

Claims (4)

  1. 기준전압을 이용하여 출력전압을 일정하게 제어하는 직렬 안정화 전원장치의 전압 제어회로에 있어서, 상기 출력전압(Vout)의 (+)단자 전위를 (-)단자 전위로 하여 그 (-)단자 전위에 대해 지령치에 따른 일정한 전위차를 가지는 (+)단자 전압을 기준전압(Vref)으로 입력받아 저항에 의한 전류를 분배하여 분압전압을 공급하는 분배수단과; 그 분배수단의 출력을 비반전 입력단자(+)에 입력받고 상기 출력전압의 (+) 단자 전압을 반전 입력단자(-)에 입력받아 비교 증폭하는 연산증폭기와 ; 그 연산증폭기의 출력에 의거하여 제어되어 입력전압(Vin)을 제어하여 출력전압(Vout)으로 출력하는 트랜지스터와; 상기 연산 증폭기의 출력을 직렬 연결된 두 개의 저항을 통해 상기 출력전압의 (-)단자에 국부 궤환시킴과 아울러 상기 두 저항의 접속점의 분배 전압을 상기 트랜지스터의 제어단자에 인가하는 국부궤환수단을 포함하여 구성되며; 입력전원(Vin)의 음(-)단자 전위가 출력전원(Vout)의 음(-)단자의 전위와 동일하고, 상기 기준전압(Vref)의 음(-)단자 전위는 상기 출력전원(Vout)의 양(+)단자의 전위와 동일하도록 구성되는 것을 특징으로 하는 직렬 안정화 전원장치의 전압 제어회로.
  2. 제1항에 있어서, 상기 트랜지스터가 바이폴러 트랜지스터이며; 상기 연산증폭기의 출력을 굽구궤한 및 분배시키는 국부 궤환회로의 분배전압 출력단자가 상기 트랜지스터의 베이스에 연결되고, 상기 트랜지스터의 컬렉터에 입력전원(Vin)의 (+)단자가, 에미터에 출력전원(Vout)의 (+)단자가 연결되어 구성된 것을 특징으로 하는 직렬 안정화 전원장치의 전압 제어회로.
  3. 제1항에 있어서, 상기 트랜지스터가 전계효과 트랜지스터인 것을 특징으로 하는 직렬 안정화 전원장치의 전압 제어회로.
  4. 제1항에 있어서, 상기 트랜지스터가 달링턴 트랜지스터인 것을 특징으로 하는 직렬 안정화 전원장치의 전압 제어회로.
KR2019960012052U 1996-05-15 1996-05-15 직렬 안정화 전원장치의 전압 제어회로 KR200149733Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960012052U KR200149733Y1 (ko) 1996-05-15 1996-05-15 직렬 안정화 전원장치의 전압 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960012052U KR200149733Y1 (ko) 1996-05-15 1996-05-15 직렬 안정화 전원장치의 전압 제어회로

Publications (2)

Publication Number Publication Date
KR970063653U KR970063653U (ko) 1997-12-11
KR200149733Y1 true KR200149733Y1 (ko) 1999-06-15

Family

ID=19456240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960012052U KR200149733Y1 (ko) 1996-05-15 1996-05-15 직렬 안정화 전원장치의 전압 제어회로

Country Status (1)

Country Link
KR (1) KR200149733Y1 (ko)

Also Published As

Publication number Publication date
KR970063653U (ko) 1997-12-11

Similar Documents

Publication Publication Date Title
US5404053A (en) Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth
US5041777A (en) Voltage controlled and current limited power supply
US5319303A (en) Current source circuit
ATE136702T1 (de) Differenzverstärkeranordnung
US3940708A (en) Gain control circuit
US4207475A (en) Efficient bipolar regulated power supply
KR960002457B1 (ko) 정전압회로
US5262713A (en) Current mirror for sensing current
KR200149733Y1 (ko) 직렬 안정화 전원장치의 전압 제어회로
EP0182201B1 (en) Speed control apparatus for a dc motor
KR100201837B1 (ko) 직류 제어 차동 베이스 전압 발생 회로
KR0156232B1 (ko) 주파수 보상회로
US3412306A (en) Circuit arrangement for controlling the speed of battery-fed electric motors
US3984761A (en) Line powered voltage regulator
US5134358A (en) Improved current mirror for sensing current
US4272709A (en) Circuit for controlling the drive of motor
US4820967A (en) BiCMOS voltage reference generator
US5153528A (en) Gain control type amplifying apparatus
JPH067375Y2 (ja) 出力電圧温度補償型安定化直流電源
KR950001230Y1 (ko) 선로 손실 보상회로
US4095189A (en) Electronic power amplifier for delivering a constant power into a load impedance
KR0177997B1 (ko) 히스테리시스의 크기를 제어할 수 있는 비교기 회로
KR930008358B1 (ko) 가변 광량 레이저 다이오드 구동회로
JPS6333390B2 (ko)
SU1415221A1 (ru) Стабилизатор напр жени посто нного тока

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080313

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee