JP4091185B2 - バッファ回路 - Google Patents
バッファ回路 Download PDFInfo
- Publication number
- JP4091185B2 JP4091185B2 JP33596198A JP33596198A JP4091185B2 JP 4091185 B2 JP4091185 B2 JP 4091185B2 JP 33596198 A JP33596198 A JP 33596198A JP 33596198 A JP33596198 A JP 33596198A JP 4091185 B2 JP4091185 B2 JP 4091185B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- voltage
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高入力インピーダンスを有するバッファ回路に関するものである。
【０００２】
【従来の技術】
バイポーラトランジスタにより構成されているバッファ回路において、信号入力端子にトランジスタのベース電流からなる漏れ電流が発生するので、バッファ回路の入力インピーダンスが低下する。これに対処するため、通常、トランジスタのベース電流を補償する電流補償回路が設けられている。
【０００３】
図３は電流補償回路を有するバッファ回路の一例を示している。図示のように、このバッファ回路はエミッタフォロワを構成するトランジスタＱ１１の他に、トランジスタＱ１２およびトランジスタＱ１３，Ｑ１４からなる補償電流発生回路が設けられている。トランジスタＱ１１とＱ１２は、ｎｐｎトランジスタであり、トランジスタＱ１３とＱ１４はｐｎｐトランジスタである。
【０００４】
トランジスタＱ１１のベースはバッファ回路の入力端子に接続されている。トランジスタＱ１１のエミッタは電流源ＩＳ１０に接続され、さらにバッファ回路の出力端子に接続されている。トランジスタＱ１２のエミッタはトランジスタＱ１１のコレクタに接続され、コレクタは電源電圧ＶCCに接続されている。トランジスタＱ１３とＱ１４は、カレントミラー回路を構成している。トランジスタＱ１３とＱ１４のベース同士が接続され、その接続点がトランジスタＱ１４のコレクタとともにトランジスタＱ１２のベースに接続されている。トランジスタＱ１３とＱ１４のエミッタが電源電圧ＶCCに接続され、トランジスタＱ１３のコレクタは、トランジスタＱ１１のベース、即ち、信号入力端子に接続されている。
【０００５】
バッファ回路の入力端子に入力信号ＶINが入力されているとき、トランジスタＱ１１のエミッタ、即ち、バッファ回路の出力端子から入力信号ＶINに応じた信号ＶOUT が出力される。ここで、電流源ＩＳ１０の電流値をＩ1 とすると、トランジスタＱ１１のエミッタ電流がＩ1 となる。さらに、トランジスタＱ１１のベース電流をＩB1とすると、トランジスタＱ１１のコレクタ、即ち、トランジスタＱ１２のエミッタ電流Ｉ2 が次式により求められる。
【０００６】
【数１】
Ｉ2 ＝Ｉ1 −ＩB1 …（１）
【０００７】
ベース電流ＩB1は非常に小さいので、トランジスタＱ１２のエミッタにはトランジスタＱ１１のエミッタとほぼ同じ電流が流れる。トランジスタＱ１３とＱ１４により構成されたカレントミラー回路により、トランジスタＱ１２のベース電流ＩB2とほぼ同じ電流Ｉ3 がトランジスタＱ１３のコレクタに出力される。電流Ｉ3 は補償電流として、トランジスタＱ１１のベースに入力される。この結果、入力端子に流れる電流ＩINは、トランジスタＱ１１のベース電流ＩB1とカレントミラーで発生した電流Ｉ3 との差電流となり、次式により求められる。
【０００８】
【数２】
ＩIN＝ＩB1−Ｉ3 …（２）
【０００９】
式（２）から分かるように、トランジスタＱ１１のベース電流は電流補償回路により発生した補償電流により一部相殺されるので、入力端子の入力電流が低減され、バッファ回路の入力インピーダンスが高く保持できる。
【００１０】
【発明が解決しようとする課題】
ところで、上述した従来のバッファ回路においては、電流補償回路を構成するｐｎｐトランジスタＱ１３とＱ１４の電流増幅率が低い場合に、生成した補償電流Ｉ3 はトランジスタＱ１１のベース電流ＩB1を完全に補償することができない。さらに、バッファ回路の入力ダイナミックレンジがｐｎｐトランジスタＱ１３またはＱ１４のベース−エミッタ間電圧ＶBEP 分だけ減少するという不利益がある。
【００１１】
例えば、ｎｐｎトランジスタＱ１１とＱ１２の電流増幅率をともにβN とし、ｐｎｐトランジスタＱ１３とＱ１４の電流増幅率をともにβP とした場合に、トランジスタＱ１１のベース電流ＩB1は、Ｉ1 ／（１＋βN ）となり、トランジスタＱ１２のエミッタ電流Ｉ2 は、トランジスタＱ１１のコレクタ電流に等しく、βN Ｉ1 ／（１＋βN ）となる。このため、トランジスタＱ１２のベース電流ＩB2は、次式により求められる。
【００１２】
【数３】
【００１３】
さらに、上記カレントミラー回路において、トランジスタＱ１３のコレクタ電流Ｉ3 とトランジスタＱ１２のベース電流ＩB2には、次の関係が成り立つ。
【００１４】
【数４】
【００１５】
式（３）および（４）により、次式が求められる。
【００１６】
【数５】
Ｉ3 ＝βN βP Ｉ1 ／（１＋βN ）2 （２＋βP ）…（５）
【００１７】
この結果、式（２）に示す入力電流ＩINは、次のように求められる。
【００１８】
【数６】
【００１９】
βN が（βN ≫１）を満足し、且つ、βP がβN に比べてかなり小さいとき、式（６）により入力電流ＩINは、次の近似式で求められる。
【００２０】
【数７】
ＩIN＝２／βN （２＋βP ） …（７）
【００２１】
式（６）および（７）により、電流補償回路を構成するｐｎｐトランジスタＱ１３とＱ１４の電流増幅率βP が低い場合に、補償電流Ｉ3 によりトランジスタＱ１１のベース電流が十分補償できないので、入力電流ＩINを十分低減できず、バッファ回路の入力インピーダンスが低下してしまう。
【００２２】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、電流補償回路によりトランジスタのベース電流を補償することにより、入力漏れ電流を低減し、高入力インピーダンスを実現でき、且つ電流補償回路による入力ダイナミックレンジの低下を回避できるバッファ回路を提供することにある。
【００２３】
【課題を解決するための手段】
上記目的を達成するため、本発明のバッファ回路は、ベースが信号入力端子に接続され、コレクタが第１の電源電圧に接続され、エミッタが信号出力端子に接続されている信号出力用トランジスタと、それぞれのエミッタが共通接続されており、差動回路を構成する第１及び第２のトランジスタと、コレクタが第１の電源電圧に接続され、エミッタが上記第１のトランジスタのベースに接続されている電圧設定用トランジスタと、上記第２のトランジスタのベースに基準電圧を供給する基準電圧源と、エミッタが第１の電源電圧に接続され、コレクタが上記電圧設定用トランジスタのベースに接続されている補償電流発生用トランジスタと、エミッタが第１の電源電圧に接続され、コレクタが上記信号出力用トランジスタのベースに接続されている補償電流供給用トランジスタとを有し、上記補償電流供給用トランジスタのベースと上記補償電流発生用トランジスタのベースとが上記第２のトランジスタのコレクタに接続されている。
【００２４】
また、本発明では、好適には、上記信号出力用トランジスタのエミッタと第２の電源電圧との間に第１の電流源が接続されており、上記電圧設定用トランジスタのエミッタと第２の電源電圧との間に第２の電流源が接続されており、上記第１及び第２のトランジスタのエミッタと第２の電源電圧との間に第３の電流源が接続されており、上記補償電流発生用トランジスタのコレクタと第２の電源電圧との間にキャパシタが接続されており、第１の電源電圧と上記第１及び第２のトランジスタのコレクタとの間にカレントミラー回路で構成される電流源が接続されている。
【００２５】
さらに、本発明では、好適には、上記第１及び第２の電流源は等しい電流を供給し、上記補償電流発生用トランジスタと上記補償電流供給用トランジスタの電流増幅率は等しく、上記信号出力用トランジスタと上記電圧設定用トランジスタの電流増幅率は等しい。
【００２６】
本発明によれば、差動回路、補償電流発生用トランジスタにより電圧設定用トランジスタのベース電圧が設定される。この結果、電圧設定用トランジスタのエミッタ電圧、即ち、設定電圧が常に基準電圧とほぼ等しく保持される。補償電流発生用トランジスタのコレクタ電流が電圧設定用トランジスタのベース電流に等しく、その電流値は電圧設定用トランジスタの電流増幅率及びそのエミッタに接続されている第２の電流源により設定される。
【００２７】
補償電流発生用トランジスタと補償電流供給用トランジスタの電流増幅率を等しく設定した場合、これらのコレクタ電流はほぼ等しくなる。さらに、第１の電流源と第２の電流源が供給する電流を等しく設定すると、信号出力用トランジスタのベース電流は補償電流供給用トランジスタのコレクタ電流により十分補償され、バッファ回路の入力電流が低減される。
【００２８】
【発明の実施の形態】
図１は本発明に係るバッファ回路の一実施形態を示す回路図である。
図示のように、本実施形態のバッファ回路は、エミッタフォロワを構成するｎｐｎトランジスタＱ１の他に、ｎｐｎトランジスタＱ２，Ｑ３，Ｑ４およびｐｎｐトランジスタＰ１，Ｐ２，Ｐ３，Ｐ４で構成されている電流補償回路が設けられている。
【００２９】
トランジスタＱ１（信号出力用トランジスタ）のベースがバッファ回路の入力端子に接続され、そのコレクタが電源電圧ＶCCに接続され、エミッタが電流源ＩＳ１に接続され、さらにバッファ回路の出力端子に接続されている。
トランジスタＱ２（電圧設定用トランジスタ）のベースがトランジスタＰ２（補償電流発生用トランジスタ）のコレクタに接続され、コレクタが電源電圧ＶCCに接続され、エミッタが電流源ＩＳ２に接続されている。
トランジスタＱ３とＱ４は、差動回路を構成している。トランジスタＱ３のベースがトランジスタＱ２のエミッタに接続され、トランジスタＱ４のベースには基準電圧Ｖref が印加されている。トランジスタＱ３とＱ４のエミッタ同士が接続され、その接続点が電流源ＩＳ３に接続されている。トランジスタＰ３とＰ４はカレントミラーを構成しており、これらのトランジスタのベース同士が接続され、その接続点がトランジスタＰ３のコレクタとともにトランジスタＱ３のコレクタに接続されている。トランジスタＰ４のコレクタとトランジスタＱ４のコレクタが接続され、その接続点がノードＮＤ１を構成している。トランジスタＰ３とＰ４のエミッタが電源電圧ＶCCに接続されている。
【００３０】
トランジスタＰ１（補償電流供給用トランジスタ）のベースがノードＮＤ１に接続され、エミッタが電源電圧ＶCCに接続され、コレクタがトランジスタＱ１のベースに接続されている。トランジスタＰ２のベースがノードＮＤ１に接続され、エミッタが電源電圧ＶCCに接続され、コレクタがトランジスタＱ２のベースに接続されている。さらに、トランジスタＱ２のベースと接地電位ＧＮＤとの間に、キャパシタＣ１が接続されている。
なお、差動回路を構成するトランジスタＱ４のベースに印加される基準電圧Ｖref はトランジスタＱ１のエミッタのバイアス電圧とほぼ等しく設定することができる。
【００３１】
以下、上述した構成を有するバッファ回路の動作について説明する。
トランジスタＱ２により構成されているエミッタフォロワ、トランジスタＱ３とＱ４により構成されている差動回路およびトランジスタＰ２により、トランジスタＱ２のエミッタ電圧ＶE は、基準電圧Ｖref とほぼ同じレベルに保持される。例えば、トランジスタＱ２のエミッタ電圧ＶE が上昇して基準電圧Ｖref より高くなると、差動回路の出力ノードＮＤ１の電圧が高くなり、これに応じてトランジスタＰ２のコレクタ電流ＩC2が小さくなるので、トランジスタＱ２のベース電圧が低下し、そのエミッタ電圧ＶE も低くなる。逆に、トランジスタＱ２のエミッタ電圧ＶE が降下して基準電圧Ｖref より低くなると、差動回路の出力ノードＮＤ１の電圧が低くなり、これに応じてトランジスタＰ２のコレクタ電流ＩC2が増加するので、トランジスタＱ２のベース電圧が上昇し、そのエミッタ電圧ＶE も高くなる。
【００３２】
上述のように、回路に何らかの原因でトランジスタＱ２のエミッタ電圧ＶE が変動したとき、トランジスタＱ２のエミッタ電圧ＶE が常に基準電圧Ｖref に近づくように制御される。このため、通常、トランジスタＱ２のエミッタ電圧ＶE が基準電圧Ｖref とほぼ同じレベルに保持されている。
【００３３】
なお、トランジスタＱ２のベースに接続されているキャパシタＣ１は、回路の発振を抑制するために設けられている。トランジスタＰ２によりノードＮＤ１の電圧に応じてトランジスタＱ２のベース電圧を制御する負帰還回路が構成されているので、当該帰還回路における発振を抑制するために、トランジスタＱ２のベースと接地電位ＧＮＤとの間にキャパシタＣ１が接続されている。
【００３４】
ここで、トランジスタＱ１とＱ２の電流増幅率をともにβN とし、且つ電流源ＩＳ１とＩＳ２の電流値Ｉ1 ，Ｉ2 が等しいとする。差動回路を構成しているトランジスタＱ３のベース電流をＩB3とすると、トランジスタＱ２のベース電流ＩB2が次式により求まる。
【００３５】
【数８】
ＩB2＝（Ｉ2 ＋ＩB3）／（１＋βN ） …（８）
【００３６】
トランジスタＰ２のコレクタ電流ＩC2は、トランジスタＱ２のベース電流ＩB2と等しい。さらに、トランジスタＰ１とＰ２の電流増幅率が等しい場合に、トランジスタＰ１のコレクタ電流ＩC1とＰ２のコレクタ電流ＩC2はほぼ等しくなる。即ち、次式が成り立つ。
【００３７】
【数９】
ＩC1＝（Ｉ2 ＋ＩB3）／（１＋βN ） …（９）
【００３８】
トランジスタＱ１のベース電流ＩB1は、電流源ＩＳ１の電流値Ｉ1 およびトランジスタＱ１の電流増幅率βN により決まり、ＩB1＝Ｉ1 ／（１＋βN ）となる。
【００３９】
このため、バッファ回路の入力電流ＩINは、次式により求められる。
【００４０】
【数１０】
【００４１】
即ち、電流源ＩＳ１の電流値Ｉ1 と電流源ＩＳ２の電流値Ｉ2 が等しく設定される場合に、入力電流ＩINはトランジスタＱ３のベース電流とトランジスタＱ１の電流増幅率により決められる。通常、トランジスタＱ３の電流増幅率が大きく、そのベース電流ＩB3が非常に小さいので、入力電流ＩINはごくわずかな値となる。この結果、本実施形態のバッファ回路の入力インピーダンスが非常に小さくなる。
【００４２】
さらに、図１に示すように、本実施形態のバッファ回路の入力ダイナミックレンジの上限は、電源電圧ＶCCおよびトランジスタＰ１のエミッタ−コレクタ間電圧ＶCEにより決まり、（ＶCC−ＶCE）となる。トランジスタＰ１は通常飽和状態に近い状態で動作するので、そのエミッタ−コレクタ間電圧ＶCEはエミッタ−ベース間電圧より低い。このため、本実施形態のバッファ回路の入力ダイナミックレンジは、図３に示す従来のバッファ回路より広く確保できる。
【００４３】
以上説明したように、本実施形態によれば、トランジスタＰ２により差動回路の出力ノードＮＤ１の信号に応じてトランジスタＱ２のベース電圧を設定し、トランジスタＱ２のエミッタ電圧をほぼ基準電圧Ｖref と同レベルに設定する。トランジスタＰ２のコレクタ電流ＩC2はトランジスタＱ２のベース電流ＩB2と等しく、トランジスタＱ２の電流増幅率および電流源ＩＳ２の電流Ｉ2 で設定され、トランジスタＰ１とＰ２の電流増幅率を等しくした場合、これらのコレクタ電流ＩC1，ＩC2も等しく、さらにトランジスタＱ１とＱ２の電流増幅率を等しく設定すると、トランジスタＱ１のベース電流ＩB1はトランジスタＰ１のコレクタＩC1により十分補償でき、バッファ回路の入力電流ＩINを低減でき、入力インピーダンスを高く保持できる。
【００４４】
図２は、本実施形態のバッファ回路の一応用例を示す回路図である。図示のように、本実施形態のバッファ回路ＢＵＦ１、スイッチング素子ＳＷおよびキャパシタＣS により、サンプル／ホールド回路が構成されている。
サンプル信号ＳC の制御により、スイッチング素子ＳＷが所定のタイミングでオン／オフし、入力信号ＶIN、例えば、アナログ信号がサンプルされる。スイッチング素子ＳＷがオンするとき、サンプルされた入力信号により、サンプリングキャパシタＣS が充電され、スイッチング素子ＳＷがオフの間に、キャパシタＣS の電荷が保持されるので、サンプル電圧ＶS が保持（ホールド）される。
【００４５】
キャパシタＣS によりホールドしたサンプル電圧ＶS がバッファ回路ＢＵＦ１に入力され、当該バッファ回路ＢＵＦ１により信号ＶOUT が出力される。サンプル／ホールド回路に本発明のバッファ回路を用いることにより、バッファ回路ＢＵＦ１の入力端子の漏れ電流が小さく、入力インピーダンスが高い。このため、ホールド電圧ＶS は漏れ電流により生じる歪みが小さく、高精度なサンプル／ホールド回路を構成できる。
【００４６】
【発明の効果】
以上説明したように、本発明のバッファ回路によれば、トランジスタのベース電流を補償電流により十分に補償でき、バッファ回路の入力電流を低減でき、高入力インピーダンスを実現できる。
さらに、差動回路などにより電流補償回路を構成することにより、バッファ回路の入力ダイナミックレンジを損なうことなく、補償電流を発生することができる利点がある。
【図面の簡単な説明】
【図１】本発明に係るバッファ回路の一実施形態を示す回路図である。
【図２】本発明に係るバッファ回路の一応用例を示す回路図である。
【図３】従来のバッファ回路の一例を示す回路図である。
【符号の説明】
Ｑ１，Ｑ２，Ｑ３，Ｑ４…ｎｐｎトランジスタ、Ｐ１，Ｐ２，Ｐ３，Ｐ４…ｐｎｐトランジスタ、ＩＳ１，ＩＳ２，ＩＳ３…電流源、ＶＳ１…電圧源、Ｃ１…キャパシタ、ＶCC…電源電圧、ＧＮＤ…接地電位。
【発明の属する技術分野】
本発明は、高入力インピーダンスを有するバッファ回路に関するものである。
【０００２】
【従来の技術】
バイポーラトランジスタにより構成されているバッファ回路において、信号入力端子にトランジスタのベース電流からなる漏れ電流が発生するので、バッファ回路の入力インピーダンスが低下する。これに対処するため、通常、トランジスタのベース電流を補償する電流補償回路が設けられている。
【０００３】
図３は電流補償回路を有するバッファ回路の一例を示している。図示のように、このバッファ回路はエミッタフォロワを構成するトランジスタＱ１１の他に、トランジスタＱ１２およびトランジスタＱ１３，Ｑ１４からなる補償電流発生回路が設けられている。トランジスタＱ１１とＱ１２は、ｎｐｎトランジスタであり、トランジスタＱ１３とＱ１４はｐｎｐトランジスタである。
【０００４】
トランジスタＱ１１のベースはバッファ回路の入力端子に接続されている。トランジスタＱ１１のエミッタは電流源ＩＳ１０に接続され、さらにバッファ回路の出力端子に接続されている。トランジスタＱ１２のエミッタはトランジスタＱ１１のコレクタに接続され、コレクタは電源電圧ＶCCに接続されている。トランジスタＱ１３とＱ１４は、カレントミラー回路を構成している。トランジスタＱ１３とＱ１４のベース同士が接続され、その接続点がトランジスタＱ１４のコレクタとともにトランジスタＱ１２のベースに接続されている。トランジスタＱ１３とＱ１４のエミッタが電源電圧ＶCCに接続され、トランジスタＱ１３のコレクタは、トランジスタＱ１１のベース、即ち、信号入力端子に接続されている。
【０００５】
バッファ回路の入力端子に入力信号ＶINが入力されているとき、トランジスタＱ１１のエミッタ、即ち、バッファ回路の出力端子から入力信号ＶINに応じた信号ＶOUT が出力される。ここで、電流源ＩＳ１０の電流値をＩ1 とすると、トランジスタＱ１１のエミッタ電流がＩ1 となる。さらに、トランジスタＱ１１のベース電流をＩB1とすると、トランジスタＱ１１のコレクタ、即ち、トランジスタＱ１２のエミッタ電流Ｉ2 が次式により求められる。
【０００６】
【数１】
Ｉ2 ＝Ｉ1 −ＩB1 …（１）
【０００７】
ベース電流ＩB1は非常に小さいので、トランジスタＱ１２のエミッタにはトランジスタＱ１１のエミッタとほぼ同じ電流が流れる。トランジスタＱ１３とＱ１４により構成されたカレントミラー回路により、トランジスタＱ１２のベース電流ＩB2とほぼ同じ電流Ｉ3 がトランジスタＱ１３のコレクタに出力される。電流Ｉ3 は補償電流として、トランジスタＱ１１のベースに入力される。この結果、入力端子に流れる電流ＩINは、トランジスタＱ１１のベース電流ＩB1とカレントミラーで発生した電流Ｉ3 との差電流となり、次式により求められる。
【０００８】
【数２】
ＩIN＝ＩB1−Ｉ3 …（２）
【０００９】
式（２）から分かるように、トランジスタＱ１１のベース電流は電流補償回路により発生した補償電流により一部相殺されるので、入力端子の入力電流が低減され、バッファ回路の入力インピーダンスが高く保持できる。
【００１０】
【発明が解決しようとする課題】
ところで、上述した従来のバッファ回路においては、電流補償回路を構成するｐｎｐトランジスタＱ１３とＱ１４の電流増幅率が低い場合に、生成した補償電流Ｉ3 はトランジスタＱ１１のベース電流ＩB1を完全に補償することができない。さらに、バッファ回路の入力ダイナミックレンジがｐｎｐトランジスタＱ１３またはＱ１４のベース−エミッタ間電圧ＶBEP 分だけ減少するという不利益がある。
【００１１】
例えば、ｎｐｎトランジスタＱ１１とＱ１２の電流増幅率をともにβN とし、ｐｎｐトランジスタＱ１３とＱ１４の電流増幅率をともにβP とした場合に、トランジスタＱ１１のベース電流ＩB1は、Ｉ1 ／（１＋βN ）となり、トランジスタＱ１２のエミッタ電流Ｉ2 は、トランジスタＱ１１のコレクタ電流に等しく、βN Ｉ1 ／（１＋βN ）となる。このため、トランジスタＱ１２のベース電流ＩB2は、次式により求められる。
【００１２】
【数３】
さらに、上記カレントミラー回路において、トランジスタＱ１３のコレクタ電流Ｉ3 とトランジスタＱ１２のベース電流ＩB2には、次の関係が成り立つ。
【００１４】
【数４】
式（３）および（４）により、次式が求められる。
【００１６】
【数５】
Ｉ3 ＝βN βP Ｉ1 ／（１＋βN ）2 （２＋βP ）…（５）
【００１７】
この結果、式（２）に示す入力電流ＩINは、次のように求められる。
【００１８】
【数６】
βN が（βN ≫１）を満足し、且つ、βP がβN に比べてかなり小さいとき、式（６）により入力電流ＩINは、次の近似式で求められる。
【００２０】
【数７】
ＩIN＝２／βN （２＋βP ） …（７）
【００２１】
式（６）および（７）により、電流補償回路を構成するｐｎｐトランジスタＱ１３とＱ１４の電流増幅率βP が低い場合に、補償電流Ｉ3 によりトランジスタＱ１１のベース電流が十分補償できないので、入力電流ＩINを十分低減できず、バッファ回路の入力インピーダンスが低下してしまう。
【００２２】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、電流補償回路によりトランジスタのベース電流を補償することにより、入力漏れ電流を低減し、高入力インピーダンスを実現でき、且つ電流補償回路による入力ダイナミックレンジの低下を回避できるバッファ回路を提供することにある。
【００２３】
【課題を解決するための手段】
上記目的を達成するため、本発明のバッファ回路は、ベースが信号入力端子に接続され、コレクタが第１の電源電圧に接続され、エミッタが信号出力端子に接続されている信号出力用トランジスタと、それぞれのエミッタが共通接続されており、差動回路を構成する第１及び第２のトランジスタと、コレクタが第１の電源電圧に接続され、エミッタが上記第１のトランジスタのベースに接続されている電圧設定用トランジスタと、上記第２のトランジスタのベースに基準電圧を供給する基準電圧源と、エミッタが第１の電源電圧に接続され、コレクタが上記電圧設定用トランジスタのベースに接続されている補償電流発生用トランジスタと、エミッタが第１の電源電圧に接続され、コレクタが上記信号出力用トランジスタのベースに接続されている補償電流供給用トランジスタとを有し、上記補償電流供給用トランジスタのベースと上記補償電流発生用トランジスタのベースとが上記第２のトランジスタのコレクタに接続されている。
【００２４】
また、本発明では、好適には、上記信号出力用トランジスタのエミッタと第２の電源電圧との間に第１の電流源が接続されており、上記電圧設定用トランジスタのエミッタと第２の電源電圧との間に第２の電流源が接続されており、上記第１及び第２のトランジスタのエミッタと第２の電源電圧との間に第３の電流源が接続されており、上記補償電流発生用トランジスタのコレクタと第２の電源電圧との間にキャパシタが接続されており、第１の電源電圧と上記第１及び第２のトランジスタのコレクタとの間にカレントミラー回路で構成される電流源が接続されている。
【００２５】
さらに、本発明では、好適には、上記第１及び第２の電流源は等しい電流を供給し、上記補償電流発生用トランジスタと上記補償電流供給用トランジスタの電流増幅率は等しく、上記信号出力用トランジスタと上記電圧設定用トランジスタの電流増幅率は等しい。
【００２６】
本発明によれば、差動回路、補償電流発生用トランジスタにより電圧設定用トランジスタのベース電圧が設定される。この結果、電圧設定用トランジスタのエミッタ電圧、即ち、設定電圧が常に基準電圧とほぼ等しく保持される。補償電流発生用トランジスタのコレクタ電流が電圧設定用トランジスタのベース電流に等しく、その電流値は電圧設定用トランジスタの電流増幅率及びそのエミッタに接続されている第２の電流源により設定される。
【００２７】
補償電流発生用トランジスタと補償電流供給用トランジスタの電流増幅率を等しく設定した場合、これらのコレクタ電流はほぼ等しくなる。さらに、第１の電流源と第２の電流源が供給する電流を等しく設定すると、信号出力用トランジスタのベース電流は補償電流供給用トランジスタのコレクタ電流により十分補償され、バッファ回路の入力電流が低減される。
【００２８】
【発明の実施の形態】
図１は本発明に係るバッファ回路の一実施形態を示す回路図である。
図示のように、本実施形態のバッファ回路は、エミッタフォロワを構成するｎｐｎトランジスタＱ１の他に、ｎｐｎトランジスタＱ２，Ｑ３，Ｑ４およびｐｎｐトランジスタＰ１，Ｐ２，Ｐ３，Ｐ４で構成されている電流補償回路が設けられている。
【００２９】
トランジスタＱ１（信号出力用トランジスタ）のベースがバッファ回路の入力端子に接続され、そのコレクタが電源電圧ＶCCに接続され、エミッタが電流源ＩＳ１に接続され、さらにバッファ回路の出力端子に接続されている。
トランジスタＱ２（電圧設定用トランジスタ）のベースがトランジスタＰ２（補償電流発生用トランジスタ）のコレクタに接続され、コレクタが電源電圧ＶCCに接続され、エミッタが電流源ＩＳ２に接続されている。
トランジスタＱ３とＱ４は、差動回路を構成している。トランジスタＱ３のベースがトランジスタＱ２のエミッタに接続され、トランジスタＱ４のベースには基準電圧Ｖref が印加されている。トランジスタＱ３とＱ４のエミッタ同士が接続され、その接続点が電流源ＩＳ３に接続されている。トランジスタＰ３とＰ４はカレントミラーを構成しており、これらのトランジスタのベース同士が接続され、その接続点がトランジスタＰ３のコレクタとともにトランジスタＱ３のコレクタに接続されている。トランジスタＰ４のコレクタとトランジスタＱ４のコレクタが接続され、その接続点がノードＮＤ１を構成している。トランジスタＰ３とＰ４のエミッタが電源電圧ＶCCに接続されている。
【００３０】
トランジスタＰ１（補償電流供給用トランジスタ）のベースがノードＮＤ１に接続され、エミッタが電源電圧ＶCCに接続され、コレクタがトランジスタＱ１のベースに接続されている。トランジスタＰ２のベースがノードＮＤ１に接続され、エミッタが電源電圧ＶCCに接続され、コレクタがトランジスタＱ２のベースに接続されている。さらに、トランジスタＱ２のベースと接地電位ＧＮＤとの間に、キャパシタＣ１が接続されている。
なお、差動回路を構成するトランジスタＱ４のベースに印加される基準電圧Ｖref はトランジスタＱ１のエミッタのバイアス電圧とほぼ等しく設定することができる。
【００３１】
以下、上述した構成を有するバッファ回路の動作について説明する。
トランジスタＱ２により構成されているエミッタフォロワ、トランジスタＱ３とＱ４により構成されている差動回路およびトランジスタＰ２により、トランジスタＱ２のエミッタ電圧ＶE は、基準電圧Ｖref とほぼ同じレベルに保持される。例えば、トランジスタＱ２のエミッタ電圧ＶE が上昇して基準電圧Ｖref より高くなると、差動回路の出力ノードＮＤ１の電圧が高くなり、これに応じてトランジスタＰ２のコレクタ電流ＩC2が小さくなるので、トランジスタＱ２のベース電圧が低下し、そのエミッタ電圧ＶE も低くなる。逆に、トランジスタＱ２のエミッタ電圧ＶE が降下して基準電圧Ｖref より低くなると、差動回路の出力ノードＮＤ１の電圧が低くなり、これに応じてトランジスタＰ２のコレクタ電流ＩC2が増加するので、トランジスタＱ２のベース電圧が上昇し、そのエミッタ電圧ＶE も高くなる。
【００３２】
上述のように、回路に何らかの原因でトランジスタＱ２のエミッタ電圧ＶE が変動したとき、トランジスタＱ２のエミッタ電圧ＶE が常に基準電圧Ｖref に近づくように制御される。このため、通常、トランジスタＱ２のエミッタ電圧ＶE が基準電圧Ｖref とほぼ同じレベルに保持されている。
【００３３】
なお、トランジスタＱ２のベースに接続されているキャパシタＣ１は、回路の発振を抑制するために設けられている。トランジスタＰ２によりノードＮＤ１の電圧に応じてトランジスタＱ２のベース電圧を制御する負帰還回路が構成されているので、当該帰還回路における発振を抑制するために、トランジスタＱ２のベースと接地電位ＧＮＤとの間にキャパシタＣ１が接続されている。
【００３４】
ここで、トランジスタＱ１とＱ２の電流増幅率をともにβN とし、且つ電流源ＩＳ１とＩＳ２の電流値Ｉ1 ，Ｉ2 が等しいとする。差動回路を構成しているトランジスタＱ３のベース電流をＩB3とすると、トランジスタＱ２のベース電流ＩB2が次式により求まる。
【００３５】
【数８】
ＩB2＝（Ｉ2 ＋ＩB3）／（１＋βN ） …（８）
【００３６】
トランジスタＰ２のコレクタ電流ＩC2は、トランジスタＱ２のベース電流ＩB2と等しい。さらに、トランジスタＰ１とＰ２の電流増幅率が等しい場合に、トランジスタＰ１のコレクタ電流ＩC1とＰ２のコレクタ電流ＩC2はほぼ等しくなる。即ち、次式が成り立つ。
【００３７】
【数９】
ＩC1＝（Ｉ2 ＋ＩB3）／（１＋βN ） …（９）
【００３８】
トランジスタＱ１のベース電流ＩB1は、電流源ＩＳ１の電流値Ｉ1 およびトランジスタＱ１の電流増幅率βN により決まり、ＩB1＝Ｉ1 ／（１＋βN ）となる。
【００３９】
このため、バッファ回路の入力電流ＩINは、次式により求められる。
【００４０】
【数１０】
即ち、電流源ＩＳ１の電流値Ｉ1 と電流源ＩＳ２の電流値Ｉ2 が等しく設定される場合に、入力電流ＩINはトランジスタＱ３のベース電流とトランジスタＱ１の電流増幅率により決められる。通常、トランジスタＱ３の電流増幅率が大きく、そのベース電流ＩB3が非常に小さいので、入力電流ＩINはごくわずかな値となる。この結果、本実施形態のバッファ回路の入力インピーダンスが非常に小さくなる。
【００４２】
さらに、図１に示すように、本実施形態のバッファ回路の入力ダイナミックレンジの上限は、電源電圧ＶCCおよびトランジスタＰ１のエミッタ−コレクタ間電圧ＶCEにより決まり、（ＶCC−ＶCE）となる。トランジスタＰ１は通常飽和状態に近い状態で動作するので、そのエミッタ−コレクタ間電圧ＶCEはエミッタ−ベース間電圧より低い。このため、本実施形態のバッファ回路の入力ダイナミックレンジは、図３に示す従来のバッファ回路より広く確保できる。
【００４３】
以上説明したように、本実施形態によれば、トランジスタＰ２により差動回路の出力ノードＮＤ１の信号に応じてトランジスタＱ２のベース電圧を設定し、トランジスタＱ２のエミッタ電圧をほぼ基準電圧Ｖref と同レベルに設定する。トランジスタＰ２のコレクタ電流ＩC2はトランジスタＱ２のベース電流ＩB2と等しく、トランジスタＱ２の電流増幅率および電流源ＩＳ２の電流Ｉ2 で設定され、トランジスタＰ１とＰ２の電流増幅率を等しくした場合、これらのコレクタ電流ＩC1，ＩC2も等しく、さらにトランジスタＱ１とＱ２の電流増幅率を等しく設定すると、トランジスタＱ１のベース電流ＩB1はトランジスタＰ１のコレクタＩC1により十分補償でき、バッファ回路の入力電流ＩINを低減でき、入力インピーダンスを高く保持できる。
【００４４】
図２は、本実施形態のバッファ回路の一応用例を示す回路図である。図示のように、本実施形態のバッファ回路ＢＵＦ１、スイッチング素子ＳＷおよびキャパシタＣS により、サンプル／ホールド回路が構成されている。
サンプル信号ＳC の制御により、スイッチング素子ＳＷが所定のタイミングでオン／オフし、入力信号ＶIN、例えば、アナログ信号がサンプルされる。スイッチング素子ＳＷがオンするとき、サンプルされた入力信号により、サンプリングキャパシタＣS が充電され、スイッチング素子ＳＷがオフの間に、キャパシタＣS の電荷が保持されるので、サンプル電圧ＶS が保持（ホールド）される。
【００４５】
キャパシタＣS によりホールドしたサンプル電圧ＶS がバッファ回路ＢＵＦ１に入力され、当該バッファ回路ＢＵＦ１により信号ＶOUT が出力される。サンプル／ホールド回路に本発明のバッファ回路を用いることにより、バッファ回路ＢＵＦ１の入力端子の漏れ電流が小さく、入力インピーダンスが高い。このため、ホールド電圧ＶS は漏れ電流により生じる歪みが小さく、高精度なサンプル／ホールド回路を構成できる。
【００４６】
【発明の効果】
以上説明したように、本発明のバッファ回路によれば、トランジスタのベース電流を補償電流により十分に補償でき、バッファ回路の入力電流を低減でき、高入力インピーダンスを実現できる。
さらに、差動回路などにより電流補償回路を構成することにより、バッファ回路の入力ダイナミックレンジを損なうことなく、補償電流を発生することができる利点がある。
【図面の簡単な説明】
【図１】本発明に係るバッファ回路の一実施形態を示す回路図である。
【図２】本発明に係るバッファ回路の一応用例を示す回路図である。
【図３】従来のバッファ回路の一例を示す回路図である。
【符号の説明】
Ｑ１，Ｑ２，Ｑ３，Ｑ４…ｎｐｎトランジスタ、Ｐ１，Ｐ２，Ｐ３，Ｐ４…ｐｎｐトランジスタ、ＩＳ１，ＩＳ２，ＩＳ３…電流源、ＶＳ１…電圧源、Ｃ１…キャパシタ、ＶCC…電源電圧、ＧＮＤ…接地電位。
Claims (5)
- ベースが信号入力端子に接続され、コレクタが第１の電源電圧に接続され、エミッタが信号出力端子に接続されている信号出力用トランジスタと、
それぞれのエミッタが共通接続されており、差動回路を構成する第１及び第２のトランジスタと、
コレクタが第１の電源電圧に接続され、エミッタが上記第１のトランジスタのベースに接続されている電圧設定用トランジスタと、
上記第２のトランジスタのベースに基準電圧を供給する基準電圧源と、
エミッタが第１の電源電圧に接続され、コレクタが上記電圧設定用トランジスタのベースに接続されている補償電流発生用トランジスタと、
エミッタが第１の電源電圧に接続され、コレクタが上記信号出力用トランジスタのベースに接続されている補償電流供給用トランジスタと、
を有し、上記補償電流供給用トランジスタのベースと上記補償電流発生用トランジスタのベースとが上記第２のトランジスタのコレクタに接続されているバッファ回路。 - 上記信号出力用トランジスタのエミッタと第２の電源電圧との間に第１の電流源が接続されており、上記電圧設定用トランジスタのエミッタと第２の電源電圧との間に第２の電流源が接続されており、上記第１及び第２のトランジスタのエミッタと第２の電源電圧との間に第３の電流源が接続されており、上記補償電流発生用トランジスタのコレクタと第２の電源電圧との間にキャパシタが接続されており、第１の電源電圧と上記第１及び第２のトランジスタのコレクタとの間にカレントミラー回路で構成される電流源が接続されている請求項１に記載のバッファ回路。
- 上記第１及び第２の電流源は等しい電流を供給する請求項２に記載のバッファ回路。
- 上記信号出力用トランジスタ、上記電圧設定用トランジスタ、上記第１のトランジスタ及び上記第２のトランジスタはｎｐｎトランジスタであり、上記補償電流発生用トランジスタ及び上記補償電流供給用トランジスタはｐｎｐトランジスタである請求項１、２又は３に記載のバッファ回路。
- 上記補償電流発生用トランジスタと上記補償電流供給用トランジスタの電流増幅率は等しく、上記信号出力用トランジスタと上記電圧設定用トランジスタの電流増幅率は等しい請求項１、２、３又は４に記載のバッファ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33596198A JP4091185B2 (ja) | 1998-11-26 | 1998-11-26 | バッファ回路 |
| US09/449,219 US6225839B1 (en) | 1998-11-26 | 1999-11-24 | Buffer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33596198A JP4091185B2 (ja) | 1998-11-26 | 1998-11-26 | バッファ回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000165160A JP2000165160A (ja) | 2000-06-16 |
| JP2000165160A5 JP2000165160A5 (ja) | 2006-01-05 |
| JP4091185B2 true JP4091185B2 (ja) | 2008-05-28 |
Family
ID=18294270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33596198A Expired - Fee Related JP4091185B2 (ja) | 1998-11-26 | 1998-11-26 | バッファ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6225839B1 (ja) |
| JP (1) | JP4091185B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100201837B1 (ko) * | 1996-11-28 | 1999-06-15 | 전주범 | 직류 제어 차동 베이스 전압 발생 회로 |
| US5896058A (en) * | 1997-03-31 | 1999-04-20 | Cherry Semiconductor Corporation | High speed totem pole FET driver circuit with differential cross conduction prevention |
-
1998
- 1998-11-26 JP JP33596198A patent/JP4091185B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-24 US US09/449,219 patent/US6225839B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000165160A (ja) | 2000-06-16 |
| US6225839B1 (en) | 2001-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0456404A (ja) | 増幅装置 | |
| CA1216904A (en) | Current stabilizing circuit | |
| JPH09260964A (ja) | 高周波増幅回路 | |
| EP0217431B1 (en) | Amplifier arrangement | |
| US5939944A (en) | NPN push-pull output stage with folded cascode JFETs | |
| US4692711A (en) | Current mirror circuit | |
| US5406222A (en) | High gain transistor amplifier | |
| JP4091185B2 (ja) | バッファ回路 | |
| US5880639A (en) | Amplification circuit | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPH04223602A (ja) | 増幅回路 | |
| US5285170A (en) | Operational amplifier with all NPN transistor output stage | |
| CA1210089A (en) | Current source circuit arrangement | |
| KR100325900B1 (ko) | 증폭회로 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US5179356A (en) | Circuit arrangement for the compensation of the control current of a transistor | |
| JPS6228887B2 (ja) | ||
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| US5302915A (en) | Unity-gain, wide bandwidth, bipolar voltage follower with a very low input current | |
| JPS6221059Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |