JP2568690B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JP2568690B2 JP2568690B2 JP1151811A JP15181189A JP2568690B2 JP 2568690 B2 JP2568690 B2 JP 2568690B2 JP 1151811 A JP1151811 A JP 1151811A JP 15181189 A JP15181189 A JP 15181189A JP 2568690 B2 JP2568690 B2 JP 2568690B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- mirror circuit
- circuit
- transistor
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、増幅器などに広く利用可能な定電流回路に
関するものである。
関するものである。
従来の技術 たとえば、増幅器に利用されている定電流回路とし
て、アーリー効果を有するPNPトランジスタによりカレ
ントミラー回路を構成した場合、電源電圧の変動に対し
て安定な定電流出力が得られないため、PNPトランジス
タのアーリー効果を補償する必要がある。
て、アーリー効果を有するPNPトランジスタによりカレ
ントミラー回路を構成した場合、電源電圧の変動に対し
て安定な定電流出力が得られないため、PNPトランジス
タのアーリー効果を補償する必要がある。
上記構成の定電流回路の一例を第２図に示す。第２図
の定電流回路は、電源端子1,接地端子２および出力端子
３を外部端子として、内部の基準電流源４に接続された
PNP型トランジスタ21,22,23よりなる第１のカレントミ
ラー回路５と、NPN型トランジスタ24,25よりなる第２の
カレントミラー回路６とからなり、定電流出力を出力端
子３から得ている。
の定電流回路は、電源端子1,接地端子２および出力端子
３を外部端子として、内部の基準電流源４に接続された
PNP型トランジスタ21,22,23よりなる第１のカレントミ
ラー回路５と、NPN型トランジスタ24,25よりなる第２の
カレントミラー回路６とからなり、定電流出力を出力端
子３から得ている。
基準電流源４の電源電圧変動に影響しない電流をＩと
し、電源電圧変動により、PNP型トランジスタ23のアー
リー効果で変動する電流分をΔｉとすると、Δｉは第１
のカレントミラー回路５のトランジスタ22,21で基準電
流源に負帰還され、トランジスタ23のコレクタ電流I
0は、 I0＝Δｉ＋（Ｉ−Δｉ） となる。
し、電源電圧変動により、PNP型トランジスタ23のアー
リー効果で変動する電流分をΔｉとすると、Δｉは第１
のカレントミラー回路５のトランジスタ22,21で基準電
流源に負帰還され、トランジスタ23のコレクタ電流I
0は、 I0＝Δｉ＋（Ｉ−Δｉ） となる。
従って出力電流I0はトランジスタ23のアーリー効果に
関係なく一定となる。
関係なく一定となる。
このように、従来の定電流回路では、PNPトランジス
タのアーリー効果を補償する場合、カレントミラー回路
の電流出力段に別のPNPトランジスタを介しアーリー効
果により変動した電流分を基準電流源に負帰還する構成
をとっていた。
タのアーリー効果を補償する場合、カレントミラー回路
の電流出力段に別のPNPトランジスタを介しアーリー効
果により変動した電流分を基準電流源に負帰還する構成
をとっていた。
発明が解決しようとする課題 上記従来の定電流回路において、第１のカレントミラ
ー回路５のトランジスタ22のベース・エミッタ間電圧を
VBEPとし、トランジスタ23の飽和電圧をVSatとする。さ
らに第２のカレントミラー回路６のトランジスタ24のベ
ース・エミッタ間電圧VBENとすると、定電流回路の動作
電源電圧範囲VCCは、 VCC＞VBEP＋VBEN＋VSat となり、VBEP,VBEN≒0.7v、VSat≒0.2vとすると、VCC＞
1.6vで定電流回路の動作が停止するという問題を有して
いた。
ー回路５のトランジスタ22のベース・エミッタ間電圧を
VBEPとし、トランジスタ23の飽和電圧をVSatとする。さ
らに第２のカレントミラー回路６のトランジスタ24のベ
ース・エミッタ間電圧VBENとすると、定電流回路の動作
電源電圧範囲VCCは、 VCC＞VBEP＋VBEN＋VSat となり、VBEP,VBEN≒0.7v、VSat≒0.2vとすると、VCC＞
1.6vで定電流回路の動作が停止するという問題を有して
いた。
さらに、基準電流源側のダイナミックレンジVDも VD＝VCC−VBEP×２ となり、定電流源の低電圧動作はVDでも制約されるとい
う問題を有していた。
う問題を有していた。
本発明は上記問題を解決するものであり、電源電圧の
変動に対し、PNPトランジスタのアーリー効果を補償
し、かつ低電源電圧動作を可能にし得る定電流源を提供
することを目的とするものである。
変動に対し、PNPトランジスタのアーリー効果を補償
し、かつ低電源電圧動作を可能にし得る定電流源を提供
することを目的とするものである。
課題を解決するための手段 上記問題点を解決するため、本発明は、PNPトランジ
スタよりなる第１のカレントミラー回路の１つのコレク
タと各共通のベース接続点を基準電流源およびPNPトラ
ンジスタよりなる第３のカレントミラー回路のコレクタ
に接続し、第１のカレントミラー回路の別のコレクタ
と、NPNトランジスタよりなる第２のカレントミラー回
路のコレクタを各共通のベース接続点に接続し、第１の
カレントミラー回路の他のコレクタを第２のカレントミ
ラー回路の他のコレクタに接続するとともにPNPトラン
ジスタよりなる第３のカレントミラー回路の別のコレク
タとベースに共通接続し、第２のカレントミラー回路の
別のコレクタを電流出力端子とした構成の定電流回路で
ある。
スタよりなる第１のカレントミラー回路の１つのコレク
タと各共通のベース接続点を基準電流源およびPNPトラ
ンジスタよりなる第３のカレントミラー回路のコレクタ
に接続し、第１のカレントミラー回路の別のコレクタ
と、NPNトランジスタよりなる第２のカレントミラー回
路のコレクタを各共通のベース接続点に接続し、第１の
カレントミラー回路の他のコレクタを第２のカレントミ
ラー回路の他のコレクタに接続するとともにPNPトラン
ジスタよりなる第３のカレントミラー回路の別のコレク
タとベースに共通接続し、第２のカレントミラー回路の
別のコレクタを電流出力端子とした構成の定電流回路で
ある。
作用 本発明によると、PNPトランジスタのアーリー効果に
よる電流変化分Δｉが第３のカレントミラー回路を介
し、基準電流源に負帰還されることにより、定電流出力
端子の電流値I0は、電源電圧変動によるPNPトランジス
タのアーリー効果に影響されることなく、基準電流源電
流Ｉと等しくなり安定に定電流出力が得られる。さら
に、各回路動作は全て（VBE＋VSat）電圧で動作してい
るため、対電圧動作が可能となる。
よる電流変化分Δｉが第３のカレントミラー回路を介
し、基準電流源に負帰還されることにより、定電流出力
端子の電流値I0は、電源電圧変動によるPNPトランジス
タのアーリー効果に影響されることなく、基準電流源電
流Ｉと等しくなり安定に定電流出力が得られる。さら
に、各回路動作は全て（VBE＋VSat）電圧で動作してい
るため、対電圧動作が可能となる。
実施例 以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例を示す定電流源回路の回路
図である。第１図において、第２図に示した従来の定電
流回路と同一の構成要素には同一の符号を付しており、
７は付加された第３のカレントミラー回路である。
図である。第１図において、第２図に示した従来の定電
流回路と同一の構成要素には同一の符号を付しており、
７は付加された第３のカレントミラー回路である。
PNPトランジスタよりなる第１のカレントミラー回路
５は、第1,第2,第３の各PNPトランジスタ10,11,12のそ
れぞれのベースを共通接続し、これらとトランジスタ10
のコレクタとの共通接続点を基準電流源４に接続し、ト
ランジスタ11のコレクタをNPNトランジスタよりなる第
２のカレントミラー回路６の第1,第2,第３の各NPNトラ
ンジスタ13,14,15のそれぞれのベースの共通接続点とト
ランジスタ13のコレクタとの接続点に結合し、NPNトラ
ンジスタ14とPNPトランジスタ12との各コレクタを互い
に結合する。さらに、PNPトランジスタよりなる第３の
カレントミラー回路７の第５のPNPトランジスタ17のコ
レクタ・ベースおよび第４のPNPトランジスタ16のコレ
クタは、それぞれ、電流源４および第１のカレントミラ
ー回路５中のトランジスタ12と第２のカレントミラー回
路６中のトランジスタ14とのコレクタ共通接続点に結合
される。そして、第２のカレントミラー回路６中の第３
のNPNトランジスタ15のコレクタを定電流出力端子３と
する。
５は、第1,第2,第３の各PNPトランジスタ10,11,12のそ
れぞれのベースを共通接続し、これらとトランジスタ10
のコレクタとの共通接続点を基準電流源４に接続し、ト
ランジスタ11のコレクタをNPNトランジスタよりなる第
２のカレントミラー回路６の第1,第2,第３の各NPNトラ
ンジスタ13,14,15のそれぞれのベースの共通接続点とト
ランジスタ13のコレクタとの接続点に結合し、NPNトラ
ンジスタ14とPNPトランジスタ12との各コレクタを互い
に結合する。さらに、PNPトランジスタよりなる第３の
カレントミラー回路７の第５のPNPトランジスタ17のコ
レクタ・ベースおよび第４のPNPトランジスタ16のコレ
クタは、それぞれ、電流源４および第１のカレントミラ
ー回路５中のトランジスタ12と第２のカレントミラー回
路６中のトランジスタ14とのコレクタ共通接続点に結合
される。そして、第２のカレントミラー回路６中の第３
のNPNトランジスタ15のコレクタを定電流出力端子３と
する。
上記構成において、基準電流源４に接続されたアーリ
ー効果を有するPNPトランジスタによりなる第１のカレ
ントミラー回路５では、電源電圧が変動した場合、基準
電流をＩとすると、PNPトランジスタ11のコレクタ電流I
11は、（I11＝Ｉ＋Δｉ）となる。ここで、Δｉはアー
リー効果により変化する電流分である。
ー効果を有するPNPトランジスタによりなる第１のカレ
ントミラー回路５では、電源電圧が変動した場合、基準
電流をＩとすると、PNPトランジスタ11のコレクタ電流I
11は、（I11＝Ｉ＋Δｉ）となる。ここで、Δｉはアー
リー効果により変化する電流分である。
一方、PNPトランジスタ12のコレクタ電圧は、トラン
ジスタ17のベース、エミッタ電圧約0.7vで一定に抑えら
れているため、トランジスタ12のコレクタ電流I12は（I
12≒Ｉ）となり、第２のカレントミラー回路６により、
トランジスタ11及び同12の各コレクタ電流を合成する
と、第３のカレントミラー回路７のPNPトランジスタ17
のコレクタ電流I17は、I11とI12との差の電流が流れ、I
17＝I11−I12＝（Ｉ＋Δｉ）−Ｉ＝Δｉとなる。ここで
Δｉなる電流はPNPトランジスタのアーリー効果による
電流変化分である。このΔｉが第３のカレントミラー回
路を介し基準電流源４に負帰還されることにより、定電
流出力端子３の電流値I0は電源電圧変動によるPNPトラ
ンジスタのアーリー効果に影響されることなく基準電流
源電流Ｉと等しくなり、安定に定電流出力を得ることが
可能となる。
ジスタ17のベース、エミッタ電圧約0.7vで一定に抑えら
れているため、トランジスタ12のコレクタ電流I12は（I
12≒Ｉ）となり、第２のカレントミラー回路６により、
トランジスタ11及び同12の各コレクタ電流を合成する
と、第３のカレントミラー回路７のPNPトランジスタ17
のコレクタ電流I17は、I11とI12との差の電流が流れ、I
17＝I11−I12＝（Ｉ＋Δｉ）−Ｉ＝Δｉとなる。ここで
Δｉなる電流はPNPトランジスタのアーリー効果による
電流変化分である。このΔｉが第３のカレントミラー回
路を介し基準電流源４に負帰還されることにより、定電
流出力端子３の電流値I0は電源電圧変動によるPNPトラ
ンジスタのアーリー効果に影響されることなく基準電流
源電流Ｉと等しくなり、安定に定電流出力を得ることが
可能となる。
また、PNPトランジスタ12とNPNトランジスタ14との差
電流を基準電流源４に負帰還しているため、NPNトラン
ジスタ14のアーリー効果も同時に補償されることにな
る。
電流を基準電流源４に負帰還しているため、NPNトラン
ジスタ14のアーリー効果も同時に補償されることにな
る。
さらに、各回路動作は、全て（VBE＋VSat）電圧で動
作しているため、低電圧動作が可能となる。
作しているため、低電圧動作が可能となる。
発明の効果 以上のように本発明によれば、カレントミラー回路で
電流変化分を基準電流源に負帰還させることにより、ア
ーリー効果の有無大小にかかわらず、常に安定な定電流
出力が得られる。
電流変化分を基準電流源に負帰還させることにより、ア
ーリー効果の有無大小にかかわらず、常に安定な定電流
出力が得られる。
また、VBE電圧程度の低電圧で動作するため、回路の
低電圧動作が可能となり、きわめて有用である。
低電圧動作が可能となり、きわめて有用である。
第１図は本発明の一実施例を示す定電流回路の回路図、
第２図は従来の定電流回路の回路図である。 １……電源端子、２……接地端子、３……定電流出力端
子、４……定電流源、５……第１のカレントミラー回
路、６……第２のカレントミラー回路、７……第３のカ
レントミラー回路、10,11,12,21,22,23……PNP型トラン
ジスタ、13,14,15,24,25……NPN型トランジスタ、16,17
……PNP型トランジスタ。
第２図は従来の定電流回路の回路図である。 １……電源端子、２……接地端子、３……定電流出力端
子、４……定電流源、５……第１のカレントミラー回
路、６……第２のカレントミラー回路、７……第３のカ
レントミラー回路、10,11,12,21,22,23……PNP型トラン
ジスタ、13,14,15,24,25……NPN型トランジスタ、16,17
……PNP型トランジスタ。
Claims (1)
- 【請求項１】第1,第2,第３のPNPトランジスタよりなる
第１のカレントミラー回路の第１のPNPトランジスタの
コレクタと同各々のPNPトランジスタの共通のベース接
続点とを基準電流源に接続し、前記第１のカレントミラ
ー回路の第2,第３のPNPトランジスタの各コレクタを、
第1,第2,第３のNPNトランジスタよりなる第２のカレン
トミラー回路の第1,第２のNPNトランジスタの各コレク
タに接続し、前記第１のカレントミラー回路の第1,第３
のPNPトランジスタのコレクタを第4,第５のPNPトランジ
スタよりなる第３のカレントシラー回路の各々のコレク
タと共通接続し、前記第２のカレントミラー回路の第３
のNPNトランジスタのコレクタを電流出力端子となした
ことを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151811A JP2568690B2 (ja) | 1989-06-14 | 1989-06-14 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151811A JP2568690B2 (ja) | 1989-06-14 | 1989-06-14 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0316406A JPH0316406A (ja) | 1991-01-24 |
| JP2568690B2 true JP2568690B2 (ja) | 1997-01-08 |
Family
ID=15526825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1151811A Expired - Lifetime JP2568690B2 (ja) | 1989-06-14 | 1989-06-14 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568690B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7388892B2 (ja) * | 2019-11-21 | 2023-11-29 | 日清紡マイクロデバイス株式会社 | 演算増幅器 |
-
1989
- 1989-06-14 JP JP1151811A patent/JP2568690B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0316406A (ja) | 1991-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| US4237414A (en) | High impedance output current source | |
| US4723111A (en) | Amplifier arrangement | |
| US4503381A (en) | Integrated circuit current mirror | |
| US4733196A (en) | Current gain stage with low voltage drop | |
| US5406222A (en) | High gain transistor amplifier | |
| JPH01230110A (ja) | 電流発生器 | |
| KR900000482B1 (ko) | 전류미터(mirror)회로 | |
| US5089769A (en) | Precision current mirror | |
| US6064268A (en) | Precision emitter follower | |
| JP2568690B2 (ja) | 定電流回路 | |
| US5144169A (en) | Operational amplifier circuit | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| JP3263410B2 (ja) | トランジスタの制御電流補償用回路装置 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US5311147A (en) | High impedance output driver stage and method therefor | |
| JP3103104B2 (ja) | バッファ回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| KR940002107B1 (ko) | 베이스전류 상쇄회로 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0535613Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2580941Y2 (ja) | 差動増幅器 | |
| JP3051600B2 (ja) | 電流発生回路 | |
| JPH03277004A (ja) | 半導体回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |