JPH0316406A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0316406A JPH0316406A JP1151811A JP15181189A JPH0316406A JP H0316406 A JPH0316406 A JP H0316406A JP 1151811 A JP1151811 A JP 1151811A JP 15181189 A JP15181189 A JP 15181189A JP H0316406 A JPH0316406 A JP H0316406A
- Authority
- JP
- Japan
- Prior art keywords
- current
- collector
- mirror circuit
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 abstract description 3
- 230000003503 early effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、増幅器などに広く利用可能な定電流回路に関
するものである。
するものである。
従来の技術
たとえば、増幅器に利用されている定電流回路として、
アーリー効果を有するＰＮＰトランジスタによりカレン
トミラー回路を構戊した場合、電源電圧の変動に対して
安定な定電流出力が得られないため、ＰＮＰ トランジ
スタのアーリー効果を補償する必要がある。
アーリー効果を有するＰＮＰトランジスタによりカレン
トミラー回路を構戊した場合、電源電圧の変動に対して
安定な定電流出力が得られないため、ＰＮＰ トランジ
スタのアーリー効果を補償する必要がある。
上記構成の定電流回路の一例を第２図に示す。
第２図の定電流回路は、電源端子１，接地端子２および
出力端子３を外部端子として、内部の基準電流源４ｌこ
接続されたＰＮＰ型トランジスタ２１，２２．２３より
なる第１のカレントミラー回路５と、ＮＰＮ型トランジ
スタ２４．２５よりなる第２のカレントミラー回路６と
からなり、定電流出力を出力端子３から得ている。
出力端子３を外部端子として、内部の基準電流源４ｌこ
接続されたＰＮＰ型トランジスタ２１，２２．２３より
なる第１のカレントミラー回路５と、ＮＰＮ型トランジ
スタ２４．２５よりなる第２のカレントミラー回路６と
からなり、定電流出力を出力端子３から得ている。
基準電流源４の電源電圧変動に影響しない電流をＩとし
、電源電圧変動により、ＰＮＰ型トランジスタ２３のア
ーリー効果で変動する電流分をΔｉとすると、Δｉは第
１のカレントミラー回路５のトランジスタ２２，・２１
で基準電流源に負帰還され、トランジスタ２３のコレク
タ電流ＩＯは、１ｏ＝Δｉ＋（１−Δｉ） となる。
、電源電圧変動により、ＰＮＰ型トランジスタ２３のア
ーリー効果で変動する電流分をΔｉとすると、Δｉは第
１のカレントミラー回路５のトランジスタ２２，・２１
で基準電流源に負帰還され、トランジスタ２３のコレク
タ電流ＩＯは、１ｏ＝Δｉ＋（１−Δｉ） となる。
従って出力電流ｉｏはトランジスタ２３のアーリー効果
に関係なく一定となる。
に関係なく一定となる。
このように、従来の定電流回路では、ＰＮＰ ｝ランジ
スタのアーリー効果を補償する場合、カレントミラー回
路の電流出力段に別のＰＮＰ｝ランジスタを介しアーリ
ー効果により変動した電流分を基準電流源に負帰還する
構成をとっていた。
スタのアーリー効果を補償する場合、カレントミラー回
路の電流出力段に別のＰＮＰ｝ランジスタを介しアーリ
ー効果により変動した電流分を基準電流源に負帰還する
構成をとっていた。
発明が解決しようとする課題
上記従来の定電流回路において、第１のカレントミラー
回路５のトランジスタ２２のベース・エミッタ間電圧を
ＶＢＥＰとし、トランジスタ２３の飽和電圧をＶ Ｓ
ａ ｔとする。さらに第２のカレントミラー回路６のト
ランジスタ２４のベース・エミッタ間電圧Ｖ ＢＥＮと
すると、定電流回路の動作電源電圧範囲ＶＣＣは、 Ｖ ＣＣ ＞Ｖ ＢＥＰ ＋ Ｖ ＢＥＮ ＋ Ｖ
Ｓａｔとなり， ＶＢＥＰ ＋ ＶＢＥＮ ’；０．
７ｖ ， Ｖｓａｔ ：０．２ｖとすると、Ｖｃｃ＞１
．６ｖで定電流回路の動作が停止するという問題を有し
ていた。
回路５のトランジスタ２２のベース・エミッタ間電圧を
ＶＢＥＰとし、トランジスタ２３の飽和電圧をＶ Ｓ
ａ ｔとする。さらに第２のカレントミラー回路６のト
ランジスタ２４のベース・エミッタ間電圧Ｖ ＢＥＮと
すると、定電流回路の動作電源電圧範囲ＶＣＣは、 Ｖ ＣＣ ＞Ｖ ＢＥＰ ＋ Ｖ ＢＥＮ ＋ Ｖ
Ｓａｔとなり， ＶＢＥＰ ＋ ＶＢＥＮ ’；０．
７ｖ ， Ｖｓａｔ ：０．２ｖとすると、Ｖｃｃ＞１
．６ｖで定電流回路の動作が停止するという問題を有し
ていた。
さらに、基準電流源側のダイナミックレンジＶＤも
Ｖｏ ＝Ｖｃｃ ＶＢＥＰ Ｘ２
となり、定電流源の低電圧動作はＶＤでも制約されると
いう問題を有していた。
いう問題を有していた。
本発明は上記問題を解決するものであり、電源電圧の変
動に対し、ＰＮＰ｝ランジスタのアーリー効果を補償し
、かつ低電源電圧動作を可能にし得る定電流源を提供す
ることを目的とするものである。
動に対し、ＰＮＰ｝ランジスタのアーリー効果を補償し
、かつ低電源電圧動作を可能にし得る定電流源を提供す
ることを目的とするものである。
課題を解決するための手段
上記問題点を解決するため、本発明は、ＰＮＰトランジ
スタよりなる第１のカレントミラー回路の１つのコレク
タと各共通のベース接続点を基準電流源およびＰＮＰト
ランジスタよりなる第３のカレントミラー回路のコレク
タに接続し、第１のカレントミラー回路の別のコレクタ
と、ＮＰＮ｝ランジスタよりなる第２のカレントミラー
回路のコレクタを各共通のベース接続点に接続し、第１
のカレントミラー回路の他のコレクタを第２のカレント
ミラー回路の他のコレクタに接続するとともにＰＮＰト
ランジスタよりなる第３のカレントミラー回路の別のコ
レクタとベースに共通接続し、第２のカレントミラー回
路の別のコレクタを電流出力端子とした構戒の定電流回
路である。
スタよりなる第１のカレントミラー回路の１つのコレク
タと各共通のベース接続点を基準電流源およびＰＮＰト
ランジスタよりなる第３のカレントミラー回路のコレク
タに接続し、第１のカレントミラー回路の別のコレクタ
と、ＮＰＮ｝ランジスタよりなる第２のカレントミラー
回路のコレクタを各共通のベース接続点に接続し、第１
のカレントミラー回路の他のコレクタを第２のカレント
ミラー回路の他のコレクタに接続するとともにＰＮＰト
ランジスタよりなる第３のカレントミラー回路の別のコ
レクタとベースに共通接続し、第２のカレントミラー回
路の別のコレクタを電流出力端子とした構戒の定電流回
路である。
作用
本発明によると、ＰＮＰトランジスタのアーリー効果に
よる電流変化分Δｉが第３のカレントミラー回路を介し
、基準電流源に負帰還されることにより、定電流出力端
子の電流値１ｏは、電源電圧変動によるＰＮＰトランジ
スタのアーリー効果に影響されることなく、基準電流源
電流■と等しくなり安定に定電流出力が得られる。さら
に、各回路動作は全て（ＶＢＩ！＋Ｖｓａｔ ）電圧で
動作しているため、対電圧動作が可能となる。
よる電流変化分Δｉが第３のカレントミラー回路を介し
、基準電流源に負帰還されることにより、定電流出力端
子の電流値１ｏは、電源電圧変動によるＰＮＰトランジ
スタのアーリー効果に影響されることなく、基準電流源
電流■と等しくなり安定に定電流出力が得られる。さら
に、各回路動作は全て（ＶＢＩ！＋Ｖｓａｔ ）電圧で
動作しているため、対電圧動作が可能となる。
実施例
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例を示す定電流源回路の回路図
である。第１図において、第２図に示した従来の定電流
回路と同一の構成要素には同一の符号を付しており、７
は付加された第３のカレントミラー回路である。
である。第１図において、第２図に示した従来の定電流
回路と同一の構成要素には同一の符号を付しており、７
は付加された第３のカレントミラー回路である。
ＰＮＰトランジスタよりなる第１のカレントミラー回路
５は、第１，第２，第３の各ＰＮＰトランジスタ１０，
１１．１２のそれぞれのベースを共通接続し、これらと
トランジスタ１０のコレクタとの共通接続点を基準電流
源４に接続し、トランジスタ１１のコレクタをＮＰＮ
トランジスタよりなる第２のカレントミラー回路６の第
１，第２，第３の各ＮＰＮトランジスタ１３．１４．１
５のそれぞれのベースの共通接続点とトランジスタ１３
のコレクタとの接続点に結合し、ＮＰＮトランジスタ１
４とＰＮＰ ｝ランジスタ１２との各コレクタを互いに
結合する。さらに、ＰＮＰ トランジスタよりなる第３
のカレントミラー回路７の第５のＰＮＰ トランジスタ
１７のコレクタ・ベースおよび第４のＰＮＰ トランジ
スタ１６のコレクタは、それぞれ、電流源４および第１
のカレントミラー回路５中のトランジスタ１２と第２の
カレントミラー回路６中のトランジスタ１４とのコレク
タ共通接続点に結合される。そして、第２のカレントミ
ラー回路６中の第３のＮＰＮトランジスタ１５のコレク
タを定電流出力端子３とする。
５は、第１，第２，第３の各ＰＮＰトランジスタ１０，
１１．１２のそれぞれのベースを共通接続し、これらと
トランジスタ１０のコレクタとの共通接続点を基準電流
源４に接続し、トランジスタ１１のコレクタをＮＰＮ
トランジスタよりなる第２のカレントミラー回路６の第
１，第２，第３の各ＮＰＮトランジスタ１３．１４．１
５のそれぞれのベースの共通接続点とトランジスタ１３
のコレクタとの接続点に結合し、ＮＰＮトランジスタ１
４とＰＮＰ ｝ランジスタ１２との各コレクタを互いに
結合する。さらに、ＰＮＰ トランジスタよりなる第３
のカレントミラー回路７の第５のＰＮＰ トランジスタ
１７のコレクタ・ベースおよび第４のＰＮＰ トランジ
スタ１６のコレクタは、それぞれ、電流源４および第１
のカレントミラー回路５中のトランジスタ１２と第２の
カレントミラー回路６中のトランジスタ１４とのコレク
タ共通接続点に結合される。そして、第２のカレントミ
ラー回路６中の第３のＮＰＮトランジスタ１５のコレク
タを定電流出力端子３とする。
上記構成において、基準電流源４に接続されたアーリー
効果を有するＰＮＰ トランジスタによりなる第１のカ
レントミラー回路５では、電源電圧が変動した場合、基
準電流をＩとすると、ＰＮＰトランジスタ１１のコレク
タ電流Ｉｌ１は、（ＩＩＩ＝Ｉ＋Δｉ〉となる。ここで
、Δｉはアーリー効果により変化する電流分である。
効果を有するＰＮＰ トランジスタによりなる第１のカ
レントミラー回路５では、電源電圧が変動した場合、基
準電流をＩとすると、ＰＮＰトランジスタ１１のコレク
タ電流Ｉｌ１は、（ＩＩＩ＝Ｉ＋Δｉ〉となる。ここで
、Δｉはアーリー効果により変化する電流分である。
一方、ＰＮＰトランジスタ１２のコレクタ電圧は、トラ
ンジスタ１７のベース、エミッタ電圧約０．７ｖで一定
に抑えられているため、トランジスタ１２のコレクタ電
流１１２はくＩ１２ζＩ）とな？、第２のカレントミラ
ー回路６により、トランジスタ１１及び同１２の各コレ
クタ電流を合戒すると、第３のカレントミラー回路７の
ＰＮＰトランジスタ１７のコレクタ電流１１７は、ＩＩ
１と１１２との差の電流が流れ、１１７＝ＩＩ１ １
１２＝ （１＋Δｉ）−１＝Δｉとなる。ここでΔｉな
る電流はＰＮＰ トランジスタのアーリー効果による電
流変化分である。このΔｉが第３のカレントミラー回路
を介し基準電流源４に負帰還されることにより、定電流
出力端子３の電流値ｒｏは電源電圧変動によるＰＮＰ
トランジスタのアーリー効果に影響されることなく基準
電流源電流【と等しくなり、安定に定電流出力を得るこ
とが可能となる。
ンジスタ１７のベース、エミッタ電圧約０．７ｖで一定
に抑えられているため、トランジスタ１２のコレクタ電
流１１２はくＩ１２ζＩ）とな？、第２のカレントミラ
ー回路６により、トランジスタ１１及び同１２の各コレ
クタ電流を合戒すると、第３のカレントミラー回路７の
ＰＮＰトランジスタ１７のコレクタ電流１１７は、ＩＩ
１と１１２との差の電流が流れ、１１７＝ＩＩ１ １
１２＝ （１＋Δｉ）−１＝Δｉとなる。ここでΔｉな
る電流はＰＮＰ トランジスタのアーリー効果による電
流変化分である。このΔｉが第３のカレントミラー回路
を介し基準電流源４に負帰還されることにより、定電流
出力端子３の電流値ｒｏは電源電圧変動によるＰＮＰ
トランジスタのアーリー効果に影響されることなく基準
電流源電流【と等しくなり、安定に定電流出力を得るこ
とが可能となる。
また、ＰＮＰトランジスタ１２とＮＰＮ トランジスタ
１４との差電流を基準電流源４に負帰還しているため、
ＮＰＮトランジスタ１４のアーリー効果も同時に補償さ
れることになる。
１４との差電流を基準電流源４に負帰還しているため、
ＮＰＮトランジスタ１４のアーリー効果も同時に補償さ
れることになる。
さらに、各回路動作は、全て（ＶＢＥ＋ＶＳ■）電圧で
動作しているため、低電圧動作が可能となる。
動作しているため、低電圧動作が可能となる。
発明の効果
以上のように本発明によれば、カレントミラー回路で電
流変化分を基準電流源に負帰還させることにより、アー
リー効果の有無大小にかかわらず、常に安定な定電流出
力が得られる。
流変化分を基準電流源に負帰還させることにより、アー
リー効果の有無大小にかかわらず、常に安定な定電流出
力が得られる。
また、ｖＢｌｌ！電圧程度の低電圧で動作するため、回
路の低電圧動作が可能となり、きわめて有用である。
路の低電圧動作が可能となり、きわめて有用である。
【図面の簡単な説明】
第１図は本発明の一実施例を示す定電流回路の回路図、
第２図は従来の定電流回路の回路図である。 １・・・・・・電源端子、２・・・・・・接地端子、３
・・・・・・定電流出力端子、４・・・・・・定電流源
、５・・・・・・第１のカレントミラー回路、６・・・
・・・第２のカレントミラー回路、７・・・・・・第３
のカレントミラー回路、１０，１ １．１２．２１．２
２．２３・・・・・・ＰＮＰ型トランジスタ、１３．１
４，１５．２４．２５・・・・・・ＮＰＮ型トランジス
タ、１６．１７・・・・・・ＰＮＰ型トランジスタ。 ＠１図 Ｉｆ＋，１２，ｌｆ．＋７−−ＰＡＩＰＬラ′Ｊじ又夕
＋１，ｆｓ−・ＩＪｐＮｋラＪ＋；１タ第 ２ 図
第２図は従来の定電流回路の回路図である。 １・・・・・・電源端子、２・・・・・・接地端子、３
・・・・・・定電流出力端子、４・・・・・・定電流源
、５・・・・・・第１のカレントミラー回路、６・・・
・・・第２のカレントミラー回路、７・・・・・・第３
のカレントミラー回路、１０，１ １．１２．２１．２
２．２３・・・・・・ＰＮＰ型トランジスタ、１３．１
４，１５．２４．２５・・・・・・ＮＰＮ型トランジス
タ、１６．１７・・・・・・ＰＮＰ型トランジスタ。 ＠１図 Ｉｆ＋，１２，ｌｆ．＋７−−ＰＡＩＰＬラ′Ｊじ又夕
＋１，ｆｓ−・ＩＪｐＮｋラＪ＋；１タ第 ２ 図
Claims (1)
- 第１、第２、第３のＰＮＰトランジスタよりなる第１
のカレントミラー回路の第１のＰＮＰトランジスタのコ
レクタと同各々のＰＮＰトランジスタの共通のベース接
続点とを基準電流源に接続し、前記第１のカレントミラ
ー回路の第２、第３のＰＮＰトランジスタの各コレクタ
を、第１、第２、第３のＮＰＮトランジスタよりなる第
２のカレントミラー回路の第１、第２のＮＰＮトランジ
スタの各コレクタに接続し、前記第１のカレントミラー
回路の第１、第３のＰＮＰトランジスタのコレクタを第
４、第５のＰＮＰトランジスタよりなる第３のカレント
シラー回路の各々のコレクタと共通接続し、前記第２の
カレントミラー回路の第３のＮＰＮトランジスタのコレ
クタを電流出力端子となしたことを特徴とする定電流回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151811A JP2568690B2 (ja) | 1989-06-14 | 1989-06-14 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151811A JP2568690B2 (ja) | 1989-06-14 | 1989-06-14 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0316406A true JPH0316406A (ja) | 1991-01-24 |
| JP2568690B2 JP2568690B2 (ja) | 1997-01-08 |
Family
ID=15526825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1151811A Expired - Lifetime JP2568690B2 (ja) | 1989-06-14 | 1989-06-14 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568690B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021082986A (ja) * | 2019-11-21 | 2021-05-27 | 新日本無線株式会社 | 演算増幅器 |
-
1989
- 1989-06-14 JP JP1151811A patent/JP2568690B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021082986A (ja) * | 2019-11-21 | 2021-05-27 | 新日本無線株式会社 | 演算増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2568690B2 (ja) | 1997-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7636016B2 (en) | Current mirror circuit | |
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| JPH0136346B2 (ja) | ||
| US20020014883A1 (en) | Current source with low supply voltage and with low voltage sensitivity | |
| JPH01230110A (ja) | 電流発生器 | |
| US5089769A (en) | Precision current mirror | |
| US6064268A (en) | Precision emitter follower | |
| US4485313A (en) | Low-value current source circuit | |
| JPH04223602A (ja) | 増幅回路 | |
| JPH0316406A (ja) | 定電流回路 | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US5179356A (en) | Circuit arrangement for the compensation of the control current of a transistor | |
| JP2000134045A (ja) | 電圧・電流変換回路 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| US4356455A (en) | Amplifier | |
| JPS59108411A (ja) | 電流源回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0588767A (ja) | バンドギヤツプリフアレンス回路 | |
| JPH0614498Y2 (ja) | 入力回路 | |
| JPH0332096Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JP3671519B2 (ja) | 電流供給回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |