JPH0614498Y2 - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPH0614498Y2 JPH0614498Y2 JP16776487U JP16776487U JPH0614498Y2 JP H0614498 Y2 JPH0614498 Y2 JP H0614498Y2 JP 16776487 U JP16776487 U JP 16776487U JP 16776487 U JP16776487 U JP 16776487U JP H0614498 Y2 JPH0614498 Y2 JP H0614498Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案は、たとえばアナログ増幅器などに好適に実施さ
れる入力回路に関する。
れる入力回路に関する。
従来技術 トランジスタのコレクタを接地したエミッタホロア回路
は、電圧の増幅は行わないけれども、入力インピーダン
スが高く、出力インピーダンスが低いので、各種回路の
前後に挿入し、インピーダンスを整えるために用いられ
る。
は、電圧の増幅は行わないけれども、入力インピーダン
スが高く、出力インピーダンスが低いので、各種回路の
前後に挿入し、インピーダンスを整えるために用いられ
る。
一般的なエミッタホロア回路に比べ、極めて高い入力イ
ンピーダンスと、極めて低い出力インピーダンスとを有
するエミッタホロア回路として、従来から第２図に示さ
れるようなエミッタホロア回路９が使用されている。
ンピーダンスと、極めて低い出力インピーダンスとを有
するエミッタホロア回路として、従来から第２図に示さ
れるようなエミッタホロア回路９が使用されている。
エミッタホロア回路９は、トランジスタ２，３，４およ
び定電流源１を含んで構成される。エミッタホロア回路
９への入力信号は、入力端子Ｔ１からトランジスタ２の
ベースに与えられる。トランジスタ２のコレクタは、接
続点Ｐ４を介して定電流源１に接続され、トランジスタ
２のエミッタは接続点Ｐ５を介して出力端子Ｔ２に接続
される。
び定電流源１を含んで構成される。エミッタホロア回路
９への入力信号は、入力端子Ｔ１からトランジスタ２の
ベースに与えられる。トランジスタ２のコレクタは、接
続点Ｐ４を介して定電流源１に接続され、トランジスタ
２のエミッタは接続点Ｐ５を介して出力端子Ｔ２に接続
される。
接続点Ｐ４はライン４を介してトランジスタ４のベー
スに接続され、トランジスタ４のコレクタには電源電圧
Ｖが印加される。トランジスタ４のエミッタは、ライン
５を介してトランジスタ３のベースに接続される。ト
ランジスタ３のエミッタは接地され、トランジスタ３の
コレクタは接続点Ｐ５に接続される。
スに接続され、トランジスタ４のコレクタには電源電圧
Ｖが印加される。トランジスタ４のエミッタは、ライン
５を介してトランジスタ３のベースに接続される。ト
ランジスタ３のエミッタは接地され、トランジスタ３の
コレクタは接続点Ｐ５に接続される。
ライン４とライン５とは、コンデンサ５を介して接
続される。
続される。
エミッタホロア回路９において入力電圧と出力電圧との
電位差は、トランジスタ２のベース・エミッタ間の電位
差ＶBEであり、一般にトランジスタのベースとエミッタ
との間の電位差ＶBEの変動は小さいので、このエミッタ
ホロア回路９の電圧増幅率は、ほぼ「１」とみなせる。
電位差は、トランジスタ２のベース・エミッタ間の電位
差ＶBEであり、一般にトランジスタのベースとエミッタ
との間の電位差ＶBEの変動は小さいので、このエミッタ
ホロア回路９の電圧増幅率は、ほぼ「１」とみなせる。
ライン４には、定電流源１からの電流Ｉ１とトランジ
スタ２のコレクタ電流Ｉ２との差電流Ｉ１−Ｉ２が流
れ、トランジスタ４はこの差電流Ｉ１−Ｉ２を増幅して
トランジスタ３のベースに与える。トランジスタ３は、
ベースに与えられた電流をさらに増幅し、こうしてトラ
ンジスタ２のコレクタ電流Ｉ２に帰還がかけられる。
スタ２のコレクタ電流Ｉ２との差電流Ｉ１−Ｉ２が流
れ、トランジスタ４はこの差電流Ｉ１−Ｉ２を増幅して
トランジスタ３のベースに与える。トランジスタ３は、
ベースに与えられた電流をさらに増幅し、こうしてトラ
ンジスタ２のコレクタ電流Ｉ２に帰還がかけられる。
たとえば、トランジスタ２のコレクタ電流Ｉ２が定電流
源１から発生される電流Ｉ１よりも小さい場合、この差
電流Ｉ１−Ｉ２はトランジスタ４において電流増幅率β
４で増幅され、トランジスタ３のベースには電流β４・
（Ｉ１−Ｉ２）が与えられる。この電流ベース４・（Ｉ
１−Ｉ２）はトランジスタ３において電流増幅率β３で
増幅され、トランジスタ３のコレクタ電流は電流β３・
β４・（Ｉ１−Ｉ２）となり、これによってトランジス
タ２のコレクタ電流Ｉ２は増加される。
源１から発生される電流Ｉ１よりも小さい場合、この差
電流Ｉ１−Ｉ２はトランジスタ４において電流増幅率β
４で増幅され、トランジスタ３のベースには電流β４・
（Ｉ１−Ｉ２）が与えられる。この電流ベース４・（Ｉ
１−Ｉ２）はトランジスタ３において電流増幅率β３で
増幅され、トランジスタ３のコレクタ電流は電流β３・
β４・（Ｉ１−Ｉ２）となり、これによってトランジス
タ２のコレクタ電流Ｉ２は増加される。
たとえば、電流増幅率β３・β４をそれぞれ１００程度
とすると、トランジスタ２のコレクタ電流Ｉ２と定電流
源１から発生される電流Ｉ１との差電流Ｉ１−Ｉ２は、
電流Ｉ１の１／１０，０００倍程度になる。すなちトラ
ンジスタ２のコレクタ電流Ｉ２が一定の電流Ｉ１になる
ように帰還がかけられている。
とすると、トランジスタ２のコレクタ電流Ｉ２と定電流
源１から発生される電流Ｉ１との差電流Ｉ１−Ｉ２は、
電流Ｉ１の１／１０，０００倍程度になる。すなちトラ
ンジスタ２のコレクタ電流Ｉ２が一定の電流Ｉ１になる
ように帰還がかけられている。
このように構成されたエミッタホロア回路９の出力イン
ピーダンスは、たとえば出力に負荷抵抗ＲＬを接続した
場合に、トランジスタ２のコレクタ電流Ｉ２は、出力電
圧Ｖ２に対して、変化量Ｖ２／（ＲＬ・β３・β４）だ
け変化し、これは通常のエミッタホロア回路の変化の１
／（β３・β４）倍なので、出力インピーダンスも通常
のエミッタホロア回路に比べ、１／（β３・β４）倍と
なる。
ピーダンスは、たとえば出力に負荷抵抗ＲＬを接続した
場合に、トランジスタ２のコレクタ電流Ｉ２は、出力電
圧Ｖ２に対して、変化量Ｖ２／（ＲＬ・β３・β４）だ
け変化し、これは通常のエミッタホロア回路の変化の１
／（β３・β４）倍なので、出力インピーダンスも通常
のエミッタホロア回路に比べ、１／（β３・β４）倍と
なる。
また、エミッタホロア回路９の入力インピーダンスにつ
いては、負荷抵抗ＲＬをつないだ状態で入力電圧を変化
量ΔＶだけ変化させたとき、出力電圧も変化量ΔＶだけ
変化するので、トランジスタ２のコレクタ電流Ｉ２は、
変化量ΔＶ／（ＲＬ・β３・β４）だけ変化する。この
ときエミッタホロア回路９の入力電流は、トランジスタ
２の電流増幅率β２を用いると、変化量ΔＶ／（ＲＬ・
β２・β３・β４）だけ変化し、したがって入力インピ
ーダンスは、（ＲＬ・β２・β３・β４）となる。
いては、負荷抵抗ＲＬをつないだ状態で入力電圧を変化
量ΔＶだけ変化させたとき、出力電圧も変化量ΔＶだけ
変化するので、トランジスタ２のコレクタ電流Ｉ２は、
変化量ΔＶ／（ＲＬ・β３・β４）だけ変化する。この
ときエミッタホロア回路９の入力電流は、トランジスタ
２の電流増幅率β２を用いると、変化量ΔＶ／（ＲＬ・
β２・β３・β４）だけ変化し、したがって入力インピ
ーダンスは、（ＲＬ・β２・β３・β４）となる。
通常、トランジスタの電流増幅率β２・β３・β４は、
１００程度であるので、このようなエミッタホロア回路
９は、トランジスタ２のコレクタ電流Ｉ２に対して帰還
をかけて、非常に高い入力インピーダンスと非常に低い
出力インピーダンスを得ていることになる。
１００程度であるので、このようなエミッタホロア回路
９は、トランジスタ２のコレクタ電流Ｉ２に対して帰還
をかけて、非常に高い入力インピーダンスと非常に低い
出力インピーダンスを得ていることになる。
実際の回路においては、たとえばトランジスタ２のコレ
クタ・ベース間の電圧の変動によって利得が変化するた
めに、入力インピーダンスは計算値よりもやや低くな
り、出力インピーダンスは計算値よりもやや高くなる。
クタ・ベース間の電圧の変動によって利得が変化するた
めに、入力インピーダンスは計算値よりもやや低くな
り、出力インピーダンスは計算値よりもやや高くなる。
コンデンサ５は帰還ループにおいて、位相補償効果を得
るためにライン４，５間に接続され、これによって
周波数特性の改善が図られる。
るためにライン４，５間に接続され、これによって
周波数特性の改善が図られる。
考案が解決しようとする問題点 上記従来技術では、ライン５の電位は、トランジスタ
３のベース・エミッタ間の電位差ＶBEであり、ライン
４の電位は、ライン５の電位にさらにトランジスタ４
のベース・エミッタ間の電位差ＶBEだけ高い電位、すな
わち電位２ＶBEになる。したがって、通常トランジスタ
のベース・エミッタ間の電位差ＶBEは０．７Ｖｏｌｔ程
度であるから、ライン４の電位２ＶBEは１．４Ｖｏｌ
ｔ程度になる。つまり、トランジスタ２のコレクタ電圧
は１．４Ｖｏｌｔ程度、実際には０．８Ｖｏｌｔ〜１．
８Ｖｏｌｔになる。一般に、トランジスタ２はコレクタ
電圧よりベース電圧が低くなければ正常に動作しないの
で、入力電圧すなわちトランジスタ２のベースに印加さ
れる電圧の範囲は、非常に狭くなってしまう。
３のベース・エミッタ間の電位差ＶBEであり、ライン
４の電位は、ライン５の電位にさらにトランジスタ４
のベース・エミッタ間の電位差ＶBEだけ高い電位、すな
わち電位２ＶBEになる。したがって、通常トランジスタ
のベース・エミッタ間の電位差ＶBEは０．７Ｖｏｌｔ程
度であるから、ライン４の電位２ＶBEは１．４Ｖｏｌ
ｔ程度になる。つまり、トランジスタ２のコレクタ電圧
は１．４Ｖｏｌｔ程度、実際には０．８Ｖｏｌｔ〜１．
８Ｖｏｌｔになる。一般に、トランジスタ２はコレクタ
電圧よりベース電圧が低くなければ正常に動作しないの
で、入力電圧すなわちトランジスタ２のベースに印加さ
れる電圧の範囲は、非常に狭くなってしまう。
本考案の目的は、上述の問題点を解決し、入力インピー
ダンスが大きく、出力インピーダンスが小さい入力回路
において、広い動作入力電圧範囲を有する入力回路を提
供することである。
ダンスが大きく、出力インピーダンスが小さい入力回路
において、広い動作入力電圧範囲を有する入力回路を提
供することである。
問題点を解決するための手段 本考案は、（ａ）ベースが入力端子に接続され、エミッ
タが出力端子に接続された第１のトランジスタと、 （ｂ）上記第１のトランジスタのコレクタにベースが接
続された第３のトランジスタと、該第３のトランジスタ
と直列接続され、ベースにバイアス電圧が印加される第
２のトランジスタと、該第２のトランジスタのコレクタ
にベースが接続され、かつ上記第１のトランジスタと直
列接続された第４のトランジスタとを含む帰還回路とを
含むことを特徴とする入力回路である。
タが出力端子に接続された第１のトランジスタと、 （ｂ）上記第１のトランジスタのコレクタにベースが接
続された第３のトランジスタと、該第３のトランジスタ
と直列接続され、ベースにバイアス電圧が印加される第
２のトランジスタと、該第２のトランジスタのコレクタ
にベースが接続され、かつ上記第１のトランジスタと直
列接続された第４のトランジスタとを含む帰還回路とを
含むことを特徴とする入力回路である。
作用 本考案に従えば、入力回路に入力された信号は、第１の
トランジスタのベースに与えられ、第１のトランジスタ
のエミッタからの信号が、出力端子に導出される。第１
のトランジスタのコレクタとエミッタとに亘る帰還回路
によって第１のトランジスタのコレクタ電流が一定に制
御され、高い入力インピーダンスと低い出力インピーダ
ンスとが得られる。帰還回路は、第２〜第４トランジス
タによって構成される。また第２のトランジスタのベー
スには、バイアス電圧がかけられており、バイアス電圧
の電圧値を選択することによって、第１のトランジスタ
のコレクタに印加される電圧を所望の値にすることがで
きる。したがって広い入力電圧範囲において第１のトラ
ンジスタを正常に動作させるようにすることができる。
トランジスタのベースに与えられ、第１のトランジスタ
のエミッタからの信号が、出力端子に導出される。第１
のトランジスタのコレクタとエミッタとに亘る帰還回路
によって第１のトランジスタのコレクタ電流が一定に制
御され、高い入力インピーダンスと低い出力インピーダ
ンスとが得られる。帰還回路は、第２〜第４トランジス
タによって構成される。また第２のトランジスタのベー
スには、バイアス電圧がかけられており、バイアス電圧
の電圧値を選択することによって、第１のトランジスタ
のコレクタに印加される電圧を所望の値にすることがで
きる。したがって広い入力電圧範囲において第１のトラ
ンジスタを正常に動作させるようにすることができる。
実施例 第１図は、本考案の一実施例であるエミッタホロア回路
１９の構成を示す回路図である。エミッタホロア回路１
９は、第１のトランジスタであるトランジスタ１２と、
定電流源１１と、第２のトランジスタであるトランジス
タ１６と、バイアス電圧発生器１７と、トランジスタ１
３，１４とを含んで構成される。
１９の構成を示す回路図である。エミッタホロア回路１
９は、第１のトランジスタであるトランジスタ１２と、
定電流源１１と、第２のトランジスタであるトランジス
タ１６と、バイアス電圧発生器１７と、トランジスタ１
３，１４とを含んで構成される。
トランジスタ１２のコレクタは、接続点Ｐ１を介して定
電流源１１に接続される。トランジスタ１２のエミッタ
は、接続点Ｐ２を介して出力端子Ｔ４に接続される。接
続点Ｐ１は、ライン１を介してトランジスタ１４のベ
ースに接続される。トランジスタ１４のコレクタには、
電源電圧Ｖが印加される。トランジスタ１４のエミッタ
は、トランジスタ１６のエミッタと接続され、トランジ
スタ１６のコレクタは、ライン２を介してトランジス
タ１３のベースに接続される。トランジスタ１６のベー
スには、バイアス電圧発生器１７で発生されるバイアス
電圧が印加される。
電流源１１に接続される。トランジスタ１２のエミッタ
は、接続点Ｐ２を介して出力端子Ｔ４に接続される。接
続点Ｐ１は、ライン１を介してトランジスタ１４のベ
ースに接続される。トランジスタ１４のコレクタには、
電源電圧Ｖが印加される。トランジスタ１４のエミッタ
は、トランジスタ１６のエミッタと接続され、トランジ
スタ１６のコレクタは、ライン２を介してトランジス
タ１３のベースに接続される。トランジスタ１６のベー
スには、バイアス電圧発生器１７で発生されるバイアス
電圧が印加される。
トランジスタ１３のエミッタは接地され、コレクタは接
続点Ｐ２に接続される。
続点Ｐ２に接続される。
ライン１とライン２とは、コンデンサ１５を介して
接続される。
接続される。
入力端子Ｔ３から入力された信号は、トランジスタ１２
のベースに与えられ、トランジスタ１２のエミッタから
出力される信号は、接続点Ｐ２を介して出力端子に導出
される。ライン１には、定電流源１１から発生される
電流Ｉと、トランジスタ１２のコレクタ電流ＩＣとの差
電流Ｉ−ＩＣが流れ、この差電流Ｉ−ＩＣはトランジス
タ１４で電流増幅されてトランジスタ１６に与えられ
る。トランジスタ１６のエミッタ・コレクタ間の電流増
幅率は、ほぼ「１」なのでトランジスタ１４のエミッタ
から流れる電流は、ライン２を介してトランジスタ１
３のベースに与えられる。トランジスタ１３は、ライン
２に流れる電流によってトランジスタ１３のコレクタ
・エミッタ間の電流を調節して、これによってトランジ
スタ１２のコレクタ電流を一定となるように帰還がかけ
られる。
のベースに与えられ、トランジスタ１２のエミッタから
出力される信号は、接続点Ｐ２を介して出力端子に導出
される。ライン１には、定電流源１１から発生される
電流Ｉと、トランジスタ１２のコレクタ電流ＩＣとの差
電流Ｉ−ＩＣが流れ、この差電流Ｉ−ＩＣはトランジス
タ１４で電流増幅されてトランジスタ１６に与えられ
る。トランジスタ１６のエミッタ・コレクタ間の電流増
幅率は、ほぼ「１」なのでトランジスタ１４のエミッタ
から流れる電流は、ライン２を介してトランジスタ１
３のベースに与えられる。トランジスタ１３は、ライン
２に流れる電流によってトランジスタ１３のコレクタ
・エミッタ間の電流を調節して、これによってトランジ
スタ１２のコレクタ電流を一定となるように帰還がかけ
られる。
たとえば、トランジスタ１２のコレクタ電流ＩＣが定電
流源１１から発生される電流Ｉよりも小さい場合、この
差電流Ｉ−ＩＣはトランジスタ１４において電流増幅率
β１４で増幅され、トランジスタ１６のエミッタに与え
られる。トランジスタ１６のエミッタ・コレクタ間の電
流増幅率はほぼ「１」なのでトランジスタ１３のベース
には電流β１４・（Ｉ−ＩＣ）が与えられる。この電流
β１４・（Ｉ−ＩＣ）はトランジスタ１３において電流
増幅率β１３で増幅され、トランジスタ１３のコレクタ
電流は電流β１３・β１４・（Ｉ−ＩＣ）となり、これ
によってトランジスタ１２のコレクタ電流ＩＣは増加さ
れる。
流源１１から発生される電流Ｉよりも小さい場合、この
差電流Ｉ−ＩＣはトランジスタ１４において電流増幅率
β１４で増幅され、トランジスタ１６のエミッタに与え
られる。トランジスタ１６のエミッタ・コレクタ間の電
流増幅率はほぼ「１」なのでトランジスタ１３のベース
には電流β１４・（Ｉ−ＩＣ）が与えられる。この電流
β１４・（Ｉ−ＩＣ）はトランジスタ１３において電流
増幅率β１３で増幅され、トランジスタ１３のコレクタ
電流は電流β１３・β１４・（Ｉ−ＩＣ）となり、これ
によってトランジスタ１２のコレクタ電流ＩＣは増加さ
れる。
たとえば、電流増幅率β１３，β１４をそれぞれ１００
程度とすると、トランジスタ１２のコレクタ電流ＩＣと
定電流源１１から発生される電流Ｉとの差電流Ｉ−ＩＣ
は、電流Ｉの１／１０，０００倍程度になる。すなわち
トランジスタ１２のコレクタ電流ＩＣが一定の電流Ｉに
なるように帰還がかけられている。
程度とすると、トランジスタ１２のコレクタ電流ＩＣと
定電流源１１から発生される電流Ｉとの差電流Ｉ−ＩＣ
は、電流Ｉの１／１０，０００倍程度になる。すなわち
トランジスタ１２のコレクタ電流ＩＣが一定の電流Ｉに
なるように帰還がかけられている。
このように構成されたエミッタホロア回路１９の出力イ
ンピーダンスは、たとえば出力に負荷抵抗ＲＭを接続し
た場合に、トランジスタ１２のコレクタ電流ＩＣは、出
力電圧Ｖ１に対して、変化量Ｖ１／（ＲＭ・β１３・β
１４）だけ変化し、これは通常のエミッタホロア回路の
変化の１／（β１３・β１４）倍なので、出力インピー
ダンスも通常のエミッタホロア回路に比べ、１／（β１
３・β１４）倍となる。
ンピーダンスは、たとえば出力に負荷抵抗ＲＭを接続し
た場合に、トランジスタ１２のコレクタ電流ＩＣは、出
力電圧Ｖ１に対して、変化量Ｖ１／（ＲＭ・β１３・β
１４）だけ変化し、これは通常のエミッタホロア回路の
変化の１／（β１３・β１４）倍なので、出力インピー
ダンスも通常のエミッタホロア回路に比べ、１／（β１
３・β１４）倍となる。
また、エミッタホロア回路１９の入力インピーダンスに
ついては、負荷抵抗ＲＭをつないだ状態で入力電圧を変
化量ΔＶだけ変化させたとき、出力電圧も変化量ΔＶだ
け変化するので、トランジスタ１２のコレクタ電流は、
変化量ΔＶ／（ＲＭ・β１３・β１４）だけ変化する。
このときエミッタホロア回路１９の入力電流は、変化量
ΔＶ／（ＲＭ・β１２・β１３・β１４）だけ変化し、
したがって入力インピーダンスは、（ＲＭ・β１２・β
１３・β１４）となる。
ついては、負荷抵抗ＲＭをつないだ状態で入力電圧を変
化量ΔＶだけ変化させたとき、出力電圧も変化量ΔＶだ
け変化するので、トランジスタ１２のコレクタ電流は、
変化量ΔＶ／（ＲＭ・β１３・β１４）だけ変化する。
このときエミッタホロア回路１９の入力電流は、変化量
ΔＶ／（ＲＭ・β１２・β１３・β１４）だけ変化し、
したがって入力インピーダンスは、（ＲＭ・β１２・β
１３・β１４）となる。
通常、トランジスタの電流増幅率β１２・β１３・β１
４は１００程度であるので、このようなエミッタホロア
回路１９は、トランジスタ１２のコレクタ電流ＩＣに対
して帰還をかけて非常に高い入力インピーダンスと非常
に低い出力インピーダンスとを得ていることになる。
４は１００程度であるので、このようなエミッタホロア
回路１９は、トランジスタ１２のコレクタ電流ＩＣに対
して帰還をかけて非常に高い入力インピーダンスと非常
に低い出力インピーダンスとを得ていることになる。
実際の回路においては、たとえばトランジスタ１２のコ
レクタベース間の電圧の変動によって利得が変化するた
めに、入力インピーダンスは計算値よりもやや低くな
り、出力インピーダンスは計算値よりもやや高くなる。
レクタベース間の電圧の変動によって利得が変化するた
めに、入力インピーダンスは計算値よりもやや低くな
り、出力インピーダンスは計算値よりもやや高くなる。
このようなエミッタホロア回路１９において、ライン
１の電圧は、バイアス電圧発生器１７から発生されるバ
イアス電圧によって所望の値にすることができる。たと
えば、バイアス電圧を電源電圧Ｖよりベース・エミッタ
間の電位差ＶBEの３倍程度低い値Ｖ−３ＶBEに選ぶとす
れば、ライン１の電圧は、Ｖ−ＶBEとなる。すなわ
ち、トランジスタ１２のコレクタ電圧は、Ｖ−ＶBEとな
る。したがって、トランジスタ１２のベースに入力され
る入力電圧が電源電圧Ｖ付近の高い電圧であっても、ト
ランジスタ１２は正常に動作する。また入力電圧の下限
値は、従来技術で説明したエミッタホロア回路９の場合
と変わらないので、入力電圧のより広い範囲においてこ
のエミッタホロア回路１９は、正常に動作することがで
きる。
１の電圧は、バイアス電圧発生器１７から発生されるバ
イアス電圧によって所望の値にすることができる。たと
えば、バイアス電圧を電源電圧Ｖよりベース・エミッタ
間の電位差ＶBEの３倍程度低い値Ｖ−３ＶBEに選ぶとす
れば、ライン１の電圧は、Ｖ−ＶBEとなる。すなわ
ち、トランジスタ１２のコレクタ電圧は、Ｖ−ＶBEとな
る。したがって、トランジスタ１２のベースに入力され
る入力電圧が電源電圧Ｖ付近の高い電圧であっても、ト
ランジスタ１２は正常に動作する。また入力電圧の下限
値は、従来技術で説明したエミッタホロア回路９の場合
と変わらないので、入力電圧のより広い範囲においてこ
のエミッタホロア回路１９は、正常に動作することがで
きる。
コンデンサ１５は、位相補償のためにライン１とライ
ン２との間に設けられ、ロールオフ周波数を低くして
出力周波数特性の改善を図っている。
ン２との間に設けられ、ロールオフ周波数を低くして
出力周波数特性の改善を図っている。
このように本実施例において、広い入力電圧範囲で正常
に動作し、高い入力インピーダンスと、低い出力インピ
ーダンスを持つエミッタホロア回路１９が実現される。
に動作し、高い入力インピーダンスと、低い出力インピ
ーダンスを持つエミッタホロア回路１９が実現される。
本実施例において、トランジスタ１２，１３，１４はＮ
ＰＮ形で、トランジスタ１６はＰＮＰ形で構成されたけ
れども、トランジスタ１６をＮＰＮ形トランジスタで、
トランジスタ１２，１３，１４をＰＮＰ形トランジスタ
で構成することも可能である。
ＰＮ形で、トランジスタ１６はＰＮＰ形で構成されたけ
れども、トランジスタ１６をＮＰＮ形トランジスタで、
トランジスタ１２，１３，１４をＰＮＰ形トランジスタ
で構成することも可能である。
効果 以上のように本考案に従う入力回路において、入力信号
は、第１のトランジスタのベースに与えられ、第１のト
ランジスタのエミッタから出力される信号が、出力端子
から導出される。第１のトランジスタのコレクタ電流は
一定となるように帰還がかけられ、これによて入力イン
ピーダンスが高く、出力インピーダンスが低くなる。第
２のトランジスタのベースには、バイアス電圧がかけら
れており、バイアス電圧の電圧値を選択することによっ
て第１のトランジスタのコレクタに印加される電圧を所
望の値にすることができる。したがって第１のトランジ
スタの動作入力電圧範囲が広くなり、したがって入力回
路は広い入力電圧範囲で正常に動作することできる。
は、第１のトランジスタのベースに与えられ、第１のト
ランジスタのエミッタから出力される信号が、出力端子
から導出される。第１のトランジスタのコレクタ電流は
一定となるように帰還がかけられ、これによて入力イン
ピーダンスが高く、出力インピーダンスが低くなる。第
２のトランジスタのベースには、バイアス電圧がかけら
れており、バイアス電圧の電圧値を選択することによっ
て第１のトランジスタのコレクタに印加される電圧を所
望の値にすることができる。したがって第１のトランジ
スタの動作入力電圧範囲が広くなり、したがって入力回
路は広い入力電圧範囲で正常に動作することできる。
第１図は本考案の一実施例であるエミッタホロア回路１
９の構成を示す回路図、第２図は従来技術のエミッタホ
ロア回路９の構成を示す回路図である。 １２，１３，１４，１６……トランジスタ、１１……定
電流源、１７……バイアス電圧発生器
９の構成を示す回路図、第２図は従来技術のエミッタホ
ロア回路９の構成を示す回路図である。 １２，１３，１４，１６……トランジスタ、１１……定
電流源、１７……バイアス電圧発生器
Claims (1)
- 【請求項１】（ａ）ベースが入力端子に接続され、エミ
ッタが出力端子に接続された第１のトランジスタと、 （ｂ）上記第１のトランジスタのコレクタにベースが接
続された第３のトランジスタと、該第３のトランジスタ
と直列接続され、ベースにバイアス電圧が印加される第
２のトランジスタと、該第２のトランジスタのコレクタ
にベースが接続され、かつ上記第１のトランジスタと直
列接続された第４のトランジスタとを含む帰還回路とを
含むことを特徴とする入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16776487U JPH0614498Y2 (ja) | 1987-10-31 | 1987-10-31 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16776487U JPH0614498Y2 (ja) | 1987-10-31 | 1987-10-31 | 入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0172715U JPH0172715U (ja) | 1989-05-16 |
| JPH0614498Y2 true JPH0614498Y2 (ja) | 1994-04-13 |
Family
ID=31456351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16776487U Expired - Lifetime JPH0614498Y2 (ja) | 1987-10-31 | 1987-10-31 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614498Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3470797B2 (ja) * | 2000-06-12 | 2003-11-25 | 富士通カンタムデバイス株式会社 | バッファ回路 |
-
1987
- 1987-10-31 JP JP16776487U patent/JPH0614498Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0172715U (ja) | 1989-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433305A (en) | Amplifier circuit | |
| KR970005291B1 (ko) | 증폭장치 | |
| JP3315748B2 (ja) | 増幅回路 | |
| EP0463857B1 (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JP3242932B2 (ja) | 温度補償増幅器 | |
| JPH0136346B2 (ja) | ||
| JPH0476524B2 (ja) | ||
| JPH0621734A (ja) | 電気信号をバッファする方法及び装置 | |
| JPH0621969B2 (ja) | 電流発生器 | |
| JPS6218807A (ja) | カレントミラ−回路 | |
| JPH0522929B2 (ja) | ||
| JPH0614498Y2 (ja) | 入力回路 | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| US6320467B1 (en) | Ft multiplier amplifier with low-power biasing circuit | |
| JP3162732B2 (ja) | 増幅回路 | |
| US3262062A (en) | Direct current amplifier of the type comprising two cascaded transistors in series with a third transistor | |
| JPH0650455B2 (ja) | 電流源回路 | |
| JPS6333726B2 (ja) | ||
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPH0241931Y2 (ja) | ||
| JPH0110005Y2 (ja) | ||
| JPS59207716A (ja) | 自動レベル制御回路 | |
| SU1713083A1 (ru) | Выходной каскад усилител мощности | |
| KR960003445B1 (ko) | 전원장치의 라인 레귤레이션 회로 |