JPS63184408A - トランジスタバイアス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、温度変化および電源電圧の変動に対して補償
されるトランジスタバイアス回路に関するものである。

（従来の技術） 第６図は、温度補償される従来のトランジスタバイアス
回路の一例の回路図である。第６図において、信号が与
えられる入力端子１が直流阻止用のコンデンサ２を介し
て増幅用または発振用トランジスタ（以下単に増幅用ト
ランジスタと称する）３のベースに接続されている。ま
た、このベースはサーミスタ４と抵抗５を並列に介して
接地されるとともに、バイアス抵抗６を介して電源端子
７に接続されている。そして、増幅用トランジスタ３の
コレクタが出力端子８に接続されるとともにコレクタ抵
抗９を介して電源端子７に接続され、エミッタがエミッ
タ抵抗ＩＯを介して接地されている。

かかる構成において、サーミスタ４と抵抗５およびバイ
アス抵抗６によって、増幅用トランジスタ３のバイアス
電圧が設定されている。そして、温度の上昇による増幅
用トランジスタ３のベースとエミッタ間電位差の減少に
対して、サーミスタ４の抵抗値が低下してバイアス電圧
が低下する作用によりコレクタ電流値がほぼ一定に維持
される。また、温度の下降に対しても同様に作用し、温
度補償がなされる。

第７図は、温度変化および電源電圧の変動が補償される
従来のトランジスタバイアス回路の他の一例の回路図で
ある。第７図において、第６図と同一回路素子に同一符
号を付けて重複する説明を省略する。

第７図において第６図と相違するところは、第６図で増
幅用トランジスタ３のベースがサーミスタ４と抵抗５を
並列に介して接地されるのに代えて、ベースが抵抗１１
と順方向のダイオード１２を直列に介して接地されるこ
とにある。

かかる構成において、ダイオード１２の順方向電圧降下
と抵抗１１およびバイアス抵抗６によって、増幅用トラ
ンジスタ３のバイアス電圧が設定されている。そして、
温度変化に対して、ダイオード１２の順方向電圧降下の
変化でバイアス電圧も変化して温度補償がなされる。ま
た、ダイオード１２の順方向電圧降下の定電圧特性によ
り、電源電圧の変動に対して、バイアス電圧は一定であ
り、電源電圧の変動の補償がなされている。

（発明が解決しようとする問題点） ところで、第６図に示すサーミスタ４を用いる回路にあ
っては、抵抗５およびバイアス抵抗６の値を適宜に設定
することで、任意のバイアス電圧を設定できるが、電源
電圧の変動に対してバイアス電圧が変化して補償が得ら
れないという問題点がある。

また、第７図に示すダイオード１２を用いる回路にあっ
ては、温度変化および電源電圧の変動の相方に対して補
償が得られるが、ダイオード１２の順方向電圧降下（−
例として０．７Ｖ）は個々の素子で定められ、ダイオー
ド１２の順方向電圧降下のみで任意のバイアス電圧を設
定することができない。そこで、ダイオード１２に直列
に抵抗１１が介装されるが、この抵抗１１の値が大きい
ほど電源電圧の変動によりバイアス電圧が変化して充分
な補償が得られないという問題点がある。

本発明の目的は、上記した従来のトランジスタバイアス
回路の問題点を解決するためになされたもので、バイア
ス電圧を任意に設定できるとともに、温度変化および電
源電圧の変動に対して充分な補償が得られるトランジス
タバイアス回路を提供することにある。

（問題点を解決するための手段） かかる目的を達成するために、本発明のトランジスタバ
イアス回路は、電源端子と接地間に、抵抗とバイアス用
トランジスタを直列に介装し、このバイアス用トランジ
スタのベースとコレクタ間およびベースとエミッタ間を
それぞれ抵抗を介して接続し、前記バイアス用トランジ
スタのコレクタとエミッタ間の電位差を増幅用または発
振用トランジスタのバイアス電圧とするよう構成されて
いる。

（作用）　　　　。

温度変化により増幅用トランジスタのベースとエミッタ
間電位差が変化すると、同時にバイアス用トランジスタ
のベースとエミッタ間電位差も変化してバイアス用トラ
ンジスタのコレクタとエミッタ間の電位差が変化してバ
イアス電圧が変化する。この結果、増幅用トランジスタ
の温度補償がなされる。また、電源電圧が変動するとバ
イアス用トランジスタのベース電位が変化してバイアス
用トランジスタのコレクタとエミッタ間のインピーダン
スが変化し、コレクタとエミッタ間の電位差はほぼ一定
である。このために、バイアス用トランジスタのコレク
タとエッタ間の電位差で設定される増幅用トランジスタ
のバイアス電圧は電源電圧の変動に対してほぼ一定に維
持されて電源電圧の変動の補償がなされる。

（実施例） 以下、本発明の実施例を第１図を参照して説明する。第
１図は、本発明のトランジスタバイアス回路の一実施例
の回路図である。

第１図において、信号が与えられる入力端子１が直流阻
止用のコンデンサ２と電流制限用抵抗１３を介してＮＰ
Ｎの増幅用トランジスタ３のベースに接続されている。

そして、コンデンサ２と電流制限用抵抗１３の接続点が
、バイアス抵抗６を介して電源端子７に接続されるとと
もにＮＰＮのバイアス用トランジスタ１４を介して接地
されている。

また、このバイアス用トランジスタ１４は、コレクタが
抵抗１５を介してベースに接続され、このベースが抵抗
１６を介して接地されている。さらに、増幅用トランジ
スタ３のコレクタが出力端子８に接続されるとともにコ
レクタ抵抗９を介して電源端子７に接続され、エミッタ
がエミッタ抵抗ｌＯを介して接地されている。

かかる構成において、増幅用トランジスタ３のバイアス
電圧はバイアス用トランジスタ１４のコレクタとエミッ
タ間の電位差により主として設定される。そして、この
バイアス用トランジスタ１４のこの電位差は抵抗１５．
１６によって調整できる。そこで、抵抗１５．１６を適
宜に設定することで、増幅用トランジスタ３のバイアス
電圧を任意に設定することができる。

ここで、温度上昇による増幅用トランジスタ３のベース
とエミッタ間電位差の減少に対して、バイアス用トラン
ジスタ１４のベースとエミッタ間電位差も同様に減少し
、バイアス用トランジスタ１４のベース電流が増加して
コレクタとエミッタ間の電位差が低下する。この結果、
増幅用トランジスタ３のバイアス電圧も低下してコレク
タ電流値が一定に維持される。そして、温度の下降に対
しても同様に作用して温度補償がなされる。また、電源
電圧の上昇によりバイアス電圧が上昇しようとすると、
バイアス用トランジスタ１４へ流れ込むベース電流が増
加してインピーダンスが減少しコレクタとエミッタ間の
電位差がほぼ一定に維持される。このために、増幅用ト
ランジスタ３のバイアス電圧が一定に維持される。そし
て、電源電圧の下降によりバイアス電圧が下降しようと
すると、バイアス用トランジスタ１４へ流れ込むベース
電流が減少してインピーダンスが増加し、増幅用トラン
ジスタ３のバイアス電圧が一定に維持されて電源電圧の
変動の補償がなされる。

第２図は、本発明のトランジスタバイアス回路の他の実
施例の回路図である。第２図に示す回路は、１つのバイ
アス電圧を複数の増幅用トランジスタに与えられるよう
にしたものである。第２図において、第１図と同一回路
素子には同一符号を付けて重複する説明を省略する。

第２図において、バイアス用トランジスタ１４のコレク
タとエミッタ間の電位差で設定されたバイアス電圧が、
電流制限用抵抗１３を介して増幅用トランジスタ３のベ
ースに与えられるとともに、交流阻止用のチョークコイ
ル１７と別の電流制限用抵抗１３′を介して別の増幅用
トランジスタ３′のベースに与えられている。そして、
増幅用トランジスタ３，３′のベースには信号源１８．
１８’からそれぞれコンデンサ１９．１９’を介して信
号が与えれて適宜に増幅されて出力端子８，８′に出力
される。なお、９′および１０′　は増幅用トランジス
タ３′のコレクタ抵抗およびエミッタ抵抗である。

このようにして複数の増幅用トランジスタに１つのバイ
アス電圧を与えることができる。

第３図ないし第５図は、本発明のトランジスタバイアス
回路のさらに他の実施例の回路図である。第３図ないし
第５図において、第１図と同じ回路素子に同じ符号を付
けて重複する説明を省略する。

第３図に示すものは、第１図のＮＰＮのバイアス用トラ
ンジスタ１４に代えてＰＮＰのバイアス用トランジスタ
２４が接続され、入力端子１が直流阻止用のコンデンサ
２２を介してＮＰＮの増幅用トランジスタ３のベースに
接続されている。

第４図に示すものは、電源端子７がＮＰＮのバイアス用
トランジスタ３４とバイアス抵抗６を順次に直列に介し
て接地され、このバイアス用トランジスタ３４のコレク
タとベース間およびベースとエミッタ間がそれぞれ抵抗
１５．１６で接続されている。さらに、電源端子７がエ
ミッタ抵抗ＩＯとＰＮＰの増幅用トランジスタ３３を順
次に直列に介して接地されている。そして、この増幅用
トランジスタ３３のベースが電流制限用抵抗１３を介し
てバイアス用トランジスタ３４のエミッタに接続される
とともに直流阻止用コンデンサ３２を介して入力端子３
１に接続されている。

第５図に示すものは、第４図のＮＰＮのバイアス用トラ
ンジスタに代えてＰＮＰのバイアス用トランジスタ４４
が接続されている。

なお、第１図ないし第５図に示す上記実施例では、増幅
用トランジスタ３．３’、３３のベースに電流制限用抵
抗１３．１３’が介装されているが、短絡状態であって
も良い。

（発明の効果） 以上説明したように、本発明のトランジスタバイアス回
路によれば、増幅用トランジスタのバイアス電圧を任意
に設定でき、しかも温度変化および電源電圧の変動に対
して充分な補償がなされるという優れた効果を奏する。

【図面の簡単な説明】

第１図は、本発明のトランジスタバイアス回路の一実施
例の回路図であり、第２図は、本発明のトランジスタバ
イアス回路の他の実施例の回路図であり、第３図は、第
１図のバイアス用トランジスタをＰＮＰに代えた本発明
の他の実施例の回路図であり、第４図は、バイアス用ト
ランジスタをＮＰＮとし増幅用トランジスタをＰＮＰと
した本発明の他の実施例の回路図であり、第５図は、バ
イス用トランジスタと増幅用トランジスタをともにＰＮ
Ｐとした本発明の他の実施例の回路図であす、第６図は
、温度補償される従来のトランジスタバイアス回路の一
例の回路図であり、第７図は、温度変化および電源電圧
の変動が補償される従来のトランジスタバイアス回路の
他の一例の回路図である。 ３、３’　、　３３：増幅用トランジスタ、６：バイア
ス抵抗、７：電源端子、 １４、２４．３４．４４：バイアス用トランジスタ、１
５、１６：抵抗。

Claims (1)

【特許請求の範囲】
1. 電源端子と接地間に、抵抗とバイアス用トランジスタを
   直列に介装し、このバイアス用トランジスタのベースと
   コレクタ間およびベースとエミッタ間をそれぞれ抵抗を
   介して接続し、前記バイアス用トランジスタのコレクタ
   とエミッタ間の電位差を増幅用または発振用トランジス
   タのバイアス電圧としたことを特徴とするトランジスタ
   バイアス回路。