JPS628989B2 - - Google Patents
Info
- Publication number
- JPS628989B2 JPS628989B2 JP52083323A JP8332377A JPS628989B2 JP S628989 B2 JPS628989 B2 JP S628989B2 JP 52083323 A JP52083323 A JP 52083323A JP 8332377 A JP8332377 A JP 8332377A JP S628989 B2 JPS628989 B2 JP S628989B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- bias voltage
- voltage
- supplying
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Television Receiver Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン等に用いられる集積回路
化AGC回路に関し、低温時等のいかなる環境下
にあつても安定な動作をする集積回路化された
AGC回路を提供することを目的とするものであ
る。
化AGC回路に関し、低温時等のいかなる環境下
にあつても安定な動作をする集積回路化された
AGC回路を提供することを目的とするものであ
る。
従来これら集積回路化（以下ICと呼ぶ）され
たAGC回路は第１図に示されるような回路構成
をしているものがある。
たAGC回路は第１図に示されるような回路構成
をしているものがある。
第１図において、トランジスタQ1〜Q3はAGC
用制御電圧発生部１００、トランジスタQ4，Q5
はその制御電圧により利得を制御される電子アテ
ネータ部１０１で、ICのピン５に印加された高
周波信号VinはトランジスタQ6で増幅されて前記
電子アテネータ部１０１に加わり、利得制御さ
れ、一定振幅をもつた信号Voutとしてピン６に
出力され、これが映像検波器（図示せず）で検波
され、一定の出力をもつた復調出力が得られる。
用制御電圧発生部１００、トランジスタQ4，Q5
はその制御電圧により利得を制御される電子アテ
ネータ部１０１で、ICのピン５に印加された高
周波信号VinはトランジスタQ6で増幅されて前記
電子アテネータ部１０１に加わり、利得制御さ
れ、一定振幅をもつた信号Voutとしてピン６に
出力され、これが映像検波器（図示せず）で検波
され、一定の出力をもつた復調出力が得られる。
こゝで各部の動作について説明する。トランジ
スタQ1，Q2は一種の差動増幅器を構成し、トラ
ンジスタQ1のベースにはピン１よりリフアレン
ス電圧Vrefが、トランジスタQ2のベースにはピ
ン３より映像検波器により検波された映像信号
Vdetが印加されている。この電圧関係を第２図
に示す。第２図Ａにおいて、Vref＜Vdetの時
は、トランジスタQ1はカツトオフとなつてお
り、(a)点の電位Vaは第２図Ｂのようにピン７の
電圧Vcc′のまゝであり、トランジスタQ3はまた
カツトオフとなつている。次にVref＞Vdet（す
なわち検波出力の同期信号期間）となるとトラン
ジスタQ1は導通し始め、(a)点の電位は第２図Ｂ
のように下り、トランジスタQ3には第２図Ｃに
示すような電流ic3が流れ、ピン４に接続された
コンデンサC1を充電し、第２図Ｄに示すような
(b)点の電圧Ｖbが利得制御用電圧としてQ4，Q5で
構成される電子アテネータ部１０１に印加され
る。こゝでR1は放電抵抗である。
スタQ1，Q2は一種の差動増幅器を構成し、トラ
ンジスタQ1のベースにはピン１よりリフアレン
ス電圧Vrefが、トランジスタQ2のベースにはピ
ン３より映像検波器により検波された映像信号
Vdetが印加されている。この電圧関係を第２図
に示す。第２図Ａにおいて、Vref＜Vdetの時
は、トランジスタQ1はカツトオフとなつてお
り、(a)点の電位Vaは第２図Ｂのようにピン７の
電圧Vcc′のまゝであり、トランジスタQ3はまた
カツトオフとなつている。次にVref＞Vdet（す
なわち検波出力の同期信号期間）となるとトラン
ジスタQ1は導通し始め、(a)点の電位は第２図Ｂ
のように下り、トランジスタQ3には第２図Ｃに
示すような電流ic3が流れ、ピン４に接続された
コンデンサC1を充電し、第２図Ｄに示すような
(b)点の電圧Ｖbが利得制御用電圧としてQ4，Q5で
構成される電子アテネータ部１０１に印加され
る。こゝでR1は放電抵抗である。
この時何らかの原因により検波出力が大きくな
〓〓〓〓〓
ると、トランジスタQ1はより導通し、(a)点の電
位Ｖaはさらに下り、その結果電流ｉc3も大きく
なり、(b)点の電圧も高くなる。すなわち(b)点の電
圧はピン１に印加される電圧Vrefとピン３に加
わる検波出力Vdetの大小関係に依存し、検波出
力Vdetが大きくなると、(b)点の電圧は上昇す
る。
〓〓〓〓〓
ると、トランジスタQ1はより導通し、(a)点の電
位Ｖaはさらに下り、その結果電流ｉc3も大きく
なり、(b)点の電圧も高くなる。すなわち(b)点の電
圧はピン１に印加される電圧Vrefとピン３に加
わる検波出力Vdetの大小関係に依存し、検波出
力Vdetが大きくなると、(b)点の電圧は上昇す
る。
一方、トランジスタQ4，Q5で構成される電子
アテネータ部１０１はまた一種の差動増幅器とな
つており、その伝達特性は周知のように第３図に
示すようになつている。すなわちトランジスタ
Q4，Q5のベース点の(d)(c)の電圧Ｖd，Ｖcにより
そのコンダクタンスは変化し、トランジスタQ5
のコンダクタンスはＶd＜Ｖcの時は大きく、逆に
Ｖd＞Ｖcの時は小さくなる。またトランジスタQ4
のコンダクタンスはそれと逆になる。こゝで(d)点
の電圧Ｖdは、抵抗Ｒc3に流れる電流はトランジ
スタQ4のベース電流であることから極く小さ
く、従つて抵抗Ｒc3による電圧降下は無視できる
ので、(b)点の電圧にほぼ等しくなる。(b)点の電圧
は前述のように検波出力の大小に依存し、検波出
力Vdetが大きくなると高くなる。そのためトラ
ンジスタQ5のコンダクタンスは小さくなる。
アテネータ部１０１はまた一種の差動増幅器とな
つており、その伝達特性は周知のように第３図に
示すようになつている。すなわちトランジスタ
Q4，Q5のベース点の(d)(c)の電圧Ｖd，Ｖcにより
そのコンダクタンスは変化し、トランジスタQ5
のコンダクタンスはＶd＜Ｖcの時は大きく、逆に
Ｖd＞Ｖcの時は小さくなる。またトランジスタQ4
のコンダクタンスはそれと逆になる。こゝで(d)点
の電圧Ｖdは、抵抗Ｒc3に流れる電流はトランジ
スタQ4のベース電流であることから極く小さ
く、従つて抵抗Ｒc3による電圧降下は無視できる
ので、(b)点の電圧にほぼ等しくなる。(b)点の電圧
は前述のように検波出力の大小に依存し、検波出
力Vdetが大きくなると高くなる。そのためトラ
ンジスタQ5のコンダクタンスは小さくなる。
一方ピン５より印加される高周波信号はトラン
ジスタQ6により増幅されるが、電子アテネータ
部１０１のトランジスタQ4，Q5のコンダクタン
スに分割され、ピン６に増幅された出力Voutを
与える。この時トランジスタQ5のコンダクタン
スが小さければその出力Voutは小さく、すなわ
ち検波出力Vdetが大きければVoutは小さくな
る。この増幅された出力Voutが次に続く映像検
波器にて復調され、Voutが小さければ、その復
調出力Vdetも小さくなる。
ジスタQ6により増幅されるが、電子アテネータ
部１０１のトランジスタQ4，Q5のコンダクタン
スに分割され、ピン６に増幅された出力Voutを
与える。この時トランジスタQ5のコンダクタン
スが小さければその出力Voutは小さく、すなわ
ち検波出力Vdetが大きければVoutは小さくな
る。この増幅された出力Voutが次に続く映像検
波器にて復調され、Voutが小さければ、その復
調出力Vdetも小さくなる。
このように復調出力Vdetにより電子アテネー
タ部１０１のトランジスタQ5のコンダクタンス
は制御され、その出力を一定に保つ。すなわち
AGC動作を行なつている。
タ部１０１のトランジスタQ5のコンダクタンス
は制御され、その出力を一定に保つ。すなわち
AGC動作を行なつている。
こゝでIC全体の電源Ｖcc′は、デカツプリング
回路R2，C2によりVccの電源インピーダンスを下
げて、ピン７から供給されているが、前述したよ
うにic3が流れる期間、すなわち検波出力Vdetの
同期信号期間の時に電流は増加する。
回路R2，C2によりVccの電源インピーダンスを下
げて、ピン７から供給されているが、前述したよ
うにic3が流れる期間、すなわち検波出力Vdetの
同期信号期間の時に電流は増加する。
次に低温時での動作を考えると周知のように一
般に電解コンデンサはCR損が増加し、−20℃のよ
うな低温においては、その容量値により相違する
が、例えば数百μＦの容量値でも数Ωに達するこ
とも珍らしくはない。
般に電解コンデンサはCR損が増加し、−20℃のよ
うな低温においては、その容量値により相違する
が、例えば数百μＦの容量値でも数Ωに達するこ
とも珍らしくはない。
低温時でのデカツプリング回路は第４図に示さ
れるようにコンデンサC2のCR損が増加し、コン
デンサC2に直列にR′が入つたようになつてい
る。この時前述したように検波出力Vdetの同期
信号期間中にic3が流れると、ピン７の電圧
Vcc′はデカツプリング用のコンデンサC2の低温
時のCR損の増加のため、電源インピーダンスが
上つたことになり、この期間中電圧は下がる。す
ると(c)点の電圧、すなわちトランジスタQ5のベ
ース電位も下がるが、トランジスタQ4のベース
電位はコンデンサC1のためにこの瞬間には一定
の電圧を保持しているので、(c)点の電圧の低下が
トランジスタQ5のコンダクタンスを小さくし、
その出力Voutを一時的に小さくするように働
く。このVoutが映像検波器にて復調されて検波
出力Vdetになるが、前述の理由のため一時的に
大きくなる。すると前述したVdetとVrefの関係
からトランジスタQ3の電流ic3が減少し、(b)点の
電位、すなわち(d)点の電位を下げると同時にピン
７の電位Vcc′を上昇させ、(c)点すなわちトラン
ジスタQ5のベース電位を上昇させる。するとト
ランジスタQ5のコンダクタンスは増加し、その
出力であるVoutを一時的に大きくする。この出
力Voutが映像検波器にて復調されて検波出力
Vdetは一時的に小さくなる。そこで今度は逆に
トランジスタQ3の電流ic3が増加し、(b)点の電位
を上昇させると同時に、ピン７の電位Vcc′を下
げる。するとトランジスタQ5のコンダクタンス
を小さくし、等々と前述したようなことが生じ、
検波出力Vdetはこの期間中第５図に示すように
大きくなつたり、小さくなつたりして振動するこ
とになる。
れるようにコンデンサC2のCR損が増加し、コン
デンサC2に直列にR′が入つたようになつてい
る。この時前述したように検波出力Vdetの同期
信号期間中にic3が流れると、ピン７の電圧
Vcc′はデカツプリング用のコンデンサC2の低温
時のCR損の増加のため、電源インピーダンスが
上つたことになり、この期間中電圧は下がる。す
ると(c)点の電圧、すなわちトランジスタQ5のベ
ース電位も下がるが、トランジスタQ4のベース
電位はコンデンサC1のためにこの瞬間には一定
の電圧を保持しているので、(c)点の電圧の低下が
トランジスタQ5のコンダクタンスを小さくし、
その出力Voutを一時的に小さくするように働
く。このVoutが映像検波器にて復調されて検波
出力Vdetになるが、前述の理由のため一時的に
大きくなる。すると前述したVdetとVrefの関係
からトランジスタQ3の電流ic3が減少し、(b)点の
電位、すなわち(d)点の電位を下げると同時にピン
７の電位Vcc′を上昇させ、(c)点すなわちトラン
ジスタQ5のベース電位を上昇させる。するとト
ランジスタQ5のコンダクタンスは増加し、その
出力であるVoutを一時的に大きくする。この出
力Voutが映像検波器にて復調されて検波出力
Vdetは一時的に小さくなる。そこで今度は逆に
トランジスタQ3の電流ic3が増加し、(b)点の電位
を上昇させると同時に、ピン７の電位Vcc′を下
げる。するとトランジスタQ5のコンダクタンス
を小さくし、等々と前述したようなことが生じ、
検波出力Vdetはこの期間中第５図に示すように
大きくなつたり、小さくなつたりして振動するこ
とになる。
このため、このような構成になるICでは低温
時では検波出力Vdetの同期信号期間中で振動
し、同期が乱れる等の危険性がある。
時では検波出力Vdetの同期信号期間中で振動
し、同期が乱れる等の危険性がある。
このような事態を防ぐために従来ではデカツプ
リング用のコンデンサC2には温度特性の良い大
容量のタンタルコンデンサを用いていたが、タン
タルコンデンサは電解コンデンサより遥かに高価
であり、回路全体をコストアツプするという不都
合があつた。
リング用のコンデンサC2には温度特性の良い大
容量のタンタルコンデンサを用いていたが、タン
タルコンデンサは電解コンデンサより遥かに高価
であり、回路全体をコストアツプするという不都
合があつた。
〓〓〓〓〓
本発明は安価な電解コンデンサを用いて低温時
にも安定に動作するIC化されたAGC回路を提供
するものである。
本発明は安価な電解コンデンサを用いて低温時
にも安定に動作するIC化されたAGC回路を提供
するものである。
以下本発明の一実施例を図面に基づいて説明す
る。第６図において、トランジスタQ7はエミツ
タと電源Vcc′の間に接続された抵抗R7と、ベー
スと電源Vcc′の間に接続されたダイオードＤ
とゝもに定電流回路を構成しそのコレクタに接続
された抵抗ＲB5とで分圧されたバイアス電圧がト
ランジスタQ5のベース点Ｃに供給される。従つ
て抵抗ＲB5の両端には、トランジスタQ5のベー
ス電流が微少なことによつて一定の電圧降下を与
える。すなわち電子アテネータ部１０１のトラン
ジスタQ5のベース点Ｃに与えられるバイアス電
圧は一定電圧となる。
る。第６図において、トランジスタQ7はエミツ
タと電源Vcc′の間に接続された抵抗R7と、ベー
スと電源Vcc′の間に接続されたダイオードＤ
とゝもに定電流回路を構成しそのコレクタに接続
された抵抗ＲB5とで分圧されたバイアス電圧がト
ランジスタQ5のベース点Ｃに供給される。従つ
て抵抗ＲB5の両端には、トランジスタQ5のベー
ス電流が微少なことによつて一定の電圧降下を与
える。すなわち電子アテネータ部１０１のトラン
ジスタQ5のベース点Ｃに与えられるバイアス電
圧は一定電圧となる。
こゝで、トランジスタQ7を流れる電流ic7はダ
イオードＤの順方向電圧をＶD（ダイオードの順
方向電圧は周知のように、シリコンダイオードで
は、ダイオード１個につき約0.6Vと一定であ
る）とすると ｉc7＝ＶＤ−ＶＢＥ７／Ｒ７ となり、一定電流となる。こゝでＶBE7はトラン
ジスタQ7のベース・エミツタ間順方向電圧であ
り、約0.6Vで一定である。
イオードＤの順方向電圧をＶD（ダイオードの順
方向電圧は周知のように、シリコンダイオードで
は、ダイオード１個につき約0.6Vと一定であ
る）とすると ｉc7＝ＶＤ−ＶＢＥ７／Ｒ７ となり、一定電流となる。こゝでＶBE7はトラン
ジスタQ7のベース・エミツタ間順方向電圧であ
り、約0.6Vで一定である。
従つてトランジスタQ5のベース電圧は、ピン
７の電源Vcc′の値に依存することなく一定とな
り、低温時にAGC用制御電圧発生部１００の電
流ｉc3により電源Vcc′の電圧が変化しても常に一
定であるため、従来例で示したような検波出力
Vdetの同期信号期間中でも振動することなく、
安定したAGC回路を得るに至つたのである。ま
た、本発明のAGC回路は供給電源のインピーダ
ンスが高くても電源との干渉をなくすことができ
ることから電源のデカツプリング回路の定数を小
さくしてもよく、電解コンデンサ２の容量を小さ
くできるためコストを下げることができる。この
ように本発明によれば、安価でかつ温度特性のよ
いAGC回路を提供することができる。
７の電源Vcc′の値に依存することなく一定とな
り、低温時にAGC用制御電圧発生部１００の電
流ｉc3により電源Vcc′の電圧が変化しても常に一
定であるため、従来例で示したような検波出力
Vdetの同期信号期間中でも振動することなく、
安定したAGC回路を得るに至つたのである。ま
た、本発明のAGC回路は供給電源のインピーダ
ンスが高くても電源との干渉をなくすことができ
ることから電源のデカツプリング回路の定数を小
さくしてもよく、電解コンデンサ２の容量を小さ
くできるためコストを下げることができる。この
ように本発明によれば、安価でかつ温度特性のよ
いAGC回路を提供することができる。
第１図は従来の集積回路化されたAGC回路
図、第２図は第１図のAGC用制御電圧発生部の
動作説明図、第３図は電子アテネータ部の動作説
明図、第４図は低温時での等価回路図、第５図は
低温時の動作説明図、第６図は本発明の一実施例
を示す回路図である。 １００……AGC用制御電圧発生部、１０１…
…電子アテネータ部、Q7，Ｄ，R7……定電流回
路。 〓〓〓〓〓
図、第２図は第１図のAGC用制御電圧発生部の
動作説明図、第３図は電子アテネータ部の動作説
明図、第４図は低温時での等価回路図、第５図は
低温時の動作説明図、第６図は本発明の一実施例
を示す回路図である。 １００……AGC用制御電圧発生部、１０１…
…電子アテネータ部、Q7，Ｄ，R7……定電流回
路。 〓〓〓〓〓
Claims (1)
- １ AGC用制御電圧発生部と、複数のトランジ
スタが差動増幅接続された電子アテネータ部によ
り構成され、前記電子アテネータ部の一方の増幅
器を構成するトランジスタのベースにAGC用制
御電圧を加え、他方の増幅器を構成するトランジ
スタにバイアス電圧を供給するため、バイアス電
圧供給用のトランジスタと、前記バイアス電圧供
給用のトランジスタのエミツタと電源の間に設け
た第１の抵抗と前記バイアス電圧供給用のトラン
ジスタのベースと前記電源の間に順方向に設けた
ダイオードとから構成した定電流回路の前記第１
の抵抗と、前記バイアス電圧供給用のトランジス
タのコレクタに接続された第２の抵抗とで分圧さ
れたバイアス電圧を、前記他方の増幅器を構成す
るトランジスタのベースに供給し、検波出力の同
期信号期間中でも前記バイアス電圧が一定になる
ように構成してなる集積回路化AGC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8332377A JPS5418223A (en) | 1977-07-11 | 1977-07-11 | Agc circuit formed into integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8332377A JPS5418223A (en) | 1977-07-11 | 1977-07-11 | Agc circuit formed into integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5418223A JPS5418223A (en) | 1979-02-10 |
| JPS628989B2 true JPS628989B2 (ja) | 1987-02-25 |
Family
ID=13799209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8332377A Granted JPS5418223A (en) | 1977-07-11 | 1977-07-11 | Agc circuit formed into integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5418223A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117794U (ja) * | 1987-01-27 | 1988-07-29 | ||
| JPS63183087U (ja) * | 1987-05-18 | 1988-11-25 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2571406Y2 (ja) * | 1990-09-25 | 1998-05-18 | 松下電器産業株式会社 | 利得調整装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5091220A (ja) * | 1973-12-12 | 1975-07-21 |
-
1977
- 1977-07-11 JP JP8332377A patent/JPS5418223A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5091220A (ja) * | 1973-12-12 | 1975-07-21 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117794U (ja) * | 1987-01-27 | 1988-07-29 | ||
| JPS63183087U (ja) * | 1987-05-18 | 1988-11-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5418223A (en) | 1979-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404585A (en) | Power detector that employs a feedback circuit to enable class B operation of a detector transistor | |
| US4105942A (en) | Differential amplifier circuit having common mode compensation | |
| US3939399A (en) | Power circuit with shunt transistor | |
| US4327319A (en) | Active power supply ripple filter | |
| JPS6365166B2 (ja) | ||
| EP0439071B1 (en) | Logarithmic amplifier | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| US2874236A (en) | Semiconductor stabilizing apparatus | |
| US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| JPS628989B2 (ja) | ||
| JPH09294025A (ja) | 容量結合回路 | |
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| US6806770B2 (en) | Operational amplifier | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JPH04369907A (ja) | 高周波増幅回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPS5834492Y2 (ja) | 電圧供給回路 | |
| JPH0379123A (ja) | 定電流源回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JPS6139880A (ja) | 直流モ−タの速度制御装置 | |
| JPS628988B2 (ja) | ||
| US4132963A (en) | Gain controlled signal amplifier | |
| JP2523713B2 (ja) | 自動利得制御増幅器 | |
| JPH0548358A (ja) | 自動利得制御回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 |