JPH09294025A

JPH09294025A - 容量結合回路

Info

Publication number: JPH09294025A
Application number: JP8105218A
Authority: JP
Inventors: Tomohito Takahashi; 智仁高橋
Original assignee: NEC Yamagata Ltd
Current assignee: NEC Yamagata Ltd
Priority date: 1996-04-25
Filing date: 1996-04-25
Publication date: 1997-11-11
Also published as: US5815034A; KR970072454A; KR100273830B1; DE19717561A1

Abstract

(57)【要約】【課題】差動信号での低周波、低オフセットに同時に対
応できる容量結合回路を集積化し、パッケージの小型化
と集積度の向上と過渡時間を短縮する。【解決手段】結合容量４，５の一端が入力端子１６およ
び１７にそれぞれ接続し、他端はダイオード６，７のカ
ソード側とハイインピーダンスアンプ２０のトランジス
タ１２，１１のベースにそれぞれ接続する。ダイオード
６，７のアノード側は定電圧源３の低電位側と定電流源
８の一端に接続し、定電圧源３の高電位側は電源１に、
定電流源８の他端は接地電位２に接続する。このダイオ
ード６，７と定電圧源３と定電流源８とで入力バイアス
回路３９を構成し、抵抗９、１０および１３とトランジ
スタ１１および１２と定電流源１４および１５とでハイ
インピーダンスアンプ２０を構成する。ダイオードの逆
バイアス特性で容量結合回路の入力インピーダンスを高
くし、順バイアス特性でオフセットを低く抑える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
容量結合回路の集積回路に路に関し、特に差動動作をし
かつ低周波帯域での結合および低オフセットでの信号伝
達と、電源投入時等の過渡時間とを改善した半導体集積
回路の容量結合回路に関する。

【０００２】

【従来の技術】低周波領域における従来の容量結合回路
の一例が時開閉１−２４０００５号公報に記載されてい
る。同公報記載の容量結合回路の回路図を示した図５を
参照すると、この容量結合回路は結合容量４、入力バイ
アス回路３７およびハイインピーダンス入力のアンプ２
０を有し、入力バイアス回路３７は、電源電位エミッタ
を接続するＰＮＰトランジスタ２８および電源電位にコ
レクタを接続するＮＰＮトランジスタ２９のゲートが互
に接続され、ＰＮＰトランジスタ２８のコレクタトと接
地電位の間に、抵抗素子３０およびＰＮＰトランジスタ
３２の直列接続回路と抵抗素子３１およびＰＮＰトラン
ジスタ３３の直列接続回路とが互に並列状態で挿入さ
れ、ＮＰＮトランジスタ２９のエミッタは定電流源３４
に接続されて構成される。

【０００３】アンプ２０は、電源電位および定電流源１
４間に、抵抗素子９とＮＰＮトランジスタ１１と抵抗素
子１３とが直列接続された直列接続回路と、抵抗素子１
０とＮＰＮトランジスタ１２と抵抗素子３５とが直列接
続された直列接続回路と直列接続回路とが互に並列状態
で挿入され、ＮＰＮトランジスタ１２のコレクタを出力
端子に接続して構成される。

【０００４】ＰＮＰトランジスタ３２およびＮＰＮトラ
ンジスタ１１のゲートは容量４を介して入力端子１６に
接続され、ＰＮＰトランジスタ３３およびＮＰＮトラン
ジスタ１２のゲートは定電圧源３６に共通接続される。

【０００５】この従来例の集積化された容量結合回路の
結合周波数は、結合容量４の容量値とハイインピーダン
スアンプ２０および入力バイアス回路３７の入力インピ
ーダンスの並列値によって決定される。この場合、入力
インピーダンスの並列値を５０ＫΩ、結合容量４の容量
値を２０ｐＦ程度の値に設定することが可能であり、結
合周波数を１０数ＫＨｚ程度とすることができる。

【０００６】また、ハイインピーダンスアンプ２０の入
力部のトランジスタ１１のベースのバイアス電圧は定電
圧源３６の出力をトランジスタ３３および３５の双方の
ベースに印加することにより負帰還ループとなり定電圧
源３６の出力電圧と同電位にバイアスされる。

【０００７】

【発明が解決しようとする課題】上述した従来の容量結
合回路における第１の問題点は、従来の集積化された容
量結合回路ではハイインピーダンスアンプ２０の入力バ
イアス電圧は負帰還ループを持つ入力バイアス回路３７
で決定される。そのため、ハイインピーダンスアンプ２
０の入力オフセットが大きくなり、オフセット特性が厳
しい回路には適用できないという問題点があった。

【０００８】その理由はハイインピーダンスアンプ２０
の入力オフセットは次式（１）で示すように定電流源３
４の電流値と抵抗素子３０または抵抗３２の抵抗値とに
大きく依存する。

【０００９】最大オフセット＝（ＶＴ＋Ｒ３０×Ｉ３４）／ＶＴ×Ｖ_Off……（１）ＶＴ＝Ｋ・Ｔ／ｑ……（２）ここで、Ｉ３４＝定電流源３４の電流値Ｒ３０＝抵抗３０または抵抗３１の抵抗値Ｖ_Off＝入力バイアス回路３７が無い場合のハイインピ
ーダンスアンプ２０の入力オフセットｋ＝ボルツマン定数Ｔ＝動作温度ｑ＝電子の電荷また、集積回路で容量結合する場合、容量値をあまり大
きくできないため、どうしても入力端子１６から見た容
量結合回路全体の入力インピーダンスを高くする必要が
る。この入力端子１６から見た容量結合回路全体の入力
インピーダンスは下記の式３に示すようにバイアス回路
３７の入力インピーダンスとハイインピーダンスアンプ
２０の入力インピーダンスとの並列値となる。

【００１０】Ｚ_in＝（（ＶＴ／Ｉ３４＋Ｒ３０）×ｈＦＥ３２）／／
（（２ＶＴ／Ｉ１４＋Ｒ１３）×ｈＦＥ１１）ここで、Ｉ３４＝定電流源３４の電流値Ｒ３０＝抵抗３０または抵抗３１の抵抗値Ｉ１４＝定電流源14の電流値Ｒ１３＝抵抗13の抵抗値ｈＦＥ３２＝トランジスタ３２のｈＦＥｈＦＥ１１＝トランジスタ１１のｈＦＥこの結果、入力端子16から見た容量結合回路全体の入力
インピーダンスを高くするためには抵抗３０、３１およ
び１３を大きくし、かつ定電流源３４および１４の電流
値を小さくすればよい訳であるが、定電流源３４および
１４の電流値を小さくするのには限度があるため、抵抗
３０、３１および１３の抵抗値を大きくするのが一般的
である。そうすと、今度は式（１）で示したように入力
オフセットが大きくなる。

【００１１】第２の問題点は従来の容量結合回路技術に
おいて、低周波で信号を伝達しようとすると電源投入時
等に発生する過渡時間が長くなり、短時間に安定動作状
態に設定しなければならない回路には使用できないとい
う問題点があった。

【００１２】その理由は、低周波で容量結合する場合、
問題点１でも説明したように結合容量４と、容量結合回
路全体の入力インピーダンスと大きな値にしなければな
らないしかし、容量結合回路の過渡時間は、この結合容
量４と容量結合回路全体の入力インピーダンスとの積で
決定する。そのため、低周波で結合しようとすると、ど
うしても過渡時間が長くなる。

【００１３】第３の問題点は、歪率、電源変動除去率等
の特性要求が厳しく、差動回路でしか対応出来ない箇所
に、従来の容量結合回路技術において、差動で信号を入
力しようとした場合、回路規模が大きくなり、かつ、オ
フセット特性が更に劣化するという問題点があった。

【００１４】その理由は、各々の入力に入力バイアス回
路３７が必要となるからである。さらに、各々に入力バ
イアス回路３７が必要になることより、オフセットにつ
いては問題点１で述べた点のうえに各々の入力バイアス
回路３７間の相対誤差の問題も発生し、ますますオフセ
ット特性を劣化させる。

【００１５】本発明の目的は、上述した欠点に鑑みなさ
れたものであり、差動でかつ、低周波、低オフセットに
同時に対応できる容量結合回路を集積化しパッケージの
小型化を計り、かつ集積度を向上させることを目的とす
る。また、一時的に容量結合回路の入力インピーダンス
を低くする回路を搭載し、過渡時間を短縮し、過渡特性
が厳しい低周波、低オフセットの結合部も集積化するこ
とにある。

【００１６】

【課題を解決するための手段】本発明の容量結合回路の
特徴は、前段との接続に容量素子が用いられかつ差動動
作をする半導体集積回路の容量結合回路において、前記
容量素子が接続される差動入力トランジタのゲート電極
とバイアス回路との間にダイオードを順方向挿入して動
作時の入力インピーダンスを小さくすることにある。

【００１７】また、前記容量素子に直接に充電電流を供
給する駆動用定電流源とあらかじめ定める所定の制御信
号に応答して前記駆動用定電流源から前記容量素子への
充電電流の供給を制御する第１のスイッチ制御手段とを
有し、電源投入時に前記容量素子を急速に充電して前記
差動入力トランジスタの過渡応答速度を短縮する第１の
急速充電手段を備える。

【００１８】さらに、前記第１の急速充電手段は、電源
電位および接地電位間に、第１の抵抗素子とゲート電極
を第１の入力端とする第１のＮＰＮトランジスタと第１
の定電流源とが直列接続で挿入される第１の直列接続回
路と第２の抵抗素子とゲート電極を第２の入力端とする
第２のＮＰＮトランジスタと第２の定電流源とが直列接
続で挿入される第２の直列接続回路とが互に並列状態で
挿入され前記第１および第２のＮＰＮトランジスタのエ
ミッタ電極間に第３の抵抗素子が接続されるハイインピ
ーダンス増幅器と、電源電位および接地電位間に定電圧
源と第２の定電流源とが直列接続で挿入され、この直列
接続点に第１および第２ののダイオードのアノード端を
それぞれ接続し第１のダイオードのカソード端を前記第
１の入力端に接続し、第２のダイオードのカソード端を
前記第２の入力端に接続する第１の入力バイアス部と、
前記第１および第２の入力端に一端をそれぞれ接続する
第１および第２の結合容量素子と、前記第１の入力端と
接地電位間にそれぞれ第１のスイッチ手段と第３の定電
流源を接続し、前記第２の入力端と接地電位間にそれぞ
れ第２のスイッチ手段と第４の定電流源を接続し、前記
第１および第２のスイッチ手段の制御端子にマルチバイ
ブレータ回路の出力端を共通接続し、このマルチバイブ
レータ回路の入力端と前記第１および第２の定電流源源
の制御端子とにそれぞれ前記所定の制御信号線が接続さ
れる前記第１のスイッチ制御手段とを備えて構成され、
前記マルチバイブレータ回路の出力パルスの供給期間の
み前記スイッチをオンさせることができる。

【００１９】さらにまた、あらかじめ定める所定の制御
信号に応答して前記バイアス回路の定電流源から前記容
量素子への充電電流の供給を制御する第２のスイッチ制
御手段とを有し、電源投入時に前記バイアス回路の定電
流源から直接に前記容量素子を充電して前記差動入力ト
ランジスタの過渡応答速度を短縮する第２の急速充電手
段を備える。

【００２０】また、前記急速充電手段は、電源電位およ
び接地電位間に、第４の抵抗素子とゲート電極を第３の
入力端とする第３のＮＰＮトランジスタと第６の定電流
源とが直列接続で挿入される第３の直列接続回路と第５
の抵抗素子とゲート電極を第４の入力端とする第４のＮ
ＰＮトランジスタと第７の定電流源とが直列接続で挿入
される第４の直列接続回路とが互に並列状態で挿入され
前記第３および第４のＮＰＮトランジスタのエミッタ電
極間に第６の抵抗素子が接続されるハイインピーダンス
増幅器と、電源電位および接地電位間に第２の定電圧源
とこの電圧源にアノード端を接続する第３のダイオード
と第８の定電流源とが直列接続で挿入され、前記第３の
ダイオードのアノード端に第４および第５のダイオード
のアノード端をそれぞれ接続し第４のダイオードのカソ
ード端を前記第３の入力端に接続し、第５のダイオード
のカソード端を前記第４の入力端に接続する第２の入力
バイアス部と、前記第３および第４の入力端に一端をそ
れぞれ接続する第３および第４の結合容量素子と、前記
第３の入力端と前記第３のダイオードのカソード端の間
に第３のスイッチ手段を接続し、前記第４の入力端と前
記第３のダイオードのカソード端の間に第４のスイッチ
手段を接続し、前記第３および第４のスイッチ手段の制
御端子に第２のマルチバイブレータ回路の出力端を共通
接続し、このマルチバイブレータ回路の入力端と前記第
６および第７の定電流源源の制御端子とにそれぞれ前記
所定の制御信号線が接続される前記第２のスイッチ制御
手段とを備えて構成され、前記マルチバイブレータ回路
の出力パルスの供給期間のみ前記スイッチをオンさせる
ことができる。

【００２１】

【発明の実施の形態】本発明の容量結合集積回路は、入
力バイアス回路３９にダイオード６および７を使用して
いる。そのため、入力バイアス回路３９単体での入力イ
ンピーダンスはダイオード６および７の逆バイアスのイ
ンピーダンスとなり、ほぼ無限大の値となる。

【００２２】逆に入力バイアス回路３９から見たインピ
ーダンスは、ダイオード６および７の順バイアスのイン
ピーダンスとなり、しきい値以上の電圧では低インピー
ダンスに見え、ハイインピーダンスアンプ２０の入力オ
フセットを低減できる。

【００２３】また、電源投入時等に連動して動く急速充
電回路３８を有し、この急速充電回路３８が動作状態に
ある時間だけ本発明の容量結合回路全体の入力インピー
ダンスが低くなり過渡時間を短くする。

【００２４】次に本発明の実施例について図面を参照し
ながら説明する。

【００２５】図１は本発明の第１の実施の形態の回路図
である。図１を参照すると、この半導体集積回路は、結
合容量４および５の一端が容量結合回路の入力端子１６
および１７にそれぞれ接続し、他端はダイオード６およ
び７のカソード側とハイインピーダンスアンプ２０の入
力トランジスタ１２および１１のベースにそれぞれ接続
する。ダイオード６および７のアノード側は定電圧源３
の低電位側と定電流源８の一端に接続し、定電圧源３の
高電位側は電源１に、定電流源８の他端は接地電位２に
接続する。このダイオード６および７と定電圧源３と定
電流源８とで入力バイアス回路３９を構成する。抵抗９
および１０の一端は電源１に接続し、他端はトランジス
タ１１および１２のコレクターと容量結合回路の出力端
子１９および１８にそれぞれ接続する。トランジスタ１
１のエミッターは抵抗１３の一端と定電流源１４の一端
に接続し、トランジスタ１２のエミッターは抵抗１３の
他端と定電流源１５の一端に接続する。定電流源１４お
よび１５の他端は接地電位２に接続する。この抵抗９、
１０および１３とトランジスタ１１および１２と定電流
源１４および１５とでハイインピーダンスアンプ２０を
構成する。

【００２６】次に動作について説明する。

【００２７】まず結合周波数であるが、この結合周波数
は結合容量と結合回路全体の入力インピーダンスとで次
式（４）によって決定される。

【００２８】ｆｃ＝１／（２π×Ｃ×Ｚ_in）……（４）ここで、ｆｃ＝結合周波数Ｃ＝結合容量Ｚ_in＝結合回路全体の入力インピーダンス結合回路全体の入力インピーダンスは入力バイアス回路
３９の入力インピーダンスとハイインピーダンスアンプ
２０の入力インピーダンスの並列値となるが、動作時の
入力バイアス回路３９の入力インピーダンスはダイオー
ド６および７の逆バイアス時のインピーダンスとなるた
め、ほぼ無限大となる。そのため、ハイインピーダンス
アンプ２０の入力インピーダンスが、そのまま容量結合
回路の入力インピーダンスとなる。このハイインピーダ
ンスアンプ２０の入力インピーダンスは次式（５）で決
定される。

【００２９】Ｚ_in＝ｈＦＥ×（ｋＴ／（ｑ・Ｉ１４＋（Ｒ１３／２）……（５）ここで、Ｚ_in＝結合回路の入力インピーダンスｈＦＥ＝トランジスタ１１のｈＥＦＲ１３＝抵抗１３の抵抗値Ｉ１４＝定電流源１４の電流値ｋ＝ボルツマン定数Ｔ＝動作温度ｑ＝電子の電荷いま、仮に定電流源１４の電流値を５０μＡ、抵抗１３
の抵抗値を２０ＫΩ、トランジスタ１１のｈＦＥを１０
０として、この容量結合回路の入力インピーダンスを求
めると約１ＭΩとなる。また、結合容量の容量値を２０
ｐＦとして結合周波数を求めると約８ＫＨｚとなる。現
在では２００ｐＦクラスの容量も集積化できるようにな
っており、結合容量を２００ｐＦとすると結合周波数は
約８００ＫＨｚまで下げられる。

【００３０】上述したように本発明の容量結合回路では
極めて低周波での結合が可能となる。

【００３１】次に入力オフセットであるが、この入力オ
フセットは入力バイアス回路39のバイアス電圧の電位差
とハイインピーダンスアンプ２０のトランジスタ１１と
トランジスタ１２のそれぞれのベース、エミッタ間電圧
の電位差で決定される。入力バイアス電圧はダイオード
６および７によって決定される。集積回路においては隣
接配置された２つの素子間の相対精度は極めて高い値を
取ることができる。その結果、入力バイアス回路３９で
のオフセット電圧は通常２ｍｖ以下と見なすことができ
る。

【００３２】この数値は従来例の数値と比較して、充分
に特性の良い数値である。また、ハイインピーダンスア
ンプ２０でのオフセットは従来例と同じ数値を取ること
ができる。その結果、入力バイアス回路３９のオフセッ
トが改善された分だけ低オフセットとすることができ
る。

【００３３】次に第２の実施の形態について図２および
図３を参照して説明する。

【００３４】第２の実施の形態は図１の第１の実施の形
態の回路に、急速充電回路３８を追加したものである。
この急速充電回路３８の構成は、制御信号ＰＳ２６がモ
ノマルチ２５と定電流源１４および１５を制御する。モ
ノマルチ２５の出力が定電流源２３および２４の接続Ｓ
Ｗ２３および２５を制御する。定電流源２３の接続ＳＷ
２１の一端がダイオード６のカソードとトランジスタ１
２のベースに接続し、他端が定電流源２３の一端に接続
する。定電流源２４の接続ＳＷ２２の一端がダイオード
７のカソードとトランジスタ１１のベースに接続し他端
が定電流源２４の一端に接続する。定電流源２３、２４
の他端はそれぞれ接地接地２に接続する。

【００３５】次に第２の実施例の動作について説明す
る。

【００３６】この第２の実施例で結合周波数、入力オフ
セットについては第１の実施例と全く同じである。ただ
し、第１の実施例では電源投入時等に発生する過渡時間
が長いままであったが第２の実施の形態では、その過渡
時間の短縮を行っている。

【００３７】図３に示しているようなタイミングで制御
信号ＰＳ２６が変化した場合、モノマルチ２５出力ＭＬ
Ｔが一定時間ハイレベルを出力するようにする。このハ
イレベルが出力されている区間Ｔ_CHGのみ定電流源２３
の接続ＳＷ２１および定電流２４の接続ＳＷ２２が接続
状態となり、定電流源２３および２４で生成される電流
が、結合容量４および５に充電される。その結果、モノ
マルチ２５の出力がハイレベルの区間Ｔ_CHGで結合容量
４および５が急速充電され、入力バイアス回路３９の過
渡時間ｔ１〜ｔ２を短縮することができる。

【００３８】具体的には第１の実施の形態では結合周波
数の設定にもよるが、数１０ｍｓの過渡時間があった
が、第２の実施の形態では数μｓｅｃまで短縮できる。

【００３９】また、第２の実施の形態の変形として第３
の実施の形態の回路図を示した図４を参照すると、第２
の実施の形態では急速充電用の電流生成を専属の定電流
源２３および２４で行っているが、第３の実施例では入
力バイアス回路３９の駆動用の定電流源８と兼用してい
る。回路構成は第２の実施例の回路に対してダイオード
６および７のアノードと定電流源８との間にダイオード
２７を追加し、定電流源２３および２４を削除し、それ
ぞれの接続ＳＷ２１および２２のオープンとなった端子
を、ダイオード２７のカソード側に接続する。その他は
第２の実施の形態の回路と同じである。

【００４０】次に第３の実施例の動作について説明す
る。

【００４１】この実施の形態の回路の動作自体は第２の
実施例と同じである。ただし、ただ単純に接続ＳＷ２１
および２２を定電流源８と接続しただけでは接続ＳＷ２
１および２２のオン、オフ前後でダイオード６および７
での電圧降下分だけ電位段差が発生する。すなわち、Ｓ
Ｗ２１および２２がオフの状態では、トランジスタ１１
のベースの電位はダイオード６および７の順方向電圧分
の電位差があるが、これと同様にＳＷ２１および２２が
オンの状態でもダイオード２７により順方向電圧分だけ
電位差を生じさせ、オン、オフによる電位段差を解消さ
せる。この補正をするためにダイオード２７を追加し
た。

【００４２】

【発明の効果】第１の効果は、集積化された回路におい
ても、差動でかつ低周波での容量結合において低オフセ
ットで信号を伝達できることである。このことにより半
導体集積回路のパッケージを小型化でき、かつ集積度を
向上することができる。

【００４３】その理由は、従来では外付回路で対応して
いたため、その端子がどうしても必要だったが、集積化
することにより不用となる。また、外付回路で対応して
いた箇所を集積化するため、その分集積度が向上するた
めである。第２の効果は、低周波での容量結合において
も電源投入時等の過渡時間が短くて済むことである。

【００４４】その理由は、電源投入時等に連動して動く
急速充電回路を有しており、この急速事充電回路が動作
状態にあるときに一時的に容量結合回路全体の入力イン
ピーダンスが低くなり過渡時間を短縮しているためであ
る。

【図面の簡単な説明】

【図１】本発明の半導体集積回路の第１の実施の形態の
回路図である。

【図２】本発明の第２の実施の形態の回路図である。

【図３】本発明の第３の実施の形態の回路図である。

【図４】図２および図３のにおける急速充電機能のタイ
ミングチャートである。

【図５】従来の半導体集積回路の一例の回路図である。

【符号の説明】

１電源電位２接地電位３，３６定電圧源４結合容量５結合容量６ダイオード７ダイオード８，１４，１５，２３，２４，３４定電流源９負荷抵抗１０負荷抵抗１１，１２トランジスタ１３エミッタ抵抗１６入力端子１７入力端子１８出力端子１９出力端子２０ハイインピーダンスアンプ２１，２２定電流源接続ＳＷ２５モノマルチ２６制御信号ＰＳ２７ダイオード２８，２９，３２，３３トランジスタ２９トランジスタ３０，３１エミッタ抵抗３７，３９入力バイアス回路３８急速充電回路

Claims

【特許請求の範囲】

【請求項１】前段との接続に容量素子が用いられかつ
差動動作をする半導体集積回路の容量結合回路におい
て、前記容量素子が接続される差動入力トランジタのゲ
ート電極とバイアス回路との間にダイオードを順方向挿
入して動作時の入力インピーダンスを小さくし、かつ低
オフセットにすることを特徴とする容量結合回路。
【請求項２】前記容量素子に直接に充電電流を供給す
る駆動用定電流源とあらかじめ定める所定の制御信号に
応答して前記駆動用定電流源から前記容量素子への充電
電流の供給を制御する第１のスイッチ制御手段とを有
し、電源投入時に前記容量素子を急速に充電して前記差
動入力トランジスタの過渡応答速度を短縮する第１の急
速充電手段を備える請求項１記載の容量結合回路。
【請求項３】前記第１の急速充電手段は、電源電位お
よび接地電位間に、第１の抵抗素子とゲート電極を第１
の入力端とする第１のＮＰＮトランジスタと第１の定電
流源とが直列接続で挿入される第１の直列接続回路と第
２の抵抗素子とゲート電極を第２の入力端とする第２の
ＮＰＮトランジスタと第２の定電流源とが直列接続で挿
入される第２の直列接続回路とが互に並列状態で挿入さ
れ前記第１および第２のＮＰＮトランジスタのエミッタ
電極間に第３の抵抗素子が接続されるハイインピーダン
ス増幅器と、電源電位および接地電位間に定電圧源と第
２の定電流源とが直列接続で挿入され、この直列接続点
に第１および第２ののダイオードのアノード端をそれぞ
れ接続し第１のダイオードのカソード端を前記第１の入
力端に接続し、第２のダイオードのカソード端を前記第
２の入力端に接続する第１の入力バイアス部と、前記第
１および第２の入力端に一端をそれぞれ接続する第１お
よび第２の結合容量素子と、前記第１の入力端と接地電
位間にそれぞれ第１のスイッチ手段と第３の定電流源を
接続し、前記第２の入力端と接地電位間にそれぞれ第２
のスイッチ手段と第４の定電流源を接続し、前記第１お
よび第２のスイッチ手段の制御端子にマルチバイブレー
タ回路の出力端を共通接続し、このマルチバイブレータ
回路の入力端と前記第１および第２の定電流源源の制御
端子とにそれぞれ前記所定の制御信号線が接続される前
記第１のスイッチ制御手段とを備えて構成され、前記マ
ルチバイブレータ回路の出力パルスの供給期間のみ前記
スイッチをオンさせる請求項２記載の容量結合回路。
【請求項４】あらかじめ定める所定の制御信号に応答
して前記バイアス回路の定電流源から前記容量素子への
充電電流の供給を制御する第２のスイッチ制御手段とを
有し、電源投入時に前記バイアス回路の定電流源から直
接に前記容量素子を充電して前記差動入力トランジスタ
の過渡応答速度を短縮する第２の急速充電手段を備える
請求項１記載の容量結合回路。
【請求項５】前記急速充電手段は、電源電位および接
地電位間に、第４の抵抗素子とゲート電極を第３の入力
端とする第３のＮＰＮトランジスタと第６の定電流源と
が直列接続で挿入される第３の直列接続回路と第５の抵
抗素子とゲート電極を第４の入力端とする第４のＮＰＮ
トランジスタと第７の定電流源とが直列接続で挿入され
る第４の直列接続回路とが互に並列状態で挿入され前記
第３および第４のＮＰＮトランジスタのエミッタ電極間
に第６の抵抗素子が接続されるハイインピーダンス増幅
器と、電源電位および接地電位間に第２の定電圧源とこ
の電圧源にアノード端を接続する第３のダイオードと第
８の定電流源とが直列接続で挿入され、前記第３のダイ
オードのアノード端に第４および第５のダイオードのア
ノード端をそれぞれ接続し第４のダイオードのカソード
端を前記第３の入力端に接続し、第５のダイオードのカ
ソード端を前記第４の入力端に接続する第２の入力バイ
アス部と、前記第３および第４の入力端に一端をそれぞ
れ接続する第３および第４の結合容量素子と、前記第３
の入力端と前記第３のダイオードのカソード端の間に第
３のスイッチ手段を接続し、前記第４の入力端と前記第
３のダイオードのカソード端の間に第４のスイッチ手段
を接続し、前記第３および第４のスイッチ手段の制御端
子に第２のマルチバイブレータ回路の出力端を共通接続
し、このマルチバイブレータ回路の入力端と前記第６お
よび第７の定電流源源の制御端子とにそれぞれ前記所定
の制御信号線が接続される前記第２のスイッチ制御手段
とを備えて構成され、前記マルチバイブレータ回路の出
力パルスの供給期間のみ前記スイッチをオンさせる請求
項４記載の容量結合回路。