JPH07152445A

JPH07152445A - 電圧発生回路

Info

Publication number: JPH07152445A
Application number: JP6245472A
Authority: JP
Inventors: Timothy Ridgers; リジャースティモシイ
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1993-10-13
Filing date: 1994-10-11
Publication date: 1995-06-16
Also published as: EP0649079B1; US5488329A; FR2711258A1; DE69413489D1; DE69413489T2; EP0649079A1

Abstract

(57)【要約】【目的】トランジスタ（Ｔ1,Ｔ2 ）が異なるエミッタ
面積を有し絶対温度に比例する電流（Ｉpt）を供給する
セルを含む、電源電圧（Ｖcc）及び温度に依存しない基
準電圧（Ｖref ）を発生する回路を提供する。【構成】この回路は、折り返しカスコード型の入力段
（Ｔ3,Ｔ4,Ｔ5,Ｔ6,25,26 ）及び対称動作を行うように
構成された出力段（Ｔ34, Ｔ56, Ｔ22,35,45,46,43）を
有する増幅器（２）を具える。この構成により、この電
圧発生回路によって生じる基準電圧（Ｖref ）の精度と
安定度における第１次及び第２次誤差を除去する。この
回路はマイクロエレクトロニクスの分野で利用される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数ｍ個の並列に接続
されたトランジスタが第１の伝導型の複合第１トランジ
スタを形成しているバンドギャップ型のセルを具え、第
１トランジスタのエミッタが第１エミッタ抵抗器の一端
に接続され、この抵抗器の他端は同じ伝導型の第２トラ
ンジスタのエミッタに接続され、第２トランジスタのエ
ミッタ面積は複合第１トランジスタを形成しているｍ個
のトランジスタの１つのエミッタ面積に等しく、第２ト
ランジスタのベースが第１トランジスタのベースに接続
され、第２トランジスタのエミッタと第１エミッタ抵抗
器との間のノードが第２エミッタ抵抗器を介して第１電
源端子に接続され、更に増幅器を具え、この増幅器は、
第１トランジスタ及び第２トランジスタのベースに作用
して第１及び第２トランジスタをそれぞれ流れる電流値
が等しくなるようにし、これらのトランジスタのコレク
タの電源は第２電源端子から得るように構成された電圧
発生回路に関するものである。

【０００２】

【従来の技術】安定化電圧発生器は特に欧州特許公報EP
-A-0,465,094から既知である。温度及び電源電圧の変動
に依存しない電圧の発生のための回路は、最近では、集
積化されたデバイスを構成するためにその必要性が極め
て高い。

【０００３】バンドギャップ型と呼ばれる回路の原理
は、その性能が優れているが故に今や殆どの場合に用い
られているが、この名称は、１と異なるエミッタ領域比
を持つ２つのトランジスタを通って同一の電流が流れ、
従ってこれらのトランジスタに電流密度の相違が生じ、
これに対応するエミッタ−ベース電圧の相違が生じると
いう構成に基づいている。

【０００４】主としてバッテリーで動作する携帯用装置
に用いる目的のため、最近では、そのための回路が、通
常の標準として用いられる５Ｖに代わって３Ｖというよ
うに、より低い電源電圧で動作するようになる傾向にあ
る。従って、ある種の回路装置はもはや満足に目的を達
成しなくなり、低い電源電圧で動作するように変えられ
なければならなくなっている。

【０００５】

【発明が解決しようとする課題】バンドギャップ型電圧
発生回路は、一般的に電源電圧として、順方向バイアス
接合電圧の３倍（３ＶBE）以上或いは４ＶBEの電圧を必
要とする。本発明の目的は、それ自身が発生する安定化
電圧（通常は２ＶBEのオーダー即ち約１．２Ｖ）より僅
かに高い電源電圧で動作することができ、その回路が少
なくとも電源電圧５Ｖで動作する既知の回路と同等に高
い安定度を有するバンドギャップ型電圧発生回路を提供
することにある。

【０００６】

【課題を解決するための手段】この目的を達成するた
め、本発明によれば、前記のような安定化された電圧発
生回路において、第１及び第２トランジスタのコレクタ
がそれぞれ第１及び第２コレクタ抵抗器により第２電源
端子に接続されて同じ値の電流が供給されるようにさ
れ、増幅器が第１及び第２トランジスタの伝導型とは逆
の伝導型の２つのトランジスタを含む入力段を有し、２
つのトランジスタのエミッタはそれぞれ等しい面積を持
ちそれぞれ第１及び第２トランジスタのコレクタに接続
され、それらのベースは互いに接続され所定の電圧降下
を持つ回路を介し第１電源端子に接続され、それらのコ
レクタはそれぞれ比１の電流ミラーの入力及び出力に接
続され、電流ミラーは前記第１の伝導型を持ちそれらの
エミッタが第１電源端子に接続されたトランジスタを含
み、増幅器が第１の伝導型のいわゆる誤差増幅トランジ
スタと第２の伝導型のいわゆるバイアストランジスタと
第１の伝導型のいわゆる補償トランジスタとにより基本
的に構成される出力段を含み、誤差増幅トランジスタの
エミッタが電流ミラーを構成するトランジスタのそれぞ
れのエミッタ面積の２倍に等しい面積を持ち、トランジ
スタのベースが電流ミラーの出力に接続され、そのエミ
ッタが第１電源端子に接続され、そのコレクタが第１と
第２トランジスタとのベースの間のノードに接続され、
ノードが増幅器の出力を形成し安定化された出力電圧を
供給し、バイアストランジスタのエミッタは入力段の２
つのトランジスタのエミッタ面積を合わせた面積に等し
い面積を持ち、そのエミッタが第３電流源を介して第２
電源端子に接続され、第３電流源が第１及び第２電流源
の電流の和の値に等しい電流を供給し、トランジスタの
ベースが入力段の２つのトランジスタのベースに接続さ
れ、そのコレクタが出力ノードに接続され、補償トラン
ジスタのエミッタが第２トランジスタのエミッタ面積の
２倍の面積を持ち、そのベースが出力ノードに接続さ
れ、そのエミッタがセルの第２エミッタ抵抗器の抵抗値
に等しい抵抗値の抵抗器を介して第１電源端子に接続さ
れ、そのコレクタがバイアストランジスタのエミッタに
接続されて構成されている。

【０００７】この回路は、簡易な分析で２ＶBEより殆ど
高くない電源電圧で動作可能であることが分かる。この
電圧は、第１、第２及び第３の電流源で起こる電圧降下
に関連し、且つ所定の電圧降下を有する回路によって供
給される電圧に関連するものである。

【０００８】この観点から、先に引用した先行技術から
既知の回路は、４つの接合と高い値の抵抗器として用い
られる１つの電界効果トランジスタからなる始動回路を
有する。これらの素子は、電源端子の間に直列に配置さ
れている。この既知の回路は従って、４ＶBEより高い電
源電圧を必要とする。実際には、本発明の回路は、必要
ならばたった２Ｖの電圧で動作することができる。

【０００９】後に説明するように、本発明による回路は
対称的に動作する多数の素子を有し、本発明による回路
は残っている誤差を高度に補償し、温度の変動及び電源
電圧の変動に対して高度に安定な出力を有する。本発明
による回路は更に、電源電圧が印加されると直ちに動作
状態に入るという特徴を有する。これは、始動用のデバ
イスを必要としないという利点となり、その結果、本発
明の回路がより簡潔になり且つよりコンパクトになる。

【００１０】これに加えて、負荷により断続的に安定化
出力電圧が要求される場合には、その適切なターンオン
及びターンオフの速度から、その間の回路の消費量を減
らすことができるという利益を得ることが可能である。
このような断続的な運転は例えば携帯用電話機セットの
無線装置側で必要である。この利点は、第２の電源端子
が電圧発生回路をオンにしたりオフにしたりするスイッ
チ装置を介して電源に結合されるように構成した、本発
明の１つの実施例によって得られる。スイッチ装置は種
々の形をとり得るが、最も簡潔な形は本質的に、制御電
極が適切な制御信号を受け取るように構成された１つの
電界効果トランジスタにすることができる。

【００１１】本発明による回路の好ましい実施例におい
ては、電流ミラーの各トランジスタのエミッタが所定の
値のエミッタ抵抗器によって第１の電源端子に結合さ
れ、この所定の値の半分に等しい値の他の抵抗器によっ
て誤差増幅トランジスタのエミッタが同じ第１の電源端
子に接続されている。

【００１２】前記抵抗器の両端においては例えば公称
０．３Ｖのような僅かな電圧降下を生じるだけとするこ
とによって、電流ミラーの入力電流と出力電流との間の
一致の精度、及び誤差増幅トランジスタから供給される
値の２倍の電流の精度を上げることになる。

【００１３】小さい電源電圧が必要な場合に有利である
本発明の簡単な実施例では、セルの第１及び第２の電流
源が等しい値のコレクタ抵抗器とされており、一方で第
３の電流源が前記コレクタ抵抗器の１つの値の半分の値
の他の抵抗器から形成されている。次に図面を用いて本
発明の実施例を説明する。但し、本発明はこれらの実施
例に限定されるものではない。

【００１４】

【実施例】図１に示すように、本発明による電圧発生回
路はバンドギャップセル１及び基準電圧Ｖref を供給す
る増幅器２からなっている。図ではこれらの２つの部分
は上下方向の一点鎖線で区切られている。セル１は、第
１トランジスタＴ1 及び第２トランジスタＴ2 を含み、
トランジスタＴ1 は、トランジスタＴ2 のエミッタ面積
のｍ倍の大きさのエミッタ面積を持つ。

【００１５】この分野でよく知られているように、トラ
ンジスタＴ1 はｍ個の個別のトランジスタを並列に接続
して用いるのが好ましく、このようにすれば、１つのト
ランジスタからなる構成に比較してより高い精度を得ら
れる。但しここでは以後、トランジスタＴ1 はその構成
に拘らず１個のトランジスタと見做して取扱う。

【００１６】そのエミッタは第１エミッタ抵抗器12の一
端に接続され、この抵抗器の他端は、第２トランジスタ
Ｔ2 のエミッタと、エミッタ抵抗器13を介して第１電源
端子９（アース）とに接続されている。トランジスタＴ
1 及びＴ2 のベースは相互に接続されている。トランジ
スタＴ1 及びＴ2 に対するコレクタ電源は、それぞれ第
１コレクタ抵抗器14、15及び第２コレクタ抵抗器16、17
を介して第２電源端子から得られる。これらの抵抗器は
対の電流源として動作する。

【００１７】図では、前記コレクタ抵抗器はそれぞれ直
列に接続した２つの抵抗器素子で表されている。これ
は、これら４つの抵抗器の１つの値に等しい値のもう１
つの抵抗器が必要であるという技術的な理由による。

【００１８】増幅器２は、２つのＰＮＰ型トランジスタ
Ｔ3 、Ｔ4 の対を含む入力段を有する。これらのトラン
ジスタＴ3 、Ｔ4 のエミッタは等しい面積を持ち、それ
ぞれ第１及び第２トランジスタＴ1 及びＴ2 のコレクタ
に接続されている。トランジスタＴ3 及びＴ4 のベース
は相互に接続され、更に、順方向にバイアスされた接合
による電圧降下に近いか或いはこれより僅かに大きい所
定の電圧降下を生じる回路７を経て第１電源端子９に接
続されている。

【００１９】トランジスタＴ4 のコレクタはＮＰＮ型ト
ランジスタＴ5 及びＴ6 により形成される電流ミラーＭ
の入力に接続され、トランジスタＴ5 はダイオードのよ
うに接続され、トランジスタＴ3 のコレクタは、トラン
ジスタＴ6 のコレクタと接続されて電流ミラーの出力を
形成するノードになる。好ましい実施例においては、ト
ランジスタＴ5 及びＴ6 のエミッタはそれぞれ等しい抵
抗器25及び26を経て第１電源端子９に接続されている。

【００２０】最後に、増幅器は、本質的にＮＰＮ型の誤
差増幅トランジスタＴ56、ＰＮＰ型のバイアストランジ
スタＴ34及びＮＰＮ型の補償トランジスタＴ22により形
成される出力段を含む。出力段を構成する各々のトラン
ジスタは、前記と同様の技術的な理由により並列に接続
された２つのトランジスタによって表されている。即
ち、トランジスタＴ56がトランジスタＴ5 及びＴ6 のエ
ミッタ面積を合わせたものと等しいエミッタ面積を持
ち、トランジスタＴ34がトランジスタＴ3 及びＴ4のエ
ミッタ面積を合わせたものと等しいエミッタ面積を持
ち、トランジスタＴ22がトランジスタＴ2 の２倍に等し
いエミッタ面積を持つ。但し、これらのトランジスタは
半分の面積を持つ２つのトランジスタを並列に接続して
構成されているが、ここでは以後１個のトランジスタと
見做して取扱う。

【００２１】入力段の出力を構成するトランジスタＴ3
とＴ6 とのコレクタ間のノードは、誤差増幅トランジス
タＴ56のベースに接続されている。２つのトランジスタ
Ｔ3及びＴ4 のベース間のノードはバイアストランジス
タＴ34のベースに接続され、トランジスタＴ34及びＴ56
のコレクタはトランジスタＴ1 及びＴ2 のベース間のノ
ード20に接続され、このノードは増幅器の出力18及び補
償トランジスタＴ22のベースに接続されている。

【００２２】バイアストランジスタＴ34のエミッタと補
償トランジスタＴ22のコレクタとの間のノードは抵抗器
35を経て第２電源端子８に接続されている。この抵抗器
35の値は、抵抗器14乃至17の１つの値、即ち、第１コレ
クタ抵抗器14、15の半分の値又はそれと等価の第２コレ
クタ抵抗器16、17の半分の値に等しい。従って、抵抗器
35は、抵抗器14、15（又は16、17）の２倍の値の電流を
供給する簡単な電流源を形成する。

【００２３】誤差増幅トランジスタＴ56のエミッタは２
つの並列接続された抵抗器45、46を介して第１電源端子
９に接続されている。この抵抗器45、46は相互に等しい
値を持ち、それぞれトランジスタＴ5 及びＴ6 のエミッ
タ抵抗器25、26の１つの値に等しい値を有する。最後
に、補償トランジスタＴ22のエミッタは、抵抗器43を介
して第１電源端子９に接続されている。この抵抗器43の
値は、セル１の第２エミッタ抵抗器13の値に等しい。

【００２４】この電圧発生回路の高周波での安定性をよ
くするために、ノード20と誤差増幅トランジスタＴ56の
ベースとの間に低い値の容量19が並列に接続されてもよ
い。安定化された電圧発生回路が不変的に用いられる場
合は、前記第２電源端子８が正電源Ｖccに接続されても
よい。しかしながら、図１に示された実施例では、安定
化電圧発生回路は、正電位Ｖccにある実際の電源10と第
２電源端子８として示した線との間に直列に配置された
スイッチ装置11によりオン・オフすることができる。

【００２５】次に図１に示された回路の動作を説明す
る。電源端子８に電圧が印加されると、コレクタ抵抗器
14、15及びコレクタ抵抗器16、17に基づいて電流Ｉs が
最初に２つの成分Ｉ1 とＩ2 とに分けられる。電流Ｉ1
はトランジスタＴ3 のエミッタに流れる電流ＩA とトラ
ンジスタＴ1 のコレクタに流れる電流Ｉptとに分けられ
る。電流Ｉ2 はトランジスタＴ4 のエミッタに流れる電
流ＩB とトランジスタＴ2 のコレクタに流れる電流Ｉpt
とに分けられる。

【００２６】後に説明するように、セルはトランジスタ
Ｔ1 及びトランジスタＴ2 のコレクタ電流が相互に等し
くなるように電源供給される。実際には、電流ＩA とＩ
B との間の差は増幅器の入力段の出力即ち、トランジス
タＴ3 とＴ6 とのコレクタの間のノードに現れ、この差
はトランジスタＴ56のベースに印加される。

【００２７】増幅された誤差電流であるトランジスタＴ
56のコレクタ電流は、トランジスタＴ1 、Ｔ2 、Ｔ22の
ベースを結合するノード20に印加され、負帰還が生じ、
このノード上に、トランジスタＴ1 とＴ2 とを通る電流
Ｉptが等しくなるような電圧が得られる。トランジスタ
Ｔ3 とＴ4 のベースは相互に接続され、抵抗14、15及び
16、17は相互に等しく、これにより電流ＩA とＩB とが
実質的に等しくなる。

【００２８】補償トランジスタＴ22のエミッタ面積は、
トランジスタＴ2 のそれの２倍に等しい。そのエミッタ
は、セル１の第２エミッタ抵抗器13の値に等しいエミッ
タ抵抗器43に接続され、それには２・Ｉptに等しい電流
が流れる。同様に、トランジスタＴ22は更に高度に２・
Ｉptに等しい電流を供給する。抵抗器35は抵抗器14−17
の１つに等しい値を持つように選ばれ、バイアストラン
ジスタＴ34はトランジスタＴ3 又はＴ4 の１つのそれの
２倍に等しいエミッタ面積を持つように選ばれるので、
トランジスタＴ34のエミッタに流れる電流は２・ＩA に
高度に等しいことになる。従って、電流値Ｉs のもう１
つの電流が電源端子８から抵抗器35に流れる。

【００２９】前述の回路は高度に対称的であり、残って
いる誤差に対して高度の補償を行うことが分かる。要約
すれば、それ自体は既知の１のようなセルが次のような
特性を持つ。Ｉe(Ｔ2)をトランジスタＴ2 のエミッタ電
流としたとき、Ｉe(Ｔ2)＝（ＶT ／Ｒ12）・ｌｏｇ_e（ｍ）となる。ここでＲ12は抵抗器12の抵抗値、ＶT はｋＴ／
ｑに等しく、ｋはボルツマン定数、Ｔは絶対温度、ｑは
電子の電荷、ｍはトランジスタＴ1 とＴ2 とのエミッタ
面積の比、ｌｏｇ_e（ｍ）は比ｍの自然対数である。

【００３０】その結果、電流Ｉe(Ｔ2)が絶対温度に比例
し、同じトランジスタのコレクタ電流Ｉptもまた同じ性
質を持つ電流であり、その値はＩe(Ｔ2)に極めて近い。
前記のように、トランジスタＴ2 と並列の補償トランジ
スタＴ22が２・Ｉptに等しい電流を供給するように構成
されており、このトランジスタＴ22のベースがトランジ
スタＴ2 のベースに接続され且つそのコレクタがトラン
ジスタＴ2 のコレクタ電圧と同一の電圧を受けることを
考え合わせると、抵抗器35を流れる電流Ｉs は、コレク
タ抵抗器14、15及び16、17を通る電流の和である電流Ｉ
s に実質的に等しい。

【００３１】負の電源端子９に対して正の電源端子８に
印加されるべき最小電圧は図１の回路図から容易に導出
され、次のように書き表される。Ｖ（７）＋ＶBE（Ｔ34）＋Ｒ35・Ｉs ここで、Ｖ（７）は回路７における電圧降下、ＶBE（Ｔ
34）はトランジスタＴ34のエミッタ−ベース電圧、Ｒ35
は抵抗器35の抵抗値である。抵抗器35の両端の電圧降下
は、例えば１ＶBEより小さくＶT の数倍より大きいよう
な比較的小さい値に選ぶことができる。

【００３２】このように、必要ならば最小電源電圧２Ｖ
BEより僅かに高く３ＶBEより低くすることができる。デ
バイス11のようなスイッチ装置が電源端子８と電圧Ｖcc
の電源10との間に配置される場合は、この電源の電圧は
上記で定義された電圧に等しいか又は内部抵抗を持つス
イッチ装置11が選ばれた場合には僅かに高くなる。

【００３３】図１に示された回路の対称特性は次のよう
に要約できる。ＰＮＰトランジスタＴ3 、Ｔ4 、Ｔ34が
同一のエミッタ−ベース電圧及び同一の電流密度で動作
する。ＮＰＮトランジスタＴ1 、Ｔ2 、Ｔ22が同じコレ
クタ−ベース電圧で動作し、加えてトランジスタＴ2 、
Ｔ22が同じ電流密度及び同じＶBEで動作する。トランジ
スタＴ6 のコレクタがトランジスタＴ5 及びＴ6 の組み
合わせに対称に動作するトランジスタＴ56のベースに接
続されており且つトランジスタＴ5 のコレクタが自己の
ベースに接続されているため、トランジスタＴ5 及びＴ
6 が全ての条件の下で同一の電流で動作する。これは、
トランジスタＴ5 、Ｔ6 の完全な対称動作をもたらす。
トランジスタＴ3 及びＴ4 もまた同一のコレクタ電圧で
動作する。

【００３４】出力電圧Ｖref が存在するノード20は、ト
ランジスタＴ5 及びＴ6 のベース電圧に関して差異が生
じる唯一の点である。事実、Ｖref の値は電源電圧に無
関係に１．２５Ｖのオーダーである。逆に、トランジス
タＴ3 及びＴ4 のベース−コレクタ電圧は一般的にトラ
ンジスタＴ34のベース−コレクタ電圧と異なる。但し、
この電圧を電源電圧の正規の値に一致させることは容易
である。トランジスタＴ34のコレクタ電流は、従って、
抵抗器25及び26の両端の電圧降下が回路７の両端の電圧
降下より小さく又は大きくなるように選択されていたか
によって、及び／又は電源電圧がその正規の値と異なっ
ているか否かによって、トランジスタＴ3 及びＴ4 のコ
レクタ電流の和よりも僅かに小さいか又は大きい。

【００３５】それにも拘わらず、特に、抵抗器35、14−
17の両端の電圧降下が比較的大きく、即ちＶT よりはっ
きりと高く設定される場合には、ＰＮＰトランジスタの
組み合わせのカスコード型構造の効果は、これらのトラ
ンジスタの出力抵抗が加重されることにある。

【００３６】同様に、電源電圧が素子の計算の基礎とな
っている正規の値と異なる場合、トランジスタＴ56とト
ランジスタＴ5 、Ｔ6 とのベース−コレクタ電圧の差異
があり得る。しかし、エミッタ抵抗器25、26、45、46を
用い、それらの抵抗器の両端の電圧降下＞ＶT になるよ
うに充分に高い値にし、これらのトランジスタのエミッ
タ特性を退化させることによってこの誤差の原因を大き
い範囲で減らすことができる。

【００３７】ＰＮＰトランジスタＴ3 、Ｔ4 及びトラン
ジスタＴ34の全てのベース電流は、回路７の両端の同じ
電圧降下を経て流れ出るので、この電圧降下の全ての変
動はこれらのトランジスタのベースに同一の影響を生じ
る。更に、これらのトランジスタの電流利得は、得られ
る電圧Ｖref の明確な誤差の上昇を与えることのないよ
うに、比較的小さくすることができる。

【００３８】図２Ａ、２Ｂ及び２Ｃは図１のブロック７
の例を示す。これらは、順方向にバイアスされた接合の
電圧降下に近いか又はそれより僅かに大きい所定の電圧
降下を生じる。この電圧降下の値は、主として第２の電
源端子８の公称電圧及び抵抗器25、26、45、46の両端の
電圧降下の関数として選択される。公称電源電圧におい
て、ノード20上の電圧Ｖref とトランジスタＴ3 及びＴ
4 のコレクタの電圧との間に得られる近似性を確実にす
るように選択されるのが望ましい。この公称電源電圧に
おいては、この電圧発生回路は、殆どの第２次誤差の原
因を除くために極めて高度の対称性を持つ最適条件で動
作する。

【００３９】図２Ａでは、回路７は順方向にバイアスさ
れたダイオード接続のバイポーラトランジスタＴ7 にな
っている。図示しない変形例では、バイポーラトランジ
スタＴ7 を、しきい値電圧に対応する電圧降下を生じる
のに相当する方法で接続されたＮチャネルＭＯＳトラン
ジスタで置き換えることもできる。これにより、１ＶBE
より僅かに高い電圧降下が得られ、その温度の関数とし
ての挙動は電圧発生回路の動作として有利である。

【００４０】図２Ｂでは、回路７はそれ自体は既知の形
をとっており、抵抗器ブリッジ71、72がＮＰＮトランジ
スタＴ70のコレクタ−エミッタ路に並列に接続され、ト
ランジスタＴ70のベースがこの抵抗器ブリッジの中央ノ
ードに接続されている。この配置は、１ＶBEに比例する
電圧降下を生じ、この比例係数は、抵抗器71及び72の値
の関数として１より大きい値に任意に選ぶことができ
る。

【００４１】図２Ｃでは、図１の回路７として使用でき
る配置の他の例を示しており、この場合は、第２の電源
端子８（又は電源Ｖcc）とアース（端子９）との間に抵
抗器ブリッジ73、74が接続されている。トランジスタＴ
3 、Ｔ4 及びＴ34のベース電流を生じさせるための電圧
降下は抵抗器74の両端に現れる。この電圧降下は電源電
圧の変動の影響を受けるが、抵抗器74の両端の電圧はト
ランジスタＴ3 及びＴ4 のエミッタ電圧の変動と同じ向
きに変わるため、これは不利にはならない。電源電圧Ｖ
ccの変動の関数としての電流ＩA 及びＩB の変動は従っ
てずっと小さい。最小電源電圧をより小さくすることが
要求されるので、一般に、回路７は電圧降下が小さく、
１ＶBEに近くなるように選ばれる。

【００４２】図３は、図１のスイッチ装置11の一例を示
す。基本的にはエンハンスメント型Ｐチャネル電界効果
トランジスタＴ20からなり、そのソースが抵抗器31を介
して電圧Ｖccの電源10に接続され、そのドレインが第２
の電源端子８に接続されている。制御信号は端子30を経
てトランジスタＴ20のゲートに印加され、アース電位と
電圧Ｖccの間で変化する制御電圧の影響の下でトランジ
スタをオン・オフする。図１に関する記述の中で、トラ
ンジスタＴ20のソースと直列に接続された抵抗器31及び
トランジスタの内部抵抗のために公差が設けられてい
る。これらの抵抗は電源10と第２の電源端子８との間に
直列に現れ、電流２・Ｉs によって電圧降下をもたら
す。

【００４３】図４は、図１のスイッチ装置11の他の例を
示す。この例では、図１の増幅器２に供給される電流
（２・Ｉs ）が予め調整されている。

【００４４】図４では、ＮチャネルＭＯＳ電界効果トラ
ンジスタＴ40のソースが第１の電源端子９（アース）に
接続されている。そのゲートは制御端子41から適当な制
御信号を受ける。そのドレインは抵抗器42及びダイオー
ド接続されたＰＮＰトランジスタＴ43を介して電圧Ｖcc
の電源10に接続されている。もう１つのＰＮＰトランジ
スタＴ44のベースがトランジスタＴ43のベースに接続さ
れ、そのエミッタはトランジスタＴ43のエミッタ面積の
ｎ倍の面積を持ち、エミッタ抵抗器47を介して電源10に
接続されている。トランジスタＴ44のコレクタは、公称
電圧Ｖccから得られ且つＶccが変化すると対数的に僅か
に変化する値の電流を第２の電源端子８に供給する。

【００４５】何れにしても、図４に示された回路は、ソ
ース抵抗値がＶcc値と同じ方向に変化し、それによって
端子８に生じる電圧の変化を減らす点において、図３に
示された回路と等価である。

【００４６】図５は、図４に示した回路の変形を示し、
図４のトランジスタＴ40がＰＮＰトランジスタＴ50で置
き換えられ、そのコレクタが端子９（アース）に接続さ
れ、そのベースが制御端子51から適当な制御信号を受け
る。トランジスタＴ50のエミッタは、高抵抗値の抵抗器
52及びＰＮＰトランジスタＴ53のベース−エミッタパス
を介して電源10（Ｖcc）に接続されている。抵抗器52と
トランジスタＴ53のコレクタとの間には抵抗器54が配置
され、その抵抗値は定格動作条件の下でＶT に近い電圧
降下を生じるように選択される。

【００４７】トランジスタＴ53のコレクタはもう１つの
ＰＮＰトランジスタＴ55のベースに接続されている。ト
ランジスタＴ55のエミッタはトランジスタＴ53のエミッ
タ面積のｎ倍の面積を持ち、電源10に接続されている。
トランジスタＴ55ののコレクタは、前記の例と同様に、
予め調整され、公称電圧の近辺でのＶccの変動の関数と
して僅かに変動する値の電流を第２の電源端子８に供給
する。

【００４８】当業者にとって、本発明の範囲を超えるこ
となしに細部の変更、特に前記の例に記載されたトラン
ジスタの型の選択に関するような変更を考えることがで
きることは明らかである。例えば、図４の回路は電源を
断続するためにＭＯＳトランジスタＴ40を使用している
が、図５の回路ではバイポーラトランジスタＴ50を用い
て同じ機能を実現している。熟練者にとっては、これら
の型のトランジスタの使用は互いに置き換えることがで
き、例に記述されたことはこれに限定されるものではな
く、ＮＰＮ型のトランジスタも同様に利用できることが
明らかである。

【００４９】更に、好ましい実施例では、電源を断続す
る機能と関連して供給電流を予め調整する機能を説明し
たことに注目すべきである。しかしながら、これらの機
能は全く独立に使用できることは明らかである。最後
に、本発明の前記の説明の中で、簡略化のために、回路
の別の枝部分を流れる電流が等しいためにその枝が対称
的に動作すること、及びこの電流が等しい性質を得るた
めに簡単なエミッタ面積比を持つトランジスタを含むこ
とを説明した。簡潔にする目的のためにはこの構成が望
ましい。しかしながら、熟練者には、これが単位数と異
なった比を持つこと（例えばＩA ＝ｋ・ＩB 、出力／入
力比＝ｋの電流ミラーＭ、Ｔ3 Ｔ4...等のエミッタ面積
の和に等しいエミッタ面積を持つＴ34）も可能であるこ
とは明らかである。そのために結果として得られる値Ｖ
ref が異なっていても、本発明による回路の固有の特性
は同じに保たれ、且つ同じ利点を保持する。

【図面の簡単な説明】

【図１】図１は、本発明による回路の一実施例の回路図
である。

【図２】図２は、図１の回路の部分を構成し所定の電圧
降下を与える回路の実施例を示す図である。

【図３】図３は、図１にブロックで示されたスイッチ装
置の第１実施例を示す図である。

【図４】図４は、図１にブロックで示されたスイッチ装
置の第２実施例を示す図である。

【図５】図５は、図１にブロックで示されたスイッチ装
置の第３実施例を示す図である。

【符号の説明】

１バンドギャップセル２増幅器７所定の電圧降下を生じる回路８第２電源端子９第１電源端子（アース）１０電源１１スイッチ装置１２，１３エミッタ抵抗器１４，１５，１６，１７コレクタ抵抗器１８出力１９容量２０ノード２５，２６，３１，３５，４２，４３，４５，４６，４
７，５２，５４，７１，７２，７３，７４抵抗器Ｍ電流ミラーＴトランジスタ

Claims

【特許請求の範囲】

【請求項１】複数ｍ個の並列に接続されたトランジス
タが第１の伝導型の複合第１トランジスタ（Ｔ1 ）を形
成しているバンドギャップ型のセル（１）を具え、第１
トランジスタのエミッタが第１エミッタ抵抗器（12）の
一端に接続され、この抵抗器の他端は同じ伝導型の第２
トランジスタ（Ｔ2 ）のエミッタに接続され、第２トラ
ンジスタのエミッタ面積は複合第１トランジスタ（Ｔ1
）を形成しているｍ個のトランジスタの１つのエミッ
タ面積に等しく、第２トランジスタのベースが第１トラ
ンジスタのベースに接続され、第２トランジスタのエミ
ッタと第１エミッタ抵抗器（12）との間のノードが第２
エミッタ抵抗器（13）を介して第１電源端子（９）に接
続され、更に増幅器（２）を具え、この増幅器（２）
は、第１トランジスタ及び第２トランジスタのベースに
作用して第１及び第２トランジスタをそれぞれ流れる電
流値が等しくなるようにし、これらのトランジスタ（Ｔ
1,Ｔ2 ）のコレクタの電源は第２電源端子（８）から得
るように構成された電圧発生回路において、第１及び第２トランジスタのコレクタがそれぞれ第１及
び第２コレクタ抵抗器（14−15、16−17）により第２電
源端子（８）に接続されて同じ値の電流が供給されるよ
うにされ、増幅器（２）が第１及び第２トランジスタ（Ｔ1,Ｔ2 ）
の伝導型とは逆の伝導型の２つのトランジスタ（Ｔ3,Ｔ
4 ）を含む入力段を有し、２つのトランジスタ（Ｔ3,Ｔ
4 ）のエミッタはそれぞれ等しい面積を持ちそれぞれ第
１及び第２トランジスタのコレクタに接続され、それら
のベースは互いに接続され所定の電圧降下を持つ回路
（７）を介し第１電源端子（９）に接続され、それらの
コレクタはそれぞれ比１の電流ミラー（Ｍ）の入力及び
出力に接続され、電流ミラー（Ｍ）は前記第１の伝導型
を持ちそれらのエミッタが第１電源端子（９）に接続さ
れたトランジスタ（Ｔ5,Ｔ6 ）を含み、増幅器（２）が第１の伝導型のいわゆる誤差増幅トラン
ジスタ（Ｔ56）と第２の伝導型のいわゆるバイアストラ
ンジスタ（Ｔ34）と第１の伝導型のいわゆる補償トラン
ジスタ（Ｔ22）とにより基本的に構成される出力段を含
み、誤差増幅トランジスタ（Ｔ56）のエミッタが電流ミラー
（Ｍ）を構成するトランジスタ（Ｔ5,Ｔ6 ）のそれぞれ
のエミッタ面積の２倍に等しい面積を持ち、トランジス
タ（Ｔ56）のベースが電流ミラーの出力に接続され、そ
のエミッタが第１電源端子（９）に接続され、そのコレ
クタが第１（Ｔ1 ）と第２（Ｔ2 ）トランジスタとのベ
ースの間のノード（20）に接続され、ノード（20）が増
幅器の出力（18）を形成しこの回路の安定化された出力
電圧（Ｖref ）を供給し、バイアストランジスタ（Ｔ34）のエミッタは入力段の２
つのトランジスタ（Ｔ3,Ｔ4 ）のエミッタ面積を合わせ
た面積に等しい面積を持ち、そのエミッタが第３電流源
（35）を介して第２電源端子（８）に接続され、第３電
流源（35）が第１及び第２電流源（14−15及び16−17）
の電流の和の値に等しい電流を供給し、トランジスタ
（Ｔ34）のベースが入力段の２つのトランジスタ（Ｔ3,
Ｔ4 ）のベースに接続され、そのコレクタが出力ノード
（20）に接続され、補償トランジスタ（Ｔ22）のエミッタが第２トランジス
タ（Ｔ2 ）のエミッタ面積の２倍の面積を持ち、そのベ
ースが出力ノード（20）に接続され、そのエミッタがセ
ルの第２エミッタ抵抗器（13）の抵抗値に等しい抵抗値
の抵抗器（43）を介して第１電源端子（９）に接続さ
れ、そのコレクタがバイアストランジスタ（Ｔ34）のエ
ミッタに接続されて構成されたことを特徴とする電圧発
生回路。
【請求項２】セル（１）の第１及び第２電流源が等し
い値のコレクタ抵抗器（14−15）、（16−17）により形
成され、増幅器（２）においては、第３電流源が該コレ
クタ抵抗器の１つの抵抗値の半分の値に等しい値の別の
抵抗器により形成されたことを特徴とする請求項１に記
載の電圧発生回路。
【請求項３】電流ミラーの各トランジスタ（Ｔ5,Ｔ6
）のエミッタが所定の値のエミッタ抵抗器（25、26）
により第１電源端子（９）に接続され、誤差増幅トラン
ジスタ（Ｔ56）のエミッタが該所定の値の半分に等しい
値の別の抵抗器（45、46）により同じ第１電源端子
（９）に接続されたことを特徴とする請求項１又は２に
記載の電圧発生回路。
【請求項４】前記第２電源端子（８）がこの電圧発生
回路をオン・オフするスイッチ装置（11）を介して電源
（10）に接続されたことを特徴とする請求項１乃至３の
いずれか１項に記載の電圧発生回路。
【請求項５】第２の伝導型のトランジスタがＰＮＰト
ランジスタであり、スイッチ装置（11）が基本的にＰチ
ャネル電界効果トランジスタ（Ｔ20）を含み、そのゲー
トが制御信号を受け、そのドレインが第２の電源端子８
に接続され、そのソースが電流制限抵抗器（31）を介し
て正電源10に接続されたことを特徴とする請求項４に記
載の電圧発生回路。
【請求項６】前記第２電源端子（８）が、供給される
電流（２・Ｉs ）を予め調整する調整回路を介して電源
（10）に接続され、この予備調整回路は電源（10）の電
圧（Ｖcc）と同じ向きに変化するインピーダンス値を持
つことを特徴とする請求項１乃至４のいずれか１項に記
載の電圧発生回路。