JPH11347845A - 放電加工用パルス電圧発生方法及び回路 - Google Patents
放電加工用パルス電圧発生方法及び回路Info
- Publication number
- JPH11347845A JPH11347845A JP10176542A JP17654298A JPH11347845A JP H11347845 A JPH11347845 A JP H11347845A JP 10176542 A JP10176542 A JP 10176542A JP 17654298 A JP17654298 A JP 17654298A JP H11347845 A JPH11347845 A JP H11347845A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- pulse voltage
- bridge circuit
- discharge machining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003754 machining Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 24
- 238000009434 installation Methods 0.000 abstract 1
- 238000001816 cooling Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H1/00—Electrical discharge machining, i.e. removing metal with a series of rapidly recurring electrical discharges between an electrode and a workpiece in the presence of a fluid dielectric
- B23H1/02—Electric circuits specially adapted therefor, e.g. power supply, control, preventing short circuits or other abnormal discharges
- B23H1/022—Electric circuits specially adapted therefor, e.g. power supply, control, preventing short circuits or other abnormal discharges for shaping the discharge pulse train
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Abstract
(57)【要約】
【課題】 駆動回路の実装面積を増加させることなく高
い周波数の放電加工用の両極性パルス電圧を低コストで
発生させること。 【解決手段】 ブリッジ回路８０の対向する辺のスイッ
チング回路８１と８４、８２と８３を組とし、各組のス
イッチング回路を交互に導通、非導通として両極性パル
ス電圧ＰＶを放電加工用パルス電圧として得る場合、ブ
リッジ回路８０の各辺のスイッチング回路８１〜８４
を、それぞれ、複数のスイッチングトランジスタ８１
Ａ、８１Ｂ、８２Ａ、８２Ｂ、８３Ａ、８３Ｂ、８４
Ａ、８４Ｂを並列接続して構成し、各辺において、複数
のスイッチングトランジスタ８１Ａ、８１Ｂ、８２Ａ、
８２Ｂ、８３Ａ、８３Ｂ、８４Ａ、８４Ｂを、当該辺の
属する組に与えられた導通タイミングがくる毎に１つづ
つサイクリックに順次オンさせるようにした。
い周波数の放電加工用の両極性パルス電圧を低コストで
発生させること。 【解決手段】 ブリッジ回路８０の対向する辺のスイッ
チング回路８１と８４、８２と８３を組とし、各組のス
イッチング回路を交互に導通、非導通として両極性パル
ス電圧ＰＶを放電加工用パルス電圧として得る場合、ブ
リッジ回路８０の各辺のスイッチング回路８１〜８４
を、それぞれ、複数のスイッチングトランジスタ８１
Ａ、８１Ｂ、８２Ａ、８２Ｂ、８３Ａ、８３Ｂ、８４
Ａ、８４Ｂを並列接続して構成し、各辺において、複数
のスイッチングトランジスタ８１Ａ、８１Ｂ、８２Ａ、
８２Ｂ、８３Ａ、８３Ｂ、８４Ａ、８４Ｂを、当該辺の
属する組に与えられた導通タイミングがくる毎に１つづ
つサイクリックに順次オンさせるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、放電加工用パルス
電圧発生方法及び回路に関するものである。
電圧発生方法及び回路に関するものである。
【０００２】
【従来の技術】小さな面粗度の放電加工仕上げ面を得る
ことができる放電加工方法として、例えば、特開平３−
４９８２４号公報に開示されているように、交流高周波
電圧による加工が公知である。この方法によると、１発
の放電毎に放電加工間隙に印加される加工用電圧の極性
が交代することにより放電点が分散し良質の加工面が得
られる。このように、放電加工間隙に印加する加工用電
圧の極性を交互に切り換えて被加工物を放電加工する場
合、両極性パルス電圧を発生させる必要がある。
ことができる放電加工方法として、例えば、特開平３−
４９８２４号公報に開示されているように、交流高周波
電圧による加工が公知である。この方法によると、１発
の放電毎に放電加工間隙に印加される加工用電圧の極性
が交代することにより放電点が分散し良質の加工面が得
られる。このように、放電加工間隙に印加する加工用電
圧の極性を交互に切り換えて被加工物を放電加工する場
合、両極性パルス電圧を発生させる必要がある。
【０００３】図３には、両極性の放電加工用パルスを発
生させることができる従来の放電加工用パルス発生回路
が示されている。図３に示した放電加工用パルス発生回
路１において、２は直流電圧Ｅを出力する直流電源、３
はスイッチングトランジスタ３１〜３４及び抵抗器３５
〜３８が各辺に設けられて図示の如く接続されて成るブ
リッジ回路である。ブリッジ回路３では、スイッチング
トランジスタ３１、３２の接続点３Ａとスイッチングト
ランジスタ３３、３４の接続点３Ｂとが入力部となって
おり、抵抗器３５、３７の接続点３Ｃと抵抗器３６、３
８の接続点３Ｄとが出力部となっている。入力部には直
流電源２からの直流電圧Ｅが印加されている。
生させることができる従来の放電加工用パルス発生回路
が示されている。図３に示した放電加工用パルス発生回
路１において、２は直流電圧Ｅを出力する直流電源、３
はスイッチングトランジスタ３１〜３４及び抵抗器３５
〜３８が各辺に設けられて図示の如く接続されて成るブ
リッジ回路である。ブリッジ回路３では、スイッチング
トランジスタ３１、３２の接続点３Ａとスイッチングト
ランジスタ３３、３４の接続点３Ｂとが入力部となって
おり、抵抗器３５、３７の接続点３Ｃと抵抗器３６、３
８の接続点３Ｄとが出力部となっている。入力部には直
流電源２からの直流電圧Ｅが印加されている。
【０００４】符号４で示されるのは、ブリッジ回路３の
各辺に設けられているスイッチングトランジスタ３１〜
３４をオン、オフ制御するための制御回路であり、パル
ス発生器４１とインバータ４２とから成っている。パル
ス発生器４１からのパルス信号はそのまま制御パルス信
号ＰＡとして出力され、インバータ４２からは、制御パ
ルス信号ＰＡをレベル反転させた反転制御パルス信号Ｐ
Ｂが出力される構成である。
各辺に設けられているスイッチングトランジスタ３１〜
３４をオン、オフ制御するための制御回路であり、パル
ス発生器４１とインバータ４２とから成っている。パル
ス発生器４１からのパルス信号はそのまま制御パルス信
号ＰＡとして出力され、インバータ４２からは、制御パ
ルス信号ＰＡをレベル反転させた反転制御パルス信号Ｐ
Ｂが出力される構成である。
【０００５】制御パルス信号ＰＡは、ブリッジ回路３の
スイッチングトランジスタ３１、３４の各ゲートにオ
ン、オフ制御のためのゲート制御信号として印加され、
反転制御パルス信号ＰＢはブリッジ回路３のスイッチン
グトランジスタ３２、３３の各ゲートにオン、オフ制御
のためのゲート制御信号として印加されている。したが
って、スイッチングトランジスタ３１はスイッチングト
ランジスタ３４と同時にオン、オフ動作し、一方、スイ
ッチングトランジスタ３２はスイッチングトランジスタ
３３と同時にオン、オフ動作する。したがって、スイッ
チングトランジスタ３１、３４のオン動作とスイッチン
グトランジスタ３２、３３のオン動作とが交互に行わ
れ、この結果、ブリッジ回路３の出力端子ＴＡ−ＴＢ間
からは、制御パルス信号ＰＡと同一の周期で極性が反転
する両極性パルス電圧ＶＰが出力される。
スイッチングトランジスタ３１、３４の各ゲートにオ
ン、オフ制御のためのゲート制御信号として印加され、
反転制御パルス信号ＰＢはブリッジ回路３のスイッチン
グトランジスタ３２、３３の各ゲートにオン、オフ制御
のためのゲート制御信号として印加されている。したが
って、スイッチングトランジスタ３１はスイッチングト
ランジスタ３４と同時にオン、オフ動作し、一方、スイ
ッチングトランジスタ３２はスイッチングトランジスタ
３３と同時にオン、オフ動作する。したがって、スイッ
チングトランジスタ３１、３４のオン動作とスイッチン
グトランジスタ３２、３３のオン動作とが交互に行わ
れ、この結果、ブリッジ回路３の出力端子ＴＡ−ＴＢ間
からは、制御パルス信号ＰＡと同一の周期で極性が反転
する両極性パルス電圧ＶＰが出力される。
【０００６】
【発明が解決しようとする課題】ところで、両極性パル
ス電圧を用いて放電加工を行う場合、両極性パルス電圧
の周波数が高い程、面粗度の小さな放電加工面を得るの
に有利である。したがって、図３に示したスイッチング
トランジスタとしては通常、動作速度の速いＭＯＳＦＥ
Ｔを使用する場合がほとんどであるが、数ＭＨｚ以上の
周波数で動作させようとした場合、出力端子ＴＡ、ＴＢ
から放電加工間隙までの間の回路上の浮遊キャパシタン
スや分布インダクタンスの影響を考えると最低でも５０
Ｗ以上のＭＯＳＦＥＴを選定する必要がある。さらに、
放電が開始される適正な電圧（５０〜１００Ｖ）を放電
加工間隙へ与える必要があるので、定格電圧は２００Ｖ
以上が望ましい。これらのことから、入力容量が７００
〜１５００ｐＦ程度のＭＯＳＦＥＴを使用することにな
る。
ス電圧を用いて放電加工を行う場合、両極性パルス電圧
の周波数が高い程、面粗度の小さな放電加工面を得るの
に有利である。したがって、図３に示したスイッチング
トランジスタとしては通常、動作速度の速いＭＯＳＦＥ
Ｔを使用する場合がほとんどであるが、数ＭＨｚ以上の
周波数で動作させようとした場合、出力端子ＴＡ、ＴＢ
から放電加工間隙までの間の回路上の浮遊キャパシタン
スや分布インダクタンスの影響を考えると最低でも５０
Ｗ以上のＭＯＳＦＥＴを選定する必要がある。さらに、
放電が開始される適正な電圧（５０〜１００Ｖ）を放電
加工間隙へ与える必要があるので、定格電圧は２００Ｖ
以上が望ましい。これらのことから、入力容量が７００
〜１５００ｐＦ程度のＭＯＳＦＥＴを使用することにな
る。
【０００７】ここで、入力容量ＣｉｎとＭＯＳＦＥＴを
駆動することによって発生する駆動損失Ｐｄとの間の関
係は、ＭＯＳＦＥＴのゲート・ソース間電圧をＶＧＳ、
両極性パルス電圧の周波数をｆとすると、以下の関係と
なっている。 Ｐｄ＝Ｃｉｎ・ｆ・ＶＧＳ2 したがって、例えばＣｉｎ＝７００（ｐＦ）、ＶＧＳ＝
２０（Ｖ）、ｆ＝５（ＭＨｚ）、で動作させたい場合に
は、１．４Ｗの駆動損失になるが、ＤＩＰパッケージな
どを用いた駆動回路の場合、基板上に１Ｗ以上の定格で
構成することは困難であるので、冷却機構を持つ駆動回
路とする必要がある。しかし、冷却フィンなどの冷却機
構を設けると駆動回路の占める面積は広くなり、駆動回
路とＭＯＳＦＥＴの距離が遠くなるという問題がある。
駆動回路とＭＯＳＦＥＴ間のパターンが長いとインダク
タンスが大きくなりＭＯＳＦＥＴの入力容量（Ｃｉｎ）
との間で直列共振が発生する場合もある。さらに冷却装
置の価格と駆動回路の価格に反映し高価な装置となって
しまう。
駆動することによって発生する駆動損失Ｐｄとの間の関
係は、ＭＯＳＦＥＴのゲート・ソース間電圧をＶＧＳ、
両極性パルス電圧の周波数をｆとすると、以下の関係と
なっている。 Ｐｄ＝Ｃｉｎ・ｆ・ＶＧＳ2 したがって、例えばＣｉｎ＝７００（ｐＦ）、ＶＧＳ＝
２０（Ｖ）、ｆ＝５（ＭＨｚ）、で動作させたい場合に
は、１．４Ｗの駆動損失になるが、ＤＩＰパッケージな
どを用いた駆動回路の場合、基板上に１Ｗ以上の定格で
構成することは困難であるので、冷却機構を持つ駆動回
路とする必要がある。しかし、冷却フィンなどの冷却機
構を設けると駆動回路の占める面積は広くなり、駆動回
路とＭＯＳＦＥＴの距離が遠くなるという問題がある。
駆動回路とＭＯＳＦＥＴ間のパターンが長いとインダク
タンスが大きくなりＭＯＳＦＥＴの入力容量（Ｃｉｎ）
との間で直列共振が発生する場合もある。さらに冷却装
置の価格と駆動回路の価格に反映し高価な装置となって
しまう。
【０００８】本発明の目的は、駆動回路の実装面積を増
加させることなく高い周波数の放電加工用の両極性パル
ス電圧を低コストで発生させることができる、放電加工
用パルス電圧発生方法及び回路を提供することにある。
加させることなく高い周波数の放電加工用の両極性パル
ス電圧を低コストで発生させることができる、放電加工
用パルス電圧発生方法及び回路を提供することにある。
【０００９】
【課題を解決するための手段】請求項１の発明によれ
ば、各辺にスイッチング手段が設けられたブリッジ回路
の入力に直流電圧を与え、該ブリッジ回路の対向する辺
のスイッチング手段同志を組とし、各組のスイッチング
回路を交互に導通、非導通とすることにより前記ブリッ
ジ回路から両極性パルス電圧を放電加工用パルス電圧と
して得るようにした方法において、前記ブリッジ回路の
各辺のスイッチング手段を、それぞれ、複数の半導体ス
イッチング素子を並列接続して構成し、各辺において、
前記複数の半導体スイッチング素子を、当該辺の属する
組に与えられた導通タイミングがくる毎に１つづつサイ
クリックに順次オンさせる構成が提案される。
ば、各辺にスイッチング手段が設けられたブリッジ回路
の入力に直流電圧を与え、該ブリッジ回路の対向する辺
のスイッチング手段同志を組とし、各組のスイッチング
回路を交互に導通、非導通とすることにより前記ブリッ
ジ回路から両極性パルス電圧を放電加工用パルス電圧と
して得るようにした方法において、前記ブリッジ回路の
各辺のスイッチング手段を、それぞれ、複数の半導体ス
イッチング素子を並列接続して構成し、各辺において、
前記複数の半導体スイッチング素子を、当該辺の属する
組に与えられた導通タイミングがくる毎に１つづつサイ
クリックに順次オンさせる構成が提案される。
【００１０】ブリッジ回路のある１辺に設けられたスイ
ッチング手段を構成する複数の半導体スイッチング素子
は、この辺の属する組に与えられた導通タイミングにお
いていずれか１つの半導体スイッチング素子がオンとさ
れる。この辺の属する組に与えられた次の導通タイミン
グにおいては、別の半導体スイッチング素子がオンとさ
れる。このようにして、複数の半導体スイッチング素子
は、この辺の属する組に対して定められる導通タイミン
グがくる毎に１つづつサイクリックに順次オンされる。
ッチング手段を構成する複数の半導体スイッチング素子
は、この辺の属する組に与えられた導通タイミングにお
いていずれか１つの半導体スイッチング素子がオンとさ
れる。この辺の属する組に与えられた次の導通タイミン
グにおいては、別の半導体スイッチング素子がオンとさ
れる。このようにして、複数の半導体スイッチング素子
は、この辺の属する組に対して定められる導通タイミン
グがくる毎に１つづつサイクリックに順次オンされる。
【００１１】したがって、ｎ個の半導体スイッチング素
子を用いてスイッチング手段を構成すると、各半導体ス
イッチング素子のオン、オフ周期は、所要の両極性パル
ス電圧を出力するのに必要な、各組のスイッチング回路
の導通、非導通周期Ｔの１／ｎでよいことになる。
子を用いてスイッチング手段を構成すると、各半導体ス
イッチング素子のオン、オフ周期は、所要の両極性パル
ス電圧を出力するのに必要な、各組のスイッチング回路
の導通、非導通周期Ｔの１／ｎでよいことになる。
【００１２】このことは、ｎ個の半導体スイッチング素
子を採用した場合、各半導体スイッチング素子における
損失が１／ｎとなることを意味し、したがって、スイッ
チング手段を単一の半導体スイッチング素子で構成した
場合に比べてブリッジ回路から出力させる両極性パルス
電圧の周波数をｎ倍にまで高めることができる。
子を採用した場合、各半導体スイッチング素子における
損失が１／ｎとなることを意味し、したがって、スイッ
チング手段を単一の半導体スイッチング素子で構成した
場合に比べてブリッジ回路から出力させる両極性パルス
電圧の周波数をｎ倍にまで高めることができる。
【００１３】請求項２の発明によれば、各辺にスイッチ
ング回路が設けられたブリッジ回路と、該ブリッジ回路
の対向する辺のスイッチング回路が同時にオン、オフさ
れ且つ対向しない辺のスイッチング回路が交互にオン、
オフされるよう前記スイッチング回路をオン、オフ制御
するための制御回路とを有し、前記ブリッジ回路の入力
に与えられた直流電圧を前記ブリッジ回路の出力から両
極性パルス電圧として取り出すようにした放電加工用パ
ルス電圧発生回路において、各辺のスイッチング回路
が、それぞれ、複数の半導体スイッチング素子を並列接
続して構成されており、前記制御回路が、各辺の複数の
半導体スイッチング素子を、当該辺の導通タイミングが
くる毎に１つづつサイクリックに順次オンさせるように
構成された回路が提案される。
ング回路が設けられたブリッジ回路と、該ブリッジ回路
の対向する辺のスイッチング回路が同時にオン、オフさ
れ且つ対向しない辺のスイッチング回路が交互にオン、
オフされるよう前記スイッチング回路をオン、オフ制御
するための制御回路とを有し、前記ブリッジ回路の入力
に与えられた直流電圧を前記ブリッジ回路の出力から両
極性パルス電圧として取り出すようにした放電加工用パ
ルス電圧発生回路において、各辺のスイッチング回路
が、それぞれ、複数の半導体スイッチング素子を並列接
続して構成されており、前記制御回路が、各辺の複数の
半導体スイッチング素子を、当該辺の導通タイミングが
くる毎に１つづつサイクリックに順次オンさせるように
構成された回路が提案される。
【００１４】ブリッジ回路の各辺にそれぞれ設けられた
複数の並列接続された半導体スイッチング素子は、その
辺のスイッチング回路としての導通タイミングがくる毎
に、１つづつ順次にオンされる。したがって、並列接続
された半導体スイッチング素子がｎ個あれば、各半導体
スイッチング素子はスイッチング回路としてのｎ回の導
通タイミングにつき１回だけオン動作すればよいことに
なる。
複数の並列接続された半導体スイッチング素子は、その
辺のスイッチング回路としての導通タイミングがくる毎
に、１つづつ順次にオンされる。したがって、並列接続
された半導体スイッチング素子がｎ個あれば、各半導体
スイッチング素子はスイッチング回路としてのｎ回の導
通タイミングにつき１回だけオン動作すればよいことに
なる。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態の一例につき詳細に説明する。
施の形態の一例につき詳細に説明する。
【００１６】図１は、本発明による放電加工用パルス電
圧発生回路を備えた放電加工用電源装置の実施の形態の
一例を示す回路図である。本実施の形態では、放電加工
用電源装置５０は、ワイヤカット放電加工機６０の被加
工物６１とワイヤ電極６２との間に形成される放電加工
間隙Ｇに加工用電圧Ｖを印加するための装置として構成
されている。
圧発生回路を備えた放電加工用電源装置の実施の形態の
一例を示す回路図である。本実施の形態では、放電加工
用電源装置５０は、ワイヤカット放電加工機６０の被加
工物６１とワイヤ電極６２との間に形成される放電加工
間隙Ｇに加工用電圧Ｖを印加するための装置として構成
されている。
【００１７】放電加工用電源装置５０の構成について説
明すると、７０は直流電圧Ｅを出力する直流電源、Ｃは
出力コンデンサ、８０はスイッチング回路８１〜８４及
び制限抵抗器８５、８６が各辺に図示の如く設けられて
接続されて成るブリッジ回路である。スイッチング回路
８１〜８４は、それぞれ、複数のスイッチングトランジ
スタが並列接続されて構成されており、図示の実施の形
態では、スイッチング回路８１〜８４は、それぞれ、２
つのスイッチングトランジスタ８１Ａ、８１Ｂ、８２
Ａ、８２Ｂ、８３Ａ、８３Ｂ、８４Ａ、８４Ｂが並列に
接続された構成となっている。
明すると、７０は直流電圧Ｅを出力する直流電源、Ｃは
出力コンデンサ、８０はスイッチング回路８１〜８４及
び制限抵抗器８５、８６が各辺に図示の如く設けられて
接続されて成るブリッジ回路である。スイッチング回路
８１〜８４は、それぞれ、複数のスイッチングトランジ
スタが並列接続されて構成されており、図示の実施の形
態では、スイッチング回路８１〜８４は、それぞれ、２
つのスイッチングトランジスタ８１Ａ、８１Ｂ、８２
Ａ、８２Ｂ、８３Ａ、８３Ｂ、８４Ａ、８４Ｂが並列に
接続された構成となっている。
【００１８】ブリッジ回路８０では、スイッチング回路
８１、８２の接続点８０Ａ及びスイッチング回路８３、
８４の接続点８０Ｂが入力部となっており、抵抗器８５
とスイッチング回路８３との接続点８０Ｃ、及び抵抗器
８６とスイッチング回路８２との接続点８０Ｄが出力部
となっている。入力部には直流電源７０からの直流電圧
Ｅが印加され、出力部から両極性パルス電圧ＰＶが後述
の如くして得られる構成である。
８１、８２の接続点８０Ａ及びスイッチング回路８３、
８４の接続点８０Ｂが入力部となっており、抵抗器８５
とスイッチング回路８３との接続点８０Ｃ、及び抵抗器
８６とスイッチング回路８２との接続点８０Ｄが出力部
となっている。入力部には直流電源７０からの直流電圧
Ｅが印加され、出力部から両極性パルス電圧ＰＶが後述
の如くして得られる構成である。
【００１９】符号９０で示されるのは、ブリッジ回路８
０の各辺に設けられているスイッチングトランジスタ８
１Ａ、８１Ｂ、８２Ａ、８２Ｂ、８３Ａ、８３Ｂ、８４
Ａ、８４Ｂをオン、オフ制御するための制御回路であ
る。制御回路９０は、５ＭＨｚの基本パルス信号Ｐ０を
出力する基本パルス発生器９１と、基本パルス信号Ｐ０
を分周して２．５ＭＨｚの分周パルス信号Ｐ１を出力す
る分周器９２とを備えている。基本パルス信号Ｐ０及び
分周パルス信号Ｐ１はロジック回路９３に入力され、こ
こで、図２に示されるように位相が互いに異なり周波数
は２．５ＭＨｚの第１〜第４制御パルス信号Ａ１、Ａ
２、Ｂ１、Ｂ２が出力される。
０の各辺に設けられているスイッチングトランジスタ８
１Ａ、８１Ｂ、８２Ａ、８２Ｂ、８３Ａ、８３Ｂ、８４
Ａ、８４Ｂをオン、オフ制御するための制御回路であ
る。制御回路９０は、５ＭＨｚの基本パルス信号Ｐ０を
出力する基本パルス発生器９１と、基本パルス信号Ｐ０
を分周して２．５ＭＨｚの分周パルス信号Ｐ１を出力す
る分周器９２とを備えている。基本パルス信号Ｐ０及び
分周パルス信号Ｐ１はロジック回路９３に入力され、こ
こで、図２に示されるように位相が互いに異なり周波数
は２．５ＭＨｚの第１〜第４制御パルス信号Ａ１、Ａ
２、Ｂ１、Ｂ２が出力される。
【００２０】図２を参照すると、第１制御パルス信号Ａ
１は分周パルス信号Ｐ１の各立上りタイミングから所定
時間ｔだけ高レベルとなる信号である。第２制御パルス
信号Ａ２は分周パルス信号Ｐ１の各立下りタイミングか
ら所定時間ｔだけ高レベルとなる信号である。第３制御
パルス信号Ｂ１は分周パルス信号Ｐ１が高レベル時にお
ける基本パルス信号Ｐ０の各立下りタイミングから所定
時間ｔだけ高レベルとなる信号である。第４制御パルス
信号Ｂ２は分周パルス信号Ｐ１が低レベル時における基
本パルス信号Ｐ０の各立下りタイミングから所定時間ｔ
だけ高レベルとなる信号である。
１は分周パルス信号Ｐ１の各立上りタイミングから所定
時間ｔだけ高レベルとなる信号である。第２制御パルス
信号Ａ２は分周パルス信号Ｐ１の各立下りタイミングか
ら所定時間ｔだけ高レベルとなる信号である。第３制御
パルス信号Ｂ１は分周パルス信号Ｐ１が高レベル時にお
ける基本パルス信号Ｐ０の各立下りタイミングから所定
時間ｔだけ高レベルとなる信号である。第４制御パルス
信号Ｂ２は分周パルス信号Ｐ１が低レベル時における基
本パルス信号Ｐ０の各立下りタイミングから所定時間ｔ
だけ高レベルとなる信号である。
【００２１】第１〜第４制御パルス信号Ａ１、Ａ２、Ｂ
１、Ｂ２は、ブリッジ回路８０のスイッチングトランジ
スタ８１Ａ、８１Ｂ、８２Ａ、８２Ｂ、８３Ａ、８３
Ｂ、８４Ａ、８４Ｂの各ゲートに図１に示されるように
印加されている。
１、Ｂ２は、ブリッジ回路８０のスイッチングトランジ
スタ８１Ａ、８１Ｂ、８２Ａ、８２Ｂ、８３Ａ、８３
Ｂ、８４Ａ、８４Ｂの各ゲートに図１に示されるように
印加されている。
【００２２】したがって、ブリッジ回路８０の対向する
辺に設けられている１組のスイッチング回路８１、８４
は、第１制御パルス信号Ａ１又は第２制御パルス信号Ａ
２のいずれかが高レベルにある場合閉状態となる。ブリ
ッジ回路８０の対向する辺に設けられている別の１組の
スイッチング回路８２、８３は、第３制御パルス信号Ｂ
１又は第４制御パルス信号Ｂ２のいずれかが高レベルに
ある場合閉状態となる。したがって、ブリッジ回路８０
からは、図３に示した回路の場合と同様の原理に基づ
き、基本パルス信号Ｐ０と同一周期の、すなわち５ＭＨ
ｚの周波数の両極性パルス電圧ＰＶが得られる。
辺に設けられている１組のスイッチング回路８１、８４
は、第１制御パルス信号Ａ１又は第２制御パルス信号Ａ
２のいずれかが高レベルにある場合閉状態となる。ブリ
ッジ回路８０の対向する辺に設けられている別の１組の
スイッチング回路８２、８３は、第３制御パルス信号Ｂ
１又は第４制御パルス信号Ｂ２のいずれかが高レベルに
ある場合閉状態となる。したがって、ブリッジ回路８０
からは、図３に示した回路の場合と同様の原理に基づ
き、基本パルス信号Ｐ０と同一周期の、すなわち５ＭＨ
ｚの周波数の両極性パルス電圧ＰＶが得られる。
【００２３】しかし、図１の場合には、スイッチング回
路８１〜８４のそれぞれは、２つのスイッチングトラン
ジスタを並列に接続し、これらのスイッチングトランジ
スタを２．５ＭＨｚのパルス信号で１８０度位相をずら
せてオン、オフ駆動している。この結果、各スイッチン
グ回路において、そのスイッチング回路が導通状態とな
るべきタイミングがくる毎にこのスイッチング回路を構
成するスイッチングトランジスタが１つづつサイクリッ
クに順次オンすることになる。本実施の形態では、各ス
イッチング回路が２つのスイッチングトランジスタを並
列接続して構成されているので、これら２つのスイッチ
ングトランジスタが交互にオン動作することになる。
路８１〜８４のそれぞれは、２つのスイッチングトラン
ジスタを並列に接続し、これらのスイッチングトランジ
スタを２．５ＭＨｚのパルス信号で１８０度位相をずら
せてオン、オフ駆動している。この結果、各スイッチン
グ回路において、そのスイッチング回路が導通状態とな
るべきタイミングがくる毎にこのスイッチング回路を構
成するスイッチングトランジスタが１つづつサイクリッ
クに順次オンすることになる。本実施の形態では、各ス
イッチング回路が２つのスイッチングトランジスタを並
列接続して構成されているので、これら２つのスイッチ
ングトランジスタが交互にオン動作することになる。
【００２４】このように、スイッチング回路を構成する
各スイッチングトランジスタにおける電力損失は、スイ
ッチング回路を単一のスイッチングトランジスタで構成
した場合に比べ１／２となるので、スイッチングトラン
ジスタ８１Ａ、８１Ｂ、８２Ａ、８２Ｂ、８３Ａ、８３
Ｂ、８４Ａ、８４Ｂとして従来と同一性能のスイッチン
グトランジスタを用いた場合、両極性パルス電圧ＰＶの
周波数を２倍にまで高めることができる。逆に、両極性
パルス電圧ＰＶの周波数を従来のままとするならば、よ
り安価なスイッチングトランジスタを使用することがで
きるので、コストの低減を図ることができる。このた
め、スイッチングトランジスタと駆動回路との発熱を抑
えて高い周波数の両極性パルス電圧を出力することがで
きるようになり、冷却機構を省いた小型の基板で加工面
粗さの向上が可能となるので、高性能化と低コスト化と
を図ることができる。また、冷却機構は最終のスイッチ
ングトランジスタのみに設ければよいので、基板構造設
計の自由度が高まるという利点も有している。
各スイッチングトランジスタにおける電力損失は、スイ
ッチング回路を単一のスイッチングトランジスタで構成
した場合に比べ１／２となるので、スイッチングトラン
ジスタ８１Ａ、８１Ｂ、８２Ａ、８２Ｂ、８３Ａ、８３
Ｂ、８４Ａ、８４Ｂとして従来と同一性能のスイッチン
グトランジスタを用いた場合、両極性パルス電圧ＰＶの
周波数を２倍にまで高めることができる。逆に、両極性
パルス電圧ＰＶの周波数を従来のままとするならば、よ
り安価なスイッチングトランジスタを使用することがで
きるので、コストの低減を図ることができる。このた
め、スイッチングトランジスタと駆動回路との発熱を抑
えて高い周波数の両極性パルス電圧を出力することがで
きるようになり、冷却機構を省いた小型の基板で加工面
粗さの向上が可能となるので、高性能化と低コスト化と
を図ることができる。また、冷却機構は最終のスイッチ
ングトランジスタのみに設ければよいので、基板構造設
計の自由度が高まるという利点も有している。
【００２５】
【発明の効果】本発明によれば、上述の如く、ブリッジ
回路のある１辺に設けられたスイッチング手段を構成す
る複数の半導体スイッチング素子が、この辺の属する組
に対して定められている一連の導通タイミングにおいて
１つづつサイクリックに順次オンされるようにしたの
で、各半導体スイッチング素子のオン、オフ周波数を高
くすることなく、ブリッジ回路から高い周波数の両極性
パルス電圧を出力することができる。この結果、半導体
スイッチング素子の発熱を抑えて高い周波数の両極性パ
ルス電圧を出力することができるようになり、冷却機構
を省いた小型の基板で加工面粗さの向上が可能となるた
め、高性能化と低コスト化とを図ることができる。ま
た、冷却機構は最終の半導体スイッチング素子のみに設
ければよいので、基板構造設計の自由度が高まるという
利点も有している。
回路のある１辺に設けられたスイッチング手段を構成す
る複数の半導体スイッチング素子が、この辺の属する組
に対して定められている一連の導通タイミングにおいて
１つづつサイクリックに順次オンされるようにしたの
で、各半導体スイッチング素子のオン、オフ周波数を高
くすることなく、ブリッジ回路から高い周波数の両極性
パルス電圧を出力することができる。この結果、半導体
スイッチング素子の発熱を抑えて高い周波数の両極性パ
ルス電圧を出力することができるようになり、冷却機構
を省いた小型の基板で加工面粗さの向上が可能となるた
め、高性能化と低コスト化とを図ることができる。ま
た、冷却機構は最終の半導体スイッチング素子のみに設
ければよいので、基板構造設計の自由度が高まるという
利点も有している。
【図１】本発明の実施の形態の一例を示す回路図。
【図２】図１に示した放電加工用電源装置の制御回路の
動作を説明するための信号波形図。
動作を説明するための信号波形図。
【図３】従来の放電加工用パルス発生回路の一例を示す
回路図。
回路図。
５０ 放電加工用電源装置 ６０ ワイヤカット放電加工機 ６１ 被加工物 ６２ ワイヤ電極 ７０ 直流電源 ８０ ブリッジ回路 ８０Ａ、８０Ｂ、８０Ｃ、８０Ｄ 接続点 ８１〜８４ スイッチング回路 ８１Ａ、８１Ｂ、８２Ａ、８２Ｂ、８３Ａ、８３Ｂ、８
４Ａ、８４Ｂ スイッチングトランジスタ ８５、８６ 制限抵抗器 ９０ 制御回路 ９１ 基本パルス発生器 ９２ 分周器 ９３ ロジック回路 Ａ１、Ａ２、Ｂ１、Ｂ２ 第１〜第４制御パルス信号 Ｃ 出力コンデンサ Ｅ 直流電圧 Ｇ 放電加工間隙 ＰＶ 両極性パルス電圧 Ｐ０ 基本パルス信号 Ｐ１ 分周パルス信号 Ｖ 加工用電圧
４Ａ、８４Ｂ スイッチングトランジスタ ８５、８６ 制限抵抗器 ９０ 制御回路 ９１ 基本パルス発生器 ９２ 分周器 ９３ ロジック回路 Ａ１、Ａ２、Ｂ１、Ｂ２ 第１〜第４制御パルス信号 Ｃ 出力コンデンサ Ｅ 直流電圧 Ｇ 放電加工間隙 ＰＶ 両極性パルス電圧 Ｐ０ 基本パルス信号 Ｐ１ 分周パルス信号 Ｖ 加工用電圧
Claims (2)
- 【請求項１】 各辺にスイッチング手段が設けられたブ
リッジ回路の入力に直流電圧を与え、該ブリッジ回路の
対向する辺のスイッチング手段同志を組とし、各組のス
イッチング回路を交互に導通、非導通とすることにより
前記ブリッジ回路から両極性パルス電圧を放電加工用パ
ルス電圧として得るようにした方法において、 前記ブリッジ回路の各辺のスイッチング手段を、それぞ
れ、複数の半導体スイッチング素子を並列接続して構成
し、各辺において、前記複数の半導体スイッチング素子
を、当該辺の属する組に与えられた導通タイミングがく
る毎に１つづつサイクリックに順次オンさせるようにし
たことを特徴とする放電加工用パルス電圧発生方法。 - 【請求項２】 各辺にスイッチング回路が設けられたブ
リッジ回路と、該ブリッジ回路の対向する辺のスイッチ
ング回路が同時にオン、オフされ且つ対向しない辺のス
イッチング回路が交互にオン、オフされるよう前記スイ
ッチング回路をオン、オフ制御するための制御回路とを
有し、前記ブリッジ回路の入力に与えられた直流電圧を
前記ブリッジ回路の出力から両極性パルス電圧として取
り出すようにした放電加工用パルス電圧発生回路におい
て、 各辺のスイッチング回路が、それぞれ、複数の半導体ス
イッチング素子を並列接続して構成されており、 前記制御回路が、各辺の複数の半導体スイッチング素子
を、当該辺の導通タイミングがくる毎に１つづつサイク
リックに順次オンさせるように構成されていることを特
徴とする放電加工用パルス電圧発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10176542A JPH11347845A (ja) | 1998-06-10 | 1998-06-10 | 放電加工用パルス電圧発生方法及び回路 |
| US09/325,739 US6211481B1 (en) | 1998-06-10 | 1999-06-04 | Power supply device for electric discharge machining apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10176542A JPH11347845A (ja) | 1998-06-10 | 1998-06-10 | 放電加工用パルス電圧発生方法及び回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11347845A true JPH11347845A (ja) | 1999-12-21 |
Family
ID=16015420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10176542A Pending JPH11347845A (ja) | 1998-06-10 | 1998-06-10 | 放電加工用パルス電圧発生方法及び回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6211481B1 (ja) |
| JP (1) | JPH11347845A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006321007A (ja) * | 2005-05-19 | 2006-11-30 | Mitsubishi Electric Corp | 放電加工機用電源装置及びワイヤ放電加工装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10085332B4 (de) * | 2000-10-20 | 2006-09-07 | Mitsubishi Denki K.K. | Vorrichtung zur Bearbeitung mittels elektronischer Entladung mit einer Energieversorgungseinrichtung |
| US6525287B2 (en) * | 2001-04-27 | 2003-02-25 | Tai-I Electron Machining Co. Ltd. | Power supply for electro-erosion machine |
| DE112005000768T5 (de) * | 2004-04-19 | 2007-03-01 | Mitsubishi Denki K.K. | Energieversorgungsvorrichtung für eine Elektroentladungsmaschine und Energieversorgungssteuerverfahren |
| US7528340B2 (en) * | 2006-07-24 | 2009-05-05 | Sodick Co., Ltd. | Apparatus and method for electric discharge machining and method of discriminating electric discharge |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS614620A (ja) | 1984-06-20 | 1986-01-10 | Mitsubishi Electric Corp | 放電加工用電源装置 |
| US5149931A (en) | 1989-04-11 | 1992-09-22 | Mitsubishi Denki K.K. | Power source for electric discharge machining |
| US5317122A (en) * | 1992-01-28 | 1994-05-31 | Mitsubishi Denki Kabushiki Kaisha | Discharge-processing electric power-source assembly |
| US5416290A (en) * | 1992-10-08 | 1995-05-16 | Mitsubishi Denki Kabushiki Kaisha | Electric discharge machine power supply circuit |
| FR2711258A1 (fr) * | 1993-10-13 | 1995-04-21 | Philips Composants | Circuit générateur de tension stabilisée du type bandgap. |
| DE4432916C1 (de) | 1994-09-15 | 1996-04-04 | Agie Ag Ind Elektronik | Verfahren und Impulsgenerator zum elektroerosiven Bearbeiten von Werkstücken |
| JP3645957B2 (ja) * | 1995-12-28 | 2005-05-11 | 株式会社ソディック | 放電加工方法及び装置 |
-
1998
- 1998-06-10 JP JP10176542A patent/JPH11347845A/ja active Pending
-
1999
- 1999-06-04 US US09/325,739 patent/US6211481B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006321007A (ja) * | 2005-05-19 | 2006-11-30 | Mitsubishi Electric Corp | 放電加工機用電源装置及びワイヤ放電加工装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6211481B1 (en) | 2001-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5178799B2 (ja) | モータ制御装置 | |
| JP4067967B2 (ja) | 集積電界効果トランジスタおよびドライバ | |
| JP5385341B2 (ja) | スイッチング素子の駆動装置及びスイッチング素子の駆動方法 | |
| EP1568132A1 (en) | Driver for switching circuit and drive method | |
| US5621342A (en) | Low-power CMOS driver circuit capable of operating at high frequencies | |
| JPH08129360A (ja) | エレクトロルミネセンス表示装置 | |
| JPH11347845A (ja) | 放電加工用パルス電圧発生方法及び回路 | |
| KR100610438B1 (ko) | 오프 칩 드라이버를 가진 집적 회로 | |
| JP2002076855A (ja) | 遅延回路、試験装置、コンデンサ | |
| US5596296A (en) | Clock driver circuit | |
| US20040021504A1 (en) | Boosting circuit configured with plurality of boosting circuit units in series | |
| KR100600711B1 (ko) | 평면 디스플레이 장치 구동회로부 및 그 구동방법 | |
| JP2008172323A (ja) | デッドタイム制御回路 | |
| KR970067328A (ko) | 승압회로 | |
| JPH0338599B2 (ja) | ||
| US8217597B2 (en) | Drive circuit for a capacitive load | |
| JPH07226660A (ja) | 集積回路 | |
| JPS6315179A (ja) | Ｌｓｉテスタのタイミングスキユ−調整方法 | |
| WO2023188626A1 (ja) | ドライブ回路及びドライブ装置 | |
| JPH06110407A (ja) | 表示用駆動回路への電源供給方法 | |
| JPS6331094Y2 (ja) | ||
| JP2799976B2 (ja) | Ｅｌ素子の駆動回路 | |
| JP4077786B2 (ja) | パルス回路 | |
| JP6503977B2 (ja) | 電力変換回路の制御方法および電力変換モジュール | |
| KR100280419B1 (ko) | 출력드라이버회로 |