JP6503977B2 - 電力変換回路の制御方法および電力変換モジュール - Google Patents
電力変換回路の制御方法および電力変換モジュール Download PDFInfo
- Publication number
- JP6503977B2 JP6503977B2 JP2015165973A JP2015165973A JP6503977B2 JP 6503977 B2 JP6503977 B2 JP 6503977B2 JP 2015165973 A JP2015165973 A JP 2015165973A JP 2015165973 A JP2015165973 A JP 2015165973A JP 6503977 B2 JP6503977 B2 JP 6503977B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- state
- gate
- transistor switch
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 89
- 238000000034 method Methods 0.000 title claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 36
- 230000007257 malfunction Effects 0.000 description 17
- 235000010724 Wisteria floribunda Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
Description
最初に、本発明の実施形態の内容を列記して説明する。
本発明の実施形態の具体例を、以下に図面を参照しつつ説明する。本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
Claims (10)
- 上アームに含まれる第1トランジスタスイッチ素子と、前記上アームと対をなす下アームに含まれており前記第1トランジスタスイッチ素子に直列接続される第2トランジスタスイッチ素子とを有する電力変換回路の制御方法であって、
前記第1トランジスタスイッチ素子の第1ゲートに、第1ゲート抵抗を介して入力される第1ゲート信号に応じて前記第1トランジスタスイッチ素子をオン状態からオフ状態に切り替えた後、前記第2トランジスタスイッチ素子の第2ゲートに、第2ゲート抵抗を介して入力される第2ゲート信号に応じて前記第2トランジスタスイッチ素子をオフ状態からオン状態に切り替える第1工程と、
前記第2ゲート信号に応じて前記第2トランジスタスイッチ素子をオン状態からオフ状態に切り替えた後、前記第1ゲート信号に応じて前記第1トランジスタスイッチ素子をオフ状態からオン状態に切り替える第2工程と、
を備え、
前記第1工程では、
前記第1トランジスタスイッチ素子及び前記第2トランジスタスイッチ素子がともにオフ状態である間に、前記第1ゲート抵抗と前記第1ゲートの間に一端が接続され他端が前記第1ゲートのオフ電圧に接続されている第1バイパス用スイッチ素子のオフ状態からオン状態への切り替えと、前記第2ゲート抵抗と前記第2ゲートとの間に一端が接続され他端が前記第2ゲートのオフ電圧に接続されている第2バイパス用スイッチ素子のオン状態からオフ状態への切り替えを行い、
前記第2工程では、
前記第1トランジスタスイッチ素子及び前記第2トランジスタスイッチ素子がともにオフ状態である間に、前記第1バイパス用スイッチ素子のオン状態からオフ状態への切り替えと、前記第2バイパス用スイッチ素子のオフ状態からオン状態に切り替えを行い、
前記第1ゲートのオフ電圧は、前記第1トランジスタスイッチ素子のソース電圧またはエミッタ電圧と異なり、
前記第2ゲートのオフ電圧は、前記第2トランジスタスイッチ素子のソース電圧またはエミッタ電圧と異なる、
電力変換回路の制御方法。 - 上アームに含まれる第1トランジスタスイッチ素子と、前記上アームと対をなす下アームに含まれており前記第1トランジスタスイッチ素子に直列接続される第2トランジスタスイッチ素子とを有する電力変換回路の制御方法であって、
前記第1トランジスタスイッチ素子の第1ゲートに、第1ゲート抵抗を介して入力される第1ゲート信号に応じて前記第1トランジスタスイッチ素子をオン状態からオフ状態に切り替えた後、前記第2トランジスタスイッチ素子の第2ゲートに、第2ゲート抵抗を介して入力される第2ゲート信号に応じて前記第2トランジスタスイッチ素子をオフ状態からオン状態に切り替える第1工程と、
前記第2ゲート信号に応じて前記第2トランジスタスイッチ素子をオン状態からオフ状態に切り替えた後、前記第1ゲート信号に応じて前記第1トランジスタスイッチ素子をオフ状態からオン状態に切り替える第2工程と、
を備え、
前記第1工程では、
前記第1トランジスタスイッチ素子及び前記第2トランジスタスイッチ素子がともにオフ状態である間に、前記第1ゲート抵抗と前記第1ゲートの間に一端が接続され他端が前記第1ゲートのオフ電圧に接続されている第1バイパス用スイッチ素子のオフ状態からオン状態への切り替えと、前記第2ゲート抵抗と前記第2ゲートとの間に一端が接続され他端が前記第2ゲートのオフ電圧に接続されている第2バイパス用スイッチ素子のオン状態からオフ状態への切り替えとを同時に行い、
前記第2工程では、
前記第1トランジスタスイッチ素子及び前記第2トランジスタスイッチ素子がともにオフ状態である間に、前記第1バイパス用スイッチ素子のオン状態からオフ状態への切り替えと、前記第2バイパス用スイッチ素子のオフ状態からオン状態に切り替えとを同時に行う、
電力変換回路の制御方法。 - 前記第1及び第2トランジスタスイッチ素子は、ワイドバンドギャップ半導体を含む、
請求項1又は2に記載の電力変換回路の制御方法。 - 前記第1及び第2バイパス用スイッチ素子は、ワイドバンドギャップ半導体を含む、
請求項3に記載の電力変換回路の制御方法。 - 前記第1及び第2バイパス用スイッチ素子の少なくとも一方は、前記電力変換回路を含む電力変換モジュール内に配置されている、
請求項1〜4の何れか一項に記載の電力変換回路の制御方法。 - 前記第1及び第2バイパス用スイッチ素子それぞれはトランジスタスイッチ素子である、
請求項1〜5の何れか一項に記載の電力変換回路の制御方法。 - 前記第1トランジスタスイッチ素子と前記第1バイパス用スイッチ素子とは一つの半導体チップを構成している、
請求項6に記載の電力変換回路の制御方法。 - 前記第2トランジスタスイッチ素子と前記第2バイパス用スイッチ素子とは一つの半導体チップを構成している、
請求項6又は7に記載の電力変換回路の制御方法。 - 高電圧ラインに接続される第1ドレイン又は第1コレクタ、第1ゲート、及び第1ソース又は第1エミッタを有する第1トランジスタスイッチ素子と、
前記第1ソース又は第1エミッタに接続される第2ドレイン又は第2コレクタ、第2ゲート、及び低電圧ラインに接続される第2ソース又は第2エミッタを有する第2トランジスタスイッチ素子と、
前記第1トランジスタスイッチ素子をオン状態及びオフ状態にするための第1オン電圧及び第1オフ電圧を供給する第1オン電圧ライン及び第1オフ電圧ラインに接続されるとともに、第1ゲート抵抗を介して前記第1ゲートと接続される第1ゲート駆動回路と、
前記第2トランジスタスイッチ素子をオン状態及びオフ状態にするための第2オン電圧及び第2オフ電圧を供給する第2オン電圧ライン及び第2オフ電圧ラインに接続されるとともに、第2ゲート抵抗を介して前記第2ゲートに接続される第2ゲート駆動回路と、
前記第1ゲート抵抗と前記第1ゲートとの間に一端が接続され前記第1オフ電圧ラインに他端が接続される第1バイパス用スイッチ素子と、
前記第2ゲート抵抗と前記第2ゲートとの間に一端が接続され前記第2オフ電圧ラインに他端が接続される第2バイパス用スイッチ素子と、
前記第1トランジスタスイッチ素子、前記第2トランジスタスイッチ素子、前記第1バイパス用スイッチ素子及び前記第2バイパス用スイッチ素子それぞれのオン状態とオフ状態の切替え制御をする制御回路と、
を備え、
前記制御回路は、
前記第1トランジスタスイッチ素子をオン状態からオフ状態に切り替えた後、前記第2トランジスタスイッチ素子をオフ状態からオン状態に切り替える第1動作と、前記第2トランジスタスイッチ素子をオン状態からオフ状態に切り替えた後、第1トランジスタスイッチ素子をオフ状態からオン状態に切り替える第2動作とが実施されるように、前記第1トランジスタスイッチ素子と前記第2トランジスタスイッチ素子を前記第1ゲート駆動回路及び前記第2ゲート駆動回路を介して制御し、
前記制御回路は、更に、
前記第1動作において前記第1トランジスタスイッチ素子及び前記第2トランジスタスイッチ素子がともにオフ状態である間に、前記第1バイパス用スイッチ素子のオフ状態からオン状態への切替え制御と、前記第2バイパス用スイッチ素子のオン状態からオフ状態への切替え制御とを行い、
前記第2動作において前記第1トランジスタスイッチ素子及び前記第2トランジスタスイッチ素子がともにオフ状態である間に、前記第1バイパス用スイッチ素子のオン状態からオフ状態への切替え制御と、前記第2バイパス用スイッチ素子のオフ状態からオン状態への切替え制御とを行い、
前記第1オフ電圧ラインは、前記第1ソース又は第1エミッタ及び前記低電圧ラインと非接続であり、
前記第2オフ電圧ラインは、前記第2ソース又は第2エミッタ及び前記低電圧ラインと非接続である、
電力変換モジュール。 - 高電圧ラインに接続される第1ドレイン又は第1コレクタ、第1ゲート、及び第1ソース又は第1エミッタを有する第1トランジスタスイッチ素子と、
前記第1ソース又は第1エミッタに接続される第2ドレイン又は第2コレクタ、第2ゲート、及び低電圧ラインに接続される第2ソース又は第2エミッタを有する第2トランジスタスイッチ素子と、
前記第1トランジスタスイッチ素子をオン状態及びオフ状態にするための第1オン電圧及び第1オフ電圧を供給する第1オン電圧ライン及び第1オフ電圧ラインに接続されるとともに、第1ゲート抵抗を介して前記第1ゲートと接続される第1ゲート駆動回路と、
前記第2トランジスタスイッチ素子をオン状態及びオフ状態にするための第2オン電圧及び第2オフ電圧を供給する第2オン電圧ライン及び第2オフ電圧ラインに接続されるとともに、第2ゲート抵抗を介して前記第2ゲートに接続される第2ゲート駆動回路と、
前記第1ゲート抵抗と前記第1ゲートとの間に一端が接続され前記第1オフ電圧ラインに他端が接続される第1バイパス用スイッチ素子と、
前記第2ゲート抵抗と前記第2ゲートとの間に一端が接続され前記第2オフ電圧ラインに他端が接続される第2バイパス用スイッチ素子と、
前記第1トランジスタスイッチ素子、前記第2トランジスタスイッチ素子、前記第1バイパス用スイッチ素子及び前記第2バイパス用スイッチ素子それぞれのオン状態とオフ状態の切替え制御をする制御回路と、
を備え、
前記制御回路は、
前記第1トランジスタスイッチ素子をオン状態からオフ状態に切り替えた後、前記第2トランジスタスイッチ素子をオフ状態からオン状態に切り替える第1動作と、前記第2トランジスタスイッチ素子をオン状態からオフ状態に切り替えた後、第1トランジスタスイッチ素子をオフ状態からオン状態に切り替える第2動作とが実施されるように、前記第1トランジスタスイッチ素子と前記第2トランジスタスイッチ素子を前記第1ゲート駆動回路及び前記第2ゲート駆動回路を介して制御し、
前記制御回路は、更に、
前記第1動作において前記第1トランジスタスイッチ素子及び前記第2トランジスタスイッチ素子がともにオフ状態である間に、前記第1バイパス用スイッチ素子のオフ状態からオン状態への切替え制御と、前記第2バイパス用スイッチ素子のオン状態からオフ状態への切替え制御とを同時に行い、
前記第2動作において前記第1トランジスタスイッチ素子及び前記第2トランジスタスイッチ素子がともにオフ状態である間に、前記第1バイパス用スイッチ素子のオン状態からオフ状態への切替え制御と、前記第2バイパス用スイッチ素子のオフ状態からオン状態への切替え制御とを同時に行う、
電力変換モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015165973A JP6503977B2 (ja) | 2015-08-25 | 2015-08-25 | 電力変換回路の制御方法および電力変換モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015165973A JP6503977B2 (ja) | 2015-08-25 | 2015-08-25 | 電力変換回路の制御方法および電力変換モジュール |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017046414A JP2017046414A (ja) | 2017-03-02 |
JP2017046414A5 JP2017046414A5 (ja) | 2018-11-22 |
JP6503977B2 true JP6503977B2 (ja) | 2019-04-24 |
Family
ID=58210601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015165973A Active JP6503977B2 (ja) | 2015-08-25 | 2015-08-25 | 電力変換回路の制御方法および電力変換モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6503977B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3432425B2 (ja) * | 1998-08-05 | 2003-08-04 | 株式会社東芝 | ゲート回路 |
US9018985B2 (en) * | 2010-08-04 | 2015-04-28 | Rohm Co., Ltd. | Power module and output circuit |
JP5563050B2 (ja) * | 2012-12-10 | 2014-07-30 | 株式会社東芝 | ゲート駆動回路、およびパワー半導体モジュール |
JP6255766B2 (ja) * | 2013-07-23 | 2018-01-10 | 日新電機株式会社 | ゲート駆動回路 |
JP2015027147A (ja) * | 2013-07-25 | 2015-02-05 | 三星電子株式会社Samsung Electronics Co.,Ltd. | インバータ装置 |
-
2015
- 2015-08-25 JP JP2015165973A patent/JP6503977B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017046414A (ja) | 2017-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6819256B2 (ja) | 駆動回路及び該回路を含んでなる半導体モジュール | |
WO2012153836A1 (ja) | スイッチング回路及び半導体モジュール | |
US11171638B2 (en) | Electronic apparatus | |
US20180123579A1 (en) | Paralleling power switches using a differential mode choke in the gate drive loop | |
US10447259B2 (en) | Electronic circuit provided with plurality of switching elements connected to bus bar | |
JP5619673B2 (ja) | スイッチング回路及び半導体モジュール | |
JP2016134882A (ja) | 負荷駆動制御装置および負荷駆動制御方法 | |
US20180183432A1 (en) | Semiconductor apparatus and inverter system | |
US11050358B2 (en) | Power module with built-in drive circuit | |
JP2018011467A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
JP2017079534A (ja) | ゲート制御回路 | |
JP6261476B2 (ja) | 電力変換装置および電力変換装置の出力電圧検出方法 | |
JP2013187940A (ja) | 電力変換装置 | |
JP5843535B2 (ja) | 半導体モジュール | |
JP4586450B2 (ja) | 電力スイッチング回路、電力変換装置及び電力用半導体スイッチング素子の駆動方法 | |
JP6503977B2 (ja) | 電力変換回路の制御方法および電力変換モジュール | |
JP5929333B2 (ja) | 駆動装置 | |
US11336087B2 (en) | Electronic circuit and electronic apparatus | |
JP6705234B2 (ja) | インバータ装置の制御方法 | |
US10587181B2 (en) | Power semiconductor device with built-in resistor between control electrode and control terminal, and power semiconductor drive system | |
JP2019088078A (ja) | ドライバ回路および電力変換装置 | |
JP2002094363A (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体素子およびそれらを用いた電力変換装置 | |
JP6939087B2 (ja) | 集積回路装置 | |
JP2020150739A (ja) | ゲート駆動回路 | |
JP6476727B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20181221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6503977 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |