JP2017046414A - 電力変換回路の制御方法 - Google Patents

Abstract

【課題】誤動作を抑制し得る電力変換回路の制御方法を提供する。
【解決手段】一形態に係る電力変換回路の制御方法では、上アームに含まれる第１トランジスタスイッチ素子Ｔｒ１をオンにすると共に、下アームに含まれる第２トランジスタスイッチ素子Ｔｒ２をオフにする際に、第１トランジスタスイッチ素子用の第１ゲート抵抗Ｒ１と第１ゲートの間に一端が接続され他端が第１ゲートのオフ電圧に接続されている第１バイパス用スイッチ素子Ｔｒ３をオフにすると共に、第２トランジスタスイッチ素子用の第２ゲート抵抗Ｒ２と第２ゲートとの間に一端が接続され他端が第２ゲートのオフ電圧に接続されている第２バイパス用スイッチ素子Ｔｒ４をオンにし、第１トランジスタスイッチ素子をオンにすると共に、第２トランジスタスイッチ素子をオンにする際に、第１バイパス用スイッチ素子をオンにすると共に、第２バイパス用スイッチ素子をオフにする。
【選択図】図２

Description

本発明は電力変換回路の制御方法に関する。

インバータ回路のような電力変換回路は、上アームに含まれるトランジスタスイッチ素子と、下アームに含まれるトランジスタスイッチ素子とを有する。上アーム及び下アームそれぞれのトランジスタスイッチ素子は、ゲート駆動回路（例えば非特許文献１参照）からゲート抵抗を介して入力されるゲート信号に応じて、オン状態とオフ状態の切り替え動作が行われる。

富士電機株式会社、"富士電機アプリケーションマニュアル 「第７章ゲートドライブ回路設計方法」"、［ｏｎｌｉｎｅ］、[平成２７年７月７日検索]、インターネット（ＵＲＬ： ｈｔｔｐｓ：／／ｗｗｗ．ｆｕｊｉｅｌｅｃｔｒｉｃ．ｃｏ．ｊｐ／ｐｒｏｄｕｃｔｓ／ｓｅｍｉｃｏｎｄｕｃｔｏｒ／ｍｏｄｅｌ／ｉｇｂｔ／ａｐｐｌｉｃａｔｉｏｎ／）

電力変換回路において、上アーム及び下アームのオン／オフを切り替える際、両アームがオン状態になることを避けるために、通常、両アームともオフ状態とするデッドタイムを設けている。このデッドタイムを経て、上アーム及び下アームの一方のアームに含まれるトランジスタスイッチ素子（以下、「動作スイッチ素子」と称す）をオン状態にすると、それに伴い、他方のアームに含まれるトランジスタスイッチ素子（以下、「非動作スイッチ素子」と称す）に電圧変動が生じ得る。このような電圧変動が生じると、非動作スイッチ素子内の帰還容量が充放電され、その影響で非動作スイッチ素子のゲートに電流が流れる。ゲートは、ゲート抵抗を介してゲートドライバ回路に接続されていることから、ゲートに流れる電流はゲート抵抗に流れる。ゲート抵抗に電流が流れると、電位差が生じるので、その結果、非動作スイッチ素子のゲートにおいて電圧変動が生じる。このゲートに生じた電圧変動により、電力変換回路に誤動作が生じる場合がある。

そこで、本発明は、誤動作を抑制し得る電力変換回路の制御方法を提供することを目的とする。

本発明の一側面に係る電力変換回路の制御方法は、上アームに含まれる第１トランジスタスイッチ素子と、上アームと対をなす下アームに含まれており第１トランジスタスイッチ素子に直列接続される第２トランジスタスイッチ素子とを有する電力変換回路の制御方法である。この制御方法は、第１トランジスタスイッチ素子の第１ゲートに、第１ゲート抵抗を介して入力される第１ゲート信号に応じて第１トランジスタスイッチ素子をオン状態からオフ状態に切り替えると共に、第２トランジスタスイッチ素子の第２ゲートに、第２ゲート抵抗を介して入力される第２ゲート信号に応じて第２トランジスタスイッチ素子をオフ状態からオン状態に切り替える第１工程と、上記第１ゲート信号に応じて第１トランジスタスイッチ素子をオン状態からオフ状態に切り替えると共に、上記第２ゲート信号に応じて第２トランジスタスイッチ素子をオン状態からオフ状態に切り替える第２工程と、を備える。上記第１工程では、第１トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、上記第１ゲート抵抗と上記第１ゲートの間に一端が接続され他端が上記第１ゲートのオフ電圧に接続されている第１バイパス用スイッチ素子をオフ状態からオン状態に切り替え、第２トランジスタスイッチ素子をオフ状態からオン状態に切り替える際に、上記第２ゲート抵抗と上記第２ゲートとの間に一端が接続され他端が上記第２ゲートのオフ電圧に接続されている第２バイパス用スイッチ素子をオン状態からオフ状態に切り替え、上記第２工程では、第１トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、上記第１バイパス用スイッチ素子をオン状態からオフ状態に切り替え、上記第２トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、第２バイパス用スイッチ素子をオフ状態からオン状態に切り替える。

本発明によれば、誤動作を抑制し得る電力変換回路の制御方法を提供し得る。

図１は、電力変換回路を含む電力変換システムの模式図である。 図２（ａ）は、第１トランジスタスイッチ素子のオン／オフ動作のタイミングチャートを示しており、図２（ｂ）は、第１バイパス用スイッチ素子のオン／オフ動作のタイミングチャートを示しており、図２（ｃ）は、第２トランジスタスイッチ素子のオン／オフ動作のタイミングチャートを示しており、図２（ｄ）は、第２バイパス用スイッチ素子のオン／オフ動作のタイミングチャートを示している。

以下、図面を参照して本発明の実施形態について説明する。図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。

［本発明の実施形態の説明］
最初に、本発明の実施形態の内容を列記して説明する。

（１）本発明の一側面に係る電力変換回路の制御方法は、上アームに含まれる第１トランジスタスイッチ素子と、上アームと対をなす下アームに含まれており第１トランジスタスイッチ素子に直列接続される第２トランジスタスイッチ素子とを有する電力変換回路の制御方法である。この制御方法は、第１トランジスタスイッチ素子の第１ゲートに、第１ゲート抵抗を介して入力される第１ゲート信号に応じて第１トランジスタスイッチ素子をオン状態からオフ状態に切り替えると共に、第２トランジスタスイッチ素子の第２ゲートに、第２ゲート抵抗を介して入力される第２ゲート信号に応じて第２トランジスタスイッチ素子をオフ状態からオン状態に切り替える第１工程と、上記第１ゲート信号に応じて第１トランジスタスイッチ素子をオン状態からオフ状態に切り替えると共に、上記第２ゲート信号に応じて第２トランジスタスイッチ素子をオン状態からオフ状態に切り替える第２工程と、を備える。上記第１工程では、第１トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、上記第１ゲート抵抗と上記第１ゲートの間に一端が接続され他端が上記第１ゲートのオフ電圧に接続されている第１バイパス用スイッチ素子をオフ状態からオン状態に切り替え、第２トランジスタスイッチ素子をオフ状態からオン状態に切り替える際に、上記第２ゲート抵抗と上記第２ゲートとの間に一端が接続され他端が上記第２ゲートのオフ電圧に接続されている第２バイパス用スイッチ素子をオン状態からオフ状態に切り替え、上記第２工程では、第１トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、上記第１バイパス用スイッチ素子をオン状態からオフ状態に切り替え、上記第２トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、第２バイパス用スイッチ素子をオフ状態からオン状態に切り替える。

上記制御方法では、第１工程及び第２工程を有するため、第１及び第２トランジスタスイッチ素子を交互にオン／オフ動作させ得る。これにより、上アームに含まれる第１トランジスタスイッチ素子と上アームと対をなす下アームに含まれる第２トランジスタスイッチ素子とを有する電力変換回路に直流電力（例えば直流電圧）を印加している場合において、第１トランジスタスイッチ素子と第２トランジスタスイッチ素子との接続ノードから交流電力（例えば、交流電圧）を取り出せる。すなわち、上記制御方法により、直流電力を交流電力（例えば、直流電圧を交流電圧）に変換できる。

上記制御方法では、第１及び第２トランジスタスイッチ素子をそれぞれオン状態からオフ状態に切り替える際、第１及び第２バイパス用スイッチ素子をそれぞれオフ状態からオン状態に切り替える。第１及び第２バイパス用スイッチ素子の一端は、それぞれ第１及び第２バイパス用スイッチ素子の第１及び第２ゲートと第１及び第２ゲート抵抗との間に接続されており、第１及び第２バイパス用スイッチ素子の他端は、それぞれ上記第１及び第２ゲートのオフ電圧に接続されている。よって、第１及び第２バイパス用スイッチ素子がオン状態になることで、第１及び第２トランジスタスイッチ素子の第１ゲート及び第２ゲートは、第１及び第２ゲート抵抗を介さずに、オフ電圧に短絡又は低抵抗（第１及び第２ゲート抵抗より小さい抵抗）で接続される。

以下、説明のために、第１及び第２トランジスタスイッチ素子のうちオフ状態のトランジスタスイッチ素子を「非動作スイッチ素子」と称し、オン状態のトランジスタスイッチ素子を「動作スイッチ素子」と称す。

この場合、第１及び第２トランジスタスイッチ素子のうちの一方のトランジスタスイッチ素子をオフ状態にし、他方のトランジスタスイッチ素子をオン状態にすると、動作スイッチ素子となるトランジスタスイッチ素子のオン状態への切り替えの影響で非動作スイッチ素子に電圧変動が生じ得る。そして、この電圧変動と非動作スイッチ素子に含まれる帰還容量との影響で非動作スイッチ素子のゲートに電流が流れる場合が生じ得る。

上記制御方法によれば、第１及び第２バイパス用スイッチ素子のうち非動作スイッチ素子に対応するバイパス用スイッチ素子はオン状態になっていることから、非動作スイッチ素子のゲートは、そのゲートのオフ電圧に短絡又は低抵抗で接続されている。よって、非動作スイッチのゲートには安定したオフ電圧が供給されるので、非動作スイッチの誤動作が生じにくい。

一方、第１及び第２バイパス用スイッチ素子のうち動作スイッチ素子に対応するバイパス用スイッチ素子はオフ状態になっていることから、動作スイッチ素子のゲートには、対応するゲート抵抗を介してゲート信号（この場合はオン電圧）が供給される。これにより、動作スイッチ素子のゲートに供給されるオン電圧の変動が抑制されるので、誤点弧が生じにくい。したがって、動作スイッチ素子の誤動作も生じにくい。そのため、上記制御方法では、電力変換回路の誤動作を抑制し得る。

（２）上記第１及び第２トランジスタスイッチ素子は、ワイドバンドギャップ半導体を含んでもよい。ワイドバンドギャップ半導体は高耐圧性を有する。そのため、第１及び第２トランジスタスイッチ素子がワイドバンドギャップ半導体を含む場合、電力変換回路を例えば高電圧を扱う電源の制御などに適用し得る。

（３）第１及び第２トランジスタスイッチ素子が、ワイドバンドギャップ半導体を含む形態において、第１及び第２バイパス用スイッチ素子は、ワイドバンドギャップ半導体を含んでもよい。第１及び第２トランジスタスイッチ素子並びに第１及び第２バイパス用スイッチ素子がワイドバンドギャップ半導体を含む場合、それらは、例えば、ワイドバンドギャップ半導体よりバンドギャップ幅が狭いシリコンを含む場合より、高温下で正常に動作し得る。よって、電力変換回路を例えば高電圧を扱う電源の制御などに適用した場合において、第１及び第２トランジスタスイッチ素子の温度が高くなる場合があっても、第１及び第２バイパス用スイッチ素子がワイドバンドギャップ半導体を含んでいれば、第１及び第２トランジスタスイッチ素子の近くに第１及び第２バイパス用スイッチ素子を配置し得る。

このような配置では、第１バイパス用スイッチ素子の一端と第１トランジスタスイッチ素子の第１ゲートとの配線距離及び第２バイパス用スイッチ素子の一端と第２トランジスタスイッチ素子の第２ゲートとの配線距離を短くでき、それらの配線距離に起因する抵抗成分が小さくなる。その結果、上記抵抗成分によるゲートへの影響を低減できるので、結果として、電力変換回路の誤動作をより一層抑制できる。

（４）上記第１及び第２バイパス用スイッチ素子の少なくとも一方は、上記電力変換回路を含む電力変換モジュール内に配置されてもよい。この場合、第１及び第２トランジスタスイッチ素子の近くに第１及び第２バイパス用スイッチ素子が配置され得る。よって、上述した配線距離に起因する抵抗成分が小さくなる。その結果、上記抵抗成分によるゲートへの影響を低減できるので、結果として、電力変換回路の誤動作をより一層抑制できる。

（５）上記第１及び第２バイパス用スイッチ素子それぞれはトランジスタスイッチ素子であってもよい。

（６）上記第１トランジスタスイッチ素子と上記第１バイパス用スイッチ素子とは一つの半導体チップを構成していてもよい。この場合も、上述した配線距離に起因する抵抗成分が小さくなる。その結果、上記抵抗成分によるゲートへの影響を低減できるので、結果として、電力変換回路の誤動作をより一層抑制できる。

（７）上記第２トランジスタスイッチ素子と上記第２バイパス用スイッチ素子とは一つの半導体チップを構成していてもよい。この場合も、上述した配線距離に起因する抵抗成分が小さくなる。その結果、上記抵抗成分によるゲートへの影響を低減できるので、結果として、電力変換回路の誤動作をより一層抑制できる。

［本願発明の実施形態の詳細］
本発明の実施形態の具体例を、以下に図面を参照しつつ説明する。本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。

図１は、一実施形態に係る電力変換回路の制御方法で制御される電圧変換回路を含む電力変換システムの構成を概略的に示す模式図である。電力変換システム１は、電力変換モジュール１０と、第１〜第４ゲート駆動回路（ゲート駆動部）２０ａ，２０ｂ，２０ｃ，２０ｄと、制御回路（制御部）３０とを備える。

電力変換モジュール１０は、一対の上アーム及び下アームを有する電力変換回路１１がケース１２内に配置されて構成されている。図１では、ケース１２を破線で模式的に示している。電力変換回路１１の一例は、単相インバータ回路である。

図１に示したように、電力変換回路１１は、第１スイッチ素子Ｔｒ１と、第２スイッチ素子Ｔｒ２とを備える。電力変換回路１１は、第３スイッチ素子（第１バイパス用スイッチ素子）Ｔｒ３と、第４スイッチ素子（第２バイパス用スイッチ素子）Ｔｒ４を備えてもよい。第１〜第４スイッチ素子Ｔｒ１〜Ｔｒ４は、トランジスタスイッチ素子である。第１〜第４スイッチ素子Ｔｒ１〜Ｔｒ４は、ワイドバンドギャップ半導体を有するトランジスタスイッチ素子であってもよい。第１〜第４スイッチ素子Ｔｒ１〜Ｔｒ４は、トランジスタを利用したスイッチ素子であれば特に限定されないが、例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ，Metal-Oxide-Semiconductor Field-effect Transistor）又は絶縁ゲート型バイポーラ・トランジス（ＩＧＢＴ，Insulated Gate Bipolor Transistor）である。以下では、特に断らない限り、第１〜第４スイッチ素子Ｔｒ１〜Ｔｒ４は、ＭＯＳＦＥＴである。

電力変換回路１１は、例えば、第１〜第４スイッチ素子Ｔｒ１〜Ｔｒ４が配線基板上に実装されることによって構成されている。一実施形態において、第１スイッチ素子Ｔｒ１と第３スイッチ素子Ｔｒ３とは、一つの半導体チップを構成していてもよい。換言すれば、第１スイッチ素子Ｔｒ１と第３スイッチ素子Ｔｒ３とは、共通の半導体基板上に作り込まれていてもよい。同様に、第２スイッチ素子Ｔｒ２と第４スイッチ素子Ｔｒ４とは、一つの半導体チップを構成していてもよい。換言すれば、第２スイッチ素子Ｔｒ２と第４スイッチ素子Ｔｒ４とは、共通の半導体基板上に作り込まれていてもよい。

第１スイッチ素子Ｔｒ１は、上アームに含まれており、第２スイッチ素子Ｔｒ２は、下アームに含まれている。第１スイッチ素子Ｔｒ１と第２スイッチ素子Ｔｒ２とは、電力変換モジュール１０の高電圧入力端子Ｔ１と低電圧入力端子Ｔ２との間に直列接続されている。具体的には、第１スイッチ素子Ｔｒ１のソースと第２スイッチ素子Ｔｒ２のドレインとが接続されており、第１スイッチ素子Ｔｒ１のドレインは、高電圧入力端子Ｔ１に接続されており、第２スイッチ素子Ｔｒ２のソースは、低電圧入力端子Ｔ２に接続されている。

一実施形態において、高電圧入力端子Ｔ１は、電力変換システム１における高電圧ラインＬ１に接続されている。高電圧ラインＬ１は、例えば、電力変換回路１１に対して正電圧（例えば、＋３００Ｖ）を供給するために直流電源（不図示）の正極に接続されている。低電圧入力端子Ｔ２は、電力変換システム１における低電圧ラインＬ２に接続されている。低電圧ラインＬ２は、例えば、電力変換回路１１に対して負電圧（例えば、−３００Ｖ）を供給するために、上記直流電源の負極に接続されている。

直列接続された第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２において、それらの接続ノードは、出力端子Ｔ３に接続されている。すなわち、出力端子Ｔ３は、第１スイッチ素子Ｔｒ１のソースと第２スイッチ素子Ｔｒ２のドレインとの接続ラインに接続されている。よって、出力端子Ｔ３を利用して、電力変換回路１１で直流から交流に変換された電力が出力され得る。

一実施形態において、第１スイッチ素子Ｔｒ１には、ダイオードＤ１が逆並列接続されていてもよい。具体的には、ダイオードＤ１のカソード及びアノードがそれぞれ第１スイッチ素子Ｔｒ１のドレイン及びソースに電気的に接続されていてもよい。ダイオードＤ１は、第１スイッチ素子Ｔｒ１と共に上アームを構成する。同様に、第２スイッチ素子Ｔｒ２には、ダイオードＤ２が並列接続されていてもよい。具体的には、ダイオードＤ２のカソード及びアノードがそれぞれ第２スイッチ素子Ｔｒ２のドレイン及びソースに電気的に接続されていてもよい。ダイオードＤ２は、第２スイッチ素子Ｔｒ２と下アームを構成する。この形態では、ダイオードＤ１，Ｄ２は、還流ダイオードとして機能する。

第１スイッチ素子Ｔｒ１のゲートは、電力変換モジュール１０の端子Ｔ４に接続されている。端子Ｔ４とゲートとの間、すなわち、それらを接続する接続ライン（配線）には、第３スイッチ素子Ｔｒ３のドレイン側の端が接続されている。換言すれば、端子Ｔ４とゲートの接続ノードは、第３スイッチ素子Ｔｒ３のドレインと接続されている。第３スイッチ素子Ｔｒ３のゲート及びソースは、それぞれ電力変換モジュール１０の端子Ｔ５及び端子Ｔ６に接続されている。

第２スイッチ素子Ｔｒ２のゲートは、電力変換モジュール１０の端子Ｔ７に接続されている。端子Ｔ７とゲートとの間、すなわち、それらを接続する接続ライン（配線）には、第４スイッチ素子Ｔｒ４のドレイン側の端が接続されている。換言すれば、端子Ｔ７とゲートの接続ノードは、第４スイッチ素子Ｔｒ４のドレインと接続されている。第４スイッチのゲート及びソースは、それぞれ電力変換モジュール１０の端子Ｔ８及び端子Ｔ９に接続されている。

電力変換システム１において、端子Ｔ４には、ゲート抵抗Ｒ１を介して第１ゲート駆動回路２０ａが接続されている。具体的には、ゲート抵抗Ｒ１の一端は端子Ｔ４に接続され、ゲート抵抗Ｒ１の他端は第１ゲート駆動回路２０ａに接続されている。

第１ゲート駆動回路２０ａは、第１スイッチ素子Ｔｒ１のゲート（第１ゲート）に、第１スイッチ素子Ｔｒ１のオン状態及びオフ状態を切り替えるための第１ゲート信号を供給する回路である。第１ゲート信号は、第１スイッチ素子Ｔｒ１をオン状態にするためのゲート電圧であるオン電圧及び第１スイッチ素子Ｔｒ１をオフ状態にするためのゲート電圧であるオフ電圧で構成され得る。

第１ゲート駆動回路２０ａは、第１スイッチ素子Ｔｒ１をオン状態にするためのオン電圧を第１ゲート駆動回路２０ａに供給するオン電圧ラインＬ３と、第１スイッチ素子Ｔｒ１をオフ状態にするためのオフ電圧を第１ゲート駆動回路２０ａに供給するオフ電圧ラインＬ４とに接続されている。オン電圧ラインＬ３は、例えば、第１ゲート駆動回路２０ａにオン電圧として１０Ｖを供給するように直流電源（不図示）に接続されており、オフ電圧ラインＬ４は、第１ゲート駆動回路２０ａにオフ電圧として０Ｖを供給するように接地されている。

電力変換システム１において、端子Ｔ７には、ゲート抵抗Ｒ２を介して第２ゲート駆動回路２０ｂが接続されている。具体的には、ゲート抵抗Ｒ２の一端は端子Ｔ７に接続され、ゲート抵抗Ｒ２の他端は第２ゲート駆動回路２０ｂに接続されている。

第２ゲート駆動回路２０ｂは、第２スイッチ素子Ｔｒ２のゲート（第２ゲート）に第２ゲート信号を供給する回路である。第２ゲート信号は、第２スイッチ素子Ｔｒ２をオン状態にするためのゲート電圧であるオン電圧及び第２スイッチ素子Ｔｒ２をオフ状態にするためのゲート電圧であるオフ電圧とで構成され得る。

第２ゲート駆動回路２０ｂは、第２スイッチ素子Ｔｒ２をオン状態にするためのオン電圧を第２ゲート駆動回路２０ｂに供給するオン電圧ラインＬ５と、第２スイッチ素子Ｔｒ２をオフ状態にするためのオフ電圧を第２ゲート駆動回路２０ｂに供給するオフ電圧ラインＬ６とに接続されている。オン電圧ラインＬ５は、例えば、第２ゲート駆動回路２０ｂにオン電圧として１０Ｖを供給するように直流電源に接続されており、オフ電圧ラインＬ６は、第２ゲート駆動回路２０ｂにオフ電圧として０Ｖを供給するように接地されている。オン電圧ラインＬ５は、オン電圧ラインＬ３と共通でもよく、オフ電圧ラインＬ６は、オフ電圧ラインＬ４と共通でもよい。

電力変換システム１において、端子Ｔ５には、ゲート抵抗Ｒ３を介して第３ゲート駆動回路２０ｃが接続されている。具体的には、ゲート抵抗Ｒ３の一端は端子Ｔ５に接続され、ゲート抵抗Ｒ３の他端は第３ゲート駆動回路２０ｃに接続されている。

第３ゲート駆動回路２０ｃは、第３スイッチ素子Ｔｒ３のゲートに第３ゲート信号を供給する回路である。第３ゲート信号は、第３スイッチ素子Ｔｒ３をオン状態にするためのゲート電圧であるオン電圧及び第３スイッチ素子Ｔｒ３をオフ状態にするためのゲート電圧であるオフ電圧とで構成され得る。第３ゲート駆動回路２０ｃは、オン電圧ラインＬ３と、オフ電圧ラインＬ４に接続されている。よって、第３ゲート信号が有するオン電圧及びオフ電圧は、第１ゲート信号が有するオン電圧及びオフ電圧と同様である。

電力変換システム１において、端子Ｔ８には、ゲート抵抗Ｒ４を介して第４ゲート駆動回路２０ｄが接続されている。具体的には、ゲート抵抗Ｒ４の一端は端子Ｔ８に接続され、ゲート抵抗Ｒ４の他端は第４ゲート駆動回路２０ｄに接続されている。

第４ゲート駆動回路２０ｄは、第４スイッチ素子Ｔｒ４のゲートに第４ゲート信号を供給する回路である。第４ゲート信号は、第４スイッチ素子Ｔｒ４をオン状態にするためのゲート電圧であるオン電圧及び第４スイッチ素子Ｔｒ３をオフ状態にするためのゲート電圧であるオフ電圧とで構成され得る。第４ゲート駆動回路２０ｄは、オン電圧ラインＬ５と、オフ電圧ラインＬ６に接続されている。よって、第４ゲート信号が有するオン電圧及びオフ電圧は、第２ゲート信号が有するオン電圧及びオフ電圧と同様である。

電力変換システム１において、端子Ｔ６及び端子Ｔ９は、それぞれオフ電圧ラインＬ４，Ｌ６に接続されている。よって、電力変換システム１の構成では、第３スイッチ素子Ｔｒ３及び第４スイッチ素子Ｔｒ４のソースは、第３スイッチ素子Ｔｒ３及び第４スイッチ素子Ｔｒ４をオフ状態にするためのオフ電圧に接続されている。

制御回路３０は、第１〜第４ゲート駆動回路２０ａ〜２０ｄにそれぞれ接続されている。制御回路３０は、第１〜第４スイッチ素子Ｔｒ１〜Ｔｒ４が所定のタイミングでそれぞれオン／オフ動作させるためのゲート信号を第１〜第４ゲート駆動回路２０ａ〜２０ｄが出力するように、第１〜第４ゲート駆動回路２０ａ〜２０ｄそれぞれにゲート駆動用の制御信号を供給する。したがって、制御回路３０により、電力変換回路１１における第１〜第４スイッチ素子Ｔｒ１〜Ｔｒ４のオン／オフ動作が制御される。

前述したように、端子Ｔ４及び端子Ｔ７には、ゲート抵抗Ｒ１及びゲート抵抗Ｒ２が接続されており、端子Ｔ６及び端子Ｔ９は、オフ電圧ラインＬ４及びオフ電圧ラインＬ６に接続されている。よって、図１に示した構成では、第３スイッチ素子Ｔｒ３の一端（ドレイン側の端）は、ゲート抵抗Ｒ１と第１スイッチ素子Ｔｒ１のゲートとの間に接続されており、第３スイッチ素子Ｔｒ３の他端（ソース側の端）は、オフ電圧ラインＬ４、すなわち、オフ電圧に接続されていることになる。同様に、第４スイッチ素子Ｔｒ４の一端（ドレイン側の端）は、ゲート抵抗Ｒ２と第２スイッチ素子Ｔｒ２のゲートとの間に接続されており、第４スイッチ素子Ｔｒ４の他端（ソース側の端）は、オフ電圧ラインＬ６、すなわち、オフ電圧に接続されていることになる。

次に、電力変換システム１における電力変換回路１１の制御方法について、図２を利用して説明する。図２は、制御回路３０からのゲート駆動用の制御信号に基づく、第１〜第４スイッチ素子Ｔｒ１〜Ｔｒ４のオン／オフ動作のタイミングチャートを示している。詳細には、図２（ａ）は、第１スイッチ素子Ｔｒ１のオン／オフ動作のタイミングチャートを示している。図２（ｂ）は、第３スイッチ素子Ｔｒ３のオン／オフ動作のタイミングチャートを示している。図２（ｃ）は、第２スイッチ素子Ｔｒ２のオン／オフ動作のタイミングチャートを示している。図２（ｄ）は、第４スイッチ素子Ｔｒ４のオン／オフ動作のタイミングチャートを示している。

ここでは、図２（ａ）に示したように、第１スイッチ素子Ｔｒ１が時刻ｔ１において、オン状態からオフ状態に切り替えられた後の動作について説明する。時刻ｔ１の直前には、第１スイッチ素子Ｔｒ１はオン状態である。この場合、図２（ｂ）〜図２（ｄ）に示したように、第３スイッチ素子Ｔｒ３及び第２スイッチ素子Ｔｒ２はオフ状態であり、第４スイッチ素子Ｔｒ４もオン状態である。

図２（ａ）に示したように、時刻ｔ１で第１スイッチ素子Ｔｒ１をオン状態からオフ状態に切り替えた後、デッドタイム（例えば、１μ秒〜数μ秒）を設けて、図２（ｃ）に示したように、時刻ｔ３に第２スイッチ素子Ｔｒ２をオン状態に切り替える。そして、このデッドタイムの間に、すなわち、時刻ｔ１と時刻ｔ３との間の時刻ｔ２において、図２（ｂ）及び図２（ｄ）に示したように、第３スイッチ素子Ｔｒ３をオフ状態からオン状態に切り替えると共に、第４スイッチ素子Ｔｒ４をオン状態からオフ状態に切り替える。図２（ｂ）及び図２（ｄ）では、第３及び第４スイッチ素子Ｔｒ３，Ｔｒ４を同じタイミングでオン／オフ切り替えを行っているが、デッドタイムの時間内であれば、第３及び第４スイッチ素子Ｔｒ３，Ｔｒ４の切り替えタイミングは、ずれていてもよい。以下の説明においても同様である。

その後、図２（ｃ）に示したように、時刻ｔ４において、第２スイッチ素子Ｔｒ２をオン状態からオフ状態に切り替えた後、デットタイムを設けて、図２（ａ）に示したように、時刻ｔ６に第１スイッチ素子Ｔｒ１をオフ状態からオン状態に切り替える。そして、このデッドタイムの間に、すなわち、時刻ｔ４と時刻ｔ６との間の時刻ｔ５において、図２（ｂ）及び図２（ｄ）に示したように、第３スイッチ素子Ｔｒ３をオン状態からオフ状態に切り替えると共に、第４スイッチ素子Ｔｒ４をオフ状態からオン状態に切り替える。

以後、第１〜第４スイッチ素子Ｔｒ１〜Ｔｒ４を同様の方法で切り替える。すなわち、例えば、時刻ｔ７で第１スイッチ素子Ｔｒ１をオン状態からオフ状態に切り替えた後、デッドタイムを設けて時刻ｔ９に第２スイッチ素子Ｔｒ２をオン状態に切り替える。そして、このデッドタイムの間に、すなわち、時刻ｔ７と時刻ｔ９との間の時刻ｔ８において、第３スイッチ素子Ｔｒ３をオン状態に切り替えると共に、第４スイッチ素子Ｔｒ４をオフ状態に切り替える。

上記制御方法では、第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２を交互にオン／オフ動作させている。すなわち、第１スイッチ素子Ｔｒ１をオン状態からオフ状態に切り替えると共に、第２スイッチ素子Ｔｒ２をオフ状態からオン状態に切り替える工程（第１工程）と、第１スイッチ素子Ｔｒ１をオフ状態からオン状態に切り替えると共に、第２スイッチ素子Ｔｒ２をオン状態からオフ状態に切り替える工程（第２工程）と、を有し、第１及び第２工程を交互に繰り返すように、制御回路３０によって電力変換回路１１を制御している。これにより、高電圧入力端子Ｔ１及び低電圧入力端子Ｔ２に印加される直流電圧（直流電力）が、出力端子Ｔ３から交流電圧（交流電力）として出力され得る。

上記制御方法では、上記第１工程において、第１スイッチ素子Ｔｒ１をオン状態からオフ状態に切り替える際に、第３スイッチ素子Ｔｒ３をオフ状態からオン状態に切り替える。第３スイッチ素子Ｔｒ３の一端は、オフ電圧ラインＬ４に接続されている。よって、第３スイッチ素子Ｔｒ３がオン状態になることで、第１スイッチ素子Ｔｒ１のゲートは、ゲート抵抗Ｒ１を介さずに、オフ電圧ラインＬ４、すなわち、オフ電圧に短絡又は低抵抗（ゲート抵抗Ｒ１より小さい抵抗）で接続される。この状態で、第２スイッチ素子Ｔｒ２がオフ状態からオン状態に切り替えられる。

第２スイッチ素子Ｔｒ２がオフ状態からオン状態に切り替えられると、第１スイッチ素子Ｔｒ１に電圧変動が生じ得る。この電圧変動に基づく帰還容量（具体的には、ドレイン及びゲート間の寄生容量）への充放電によって第１スイッチ素子Ｔｒ１のゲートに電流が流れる場合がある。このようにオフ状態である第１スイッチ素子Ｔｒ１のゲートに電流が流れても、この電流は、オン状態の第３スイッチ素子Ｔｒ３を介してオフ電圧ラインＬ４に流れ、ゲート抵抗Ｒ１には流れない。よって、上記帰還容量の影響により生じた電流がゲート抵抗Ｒ１に流れた場合の電位差に起因するゲートの電圧変動は生じない又は上記電流がゲート抵抗Ｒ１を流れる場合より小さい。したがって、第１スイッチ素子Ｔｒ１のゲート（第１ゲート）における電圧変動が実質的に生じない。換言すれば、オフ状態となるべき第１スイッチ素子Ｔｒ１に安定したオフ電圧を供給できる。その結果、第１スイッチ素子Ｔｒ１における誤動作が生じにくい。

一方、第２スイッチ素子Ｔｒ２をオフ状態からオン状態に切り替える際には、第４スイッチ素子Ｔｒ４は、オフ状態に切り替えられている。よって、第２スイッチ素子Ｔｒ２がオン状態、すなわち、動作状態では、第２スイッチ素子Ｔｒ２のゲート（第２ゲート）には、ゲート抵抗Ｒ２を介してゲート信号（動作状態ではオン電圧）が供給される。これにより、ゲートに供給されるオン電圧（ゲート電圧）の変動が抑制されるので、誤点弧が生じにくい。したがって、第２スイッチ素子Ｔｒ２が動作している場合において、第２スイッチ素子Ｔｒ２の誤動作も生じにくい。

ここでは、第１スイッチ素子Ｔｒ１をオン状態からオフ状態に切り替え、第２スイッチ素子Ｔｒ２をオフ状態からオン状態に切り替える場合（第１工程）を例にして上記制御方法の作用効果を主に説明したが、第１スイッチ素子Ｔｒ１をオフ状態からオン状態に切り替え、第２スイッチ素子Ｔｒ２をオン状態からオフ状態に切り替える場合（第２工程）も同様である。

したがって、第１〜第４スイッチ素子Ｔｒ１〜Ｔｒ４を、図２（ａ）〜図２（ｄ）に示したようなタイミングでオン／オフ動作させるように、電力変換回路１１を制御することにより、電力変換回路１１の誤動作を抑制しながら、電力変換を行うことができる。

上記制御方法では、第１スイッチ素子Ｔｒ１のゲートには、オン状態ではゲート抵抗Ｒ１を介してゲート信号（オン電圧）が供給される一方、オフ状態では、第１スイッチ素子Ｔｒ１のゲートは、オフ電圧ラインＬ４（ゲートのオフ電圧）にゲート抵抗Ｒ１を介さず接続されている。同様に、第２スイッチ素子Ｔｒ２のゲートには、オン状態ではゲート抵抗Ｒ２を介してゲート信号（オン電圧）が供給される一方、オフ状態では、第２スイッチ素子Ｔｒ１のゲートは、オフ電圧ラインＬ６（ゲートのオフ電圧）にゲート抵抗Ｒ２を介さず接続されている。

すなわち、上記制御方法では、見かけ上、第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２のオン／オフ動作に応じて、第３及び第４スイッチ素子Ｔｒ３，Ｔｒ４をオン／オフ動作させることによって、第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２に接続されるゲート抵抗の値を切り替えていることになる。よって、ゲート抵抗Ｒ１及びゲート抵抗Ｒ２を、第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２がオン状態のときに、第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２が適正に動作するように選択しながら、第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２がオフ状態における電力変換回路１１の誤動作も抑制できる。

図１に例示した形態では、第３及び第４スイッチ素子Ｔｒ３，Ｔｒ４が、第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２と共に電力変換回路１１を構成しており、ケース１２内に配置されている。すなわち、第３及び第４スイッチ素子Ｔｒ３，Ｔｒ４は、第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２と共に電力変換モジュール１０を構成している。

このような形態では、第３及び第４スイッチ素子Ｔｒ３，Ｔｒ４を電力変換モジュール１０の外部に設けている場合に比べて、第３スイッチ素子Ｔｒ３のドレインと第１スイッチ素子Ｔｒ１のゲートとの配線距離及び第４スイッチ素子Ｔｒ４のドレインと第２スイッチ素子Ｔｒ２のゲートとの配線距離をそれぞれ短くできる。そのため、上記配線距離に起因する抵抗成分の影響が小さくなるので、より一層、電力変換回路１１の誤動作を抑制しながら、電力変換回路１１を動作し得る。

ワイドバンドギャップ半導体は、高耐圧性を有しておりパワー半導体として機能する。そのため、第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２がワイドバンドギャップ半導体を利用した半導体素子である形態では、電力変換回路１１を、高電圧を扱う電源の制御などに好適に適用できる。このように第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２がワイドバンドギャップ半導体を利用した半導体素子である場合、第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２は、それらの温度が上昇してもシリコンを利用している半導体素子の場合より適切に動作し得る。この観点でも、第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２がワイドバンドギャップ半導体を含む場合、電力変換回路１１を、高電圧を扱う電源の制御などに好適に適用できる。

第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２がワイドバンドギャップ半導体を有する場合、第３及び第４スイッチ素子Ｔｒ３，Ｔｒ４がワイドバンドギャップ半導体を利用した半導体素子であることは有効である。この点について説明する。

ワイドバンドギャップ半導体を有する第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２を備えた電力変換回路１１を、高電圧を扱う電源の制御に適用した場合、第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２の温度が高くなる場合がある。このような場合でも、第３及び第４スイッチ素子Ｔｒ３，Ｔｒ４がワイドバンドギャップ半導体を有していれば、第１及び第２スイッチ素子Ｔｒ１，Ｔｒ２の近くに第３及び第４スイッチ素子Ｔｒ３，Ｔｒ４を配置可能である。よって、１及び第２スイッチ素子Ｔｒ１，Ｔｒ２の温度が高くなるような状況下で電力変換回路１１を使用する場合においても、前述した配線距離に起因する抵抗成分の影響が小さくすることができ、電力変換回路１１の誤動作をより一層抑制することができる。

第１スイッチ素子Ｔｒ１と第３スイッチ素子Ｔｒ３とが一つの半導体チップを構成している形態では、前述した配線距離に起因する抵抗成分の影響を小さくすることができるので、より一層、電力変換回路１１の誤動作を抑制できる。同様に、第２スイッチ素子Ｔｒ２と第４スイッチ素子Ｔｒ４とが一つの半導体チップを構成している形態においても、より一層、電力変換回路１１の誤動作を抑制できる。

以上、本発明に係る種々の実施形態について説明したが、本発明は、これまで説明した種々の形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で種々の変更が可能である。

電力変換回路は、上アームに含まれる第１トランジスタスイッチ素子と、上アームと対をなす下アームに含まれており第１トランジスタスイッチ素子と直列接続される第２トランジスタスイッチ素子とを有してればよい。したがって、第３スイッチ素子Ｔｒ３及び第４スイッチ素子Ｔｒ４の少なくとも一方は、電力変換回路１１を使用する際に、電力変換回路１１に取付けられてもよい。換言すれば、第３スイッチ素子Ｔｒ３及び第４スイッチ素子Ｔｒ４の少なくとも一方は、電力変換モジュール１０と別体に設けられてもよい。

例えば、第３スイッチ素子Ｔｒ３が、電力変換モジュール１０と別体に設けられる場合（或いは、電力変換回路１１に外付けされる場合）、第３スイッチ素子Ｔｒ３のドレインは、ゲート抵抗Ｒ１と、第１スイッチ素子Ｔｒ１のゲートとの間、すなわち、それらの接続ラインに接続されていればよく、第３スイッチ素子Ｔｒ３のゲートは、ゲート抵抗Ｒ３に接続されていればよく、第３スイッチ素子Ｔｒ３のソースは、オフ電圧ラインＬ４に接続されていればよい。同様に、第４スイッチ素子Ｔｒ４が、電力変換モジュール１０と別体に設けられる場合（或いは、電力変換回路１１に外付けされる場合）、第４スイッチ素子Ｔｒ４のドレインは、ゲート抵抗Ｒ２と、第２スイッチ素子Ｔｒ２のゲートとの間、すなわち、それらの接続ラインに接続されていればよく、第４スイッチ素子Ｔｒ４のゲートは、ゲート抵抗Ｒ４に接続されていればよく、第４スイッチ素子Ｔｒ４のソースは、オフ電圧ラインＬ６に接続されていればよい。

上記実施形態では、一対の上アーム及び下アームを有する単相（一相）のインバータ回路としての電力変換回路を例示したが、電力変換回路は、例示した一対の上アーム及び下アームを２つ有し、それらが並列接続された構成（例えば、２相のインバータ回路）を有してもよいし、例示した一対の上アーム及び下アームを３つ有し、それらが並列接続された構成（例えば、３相のインバータ回路）を有してもよい。このように、一対の上アーム及び下アームを複数有する形態では、一対の上アーム及び下アーム毎に、上記制御方法を適用すればよい。

第１トランジスタスイッチ素子及び第２トランジスタスイッチ素子はＭＯＳＦＥＴに限定されず、例示したように、ＩＧＢＴでもよい。同様に、第１バイパス用スイッチ素子及び第２バイパス用スイッチ素子はＭＯＳＦＥＴに限定されず、例示したように、ＩＧＢＴでもよい。ＭＯＳＦＥＴの代わりにＩＧＢＴを用いる場合、上記説明におけるドレイン及びソースはＩＧＢＴのコレクタ及びエミッタに対応する。第１トランジスタスイッチ素子及び第２トランジスタスイッチ素子がＩＧＢＴである場合、例えば、第１バイパス用スイッチ素子及び第２バイパス用スイッチ素子はＭＯＳＦＥＴでもよい。

第１バイパス用スイッチ素子は、トランジスタスイッチ素子に限定されず、第１ゲート抵抗と第１ゲートとの間と、第１ゲートのオフ電圧との間に接続されたスイッチ素子であればよい。同様に、第２バイパス用スイッチ素子は、トランジスタスイッチ素子に限定されず、第２ゲート抵抗と第２ゲートとの間と、第２ゲートのオフ電圧との間に接続されたスイッチ素子であればよい。

１１…電力変換回路、１２…ケース、Ｔｒ１…第１スイッチ素子（第１トランジスタスイッチ素子）、Ｔｒ２…第２スイッチ素子（第２トランジスタスイッチ素子）、Ｔｒ３…第３スイッチ素子（第１バイパス用スイッチ素子）、Ｔｒ４…第４スイッチ素子（第２バイパス用スイッチ素子）、Ｒ１…ゲート抵抗（第１ゲート抵抗）、Ｒ２…ゲート抵抗（第２ゲート抵抗）。

Claims (7)

1. 上アームに含まれる第１トランジスタスイッチ素子と、前記上アームと対をなす下アームに含まれており前記第１トランジスタスイッチ素子に直列接続される第２トランジスタスイッチ素子とを有する電力変換回路の制御方法であって、
   前記第１トランジスタスイッチ素子の第１ゲートに、第１ゲート抵抗を介して入力される第１ゲート信号に応じて前記第１トランジスタスイッチ素子をオン状態からオフ状態に切り替えると共に、前記第２トランジスタスイッチ素子の第２ゲートに、第２ゲート抵抗を介して入力される第２ゲート信号に応じて前記第２トランジスタスイッチ素子をオフ状態からオン状態に切り替える第１工程と、
   前記第１ゲート信号に応じて前記第１トランジスタスイッチ素子をオン状態からオフ状態に切り替えると共に、前記第２ゲート信号に応じて前記第２トランジスタスイッチ素子をオン状態からオフ状態に切り替える第２工程と、
   を備え、
   前記第１工程では、
   前記第１トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、前記第１ゲート抵抗と前記第１ゲートの間に一端が接続され他端が前記第１ゲートのオフ電圧に接続されている第１バイパス用スイッチ素子をオフ状態からオン状態に切り替え、
   前記第２トランジスタスイッチ素子をオフ状態からオン状態に切り替える際に、前記第２ゲート抵抗と前記第２ゲートとの間に一端が接続され他端が前記第２ゲートのオフ電圧に接続されている第２バイパス用スイッチ素子をオン状態からオフ状態に切り替え、
   前記第２工程では、
   前記第１トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、前記第１バイパス用スイッチ素子をオン状態からオフ状態に切り替え、
   前記第２トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、前記第２バイパス用スイッチ素子をオフ状態からオン状態に切り替える、
   電力変換回路の制御方法。
2. 前記第１及び第２トランジスタスイッチ素子は、ワイドバンドギャップ半導体を含む、
   請求項１に記載の電力変換回路の制御方法。
3. 前記第１及び第２バイパス用スイッチ素子は、ワイドバンドギャップ半導体を含む、
   請求項２に記載の電力変換回路の制御方法。
4. 前記第１及び第２バイパス用スイッチ素子の少なくとも一方は、前記電力変換回路を含む電力変換モジュール内に配置されている、
   請求項１〜３の何れか一項に記載の電力変換回路の制御方法。
5. 前記第１及び第２バイパス用スイッチ素子それぞれはトランジスタスイッチ素子である、
   請求項１〜４の何れか一項に記載の電力変換回路の制御方法。
6. 前記第１トランジスタスイッチ素子と前記第１バイパス用スイッチ素子とは一つの半導体チップを構成している、
   請求項５に記載の電力変換回路の制御方法。
7. 前記第２トランジスタスイッチ素子と前記第２バイパス用スイッチ素子とは一つの半導体チップを構成している、
   請求項５又は６に記載の電力変換回路の制御方法。

Images