JP5407618B2 - ゲート駆動回路及び電力変換回路 - Google Patents
ゲート駆動回路及び電力変換回路 Download PDFInfo
- Publication number
- JP5407618B2 JP5407618B2 JP2009166470A JP2009166470A JP5407618B2 JP 5407618 B2 JP5407618 B2 JP 5407618B2 JP 2009166470 A JP2009166470 A JP 2009166470A JP 2009166470 A JP2009166470 A JP 2009166470A JP 5407618 B2 JP5407618 B2 JP 5407618B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transformer
- capacitor
- circuit
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
この図6の回路において、図7(a)では、最も簡単な例として、信号発生回路1の出力電圧V1は、デューティ比が略50%の振幅、時間幅ともに正負対称な波形の出力信号とする。トランス2はこの信号発生回路1の出力を絶縁して二次側に伝達する。そしてトランス2の二次電圧V2は、信号発生回路1の出力電圧V1と相似な波形出力となる。
を制御する方法は、たとえば特許文献1に示されている。
また絶縁伝送回路が用いられる装置やその運転条件によっては、必ずしもスイッチング素子のオン時間とオフ時間が均等でない場合がある。
図8の回路は、トランス2の一次側に直流電源9、スイッチ素子10、ツェナーダイオード11及びダイオード12を備え、トランス2の入力電圧V1を生成する。
二次側に接続するトランスと、前記トランスの二次側に前記スイッチング素子と直列に設けられるコンデンサと、前記スイッチング素子と前記コンデンサとの直列回路に印加される電圧を入力とし、前記コンデンサの両端に一定の電圧を印加する定電圧手段と、前記トランスの二次側の電圧が、0Vまたは前記スイッチング素子がオンとなる電圧と逆極性となったとき、前記ゲートと前記コンデンサを短絡する短絡手段と、を備えることを特徴とする。
なお図1において、図4の回路と実質的に同じ構成要素については、図4で用いているのと同じ符号が付せられている。
トランス2の二次側の構成は、スイッチング制御の対象である半導体スイッチであるIGBT4のゲートと接続される信号線にはダイオード6のアノードをトランス2側に接続し、またこのダイオード6のカソードとIGBT4のゲートの間に抵抗器3を設ける。ま
たダイオード6のアノードとトランス2の間とPNPトランジスタ7のベースとの間に抵抗器8を設ける。そしてトランジスタ7のエミッタをダイオード6と抵抗器3との間に接続し、コレクタをトランス2のIGBT4と接続される信号線と接続する。またトランス2の二次側の信号線の内のIGBT4のエミッタと接続される信号線には、直列に、PNPトランジスタ7のエミッタとIGBT4のエミッタとの間にコンデンサ13を設ける。このコンデンサ13の静電容量は、IGBT4の入出力間の寄生キャパシタ4aより数倍程度大きくしてある。またトランスの二次側2つの信号線の、抵抗器3とIGBT4のゲートの間と、コンデンサ13とIGBT4のエミッタの間に、直列に接続したダイオード16とツェナーダイオード17を設ける。このダイオード16とツェナーダイオード17は、ツェナーダイオード17のカソードを抵抗器3とIGBT4のゲートの間に、またダイオード16のカソードをコンデンサ13とIGBT4のエミッタの間に接続し、またツェナーダイオード17とダイオード16のアノードを互いに接続する。
IGBT4のゲート電圧V3の負極性電圧がコンデンサ13の電圧Vrと等しくなると放電が止まるため、コンデンサ13の電圧Vrが0Vになるまでコンデンサ13は放電されない。ダイオード16はこのときツェナーダイオード17が順方向に導通して不要な放電が行われるのを防止する。次にスイッチ素子10がオンとなってコンデンサ13が充電されるときは、コンデンサ13は初期電荷を持った状態から充電が始まる。したがって、2回目以降のコンデンサ13の充電量は小さくなり、寄生キャパシタ4aの放電電荷相当となる。
図3は本実施形態のゲート駆動回路の適用例を示す図である。
図3は電力変換回路に適用した場合の例で、直流電源101、制御対象となる4つのスイッチング素子102、103、104、及び105及びこのスイッチング素子102、103、104、及び105のオン/オフを制御するゲート駆動回路106、107、108、及び109を有する。この4つのゲート駆動回路106、107、108、及び109のうち、ゲート駆動回路106及び107は図1に示した本実施形態のゲート駆動回路であり、またゲート駆動回路108及び109は別電源により逆バイアス電圧を与えたものである。
制御部として用いた場合も、上記説明は同様に適合する。
図4は、第2の実施形態のゲート駆動回路の構成例を示す図である。
図4においてトランス2の一次側の構成は、図1の第1の実施形態の構成と同じであり、トランス2に様々なデューティ比の信号を入力することが出来る。
ても、コンデンサ13の電圧Vrが不足することはない。
図5は、第3の実施形態のゲート駆動回路の構成例を示す図である。
この図5の構成を図4の第2の実施形態の構成と比較すると、図5の第3の実施形態の構成は、図4の構成のNPNトランジスタ22を電界効果トランジスタ(FET)24に置き換えたものである。
2 トランス
3、8、15 抵抗器
4 半導体スイッチ
4a 寄生キャパシタ
5、13 コンデンサ
6、12、17 ダイオード
7 PNPトランジスタ
9、101 直流電源
10 スイッチ素子
11、14、16 ツェナーダイオード
102、103、104、105 スイッチング素子
106、107、108、109 ゲート駆動回路
Claims (6)
- スイッチング素子のゲートを駆動するゲート駆動回路であって、
パルス電圧源と、
前記パルス電圧源を一次側に、前記スイッチング素子を二次側に接続するトランスと、
前記トランスの二次側に前記スイッチング素子と直列に設けられるコンデンサと、
前記トランスの二次側に並列に設けられ、前記スイッチング素子に印加される電圧が前記トランスの二次側の電圧よりも低い値になるよう電圧を制限する電圧クランプ手段と、
前記トランスの二次側の電圧が、0Vまたは前記スイッチング素子がオンとなる電圧と逆極性となったとき、前記ゲートと前記コンデンサとの直列回路を短絡する短絡手段と、
を備えることを特徴とするゲート駆動回路。 - スイッチング素子のゲートを駆動するゲート駆動回路であって、
パルス電圧源と、
前記パルス電圧源を一次側に、前記スイッチング素子を二次側に接続するトランスと、
前記トランスの二次側に前記スイッチング素子と直列に設けられるコンデンサと、
前記スイッチング素子と前記コンデンサとの直列回路に印加される電圧を入力とし、前記コンデンサの両端に一定の電圧を印加する定電圧手段と、
前記トランスの二次側の電圧が、0Vまたは前記スイッチング素子がオンとなる電圧と逆極性となったとき、前記ゲートと前記コンデンサとの直列回路を短絡する短絡手段と、
を備えることを特徴とするゲート駆動回路。 - 前記定電圧手段は定電圧素子とバイポーラトランジスタより構成されることを特徴とする請求項2に記載のゲート駆動回路。
- 前記定電圧手段は定電圧素子とFETより構成されることを特徴とする請求項2に記載のゲート駆動回路。
- 直流電圧源に複数のスイッチング素子を直列に接続した電力変換回路であって、
前記パルス電圧源とは別の電源から逆バイアス電圧を供給され、前記直流電源の一端に接続されるスイッチング素子を制御する第1の制御回路と、
前記直流電源の他端に接続されるスイッチング素子を制御する第2の制御回路と、
を備え、
前記第2の制御回路は、請求項1乃至4の何れか1項に記載のゲート駆動回路であることを特徴とする電力変換回路。 - 前記電力変換回路の起動時には前記他端に接続されるスイッチング素子からオンとすることを特徴とする請求項5に記載の電力変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009166470A JP5407618B2 (ja) | 2009-07-15 | 2009-07-15 | ゲート駆動回路及び電力変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009166470A JP5407618B2 (ja) | 2009-07-15 | 2009-07-15 | ゲート駆動回路及び電力変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011024323A JP2011024323A (ja) | 2011-02-03 |
JP5407618B2 true JP5407618B2 (ja) | 2014-02-05 |
Family
ID=43633869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009166470A Active JP5407618B2 (ja) | 2009-07-15 | 2009-07-15 | ゲート駆動回路及び電力変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5407618B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102340237B (zh) * | 2011-08-18 | 2017-02-08 | 深圳市核达中远通电源技术有限公司 | 一种驱动电路 |
CN102280990B (zh) * | 2011-08-26 | 2013-05-15 | 北京新雷能科技股份有限公司 | 一种磁隔离驱动电路 |
EP3151363B1 (en) * | 2014-05-28 | 2018-07-04 | Fuji Electric Co., Ltd. | Charger |
JP6551041B2 (ja) * | 2015-08-19 | 2019-07-31 | 富士電機株式会社 | 交流−直流変換装置 |
CN105391274B (zh) * | 2015-11-06 | 2018-08-07 | 国网上海市电力公司 | 一种直流输电串并联转换器用控制系统中的驱动电路 |
KR101952292B1 (ko) * | 2017-12-28 | 2019-02-26 | 동명대학교산학협력단 | 보조 fet를 이용해 턴-오프 지연을 감소한 게이트 드라이버 회로 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5481219A (en) * | 1994-07-20 | 1996-01-02 | At&T Corp. | Apparatus and method for generting negative bias for isolated MOSFET gate-drive circuits |
JPH11145810A (ja) * | 1997-11-06 | 1999-05-28 | Shimada Phys & Chem Ind Co Ltd | ドライブ回路 |
JP2000216671A (ja) * | 1999-01-27 | 2000-08-04 | Hitachi Ltd | Mosfetの駆動回路 |
JP4006920B2 (ja) * | 2000-04-11 | 2007-11-14 | 松下電器産業株式会社 | アーク溶接機またはプラズマ切断機 |
JP4844419B2 (ja) * | 2007-02-07 | 2011-12-28 | 富士電機株式会社 | ゲート駆動回路 |
-
2009
- 2009-07-15 JP JP2009166470A patent/JP5407618B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011024323A (ja) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7113412B2 (en) | Drive circuit and power supply apparatus | |
US9397658B2 (en) | Gate drive circuit and a method for controlling a power transistor | |
JP6419649B2 (ja) | ゲート駆動回路 | |
US8810287B2 (en) | Driver for semiconductor switch element | |
US7750720B2 (en) | Circuit arrangement and a method for galvanically separate triggering of a semiconductor switch | |
JP5407618B2 (ja) | ゲート駆動回路及び電力変換回路 | |
JP2007336694A (ja) | 絶縁ゲート型半導体素子の駆動回路 | |
WO2015072098A1 (ja) | ゲート駆動回路およびそれを用いた電力変換装置 | |
JP6956386B2 (ja) | 負電圧生成回路およびこれを用いた電力変換装置 | |
JP5761656B2 (ja) | ゲートドライブ回路 | |
CN111865086B (zh) | 自供电控制电路及控制方法以及开关电源电路 | |
WO2013161201A1 (ja) | 駆動装置 | |
JP4830829B2 (ja) | 絶縁ゲートトランジスタの駆動回路 | |
JP4458353B2 (ja) | ハイサイド駆動回路 | |
US11336087B2 (en) | Electronic circuit and electronic apparatus | |
JP2018046736A (ja) | 絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム | |
CN110932528B (zh) | 自供电控制电路及控制方法以及开关电源电路 | |
JP2018007345A (ja) | 絶縁ゲート型半導体素子駆動装置 | |
JP2006050776A (ja) | 半導体スイッチ回路および電力変換装置およびインバータ装置および空気調和機 | |
CN113394954A (zh) | 驱动电路、功率电路以及投影设备 | |
JP2009219017A (ja) | 負荷制御装置、及びその入力パルスの生成方法 | |
EP2787639A1 (en) | Cascode bipolar transistor circuit | |
JP2020136694A (ja) | 出力回路 | |
WO2024070208A1 (ja) | 素子評価装置 | |
JP7086291B2 (ja) | スイッチングデバイスの駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5407618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |