JP2018046736A - 絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム - Google Patents
絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム Download PDFInfo
- Publication number
- JP2018046736A JP2018046736A JP2017121015A JP2017121015A JP2018046736A JP 2018046736 A JP2018046736 A JP 2018046736A JP 2017121015 A JP2017121015 A JP 2017121015A JP 2017121015 A JP2017121015 A JP 2017121015A JP 2018046736 A JP2018046736 A JP 2018046736A
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- voltage
- gate semiconductor
- semiconductor element
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
所定の駆動信号に従って、絶縁ゲート型半導体素子を駆動する絶縁ゲート型半導体素子駆動装置であって、
駆動信号に従って単電源で動作する駆動回路と、
第1のコンデンサ及び第1のツェナーダイオードの並列回路であって、駆動回路の出力端子に接続される一端を有する第1の並列回路と、
第1の並列回路の他端と駆動回路のグランドとの間に接続された直列回路であって、ダイオードと、第2のコンデンサ及び第2のツェナーダイオードの第2の並列回路と、が直列に接続されて構成された直列回路と、
第1の並列回路の他端と駆動回路のグランドとの間に接続された抵抗と、を備え、
抵抗の両端電圧を、絶縁ゲート型半導体素子を駆動する出力電圧とし、
第1のコンデンサの両端電圧を出力電圧の負方向に重畳することで出力電圧の負電圧を発生する。
以下、図1及び図4〜7を参照して、実施の形態1を説明する。
図1は実施の形態1にかかる絶縁ゲート型半導体素子駆動装置10の構成例を示す回路図である。図1に示すように、実施の形態1にかかる絶縁ゲート型半導体素子駆動装置10は、単電源で動作する駆動回路100と、コンデンサ101と、ツェナーダイオード102と、ダイオード103と、コンデンサ104と、ツェナーダイオード105と、抵抗106と、を備えて構成される。ここで、単電源とは、1つの直流電圧源をいう。
以上のように構成された絶縁ゲート型半導体素子駆動装置10の動作を、図1及び図4〜図7を参照して説明する。
(1)PWM信号Spのオンデューティ比は50%である。
(2)コンデンサ101とコンデンサ104の容量が互いに等しい。
(3)コンデンサ101とコンデンサ104の容量は絶縁ゲート型半導体素子3の入力容量よりも十分大きな容量である。
(4)ツェナーダイオード102とツェナーダイオード105のツェナー電圧Vzが等しい。
(5)ツェナー電圧Vzは電圧1/2Vccより大きい。
Va
=1/2Vcc×(0.8−0.2)
=0.3Vcc (1)
このため、抵抗106には、0.3Vcc/(抵抗106の抵抗値)の平均電流が流れる。
Va
=−1/2Vcc×(0.8−0.2)
=−0.3Vcc (2)
このため、−0.3Vcc/(抵抗106の抵抗値)の平均電流が抵抗106に流れる。上記の状態において、コンデンサ101とコンデンサ104にはそれぞれほぼ1/2Vccの電圧が充電されており、PWM信号Spがオン、すなわち駆動回路100の出力電圧V100が電源電圧Vccのとき、コンデンサ101とコンデンサ104の直列回路の両端電圧が電源電圧Vccと等しくなる。そのため、ダイオード103の両端電圧は零になり、ダイオード103には電流が流れないが、抵抗106を流れる電流でコンデンサ101はわずかに充電される。
以上説明したように、本実施の形態によれば、コンデンサ101の両端電圧を駆動回路100の出力電圧に対して負方向に重畳することで、安定な負のゲート駆動電圧Vgを得ることができる。これにより、単一の直流電源を用いた、絶縁ゲート型半導体素子駆動装置10において、従来技術に比較して簡単な構成で、駆動信号のオンデューティ比の比較的広い範囲、かつ駆動信号が長時間オフとなっている状態からオンとなる最初のサイクルにおいても、オフ期間に一定の負電圧を供給することが可能となる。従って、例えば超高速のスイッチング特性を持つ、GaNFETや、シリコンカーバイトFETなどの絶縁ゲート型半導体素子を、ソース電極の寄生インダクタンスによるノイズによる影響を防止して、安定に駆動することができる。
以下、図2を参照して、実施の形態2を説明する。
図2は実施の形態2にかかる絶縁ゲート型半導体素子駆動装置10Aの構成例を示す回路図である。図2の実施の形態2にかかる絶縁ゲート型半導体素子駆動装置10Aは、図1の実施の形態1にかかる絶縁ゲート型半導体素子駆動装置10に比較して以下の点(1)が異なる。
上記構成により、実施の形態2にかかる絶縁ゲート型半導体素子駆動装置10Aは、図1の実施の形態1にかかる絶縁ゲート型半導体素子駆動装置10において、ツェナーダイオード105とコンデンサ104の並列回路を、ダイオード103と直列に接続する順番を入れ替えたのみであり、絶縁ゲート型半導体素子駆動装置10と全く同じ動作を行う。
実施の形態2にかかる絶縁ゲート型半導体素子駆動装置10Aは、実施の形態1にかかる絶縁ゲート型半導体素子駆動装置10と全く同じ動作をするため、全く同じ作用効果を得る。
以下、図3及び図8を参照して、実施の形態3を説明する。
図3は実施の形態3にかかる絶縁ゲート型半導体素子駆動システム20の構成例を示す回路図である。実施の形態3にかかる絶縁ゲート型半導体素子駆動システム20は、図3に示すように、実施の形態1にかかる絶縁ゲート型半導体素子駆動装置10と、絶縁ゲート型半導体素子駆動装置10と同様の構成を有する絶縁ゲート型半導体素子駆動装置10Bとを備え、2個の絶縁ゲート型半導体素子3,3Bを駆動することを特徴としている。実施の形態3にかかる絶縁ゲート型半導体素子駆動システム20は、実施の形態1にかかる絶縁ゲート型半導体素子駆動装置10に比較して以下の点(1)〜(4)が異なる。
(1)絶縁ゲート型半導体素子駆動装置10と同様の構成を有する絶縁ゲート型半導体素子駆動装置10Bとを備える。絶縁ゲート型半導体素子駆動装置10Bは、絶縁ゲート型半導体素子駆動装置10と同様に、駆動回路200と、コンデンサ201と、ツェナーダイオード202と、ダイオード203と、コンデンサ204と、ツェナーダイオード205と、抵抗206とを備えて、同様の接続状態で構成される。なお、駆動回路200は、単電源で動作し、入力端子と出力端子との間が例えばトランスで電気的に絶縁された入出力絶縁型駆動回路である。また、コンデンサ201とダイオード203との間に接続点P2を有する。
(2)駆動回路200の正の電源端子には、直流電圧源1からの電源電圧Vccがダイオード5を介して印加され、駆動回路200の正の電源端子と負の電源端子との間にはコンデンサ6が接続され、駆動回路200が直流電圧で駆動される。
(3)駆動回路200の入力端子には、駆動信号発生器2BからのPWM信号Sqが印加される。PWM信号Sqは、駆動回路100に入力されるPWM信号Spとは異なる時間期間でオンとなり逆極性を有する信号である。
(4)絶縁ゲート型半導体素子駆動装置10Bのゲート駆動電圧Vgbは絶縁ゲート型半導体素子3BのゲートGに印加され、絶縁ゲート型半導体素子3のドレインD・ソースS間に負荷4が接続される。
以上のように構成された絶縁ゲート型半導体素子駆動システム20は、2つの絶縁ゲート型半導体素子3,3Bを駆動するそれぞれの駆動回路100,200を備えて以下のように動作する。
以上のように構成された実施の形態3にかかる絶縁ゲート型半導体素子駆動システム20は、1対の絶縁ゲート型半導体素子3,3Bを互い違いに駆動することを除いて、実施の形態1にかかる絶縁ゲート型半導体素子駆動装置10と同様に動作する。
以上のように、本出願において開示する技術の例示として、実施の形態1〜3を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、実施の形態1〜3で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。
2,2B 駆動信号発生器
3,3B 絶縁ゲート型半導体素子
4 負荷
5 ダイオード
6 コンデンサ
7 直流電圧源
10,10A,10B 絶縁ゲート型半導体素子駆動装置
20 絶縁ゲート型半導体素子駆動システム
100 駆動回路
101 コンデンサ
102 ツェナーダイオード
103 ダイオード
104 コンデンサ
105 ツェナーダイオード
106 抵抗
200 駆動回路
201 コンデンサ
202 ツェナーダイオード
203 ダイオード
204 コンデンサ
205 ツェナーダイオード
206 抵抗
P1,P2 接続点
Claims (5)
- 所定の駆動信号に従って、絶縁ゲート型半導体素子を駆動する絶縁ゲート型半導体素子駆動装置であって、
前記駆動信号に従って単電源で動作する駆動回路と、
第1のコンデンサ及び第1のツェナーダイオードの並列回路であって、前記駆動回路の出力端子に接続される一端を有する第1の並列回路と、
前記第1の並列回路の他端と前記駆動回路のグランドとの間に接続された直列回路であって、ダイオードと、第2のコンデンサ及び第2のツェナーダイオードの第2の並列回路と、が直列に接続されて構成された直列回路と、
前記第1の並列回路の他端と前記駆動回路のグランドとの間に接続された抵抗と、を備え、
前記抵抗の両端電圧を、前記絶縁ゲート型半導体素子を駆動する出力電圧とし、
前記第1のコンデンサの両端電圧を前記出力電圧の負方向に重畳することで前記出力電圧の負電圧を発生する、
絶縁ゲート型半導体素子駆動装置。 - 前記駆動回路の出力端子は前記第1のツェナーダイオードのカソードに接続され、
前記第1のツェナーダイオードのアノードは前記ダイオードのアノードに接続され、
前記ダイオードのカソードは前記第2のツェナーダイオードのカソードに接続され、
前記第2のツェナーダイオードのアノードは前記駆動回路のグランドに接続される、
請求項1に記載の絶縁ゲート型半導体素子駆動装置。 - 前記駆動回路の出力端子は前記第1のツェナーダイオードのカソードに接続され、
前記第1のツェナーダイオードのアノードは前記第2のツェナーダイオードのカソードに接続され、
前記第2のツェナーダイオードのアノードは前記ダイオードのアノードに接続され、
前記ダイオードのカソードは前記駆動回路のグランドに接続される、
請求項1に記載の絶縁ゲート型半導体素子駆動装置。 - 請求項1〜3のうちのいずれか1つに記載の絶縁ゲート型半導体素子駆動装置である第1及び第2の絶縁ゲート型半導体素子駆動装置と、
入出力絶縁型駆動回路である前記第2の絶縁ゲート型半導体素子駆動装置の駆動回路の両電源端子の間に接続される第3のコンデンサと、
前記第1の絶縁ゲート型半導体素子駆動装置の駆動回路及び前記第2の絶縁ゲート型半導体素子駆動装置の駆動回路を電源駆動する前記単電源である第1の単電源と、
前記第1の単電源と前記第2の絶縁ゲート型半導体素子駆動装置の駆動回路との間に接続される第2のダイオードと、を備え、
前記第1の絶縁ゲート型半導体素子駆動装置の駆動回路と前記第2の絶縁ゲート型半導体素子駆動装置の駆動回路とは、それぞれ互いに異なる時間期間で互いに逆極性を有する1対の駆動信号で駆動する、
絶縁ゲート型半導体素子駆動システム。 - 前記第2の絶縁ゲート型半導体素子駆動装置の出力端子と、前記第1の絶縁ゲート型半導体素子駆動装置の駆動回路のグランドとの間に、前記第2の絶縁ゲート型半導体素子駆動装置が駆動する絶縁ゲート型半導体素子を介して、第2の単電源を備えた、
請求項4に記載の絶縁ゲート型半導体素子駆動システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/671,808 US10211828B2 (en) | 2016-09-08 | 2017-08-08 | Driving device for insulated gate semiconductor element, and driving system for the same element |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016175604 | 2016-09-08 | ||
JP2016175604 | 2016-09-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018046736A true JP2018046736A (ja) | 2018-03-22 |
JP6865348B2 JP6865348B2 (ja) | 2021-04-28 |
Family
ID=61693234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017121015A Active JP6865348B2 (ja) | 2016-09-08 | 2017-06-21 | 絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6865348B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020032062A1 (ja) * | 2018-08-09 | 2020-02-13 | 日本電産株式会社 | 駆動回路及び電源回路 |
JP2020202517A (ja) * | 2019-06-12 | 2020-12-17 | ナブテスコ株式会社 | スイッチング装置、アクチュエータの駆動回路装置、アクチュエータシステム |
-
2017
- 2017-06-21 JP JP2017121015A patent/JP6865348B2/ja active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020032062A1 (ja) * | 2018-08-09 | 2020-02-13 | 日本電産株式会社 | 駆動回路及び電源回路 |
JPWO2020032062A1 (ja) * | 2018-08-09 | 2021-08-12 | 日本電産株式会社 | 駆動回路及び電源回路 |
JP7310819B2 (ja) | 2018-08-09 | 2023-07-19 | ニデック株式会社 | 駆動回路及び電源回路 |
JP2020202517A (ja) * | 2019-06-12 | 2020-12-17 | ナブテスコ株式会社 | スイッチング装置、アクチュエータの駆動回路装置、アクチュエータシステム |
Also Published As
Publication number | Publication date |
---|---|
JP6865348B2 (ja) | 2021-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI492535B (zh) | A semiconductor device, a converter, a converter, and a power conversion device using the same | |
US10554128B2 (en) | Multi-level boost converter | |
US7388422B2 (en) | Charge pump circuit for high side drive circuit and driver driving voltage circuit | |
US9209793B2 (en) | Bootstrap circuitry for an IGBT | |
US10063227B2 (en) | Level shifting circuit | |
JP2018074666A (ja) | 電力変換装置 | |
US6738270B2 (en) | Parallel power source system | |
JP5407618B2 (ja) | ゲート駆動回路及び電力変換回路 | |
WO2018230196A1 (ja) | 駆動装置及び電力変換装置 | |
JP6865348B2 (ja) | 絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム | |
JP2018033303A (ja) | 半導体スイッチング素子駆動回路及び電力変換器 | |
US10211828B2 (en) | Driving device for insulated gate semiconductor element, and driving system for the same element | |
JP2015216710A (ja) | 半導体装置及び電力変換装置 | |
JP6185032B2 (ja) | 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置 | |
US11336087B2 (en) | Electronic circuit and electronic apparatus | |
JP2018007345A (ja) | 絶縁ゲート型半導体素子駆動装置 | |
JP6939087B2 (ja) | 集積回路装置 | |
JP4182079B2 (ja) | 整流回路 | |
JP5892772B2 (ja) | 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置 | |
JP7201045B2 (ja) | 電力変換装置 | |
CN113689814B (zh) | 驱动电路 | |
JP2018057156A (ja) | 電力変換器 | |
JP5524717B2 (ja) | 整流回路及び該整流回路の制御回路 | |
JP7200783B2 (ja) | 電源電圧生成回路 | |
JP5474143B2 (ja) | 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20190121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210301 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6865348 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |