JP2018057156A

JP2018057156A - 電力変換器

Info

Publication number: JP2018057156A
Application number: JP2016190968A
Authority: JP
Inventors: 健志郎桂; Kenshiro Katsura; 山口　浩二; Koji Yamaguchi; 浩二山口
Original assignee: IHI Corp
Current assignee: IHI Corp
Priority date: 2016-09-29
Filing date: 2016-09-29
Publication date: 2018-04-05
Anticipated expiration: 2036-09-29
Also published as: JP6801343B2

Abstract

【課題】スイッチング素子を削減可能な半導体スイッチング素子駆動回路及び電力変換器を提供する。【解決手段】第１のスイッチング素子を備え、当該第１のスイッチング素子のスイッチングにより昇圧する昇圧回路と、前記昇圧された電圧により駆動される少なくとも一の第２のスイッチング素子を備えた駆動回路と、を備えた電力変換器であって、前記第１のスイッチング素子と前記第２のスイッチング素子とは共用されている。【選択図】図１

Description

本発明は、電力変換器に関する。

従来、インバータやコンバータ等の電力変換器は、上アーム用のスイッチング素子及び下アーム用のスイッチング素子が直列接続されたスイッチングレグと、そのスイッチングレグを駆動するゲート駆動回路とで構成されている。このゲート駆動回路は、上記スイッチングレグの各スイッチング素子のオン，オフを制御することで直流電力を交流電力に変換することができる。

ところで、特許文献１には、下アーム用のスイッチング素子を駆動する駆動電圧を、昇圧チョッパ回路を用いて昇圧し、その昇圧した電圧を上アーム用のスイッチング素子を駆動する駆動電圧とするゲート駆動回路が開示されている。この昇圧チョッパ回路は、インダクタ及びＭＯＳＦＥＴを備え、このＭＯＳＦＥＴのオン，オフによりインダクタの蓄積エネルギーを放出することで、上記昇圧を行う。

特開２００３−１８８２１号公報

しかしながら、電力変換器に、特許文献１に記載のゲート駆動回路を用いると、直流電力を交流電力に変換するスイッチングレグのスイッチング素子の他に、昇圧チョッパ回路用のスイッチング素子（ＭＯＳＦＥＴ）が必要になり、高コストとなる。

本発明は、このような事情に鑑みてなされたもので、その目的は、スイッチング素子を削減可能な電力変換器を提供することである。

本発明の一態様は、第１のスイッチング素子を備え、当該第１のスイッチング素子のスイッチングにより昇圧する昇圧回路と、前記昇圧された電圧により駆動される少なくとも一の第２のスイッチング素子を備えた駆動回路と、を備えた電力変換器であって、前記第１のスイッチング素子と前記第２のスイッチング素子とは共用されている電力変換器である。

本発明の一態様は、上述の電力変換器であって、前記昇圧回路は、インダクタと、前記インダクタの一端に接続された第１のコンデンサと、前記インダクタの他端に接続された第２のコンデンサと、前記第２のスイッチング素子が導通状態から遮断状態になることで、前記インダクタに起電圧を発生させる起電圧発生回路と、前記第２のスイッチング素子が前記遮断状態である場合に、前記第１のコンデンサが充電した電圧と、前記起電圧とにより前記第２のコンデンサを充電させる充電回路と、をさらに備える。

本発明の一態様は、上述の電力変換器であって、前記第２のコンデンサと前記第２のスイッチング素子の制御端子とを接続することにより、前記第２のコンデンサに充電された電圧を前記制御端子に供給する制御部をさらに備える。

本発明の一態様は、上述の電力変換器であって、前記昇圧回路は、前記第１のコンデンサから放電された電荷を、導通状態の前記第２のスイッチング素子を経由させて前記インダクタに供給することにより、前記インダクタにエネルギーを蓄積させるエネルギー蓄積回路をさらに備える。

本発明の一態様は、上述の電力変換器であって、前記駆動回路は、上アーム用の半導体スイッチング素子と下アーム用の半導体スイッチング素子とが直列接続されたスイッチングレグを備え、前記第２のスイッチング素子は、前記上アーム用の半導体スイッチング素子である。

以上説明したように、本発明によれば、スイッチング素子を削減することができる。

本発明の一実施形態に係る電力変換器１の回路図の一例を示す図である。本発明の一実施形態に係る半導体スイッチング素子駆動回路６の動作モード１を示す説明図である。本発明の一実施形態に係る半導体スイッチング素子駆動回路６の動作モード２を示す説明図である。本発明の一実施形態に係る半導体スイッチング素子駆動回路６の動作モード３を示す説明図である。本発明の一実施形態に係る電力変換器１Ａの回路図の一例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、図面において、同一又は類似の部分には同一の符号を付して、重複する説明を省く場合がある。また、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

図１は、本発明の一実施形態に係る電力変換器１の回路図である。例えば、電力変換器１は、インバータ、ＤＣ−ＤＣコンバータ又はモータドライブ回路である。本実施形態に係る電力変換器１は、第１のスイッチング素子を備え、当該第１のスイッチング素子のスイッチングにより昇圧する昇圧回路と、前記昇圧された電圧により駆動される少なくとも一の第２のスイッチング素子を備えた駆動回路と、を有し、第１のスイッチング素子と第２のスイッチング素子とは共用されていることを特徴とする。
以下に、本実施形態における電力変換器１について、説明する。

図１に示すように、電力変換器１は、スイッチング素子２，３及び負荷駆動用電源４を備えた駆動回路、制御電源５（直流電源）、半導体スイッチング素子駆動回路６及び制御信号発生部７を備える。なお、スイッチング素子２，３の少なくともいずれかが上記第２のスイッチング素子である。本実施形態では、スイッチング素子２が第２のスイッチング素子である場合について、説明する。

スイッチング素子２は、負荷駆動用電源４とグランドとの間に接続された上アーム用の半導体スイッチング素子である。例えば、スイッチング素子２は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳｉＣ（炭化珪素）やＧａＮ（窒化ガリウム）等のワイドギャップ半導体のスイッチング素子等である。本実施形態では、スイッチング素子２は、ｎ型のＭＯＳＦＥＴである場合について、説明する。

スイッチング素子３は、負荷駆動用電源４とグランドとの間に接続された下アーム用の半導体スイッチング素子である。例えば、スイッチング素子３は、ＭＯＳＦＥＴ、ＩＧＢＴ、ＳｉＣやＧａＮ等のワイドギャップ半導体のスイッチング素子等である。本実施形態では、スイッチング素子３は、ｎ型のＭＯＳＦＥＴである場合について、説明する。このような一対のスイッチング素子２、３は、互いに直列接続されており、スイッチングレグを構成している。

スイッチング素子２のドレインは、負荷駆動用電源４に接続されている。スイッチング素子２のソースは、スイッチング素子３のドレインに接続されている。
スイッチング素子３のソースはグランドに接続されている。スイッチング素子２のゲート（制御端子）は、半導体スイッチング素子駆動回路６に接続されている。スイッチング素子３のゲートは、制御信号発生部７に接続されている。
スイッチング素子２は、半導体スイッチング素子駆動回路６から供給されるゲート電圧に基づいて導通（オン）又遮断（オフ）する。また、スイッチング素子３は、制御信号発生部７から供給されるゲート電圧に基づいて導通又遮断する。これにより、スイッチング素子２，３は、負荷駆動用電源４から供給される入力電圧Ｖｉｎを交流電圧に変換して負荷に出力する。

制御電源５は、正極性の直流電源である。例えば、制御電源５は、スイッチング素子２，３を駆動するための電源であってもよいし、不図示の他の装置を駆動するための電源であってもよい。制御電源５の電圧は、電圧ＶＤＤである。

半導体スイッチング素子駆動回路６は、スイッチング素子２の制御端子に駆動電圧を出力することで、そのスイッチング素子２を駆動する。本実施形態においては、半導体スイッチング素子駆動回路６は、制御電源５からの電圧に基づいて、スイッチング素子２のゲートに、ゲート電圧を出力する。これにより、半導体スイッチング素子駆動回路６は、スイッチング素子２の導通状態又は遮断状態を制御する。具体的には、半導体スイッチング素子駆動回路６は、上アームのスイッチング素子２を十分に導通状態にさせるために、制御電源５の電源電圧ＶＤＤを昇圧し、その昇圧した電圧をゲート電圧としてスイッチング素子２のゲートに印加する。これにより、半導体スイッチング素子駆動回路６は、従来にように電源電圧ＶＤＤを制御対象のスイッチング素子のゲートに印加する場合と比較して、制御対象のスイッチング素子のオン抵抗がより低い状態で、そのスイッチング素子を駆動することができる。本実施形態では、制御電源５の電源電圧ＶＤＤを昇圧する場合において、昇圧回路用のスイッチング素子として、制御対象であるスイッチング素子２を用いることで、新たなスイッチング素子を設けることなく、制御電源５の電源電圧ＶＤＤを昇圧することを特徴とする。

以下に、本実施形態における半導体スイッチング素子駆動回路６の構成について、具体的に説明する。半導体スイッチング素子駆動回路６は、昇圧回路を備え、スイッチング素子２のゲート電圧を昇圧する。なお、本実施形態では、説明の便宜のため、スイッチング素子２のゲート電圧を昇圧する場合について説明するが、これに限定されない。すなわち、スイッチング素子３のゲートに対して、半導体スイッチング素子駆動回路６を適用してもよい。

半導体スイッチング素子駆動回路６の昇圧回路は、インダクタを備え、スイッチング素子２のスイッチングを制御することで上記インダクタに起電圧を発生させ、その起電圧を用いてスイッチング素子２を駆動するゲート電圧を所定の電圧に昇圧する。また、例えば、上記所定の電圧とは、制御対象であるスイッチング素子２が導通状態となるゲート電圧である。以下に、本実施形態に係る半導体スイッチング素子駆動回路６の構成について、説明する。

半導体スイッチング素子駆動回路６は、抵抗１０、ダイオード１１、第１のコンデンサ１２、インダクタ１３、ダイオード１４、抵抗１５、ダイオード１６、制御部１７、抵抗１８及び第２のコンデンサ１９を備える。そして、第１のコンデンサ１２、インダクタ１３、ダイオード１４、第２のコンデンサ１９及びスイッチング素子２は上記昇圧回路を構成する。

抵抗１０は、一端が制御電源５の出力端に接続され、他端がダイオード１１のアノードに接続されている。また、ダイオード１１のカソードは、第１のコンデンサ１２の一端及びインダクタ１３の一端に接続されている。第１のコンデンサ１２の一端は、インダクタ１３の一端に接続されている。第１のコンデンサ１２の他端は、第２のコンデンサ１９の他端及びスイッチング素子３のドレインに接続されている。インダクタ１３の他端は、ダイオード１４のアノード及び抵抗１５の一端に接続されている。

ダイオード１４のカソードは、第２のコンデンサ１９の一端及び制御部１７に接続されている。抵抗１５の他端は、ダイオード１６のアノードに接続されている。ダイオード１６のカソードは、スイッチング素子２のドレインに接続されている。
制御部１７は、制御信号発生部７から出力される制御信号に基づいて、第１のコンデンサ１２及び第２のコンデンサ１９の充放電を制御する。この制御信号とは、例えば、ＰＷＭ（pulse width modulation）信号である。制御部１７は、スイッチング素子１７１及びスイッチング素子１７２を備える。

スイッチング素子１７１は、第２のコンデンサ１９の一端とスイッチング素子２のゲートとを抵抗１８を介して接続することにより、スイッチング素子２のゲートに導通用駆動信号を供給する。導通用駆動信号とは、スイッチング素子１７１を導通させる信号であり、例えば、ゲート電圧である。例えば、スイッチング素子１７１は、ＮＰＮ型のＩＧＢＴである。

スイッチング素子１７２は、スイッチング素子２のゲートとソースとを抵抗１８を介して接続することによりスイッチング素子２を遮断状態とする。例えば、スイッチング素子１７２は、ＰＮＰ型のＩＧＢＴである。すなわち、本実施形態では、制御部１７は、スイッチング素子１７１及びスイッチング素子１７２を用いたプッシュプル回路であるが、これに限定されず、スイッチング素子２の導通状態又は遮断状態を制御可能であれば特に限定されない。

スイッチング素子１７１のコレクタは、第２のコンデンサ１９の一端とダイオード１６のカソードとに接続されている。スイッチング素子１７１のエミッタは、スイッチング素子１７２のエミッタに接続されている。スイッチング素子１７１のベースとスイッチング素子１７２のベースとの接続点は制御信号発生部７に接続されている。スイッチング素子１７１のエミッタとスイッチング素子１７２のエミッタとの接続点は抵抗１８を介してスイッチング素子２のゲートに接続されている。スイッチング素子１７２のコレクタは、第２のコンデンサ１９の他端及びスイッチング素子２のソースに接続されている。

次に、本実施形態における半導体スイッチング素子駆動回路６の動作の流れについて、図２〜図４を用いて説明する。本実施形態では、半導体スイッチング素子駆動回路６の動作モードとして、３つの動作モード（動作モード１〜動作モード３）を順に切り替えることで、スイッチング素子２を導通状態又は遮断状態に制御する。なお、図２〜図４において、破線で示したスイッチング素子２，３，１７１，１７２は遮断状態であることを示し、実線で示したスイッチング素子２，３，１７１，１７２は導通状態であることを示す。なお、定常状態を想定するため、初期状態として、第１のコンデンサ１２及び第２のコンデンサ１９には電荷が充電されているとする。

＜動作モード１＞
図２は、本発明の一実施形態に係る半導体スイッチング素子駆動回路６の動作モード１を示す説明図である。図２に示すように、スイッチング素子１７１が遮断状態から導通状態になると、第２のコンデンサ１９に充電されていた電荷は、スイッチング素子１７１、抵抗１８、スイッチング素子３の入力容量２０を経由し、第２のコンデンサ１９の他端に戻る経路Ｗ１を通る。したがって、入力容量２０は、第１のコンデンサ１２から放電された電荷により充電が開始される。そして、動作モード１において入力容量２０が十分に充電されるとスイッチング素子２が導通状態になる。スイッチング素子２が導通状態になると、第１のコンデンサ１２に充電された電荷が、導通状態のスイッチング素子２を経由する経路Ｗ２を通って放電されるため、インダクタ１３にインダクタ電流Ｉ_Ｌが流れる。これにより、インダクタ１３にエネルギーが蓄積される。換言すれば、スイッチング素子２が導通状態に移行した場合には、第１のコンデンサ１２に充電された電荷によりインダクタ１３にエネルギーを蓄積させるエネルギー蓄積回路が形成される。エネルギー蓄積回路は、少なくとも第１のコンデンサ１２、インダクタ１３及びスイッチング素子２を備える。本実施形態のエネルギー蓄積回路は、第１のコンデンサ１２、抵抗１５、ダイオード１６及びスイッチング素子２を備える。この場合において、第１のコンデンサ１２の電圧Ｖ_１は、インダクタ１３に発生する電圧Ｖ_Ｌに、抵抗１５の抵抗値Ｒ_１５にインダクタ電流Ｉ_Ｌを乗算した値を加算した値（Ｖ_１＝Ｖ_Ｌ＋Ｒ_１５×Ｉ_Ｌ）である。

＜動作モード２＞
図３は、本発明の一実施形態に係る半導体スイッチング素子駆動回路６の動作モード２を示す説明図である。図３に示すように、動作モード２では、制御信号発生部７からの制御信号により、スイッチング素子１７１が遮断状態になり、スイッチング素子１７２が導通状態になる。また、スイッチング素子３は、制御信号発生部７の制御信号により導通状態になる。これにより、制御電源５からの電流は、抵抗１０、ダイオード１１、第１のコンデンサ１２、スイッチング素子３及びグランドを経由する経路Ｗ３を通る。したがって、第１のコンデンサ１２は、下アームのスイッチング素子３が導通状態のときに、制御電源５の電圧ＶＤＤからダイオード１１を介して充電される。換言すれば、制御電源５から出力される電圧ＶＤＤにより第１のコンデンサ１２を充電させる第１の充電回路が形成される。本実施形態では、第１の充電回路は、抵抗１０、ダイオード１１、第１のコンデンサ１２及びスイッチング素子３を備える。

また、入力容量２０に充電された電荷は、抵抗１８及びスイッチング素子１７２を経由する経路Ｗ４を通って放電される。そのため、スイッチング素子２が導通状態から遮断状態になる。このため、経路Ｗ２を通ってインダクタ１３に流れていたインダクタ電流Ｉ_Ｌが変化するため、インダクタ１３に起電圧ΔＶが発生する。換言すれば、スイッチング素子２が導通状態から遮断状態になることで、インダクタ１３に起電圧を発生させる起電圧発生回路が形成される。本実施形態では、起電圧発生回路は、第１のコンデンサ１２、インダクタ１３、ダイオード１４及び第２のコンデンサ１９を備える。そして、起電圧ΔＶ及び第１のコンデンサ１２の電圧Ｖ_１により、第２のコンデンサ１９に対して経路Ｗ５を通って電荷が充電される。換言すれば、スイッチング素子２が遮断状態である場合に、第１のコンデンサ１２に充電された電圧Ｖ_１と、起電圧ΔＶとにより所定の電圧Ｖ_２（＝Ｖ_１＋ΔＶ）に第２のコンデンサ１９を充電させる。換言すれば、スイッチング素子２が遮断状態である場合に、第１のコンデンサ１２が充電した電圧Ｖ_１と、インダクタ１３の起電圧ΔＶとにより第２のコンデンサ１９を所定の電圧に充電させる第２の充電回路が形成される。本実施形態では、第２の充電回路は、第１のコンデンサ１２、インダクタ１３、ダイオード１４及び第２のコンデンサ１９を備える。なお、この電圧Ｖ_１は、電圧ＶＤＤと略同一である。本実施形態では、起電圧発生回路と第２の充電回路とは、同様の回路構成であるが、これに限定されず、異なる回路構成でもよい。すなわち、本実施形態は、スイッチング素子２が導通状態から遮断状態になることでインダクタ１３に起電圧を発生させる手段と、スイッチング素子２が遮断状態である場合に第１のコンデンサ１２が充電した電圧Ｖ_１と、インダクタ１３の起電圧ΔＶとにより第２のコンデンサ１９を所定の電圧に充電させる手段とを有していればよい。

＜動作モード３＞
図４は、本発明の一実施形態に係る半導体スイッチング素子駆動回路６の動作モード３を示す説明図である。図４に示すように、動作モード３では、制御信号発生部７からの制御信号により、スイッチング素子３が遮断状態になる。これにより、第２のコンデンサ１９に充電される電圧は、スイッチング素子２のソースの電位を基準とした電圧となる。すなわち、第２のコンデンサ１９の一端の電位は、スイッチング素子２のソースの電位から電圧Ｖ_２分かさ上げされた電位となる。

なお、この動作モード３においても、インダクタ１３の起電圧ΔＶ及び第１のコンデンサ１２の電圧Ｖ_１により、第２のコンデンサ１９の充電が継続される。ただし、上アームのスイッチング素子２及び下アームのスイッチング素子３が共に遮断状態であるため、第１のコンデンサ１２の充電は停止される。

そして、上述したように、半導体スイッチング素子駆動回路６が動作モード３から動作モード１に移行すると、第２のコンデンサ１９に充電された電圧Ｖ_２（＝Ｖ_１＋ΔＶ）がスイッチング素子２のゲートに印加される。すなわち、半導体スイッチング素子駆動回路６は、電圧ＶＤＤよりも高い電圧をスイッチング素子２のゲートに供給する。

上述したように、本実施形態における電力変換器１は、駆動回路のスイッチング素子２を昇圧回路のスイッチング素子として用いる。具体的には、電力変換器１は、制御対象であるスイッチング素子２のスイッチングを制御することでインダクタ１３に起電圧を発生させる。そして、電力変換器１は、その起電圧を用いてスイッチング素子２を駆動する駆動電圧を所定の電圧に昇圧する。これにより、制御電源５の電圧ＶＤＤよりも高い電圧をスイッチング素子２のゲート電圧に印加する場合に、新たなスイッチを設ける必要がない。したがって、電力変換器１は、従来と比較して、昇圧用のスイッチング素子を削減可能となる。そのため、低コストで上アーム用の駆動電圧を昇圧することができる。また、電力変換器１は、昇圧用のスイッチング素子のスイッチングを制御する制御装置を備える必要がない。したがって、電力変換器１の大型化を抑制し、且つ低コスト化を実現することができる。このように、本実施形態では、昇圧チョッパ回路用のスイッチング素子を削減することを目的とする。
また、制御電源５が下アームのスイッチング素子３を駆動する電源である場合においては、上アームのスイッチング素子２を駆動するための新たな電源を必要とすることなく、制御電源５を用いて上アームのスイッチング素子２を駆動することができる。

また、電力変換器１は、新たなスイッチを設けることなく、制御電源５の電圧ＶＤＤよりも高い電圧をスイッチング素子２のゲート電圧に印加することができる。そのため、電力変換器１は、半導体スイッチング素子駆動回路６の大型化を抑制しつつ、スイッチング素子２をより低いオン抵抗の状態で駆動することができる。

また、上述の電力変換器１は、一の半導体スイッチ素子を備える場合についても適用可能である。図５は、単体のスイッチング素子２のゲートに対して、制御電源５の電源ＶＤＤよりも高いゲート電圧を供給可能な電力変換器１Ａの回路図の一例を示す図である。

電力変換器１Ａは、スイッチング素子２を備える駆動回路と、負荷駆動用電源４、制御電源５、半導体スイッチング素子駆動回路６Ａ及び制御信号発生部７を備える。
半導体スイッチング素子駆動回路６Ａは、半導体スイッチング素子駆動回路６と比較して、抵抗１０及びダイオード１１が削減される構成である。したがって、半導体スイッチング素子駆動回路６Ａにおける、制御電源５の電源ＶＤＤよりも高いゲート電圧をスイッチング素子２のゲートに印加する方法は、半導体スイッチング素子駆動回路６と同一である。

また、上述の半導体スイッチング素子駆動回路６は、上アーム用のスイッチング素子２に対する導通状態又は遮断状態を制御する構成について、説明したがこれに限定されない。すなわち、下アーム用のスイッチング素子３のゲートに対しても、制御電源５の電源ＶＤＤよりも高いゲート電圧を印加することができる。この場合には、上述の半導体スイッチング素子駆動回路６Ａの構成を下アーム用のスイッチング素子３に適用することで実現可能となる。これにより、例えば、制御電源５が他の装置（例えば、マイコン等）の電源である場合には、その電源の電圧を昇圧することで、上アーム用のスイッチング素子２と下アーム用のスイッチング素子３とのそれぞれのゲート電圧を生成することができる。すなわち、本実施形態における電力変換器は、スイッチング素子２の駆動用とスイッチング素子３の駆動用の電源とをそれぞれ用いることなく、他の装置の電源を流用することが可能となる。

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

１電力変換器
２，３スイッチング素子
４負荷駆動用電源
５制御電源（直流電源）
６半導体スイッチング素子駆動回路
７制御信号発生部
１０，１５，１８抵抗
１１，１４，１６ダイオード
１２第１のコンデンサ
１３インダクタ
１７制御部
１９第２のコンデンサ

Claims

第１のスイッチング素子を備え、当該第１のスイッチング素子のスイッチングにより昇圧する昇圧回路と、前記昇圧された電圧により駆動される少なくとも一の第２のスイッチング素子を備えた駆動回路と、を備えた電力変換器であって、
前記第１のスイッチング素子と前記第２のスイッチング素子とは共用されている電力変換器。
前記昇圧回路は、
インダクタと、
前記インダクタの一端に接続された第１のコンデンサと、
前記インダクタの他端に接続された第２のコンデンサと、
前記第２のスイッチング素子が導通状態から遮断状態になることで、前記インダクタに起電圧を発生させる起電圧発生回路と、
前記第２のスイッチング素子が前記遮断状態である場合に、前記第１のコンデンサが充電した電圧と、前記起電圧とにより前記第２のコンデンサを充電させる充電回路と、
をさらに備える請求項１に記載の電力変換器。
前記第２のコンデンサと前記第２のスイッチング素子の制御端子とを接続することにより、前記第２のコンデンサに充電された電圧を前記制御端子に供給する制御部をさらに備える請求項２に記載の電力変換器。
前記昇圧回路は、前記第１のコンデンサから放電された電荷を、導通状態の前記第２のスイッチング素子を経由させて前記インダクタに供給することにより、前記インダクタにエネルギーを蓄積させるエネルギー蓄積回路をさらに備える請求項２又は請求項３のいずれか一項に記載の電力変換器。
前記駆動回路は、上アーム用の半導体スイッチング素子と下アーム用の半導体スイッチング素子とが直列接続されたスイッチングレグを備え、
前記第２のスイッチング素子は、前記上アーム用の半導体スイッチング素子である請求項１から請求項４のいずれか一項に記載の電力変換器。