JP6865348B2 - 絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム - Google Patents

Description

本開示は、例えば超高速のスイッチング特性を持つ、ＧａＮ電界効果トランジスタ（以下、電界効果トランジスタをＦＥＴという。）や、シリコンカーバイトＦＥＴなどの絶縁ゲート型半導体素子をオン／オフ駆動する、絶縁ゲート型半導体素子駆動装置に関する。

特許文献１は、単一の直流電源を使用しながらも簡単な構成で、ターンオフのときの逆バイアス電圧の印加を実現できる絶縁ゲート型半導体素子の駆動回路を開示する。

特許文献１に開示された駆動回路は、ゲート電圧に応じて、グランドラインに接続されたエミッタと所定の電圧が供給されるコレクタとの間に流れる電流を制御する絶縁ゲート型半導体素子を駆動する駆動回路である。この駆動回路は、グランドラインと直流電圧が供給される電圧ラインとの間に直列接続され絶縁ゲート型半導体素子のゲート電圧を制御するための１対のトランジスタと、ゲート電圧を直流電圧より低く維持するための電圧クランプ回路と、絶縁ゲート型半導体素子のゲートと１対のトランジスタの接続点との間に設けられ絶縁ゲート型半導体素子のオン時に充電されオフ時に逆バイアス電圧を発生するコンデンサなど、を備えて構成される。

特開２００７−３３６６９４号公報

しかしながら、上記駆動回路において、駆動信号のオンとオフの時間比（以下、オンデューティ比という。）の比較的広い範囲にわたって、かつ駆動信号が長時間オフとなっている状態からオンとなる最初のサイクルにおいても、オフ期間に一定の負電圧を供給することはできなかった。

本開示は、従来技術に比較して簡単な構成で、駆動信号のオンデューティ比の比較的広い範囲にわたって、かつ駆動信号が長時間オフとなっている状態からオンとなる最初のサイクルにおいても、オフ期間に一定の負電圧を供給することができる絶縁ゲート型半導体素子駆動装置を提供する。

本開示の一態様にかかる絶縁ゲート型半導体素子駆動装置は、
所定の駆動信号に従って、絶縁ゲート型半導体素子を駆動する絶縁ゲート型半導体素子駆動装置であって、
駆動信号に従って単電源で動作する駆動回路と、
第１のコンデンサ及び第１のツェナーダイオードの並列回路であって、駆動回路の出力端子に接続される一端を有する第１の並列回路と、
第１の並列回路の他端と駆動回路のグランドとの間に接続された直列回路であって、ダイオードと、第２のコンデンサ及び第２のツェナーダイオードの第２の並列回路と、が直列に接続されて構成された直列回路と、
第１の並列回路の他端と駆動回路のグランドとの間に接続された抵抗と、を備え、
抵抗の両端電圧を、絶縁ゲート型半導体素子を駆動する出力電圧とし、
第１のコンデンサの両端電圧を出力電圧の負方向に重畳することで出力電圧の負電圧を発生する。

従って、本開示にかかる絶縁ゲート型半導体素子駆動装置によれば、従来技術に比較して簡単な構成で、駆動信号のオンデューティ比の比較的広い範囲にわたって、かつ駆動信号が長時間オフとなっている状態からオンとなる最初のサイクルにおいても、オフ期間に一定の負電圧を供給することができる。ここで、例えば、超高速のスイッチング特性を持つ、ＧａＮＦＥＴや、シリコンカーバイトＦＥＴなどの絶縁ゲート型半導体素子を、ソース電極の寄生インダクタンスによるノイズによる影響を防止して、安定に駆動することができる。

実施の形態１にかかる絶縁ゲート型半導体素子駆動装置１０の構成例を示す回路図 実施の形態２にかかる絶縁ゲート型半導体素子駆動装置１０Ａの構成例を示す回路図 実施の形態３にかかる絶縁ゲート型半導体素子駆動システム２０の構成例を示す回路図 図１の絶縁ゲート型半導体素子駆動装置１０においてオンデューティ比が５０％であるときの動作を示すタイミングチャート 図１の絶縁ゲート型半導体素子駆動装置１０において図４の動作後の長時間経過後の動作を示すタイミングチャート 図１の絶縁ゲート型半導体素子駆動装置１０においてオンデューティ比が８０％であるときの動作を示すタイミングチャート 図１の絶縁ゲート型半導体素子駆動装置１０においてオンデューティ比が２０％であるときの動作を示すタイミングチャート 図３の絶縁ゲート型半導体素子駆動システム２０においてオンデューティ比が５０％であるときの動作を示すタイミングチャート

以下、適宜図面を参照しながら、種々の実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。

なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために、提供されるのであって、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。

（実施の形態１）
以下、図１及び図４〜７を参照して、実施の形態１を説明する。

［１−１．構成］
図１は実施の形態１にかかる絶縁ゲート型半導体素子駆動装置１０の構成例を示す回路図である。図１に示すように、実施の形態１にかかる絶縁ゲート型半導体素子駆動装置１０は、単電源で動作する駆動回路１００と、コンデンサ１０１と、ツェナーダイオード１０２と、ダイオード１０３と、コンデンサ１０４と、ツェナーダイオード１０５と、抵抗１０６と、を備えて構成される。ここで、単電源とは、１つの直流電圧源をいう。

図１において、駆動回路１００は電源電圧Ｖｃｃの直流電圧源１で動作し、駆動信号発生器２からの駆動信号であるパルス幅変調信号（以下、ＰＷＭ信号という。）Ｓｐに従って、０Ｖから電源電圧Ｖｃｃまで変化する出力電圧Ｖ１００を発生する。なお、駆動回路１００は、例えば特許文献１で開示された、１対のトランジスタが直接に接続されたプッシュプル型の増幅回路で構成される。駆動回路１００の出力端子には、コンデンサ１０１とツェナーダイオード１０２の並列回路が接続される。ここで、駆動回路１００の出力端子にはツェナーダイオード１０２のカソードが接続される。

ツェナーダイオード１０２のアノードは接続点Ｐ１に接続される。この接続点Ｐ１の電圧が、絶縁ゲート型半導体素子駆動装置１０のゲート駆動電圧Ｖｇとして絶縁ゲート型半導体素子３のゲートＧに出力される。さらに、絶縁ゲート型半導体素子３のドレインＤ・ソースＳ間に負荷４及び直流電圧源７の直列回路が接続される。ここで、例えば直流電圧源７の正極は負荷４を介して絶縁ゲート型半導体素子３のドレインＤに接続され、直流電圧源７の負極は駆動回路１００のグランドＧＮＤに接続される。

接続点Ｐ１にはダイオード１０３のアノードが接続され、ダイオード１０３のカソードには、コンデンサ１０４とツェナーダイオード１０５の並列回路が接続される。ここで、ダイオード１０３のカソードにはツェナーダイオード１０５のカソードが接続され、ツェナーダイオード１０５のアノードは駆動回路１００のグランドＧＮＤに接続される。抵抗１０６は接続点Ｐ１とグランドＧＮＤ間に接続される。

図１に示す絶縁ゲート型半導体素子駆動装置１０は、超高速のスイッチング特性を持つ、ＧａＮＦＥＴや、シリコンカーバイトＦＥＴなどの、絶縁ゲート型半導体素子を用いた、ダウンチョッパ型スイッチング電源やモーターを駆動するＨブリッジ回路、などの絶縁ゲート型半導体素子を、駆動する回路に適用される。

［１−２．動作］
以上のように構成された絶縁ゲート型半導体素子駆動装置１０の動作を、図１及び図４〜図７を参照して説明する。

図４は図１の絶縁ゲート型半導体素子駆動装置１０においてオンデューティ比が５０％であるときの動作を示すタイミングチャートである。

図４において、駆動回路１００は電源電圧Ｖｃｃの直流電圧源１で動作し、ＰＷＭ信号Ｓｐに従って０Ｖから電源電圧Ｖｃｃまで変化する出力電圧Ｖ１００を発生する。図４の例では、以下の設定条件（１）〜（５）を有する。
（１）ＰＷＭ信号Ｓｐのオンデューティ比は５０％である。
（２）コンデンサ１０１とコンデンサ１０４の容量が互いに等しい。
（３）コンデンサ１０１とコンデンサ１０４の容量は絶縁ゲート型半導体素子３の入力容量よりも十分大きな容量である。
（４）ツェナーダイオード１０２とツェナーダイオード１０５のツェナー電圧Ｖｚが等しい。
（５）ツェナー電圧Ｖｚは電圧１／２Ｖｃｃより大きい。

絶縁ゲート型半導体素子駆動装置１０が動作していないときの駆動回路１００の出力電圧Ｖ１００は０Ｖに保持され、接続点Ｐ１と駆動回路１００のグランドＧＮＤ間には抵抗１０６が挿入されているため、仮にコンデンサ１０１に電荷が蓄積されていても抵抗１０６により放電されるので、絶縁ゲート型半導体素子駆動装置１０のゲート駆動電圧Ｖｇは０Ｖに保持される。

また、コンデンサ１０４にツェナーダイオード１０５のカソード電位がアノード電位よりも高くなる極性で電荷が蓄積されていても、接続点Ｐ１の電位が０Ｖの場合、ダイオード１０３のカソード電位がアノード電位より高くなりダイオード１０３はオフとなるため、絶縁ゲート型半導体素子駆動装置１０のゲート駆動電圧Ｖｇは０Ｖに保持される。また、コンデンサ１０４にツェナーダイオード１０５のカソード電位がアノード電位よりも低くなる極性で電荷が蓄積されていても、抵抗１０６により放電され、絶縁ゲート型半導体素子駆動装置１０のゲート駆動電圧Ｖｇは０Ｖに保持される。

このため、絶縁ゲート型半導体素子駆動装置１０が動作していないときの絶縁ゲート型半導体素子駆動装置１０のゲート駆動電圧Ｖｇは０Ｖに保持される。

図４に示すように、ＰＷＭ信号Ｓｐ（図４の（ａ））が長時間のオフの後にオンに変化したとき（ｔ０）、駆動回路１００は出力電圧Ｖ１００を出力しようとするが、コンデンサ１０１及びコンデンサ１０４は充電されていないため、各コンデンサ１０１，１０４の両端電圧は零であり、ダイオード１０３に順方向のバイアス電圧が印加されてダイオード１０３がオンする。そして、コンデンサ１０１及びコンデンサ１０４に充電電流が流れ、駆動回路１００の出力電圧Ｖ１００（図４の（ｂ））は、徐々に電源電圧Ｖｃｃまで上昇する（ｔ１）。ここで、コンデンサ１０１とコンデンサ１０４は直列に接続されおり、コンデンサ１０１とコンデンサ１０４には同じ電流が流れるため、コンデンサ１０１とコンデンサ１０４はそれらの容量に反比例した電圧に充電される。

ここで、コンデンサ１０１とコンデンサ１０４の容量が互いに等しい場合は、電源電圧Ｖｃｃの半分の電圧までコンデンサ１０１とコンデンサ１０４が充電される。すなわち、コンデンサ１０１の両端電圧Ｖ１０１（図４の（ｃ））とコンデンサ１０４の両端電圧Ｖ１０４（図４の（ｄ））はともに電圧１／２Ｖｃｃまで上昇する。そして、ゲート駆動電圧Ｖｇ（図４の（ｅ））も電圧１／２Ｖｃｃまで上昇する。

次いで、ＰＷＭ信号Ｓｐがオフになると（ｔ２）、駆動回路１００は０Ｖの出力電圧を出力する。このとき、ダイオード１０３のアノード電位は、駆動回路１００の０Ｖの出力電圧に対して、コンデンサ１０１に充電された１／２Ｖｃｃの電圧で負にバイアスされ、電圧−１／２Ｖｃｃとなる。また、ダイオード１０３のカソード電位は、コンデンサ１０４に充電された電圧１／２Ｖｃｃとなり、ダイオード１０３は電圧Ｖｃｃで逆バイアスされてオフとなる。コンデンサ１０１の両端電圧が駆動回路１００の出力電圧Ｖ１００に対して負方向に重畳されることで、安定な負のゲート駆動電圧Ｖｇを得ることができる。

さらに、ＰＷＭ信号Ｓｐが一旦オンとなると、コンデンサ１０１及びコンデンサ１０４には、それらの容量比に応じた電圧が充電されるため、ＰＷＭ信号Ｓｐが入力された直後から、ＰＷＭ信号Ｓｐがオフのときに負電圧のゲート駆動電圧Ｖｇを出力することが可能となる。ＰＷＭ信号Ｓｐがオンのときの正の出力電圧と、オフのときの負の出力電圧の振幅の和は電源電圧Ｖｃｃに等しく、その比は、コンデンサ１０１とコンデンサ１０４の容量比に反比例する。このような特性を利用し、ＰＷＭ信号Ｓｐがオンのときの正の出力電圧と、オフのときの負の出力電圧の振幅を自由に設定することが可能である。

図５は図１の絶縁ゲート型半導体素子駆動装置１０において図４の動作後の長時間経過後の動作を示すタイミングチャートである。なお、図５の例では、図４の例と同様の上述の設定条件を有する。

抵抗１０６には図５の（ｅ）に示すゲート駆動電圧Ｖｇが印加される。ＰＷＭ信号Ｓｐのオンデューティ比が５０％のとき、ゲート駆動電圧Ｖｇは、正負の振幅が等しくかつ時間が等しいため、その平均電圧は零である。このため、抵抗１０６に流れる電流の平均値は零になる。上記の状態において、コンデンサ１０１とコンデンサ１０４には、それぞれ１／２Ｖｃｃの電圧が充電されており、ＰＷＭ信号Ｓｐがオン、すなわち駆動回路１００の出力電圧Ｖ１００が電源電圧Ｖｃｃのとき、コンデンサ１０１とコンデンサ１０４の直列回路の両端電圧は電源電圧Ｖｃｃと等しくなる。そのため、ダイオード１０３の両端電圧は零になり、ダイオード１０３には電流が流れない。

また、ＰＷＭ信号Ｓｐがオフ、すなわち駆動回路１００の出力電圧Ｖ１００が０Ｖのとき、ダイオード１０３は、コンデンサ１０１とコンデンサ１０４の直列回路により電源電圧Ｖｃｃで逆バイアスされるため、ダイオード１０３にはやはり電流が流れない。このとき、絶縁ゲート型半導体素子３のゲートＧにも電流が流れないため、図５に示す波形の状態において、コンデンサ１０１に流れる電流の平均値は零になる。このため、コンデンサ１０１の電圧は１／２Ｖｃｃの電圧から変化せず、絶縁ゲート型半導体素子駆動装置１０の出力電圧は、図５の（ｅ）に示すゲート駆動電圧Ｖｇのように、ＰＷＭ信号Ｓｐがオンのとき、＋１／２Ｖｃｃの電圧となる一方、オフのとき−１／２Ｖｃｃの電圧となる。

図６は図１の絶縁ゲート型半導体素子駆動装置１０においてオンデューティ比が８０％であるときの動作を示すタイミングチャートである。すなわち、図６は、ＰＷＭ信号Ｓｐのオンデューティ比が５０％で継続した後に、８０％に変化した後の状態を示している。なお、図６の例でも、図４の例と同様の上述の設定条件を有する。

抵抗１０６には、図６の（ｅ）に示すゲート駆動電圧Ｖｇが印加される。ＰＷＭ信号Ｓｐのオンデューティ比が８０％のとき、ゲート駆動電圧Ｖｇは、ＰＷＭ信号Ｓｐが長期のオフ状態からオンデューティ比が８０％の状態になった直後は、コンデンサ１０１とコンデンサ１０４の電圧比が、それらの容量に逆比例するため、それぞれ１／２Ｖｃｃの電圧となる、また、時間の比率は、オン期間が８０％であって、オフ期間が２０％であり、平均電圧Ｖａは次式（１）で表される。
Ｖａ
＝１／２Ｖｃｃ×（０．８−０．２）
＝０．３Ｖｃｃ （１）
このため、抵抗１０６には、０．３Ｖｃｃ／（抵抗１０６の抵抗値）の平均電流が流れる。

上記の状態において、コンデンサ１０１とコンデンサ１０４には、それぞれほぼ１／２Ｖｃｃの電圧が充電されており、ＰＷＭ信号Ｓｐがオン、すなわち駆動回路１００の出力電圧Ｖ１００が電源電圧Ｖｃｃのとき、コンデンサ１０１とコンデンサ１０４の直列回路の両端電圧が電源電圧Ｖｃｃと等しくなる。そのため、ダイオード１０３の両端電圧は零になり、ダイオード１０３には電流が流れないが、抵抗１０６を流れる電流でコンデンサ１０１はわずかに充電される。また、ＰＷＭ信号Ｓｐがオフ、すなわち駆動回路１００の出力電圧Ｖ１００が０Ｖのとき、ダイオード１０３は、コンデンサ１０１とコンデンサ１０４の直列回路により電源電圧Ｖｃｃで逆バイアスされるため、ダイオード１０３にはやはり電流が流れないが、抵抗１０６を流れる電流でコンデンサ１０１はわずかに放電される。これらの電流の差分が抵抗１０６に流れる、０．３Ｖｃｃ／（抵抗１０６の抵抗値）の平均電流であり、コンデンサ１０１は充電され、その両端電圧Ｖ１０１が上昇する。

次いで、コンデンサ１０１の両端電圧Ｖ１０１がツェナーダイオード１０２のツェナー電圧Ｖｚに到達すると、ツェナーダイオード１０２に電流が流れ、コンデンサ１０１に流れ込んでいた電流がバイパスされるため、コンデンサ１０１の電圧上昇はツェナー電圧Ｖｚで終了する。

コンデンサ１０１の両端電圧Ｖ１０１がツェナー電圧Ｖｚになった状態で、ＰＷＭ信号Ｓｐがオンのとき、すなわち駆動回路１００の出力電圧Ｖ１００が電源電圧Ｖｃｃとなったときに、ダイオード１０３のアノード電位、すなわち絶縁ゲート型半導体素子駆動装置１０のゲート駆動電圧Ｖｇは、電圧（Ｖｃｃ−Ｖｚ）となる。ここで、ツェナーダイオード１０５のカソード電位は、コンデンサ１０４に充電されている１／２Ｖｃｃの電圧であり、Ｖｚ＞１／２Ｖｃｃとなるようにツェナー電圧Ｖｚを選択しているため、ツェナーダイオード１０５には電流は流れない。

次いで、コンデンサ１０１の両端電圧Ｖ１０１がツェナー電圧Ｖｚになった状態で、ＰＷＭ信号Ｓｐがオフのとき、すなわち駆動回路１００の出力電圧Ｖ１００が０Ｖのとき、ダイオード１０３のアノード電位、すなわち絶縁ゲート型半導体素子駆動装置１０のゲート駆動電圧Ｖｇは、−Ｖｚとなる。この状態で、ダイオード１０３のカソード電位は、コンデンサ１０４に充電されている１／２Ｖｃｃの電圧であり、また、ダイオード１０３のアノード電位は−Ｖｚなので、ダイオード１０３は逆バイアスされ、電流は流れない。

図７は図１の絶縁ゲート型半導体素子駆動装置１０においてオンデューティ比が２０％であるときの動作を示すタイミングチャートである。すなわち、図７は、ＰＷＭ信号Ｓｐのオンデューティ比が５０％の後に、２０％に変化した後の状態である。なお、図７の例でも、図４の例と同様の上述の設定条件を有する。

抵抗１０６の両端には、図７の（ｅ）に示すゲート駆動電圧Ｖｇが印加される。ここで、ＰＷＭ信号Ｓｐのオンデューティ比が２０％のとき、ゲート駆動電圧Ｖｇは、ＰＷＭ信号Ｓｐが長期のオフ状態からオンデューティ比が２０％の状態になった直後は、コンデンサ１０１とコンデンサ１０４の電圧比が、それらの容量に逆比例するため、それぞれ１／２Ｖｃｃの電圧となる。また、時間の比率は、オン期間が２０％であって、オフ期間が８０％であり、平均電圧Ｖａは次式（２）で表される。
Ｖａ
＝−１／２Ｖｃｃ×（０．８−０．２）
＝−０．３Ｖｃｃ （２）
このため、−０．３Ｖｃｃ／（抵抗１０６の抵抗値）の平均電流が抵抗１０６に流れる。上記の状態において、コンデンサ１０１とコンデンサ１０４にはそれぞれほぼ１／２Ｖｃｃの電圧が充電されており、ＰＷＭ信号Ｓｐがオン、すなわち駆動回路１００の出力電圧Ｖ１００が電源電圧Ｖｃｃのとき、コンデンサ１０１とコンデンサ１０４の直列回路の両端電圧が電源電圧Ｖｃｃと等しくなる。そのため、ダイオード１０３の両端電圧は零になり、ダイオード１０３には電流が流れないが、抵抗１０６を流れる電流でコンデンサ１０１はわずかに充電される。

また、ＰＷＭ信号Ｓｐがオフ、すなわち駆動回路１００の出力電圧Ｖ１００が０Ｖのとき、ダイオード１０３は、コンデンサ１０１とコンデンサ１０４の直列回路により電源電圧Ｖｃｃで逆バイアスされるため、やはり電流が流れないが、抵抗１０６を流れる電流でコンデンサ１０１はわずかに放電される。これらの電流の差分が抵抗１０６に流れる、−０．３Ｖｃｃ／（抵抗１０６の抵抗値）の電流であり、コンデンサ１０１は放電され、その両端電圧Ｖ１０１が下降する。

次いで、コンデンサ１０１の両端電圧Ｖ１０１が下降すると、ＰＷＭ信号Ｓｐがオン、すなわち駆動回路１００の出力電圧Ｖ１００が電源電圧Ｖｃｃのときの、ダイオード１０３のアノード電位が放電した電圧分上昇し、ダイオード１０３が順バイアスされ、コンデンサ１０４に電流が流れ、その両端電圧Ｖ１０４が上昇する。

コンデンサ１０４の両端電圧Ｖ１０４がツェナー電圧Ｖｚに到達すると、ツェナーダイオード１０５に電流が流れ、コンデンサ１０４の電圧上昇は停止する。このツェナーダイオード１０５に流れる電流は、その印加電圧がツェナー電圧Ｖｚを超えると急激に増加する特性がある。

このような状態では、ＰＷＭ信号Ｓｐがオンの期間に、コンデンサ１０１を充電する電流が急激に大きくなるため、ツェナーダイオード１０５に流れるコンデンサ１０１の充電電流と、抵抗１０６に流れるコンデンサ１０１の放電電流が、コンデンサ１０４の両端電圧Ｖ１０４がツェナー電圧Ｖｚとなる条件で釣り合う。そして、コンデンサ１０４の両端電圧Ｖ１０４（図７の（ｄ））はツェナー電圧Ｖｚとなり、コンデンサ１０１の両端電圧Ｖ１０１（図７の（ｃ））は電圧（Ｖｃｃ−Ｖｚ）となる。

ここで、コンデンサ１０１の両端電圧Ｖ１０１が電圧（Ｖｃｃ−Ｖｚ）になった状態で、ＰＷＭ信号Ｓｐがオンのとき、すなわち駆動回路１００の出力電圧Ｖ１００が電源電圧Ｖｃｃのとき、ダイオード１０３のアノード電位、すなわち絶縁ゲート型半導体素子駆動装置１０のゲート駆動電圧Ｖｇはツェナー電圧Ｖｚとなる。なお、ダイオード１０３のカソード電位は、コンデンサ１０４に充電されているツェナー電圧Ｖｚであり、ダイオード１０３に電流は流れない。

上記の動作により、コンデンサ１０１とコンデンサ１０４の容量が等しく、また絶縁ゲート型半導体素子３の入力容量よりも十分に大きなとき、そして、ツェナーダイオード１０２とツェナーダイオード１０５のツェナー電圧Ｖｚが互いに等しく、１／２Ｖｃｃの電圧よりも大きい場合、ＰＷＭ信号Ｓｐがオンのときのゲート駆動電圧Ｖｇを、Ｖｚ〜Ｖｃｃ−Ｖｚの範囲にすることができる。また、ＰＷＭ信号Ｓｐがオフのときのゲート駆動電圧Ｖｇを、−Ｖｚ〜−（Ｖｃｃ−Ｖｚ）の範囲にすることができる。

もし仮に、ツェナー電圧Ｖｚ＝電圧１／２Ｖｃｃに設定すると、ＰＷＭ信号Ｓｐがオンのときの電圧を、電圧１／２Ｖｃｃ、ＰＷＭ信号Ｓｐがオフのときの電圧を、電圧−１／２Ｖｃｃとすることができる。

ＰＷＭ信号Ｓｐがオンのときと、オフのときとのゲート駆動電圧Ｖｇの比率を調整したい場合、例えば、オンのときのゲート駆動電圧Ｖｇを電圧２／３Ｖｃｃ、オフのときのゲート駆動電圧Ｖｇを電圧−１／３Ｖｃｃとしたい場合、コンデンサ１０１とコンデンサ１０４の容量比を２／３：１／３とし、ツェナーダイオード１０２のツェナー電圧Ｖｚを電圧１／３Ｖｃｃ、ツェナーダイオード１０５のツェナー電圧Ｖｚを電圧２／３Ｖｃｃとすればよい。

［１−３．効果］
以上説明したように、本実施の形態によれば、コンデンサ１０１の両端電圧を駆動回路１００の出力電圧に対して負方向に重畳することで、安定な負のゲート駆動電圧Ｖｇを得ることができる。これにより、単一の直流電源を用いた、絶縁ゲート型半導体素子駆動装置１０において、従来技術に比較して簡単な構成で、駆動信号のオンデューティ比の比較的広い範囲、かつ駆動信号が長時間オフとなっている状態からオンとなる最初のサイクルにおいても、オフ期間に一定の負電圧を供給することが可能となる。従って、例えば超高速のスイッチング特性を持つ、ＧａＮＦＥＴや、シリコンカーバイトＦＥＴなどの絶縁ゲート型半導体素子を、ソース電極の寄生インダクタンスによるノイズによる影響を防止して、安定に駆動することができる。

（実施の形態２）
以下、図２を参照して、実施の形態２を説明する。

［２−１．構成］
図２は実施の形態２にかかる絶縁ゲート型半導体素子駆動装置１０Ａの構成例を示す回路図である。図２の実施の形態２にかかる絶縁ゲート型半導体素子駆動装置１０Ａは、図１の実施の形態１にかかる絶縁ゲート型半導体素子駆動装置１０に比較して以下の点（１）が異なる。

（１）ダイオード１０３と、ツェナーダイオード１０５とコンデンサ１０４の並列回路とを互いに、直列に接続する順番を入れ替えた。

以下、上記相違点について詳述する。

図２において、ダイオード１０３のカソードが駆動回路１００のグランドＧＮＤに接続され、ダイオード１０３のアノードがツェナーダイオード１０５のアノードに接続され、ツェナーダイオード１０５のカソードが接続点Ｐ１に接続される。なお、コンデンサ１０４はツェナーダイオード１０５と並列に接続される。

［２−２．動作］
上記構成により、実施の形態２にかかる絶縁ゲート型半導体素子駆動装置１０Ａは、図１の実施の形態１にかかる絶縁ゲート型半導体素子駆動装置１０において、ツェナーダイオード１０５とコンデンサ１０４の並列回路を、ダイオード１０３と直列に接続する順番を入れ替えたのみであり、絶縁ゲート型半導体素子駆動装置１０と全く同じ動作を行う。

［２−３．効果］
実施の形態２にかかる絶縁ゲート型半導体素子駆動装置１０Ａは、実施の形態１にかかる絶縁ゲート型半導体素子駆動装置１０と全く同じ動作をするため、全く同じ作用効果を得る。

（実施の形態３）
以下、図３及び図８を参照して、実施の形態３を説明する。

［３−１．構成］
図３は実施の形態３にかかる絶縁ゲート型半導体素子駆動システム２０の構成例を示す回路図である。実施の形態３にかかる絶縁ゲート型半導体素子駆動システム２０は、図３に示すように、実施の形態１にかかる絶縁ゲート型半導体素子駆動装置１０と、絶縁ゲート型半導体素子駆動装置１０と同様の構成を有する絶縁ゲート型半導体素子駆動装置１０Ｂとを備え、２個の絶縁ゲート型半導体素子３，３Ｂを駆動することを特徴としている。実施の形態３にかかる絶縁ゲート型半導体素子駆動システム２０は、実施の形態１にかかる絶縁ゲート型半導体素子駆動装置１０に比較して以下の点（１）〜（４）が異なる。
（１）絶縁ゲート型半導体素子駆動装置１０と同様の構成を有する絶縁ゲート型半導体素子駆動装置１０Ｂとを備える。絶縁ゲート型半導体素子駆動装置１０Ｂは、絶縁ゲート型半導体素子駆動装置１０と同様に、駆動回路２００と、コンデンサ２０１と、ツェナーダイオード２０２と、ダイオード２０３と、コンデンサ２０４と、ツェナーダイオード２０５と、抵抗２０６とを備えて、同様の接続状態で構成される。なお、駆動回路２００は、単電源で動作し、入力端子と出力端子との間が例えばトランスで電気的に絶縁された入出力絶縁型駆動回路である。また、コンデンサ２０１とダイオード２０３との間に接続点Ｐ２を有する。
（２）駆動回路２００の正の電源端子には、直流電圧源１からの電源電圧Ｖｃｃがダイオード５を介して印加され、駆動回路２００の正の電源端子と負の電源端子との間にはコンデンサ６が接続され、駆動回路２００が直流電圧で駆動される。
（３）駆動回路２００の入力端子には、駆動信号発生器２ＢからのＰＷＭ信号Ｓｑが印加される。ＰＷＭ信号Ｓｑは、駆動回路１００に入力されるＰＷＭ信号Ｓｐとは異なる時間期間でオンとなり逆極性を有する信号である。
（４）絶縁ゲート型半導体素子駆動装置１０Ｂのゲート駆動電圧Ｖｇｂは絶縁ゲート型半導体素子３ＢのゲートＧに印加され、絶縁ゲート型半導体素子３のドレインＤ・ソースＳ間に負荷４が接続される。

すなわち、実施の形態３にかかる絶縁ゲート型半導体素子駆動システム２０は以下の構成を有することを特徴としている。図３において、駆動回路２００は入出力絶縁型駆動回路であり、その両電源端子の間にコンデンサ６を備える。また、駆動回路１００，２００はそれぞれ、互いに異なる時間期間で互いに逆極性を有する１対の駆動信号（ＰＷＭ信号Ｓｐ、Ｓｑ）で駆動され、駆動回路２００は単電源（第１の単電源）である直流電圧源１からダイオード５を介して電源駆動される。さらに、第２の絶縁ゲート型半導体素子駆動装置１０Ｂの出力端子と、駆動回路１００のグランドＧＮＤとの間に、絶縁ゲート型半導体素子駆動装置１０Ｂが駆動する絶縁ゲート型半導体素子３Ｂを介して、別の単電源（第２の単電源）である直流電圧源７を備える。

［３−２．動作］
以上のように構成された絶縁ゲート型半導体素子駆動システム２０は、２つの絶縁ゲート型半導体素子３，３Ｂを駆動するそれぞれの駆動回路１００，２００を備えて以下のように動作する。

絶縁ゲート型半導体素子駆動システム２０の絶縁ゲート型半導体素子駆動装置１０は、直流電圧源１のグランドＧＮＤを基準とする電源電圧Ｖｃｃで電源駆動される駆動回路１００を用いて、図１の絶縁ゲート型半導体素子駆動装置１０と同様に動作する。また、絶縁ゲート型半導体素子駆動装置１０Ｂは、駆動回路２００のグランド電位ＶＧ２００を基準とする電源電圧Ｖｃｃで電源駆動される駆動回路２００を用いて動作し、駆動回路２００のグランド電位ＶＧ２００は２つの駆動回路１００，２００のオン／オフの状態に応じて変化する。

２つの駆動回路１００，２００は、１対の駆動信号により、一方がオンのとき他方がオフとなり、一方がオフのとき他方がオンとなる関係で動作する。ここで、駆動回路１００がオンで駆動回路２００がオフのとき、駆動回路２００のグランド電位ＶＧ２００は０Ｖであり、駆動回路１００がオフで駆動回路２００がオンであるとき、駆動回路２００のグランド電位ＶＧ２００は直流電圧源７の電源電圧Ｖ７となる。

図８は図３の絶縁ゲート型半導体素子駆動システム２０においてオンデューティ比が５０％であるときの動作を示すタイミングチャートである。

図８において、入出力絶縁型の駆動回路２００のグランド電位ＶＧ２００（図８の（ｇ））が０Ｖのとき、コンデンサ６の一方の端子（図８の下側の端子）が０Ｖとなり、ダイオード５を通して直流電圧源１の電源電圧Ｖｃｃまで、コンデンサ６は充電される。このとき、ＰＷＭ信号Ｓｑはオフであるので、駆動回路２００の出力電圧Ｖ２００（図８の（ｃ））は、駆動回路２００のグランド電位ＶＧ２００である０Ｖとなる。そして、実施の形態１の絶縁ゲート型半導体素子駆動装置１０と同様に、コンデンサ２０１の両端電圧Ｖ２０１（図８の（ｄ））は電圧１／２Ｖｃｃであり、ダイオード２０３は逆バイアスされて電流は流れないので、絶縁ゲート型半導体素子駆動装置１０Ｂはゲート駆動電圧Ｖｇｂ（図８の（ｆ））として電圧−１／２Ｖｃｃを絶縁ゲート型半導体素子３ＢのゲートＧに出力する。

一方、駆動回路２００のグランド電位ＶＧ２００が直流電圧源７の電源電圧Ｖ７のとき、ダイオード５は逆バイアスされ、コンデンサ６は直流電圧源１と切り離される。駆動回路２００は、コンデンサ６に充電された電圧により、駆動回路２００のグランド電位ＶＧ２００を基準として電源駆動されて動作する。すなわち、駆動回路２００の出力電圧Ｖ２００は、駆動回路２００のグランド電位ＶＧ２００である直流電圧源７の電源電圧Ｖ７を基準として電圧Ｖｃｃとなる。そして、コンデンサ２０１の両端電圧Ｖ２０１とコンデンサ２０４の両端電圧Ｖ２０４（図８の（ｅ））はともに電圧１／２Ｖｃｃであるので、絶縁ゲート型半導体素子駆動装置１０Ｂはゲート駆動電圧Ｖｇｂとして直流電圧源７の電源電圧Ｖ７を基準とした電圧１／２Ｖｃｃを絶縁ゲート型半導体素子３ＢのゲートＧに出力する。

［３−３．効果］
以上のように構成された実施の形態３にかかる絶縁ゲート型半導体素子駆動システム２０は、１対の絶縁ゲート型半導体素子３，３Ｂを互い違いに駆動することを除いて、実施の形態１にかかる絶縁ゲート型半導体素子駆動装置１０と同様に動作する。

（他の実施の形態）
以上のように、本出願において開示する技術の例示として、実施の形態１〜３を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、実施の形態１〜３で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。

以上の実施の形態において、駆動信号としてＰＷＭ信号を用いているが、本開示はこれに限らず、他の変調方法で変調された所定の駆動信号を用いてもよい。

また、実施の形態１，２では、ツェナーダイオード１０２及び１０４に替えて、１個もしくは複数個のダイオードを直列に接続した回路を用いることができる。また、ダイオード１０３としては、ショットキーバリアダイオードや、ファーストリカバリダイオードを用いることが可能である。

さらに、実施の形態３では、ツェナーダイオード２０２及び２０４に替えて、１個もしくは複数個のダイオードを直列に接続した回路を用いることができる。また、ダイオード２０３としては、ショットキーバリアダイオードや、ファーストリカバリダイオードを用いることが可能である。

実施の形態１、２にかかる絶縁ゲート型半導体素子駆動装置は、超高速のスイッチング特性を持つ、ＧａＮＦＥＴや、シリコンカーバイトＦＥＴなどの絶縁ゲート型半導体素子に用いて、ゲート駆動電圧のノイズマージンを拡大することに特に有効であるが、従来のシリコンを用いたＦＥＴやＩＧＢＴ（Insulated Gate Bipolar Transistor）の駆動に用いることも可能である。

なお、実施の形態３では、絶縁ゲート型半導体素子駆動装置１０と、絶縁ゲート型半導体素子駆動装置１０と同様の構成を有する絶縁ゲート型半導体素子駆動装置１０Ｂとを備えて構成しているが、本開示はこれに限らず、図３において、絶縁ゲート型半導体素子駆動装置１０，１０Ｂを絶縁ゲート型半導体素子駆動装置１０Ａと同様の構成で構成してもよい。

本開示は、ダウンチョッパ型スイッチング電源や、モーターを駆動するＨブリッジ回路などの絶縁ゲート型半導体素子を、トランスを用いて駆動する駆動回路に適用可能である。

１ 直流電圧源
２，２Ｂ 駆動信号発生器
３，３Ｂ 絶縁ゲート型半導体素子
４ 負荷
５ ダイオード
６ コンデンサ
７ 直流電圧源
１０，１０Ａ，１０Ｂ 絶縁ゲート型半導体素子駆動装置
２０ 絶縁ゲート型半導体素子駆動システム
１００ 駆動回路
１０１ コンデンサ
１０２ ツェナーダイオード
１０３ ダイオード
１０４ コンデンサ
１０５ ツェナーダイオード
１０６ 抵抗
２００ 駆動回路
２０１ コンデンサ
２０２ ツェナーダイオード
２０３ ダイオード
２０４ コンデンサ
２０５ ツェナーダイオード
２０６ 抵抗
Ｐ１，Ｐ２ 接続点

Claims (5)

1. 所定の駆動信号に従って、絶縁ゲート型半導体素子を駆動する絶縁ゲート型半導体素子駆動装置であって、
   前記駆動信号に従って単電源で動作する駆動回路と、
   第１のコンデンサ及び第１のツェナーダイオードの並列回路であって、前記駆動回路の出力端子に接続される一端を有する第１の並列回路と、
   前記第１の並列回路の他端と前記駆動回路のグランドとの間に接続された直列回路であって、ダイオードと、第２のコンデンサ及び第２のツェナーダイオードの第２の並列回路と、が直列に接続されて構成された直列回路と、
   前記第１の並列回路の他端と前記駆動回路のグランドとの間に接続された抵抗と、を備え、
   前記抵抗の両端電圧を、前記絶縁ゲート型半導体素子を駆動する出力電圧とし、
   前記第１のコンデンサの両端電圧を前記出力電圧の負方向に重畳することで前記出力電圧の負電圧を発生する、
   絶縁ゲート型半導体素子駆動装置。
2. 前記駆動回路の出力端子は前記第１のツェナーダイオードのカソードに接続され、
   前記第１のツェナーダイオードのアノードは前記ダイオードのアノードに接続され、
   前記ダイオードのカソードは前記第２のツェナーダイオードのカソードに接続され、
   前記第２のツェナーダイオードのアノードは前記駆動回路のグランドに接続される、
   請求項１に記載の絶縁ゲート型半導体素子駆動装置。
3. 前記駆動回路の出力端子は前記第１のツェナーダイオードのカソードに接続され、
   前記第１のツェナーダイオードのアノードは前記第２のツェナーダイオードのカソードに接続され、
   前記第２のツェナーダイオードのアノードは前記ダイオードのアノードに接続され、
   前記ダイオードのカソードは前記駆動回路のグランドに接続される、
   請求項１に記載の絶縁ゲート型半導体素子駆動装置。
4. 請求項１〜３のうちのいずれか１つに記載の絶縁ゲート型半導体素子駆動装置である第１及び第２の絶縁ゲート型半導体素子駆動装置と、
   入出力絶縁型駆動回路である前記第２の絶縁ゲート型半導体素子駆動装置の駆動回路の両電源端子の間に接続される第３のコンデンサと、
   前記第１の絶縁ゲート型半導体素子駆動装置の駆動回路及び前記第２の絶縁ゲート型半導体素子駆動装置の駆動回路を電源駆動する前記単電源である第１の単電源と、
   前記第１の単電源と前記第２の絶縁ゲート型半導体素子駆動装置の駆動回路との間に接続される第２のダイオードと、を備え、
   前記第１の絶縁ゲート型半導体素子駆動装置の駆動回路と前記第２の絶縁ゲート型半導体素子駆動装置の駆動回路とは、それぞれ互いに異なる時間期間で互いに逆極性を有する１対の駆動信号で駆動する、
   絶縁ゲート型半導体素子駆動システム。
5. 前記第２の絶縁ゲート型半導体素子駆動装置の出力端子と、前記第１の絶縁ゲート型半導体素子駆動装置の駆動回路のグランドとの間に、前記第２の絶縁ゲート型半導体素子駆動装置が駆動する絶縁ゲート型半導体素子を介して、第２の単電源を備えた、
   請求項４に記載の絶縁ゲート型半導体素子駆動システム。

Images