CN112636734A - 栅极驱动电路 - Google Patents

栅极驱动电路 Download PDF

Info

Publication number
CN112636734A
CN112636734A CN202010472609.4A CN202010472609A CN112636734A CN 112636734 A CN112636734 A CN 112636734A CN 202010472609 A CN202010472609 A CN 202010472609A CN 112636734 A CN112636734 A CN 112636734A
Authority
CN
China
Prior art keywords
voltage
terminal
node
coupled
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010472609.4A
Other languages
English (en)
Inventor
赵韦翔
邢泰刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anchorage Semiconductor Co ltd
Original Assignee
Delta Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics Inc filed Critical Delta Electronics Inc
Publication of CN112636734A publication Critical patent/CN112636734A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

一种栅极驱动电路包括电阻、电容、控制器以及电压箝位单元。电阻耦接于供应电压以及第一节点之间。电容耦接于供应电压以及第一节点之间。控制器周期性地将第一节点以及参考节点耦接至控制节点，以产生控制信号于控制节点，其中控制信号的范围是自第一节点的第一电压至参考节点的低电压电平。电压箝位单元耦接于控制节点以及参考节点，且决定第一电压。

Description

栅极驱动电路
技术领域
本发明涉及用以驱动开关元件的栅极端的栅极驱动电路。
背景技术
氮化镓元件与现存的硅元件相比极具潜力，且如预期地实际使用。标准的氮化镓场效晶体管为常开型(normally-on)元件，因此需要负电源将其关断。另一方面，常闭型氮化镓场效晶体管难以生产，而常闭型氮化镓场效晶体管具有约为+1V的临界电压，该临界电压与现存的硅金属氧化物半导体场校晶体管的临界电压相比非常低。这是常闭型氮化镓场效晶体管的第一个问题。
再者，因常闭型氮化镓场效电晶耐压较低，当高电压施加于常闭型氮化镓场效晶体管的栅极端时，常闭型氮化镓场效晶体管很容易损毁，使得常闭型氮化镓场效晶体管无法采用一般的驱动集成电路来使用。这是常闭型形氮化镓场效晶体管的第两个问题。由于这两个问题，硅金属氧化物半导体场校晶体管(如，绝缘栅双极晶体管(Insulated GateBipolar Transistor,IGBT))的栅极驱动电路不能直接用来驱动常闭型氮化镓场效晶体管。也就是，常闭型氮化镓场效晶体管需要独特的栅极驱动电路。
因此，我们需要一个波形转换电路用以将适用于硅金属氧化物半导体场效晶体管的栅极驱动电压转换成适用于常闭型氮化镓场效晶体管，且不减损开关速度，并且该波形转换电路能够适用于各种不同类型的晶体管。
发明内容
有鉴于此，本发明提出一种栅极驱动电路，包括一电阻、一电容、一控制器以及一电压箝位单元。所述电阻耦接于一供应电压以及一第一节点之间。所述电容耦接于所述供应电压以及所述第一节点之间。所述控制器周期性地将所述第一节点以及一参考节点耦接至一控制节点，以产生一控制信号于所述控制节点，其中所述控制信号的范围是自所述第一节点的一第一电压至所述参考节点的一低电压电平。所述电压箝位单元耦接于所述控制节点以及所述参考节点，且决定所述第一电压。
根据本发明的一实施例，所述第一电压不大于所述供应电压。
根据本发明的一实施例，所述控制器包括一第一开关以及一第二开关。所述第一开关将所述第一节点耦接至所述控制节点。所述第二开关将所述参考节点耦接至所述控制节点，其中所述第一开关以及所述第二开关系交替地导通以及关断。
根据本发明的一实施例，所述电阻以及所述电容是用以对应所述第一开关导通而决定所述控制信号的一过冲电压，其中所述过冲电压用以快速的导通所述开关元件。
根据本发明的一实施例，当所述第一开关导通时，所述供应电压对所述控制节点的一寄生电容充电。当所述控制信号达到所述第一电压时，所述供应电压提供一固定电流。所述固定电流流经所述电阻而至所述电压箝位单元，使得所述电压箝位单元将所述控制信号箝位于所述电压箝位单元的一导通电压。
根据本发明的一实施例，当所述第一开关为关断且所述第二开关为导通时所述供应电压经所述电阻而对所述第一节点充电，控制信号是位于所述低电压电平。
根据本发明的一实施例，栅极驱动电路还包括一开关元件。所述开关元件包括一栅极端、一漏极端以及一源极端，其中所述栅极端耦接至所述控制节点，所述漏极端即取一功率电流，所述源极端是耦接至所述参考节点。
根据本发明的一实施例，所述电压箝位单元包括一齐纳二极管。所述齐纳二极管包括一阳极端以及一阴极端，其中所述阳极端是耦接至所述开关元件的所述源极端，所述阴极端是耦接至所述开关元件的所述栅极端，其中所述第一电压是由所述齐纳二极管的一反向崩溃电压所决定。
本发明更提出一种栅极驱动电路，用以导通以及关断一开关元件。所述开关元件包括一栅极端、一漏极端以及一源极端，其中所述栅极端耦接至一控制节点，所述漏极端汲取一功率电流，所述源极端耦接至一参考节点。所述栅极驱动电路包括一电阻、一电容、一控制器以及一电压箝位单元。所述电阻耦接于一供应电压以及一第一节点。所述电容耦接于所述供应电压以及所述第一节点。所述控制器周期性地将所述第一节点以及所述参考节点耦接至所述控制节点，以产生一控制信号于所述控制节点，其中所述控制信号的范围是自所述第一节点的一第一电压至所述参考节点的所述低电压电平。所述电压箝位单元耦接于所述控制节点以及所述参考节点之间，且决定所述第一电压。
根据本发明的一实施例，所述第一电压是不小于所述参考电压。
根据本发明的一实施例，所述控制器包括一第一开关以及一第二开关。所述第一开关将所述第一节点耦接至所述控制节点。所述第二开关将所述参考节点耦接至所述控制节点，其中所述第一开关以及所述第二开关系交替地导通以及关断。
根据本发明的一实施例，所述电阻以及所述电容是用以对应所述第一开关导通而决定所述控制信号的一过冲电压，其中所述过冲电压用以快速的导通所述开关元件。
根据本发明的一实施例，当所述第一开关导通时，所述供应电压对所述控制节点的一寄生电容充电。当所述控制信号达到所述第一电压时，所述供应电压提供一固定电流。所述固定电流流经所述电阻而至所述电压箝位单元，使得所述电压箝位单元将所述控制信号箝位于所述电压箝位单元的一导通电压。
根据本发明的一实施例，当所述第一开关为关断且所述第二开关为导通时所述供应电压经所述电阻而对所述第一节点充电，控制信号是位于所述低电压电平。
根据本发明的一实施例，所述控制器、所述电压箝位单元以及所述开关元件是整合成单一封装。
根据本发明的一实施例，所述电压箝位单元包括一齐纳二极管。所述齐纳二极管包括一阳极端以及一阴极端，其中所述阳极端耦接至所述开关元件的所述源极端，所述阴极端耦接至所述开关元件的所述栅极端，其中所述第一电压是由所述齐纳二极管的一反向崩溃电压所决定。
根据本发明的另一实施例，所述电压箝位单元包括一齐纳二极管。所述齐纳二极管包括一阳极端以及一阴极端，其中所述阳极端是耦接至所述开关元件的所述栅极端，所述阴极端是耦接至所述开关元件的所述源极端，其中所述第一电压是由所述齐纳二极管的一顺向导通电压所决定。
根据本发明的另一实施例，所述电压箝位单元包括一二极管。所述二极管包括一阳极端以及一阴极端，其中所述阳极端是耦接至所述开关元件的所述栅极端，所述阴极端是耦接至所述开关元件的所述源极端，其中所述第一电压是由所述二极管的一顺向导通电压所决定。
根据本发明的另一实施例，所述电压箝位单元包括一第一齐纳二极管以及一第二齐纳二极管。所述第一齐纳二极管包括一第一阳极端以及一第一阴极端，其中所述第一阳极端是耦接至所述开关元件的所述栅极端。所述第二齐纳二极管包括一第二阳极端以及一第二阴极端，其中所述第二阴极端是耦接至所述第一阴极端，所述第二阳极端是耦接至所述开关元件的所述源极端。所述第一电压是由所述第一齐纳二极管的一顺向导通电压以及所述第二齐纳二极管的一反向崩溃电压的和所决定。
根据本发明的另一实施例，所述电压箝位单元包括一第一二极管以及一齐纳二极管。所述第一二极管包括一第一阳极端以及一第一阴极端，其中第一阳极端是耦接至所述开关元件的所述栅极端。所述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中所述齐纳阴极端是耦接至所述开关元件的所述源极端，所述齐纳阳极端是耦接至所述第一阴极端。所述第一电压是由所述齐纳二极管的所述齐纳反向崩溃电压以及所述第一二极管的一顺向导通电压的和所决定。
根据本发明的另一实施例，所述电压箝位单元包括一齐纳二极管以及一第一二极管。所述齐纳二极管包括一齐纳阳极端以及一齐纳阴极端，其中所述齐纳阴极端是耦接至所述开关元件的所述栅极端。所述第一二极管包括一第一阳极端以及一第一阴极端，其中所述第一阳极端是耦接至所述开关元件的所述源极端，所述第一阴极端是耦接至所述齐纳阳极端。所述第一电压是等于所述供应电压。
附图说明
图1是显示根据本发明的一实施例所述的栅极驱动电路的电路图；
图2是显示根据本发明的一实施例所述的图1的栅极驱动电路的波形的示意图；
图3是显示根据本发明的另一实施例所述的栅极驱动电路的电路图；
图4是显示根据本发明的另一实施例所述的栅极驱动电路的电路图；
图5是显示根据本发明的另一实施例所述的栅极驱动电路的电路图；
图6是显示根据本发明的另一实施例所述的栅极驱动电路的电路图；
图7是显示根据本发明的另一实施例所述的栅极驱动电路的电路图；以及
图8是显示根据本发明的另一实施例所述的栅极驱动电路的电路图。
附图标记说明：
10：开关元件
100：栅极驱动电路
110：控制器
120：电压箝位单元
210：启动脉冲
220：关闭脉冲
G：栅极端
S：源极端
D：漏极端
R：电阻
C：电容
S1：第一开关
S2：第二开关
SC：控制信号
VC：电容电压
VDD：供应电压
VL：低电压电平
VOS：过冲电压
VTO：导通电压
N1：第一节点
V1：第一电压
NR：参考节点
NC：控制节点
IP：功率电流
Z1：第一齐纳二极管
NA1：第一阳极端
NC1：第一阴极端
VR1：第一反向崩溃电压
Z2：第二齐纳二极管
NA2：第二阳极端
NC2：第二阴极端
VF2：第二顺向导通电压
Z3：第三齐纳二极管
Z4：第四齐纳二极管
NA3：第三阳极端
NC3：第三阴极端
NA4：第四阳极端
NC4：第四阴极端
VF3：第三顺向导通电压
VR4：第四反向崩溃电压
D5：第五二极管
NA5：第五阳极端
NC5：第五阴极端
VF5：第五顺向导通电压
D6：第六二极管
VF6：第六顺向导通电压
Z7：第七齐纳二极管
VR7：第七反向崩溃电压
Z8：第八齐纳二极管
NA8：第八阳极端
NC8：第八阴极端
D9：第九二极管
NA9：第九阳极端
NC9：第九阴极端
具体实施方式
以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求所界定者为准。
能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本公开一些实施例的启示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。
值得注意的是，以下所公开的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的构思，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征之上等的描述，实际可包含多个不同的实施例，包括所述多个特征直接接触，或者包含其它额外的特征形成于所述多个特征之间等等，使得所述多个特征并非直接接触。
图1是显示根据本发明的一实施例所述的栅极驱动电路的电路图。如图1所示，栅极驱动电路100用以导通或关断开关元件10，使得开关元件10汲取功率电流IP。开关元件10包括栅极端G、源极端S以及漏极端D。根据本发明的一实施例，开关元件10为常闭型晶体管。根据本发明的另一实施例，开关元件10硅为常闭型氮化镓场效晶体管。
栅极驱动电路100包括电阻R、电容C、控制器110以及电压箝位单元120。电阻R耦接于供应电压VDD以及第一节点N1之间，电容C是耦接于供应电压VDD以及第一节点N1之间。
控制器110是耦接于第一节点N1以及参考节点NR之间，并且控制器110包括第一开关S1以及第二开关S2。第一开关S1以及第二开关S2是交替的导通与关断，并以控制信号SC产生启动脉冲以及关闭脉冲。为了简化说明的目的，控制器110是简化为第一开关S1以及第二开关S2。
控制信号SC的启动脉冲以及关闭脉冲是施加于开关元件10的栅极端G，使得开关元件10周期性的导通与关断。控制信号SC的范围是由高电压电平至参考节点NR的低电压电平VL，其中高电压电平是等于第一节点N1的第一电压V1，并且于下文中将详细描述。根据本发明的一实施例，控制信号SC的高电压电平超过开关元件10的阈值电压，以致导通开关元件10。
电压箝位单元120是耦接于控制节点NC以及参考节点NR，且用以箝位栅极端G以及源极端S之间的跨压。根据本发明的一实施例，供应电压VDD是超过开关元件10的崩溃电压。也就是，电压箝位单元120用以保护开关元件10，以避免供应电压VDD直接对开关元件10偏压。
当控制信号SC的启动脉冲施加于开关元件10的栅极端G，控制器110的第一开关S1为导通，使得控制信号SC的高电压电平等于第一节点N1的第一电压V1。此外，当第一电压V1超过电压箝位单元120的导通电压VTO时，电压箝位单元120为导通，使得第一电压V1箝位于电压箝位单元120的导通电压VTO，以保护开关元件10免于崩溃。
当控制信号SC的关闭脉冲施加于开关元件10的栅极端G时，控制器110的第二开关S2为导通，而将控制节点NC的控制信号SC下拉至低电压电平VL。根据本发明的一实施例，参考节点NR是耦接至接地端，且低电压电平VL为接地电平。
根据本发明的一实施例，控制器110、电压箝位单元120以及开关元件10可封装在一起。根据本发明的另一实施例，控制器110、电压箝位单元120以及开关元件10可实现于单芯片系统(System-on-Chip，SoC)。根据本发明的其他实施例，控制器110、电压箝位单元120以及开关元件10可整合在一起。
图2是显示根据本发明的一实施例所述的图1的栅极驱动电路的波形的示意图。如图2所示，流经电阻R的电阻电流IR以及流经电容C的电容电流IC的总和、第一节点N1的第一电压V1、控制信号SC以及电容C的电容跨压VC仅为说明对其进行解释用。
在时间t0至时间t1内，控制器110的第一开关S1为关断且第二开关S2为导通，控制节点NC的控制信号SC被下拉至低电压电平VL。根据本发明的一实施例，低电压电平VL为接地电平。因此在时间t0至时间t1内，控制信号SC为接地电平，且开关元件10的栅极端G以及源极端S之间的跨压为零。
由于第一开关S1在时间t0至时间t1内为关断，第一节点N1的第一电压V1是由供应电压VDD经电阻R以及电容C所充电，其中第一电压V1仍小于供应电压VDD。因此，在时间t0至时间t1内，第一电压V1被充电，电阻电流IR以及电容电流IC的总和在时间t0至时间t1内是约为零，且电容C的电容电压VC下降。
在时间t1时，第一开关S1为导通、第二开关S2为关断且第一电压V1是提供至控制接点NC，使得第一电压V1因电容C与沿着第一节点N1至电压箝位单元120之间的寄生电容之间的电荷共享而剧烈下降，且紧接着上升而产生过冲电压VOS。根据本发明的一实施例，过冲电压VOS是由电容C以及沿着第一节点N1至电压箝位单元120之间的寄生电容所决定。
因此，电阻电流IR以及电容电流IC的总和剧烈上升，随后回至电容电压VC除以电阻R，即VC/R。由于当地一关S1导通时，第一节点N1是耦接至控制节点NC，因此控制信号SC自第一电压V1开始上升，并且过冲电压VOS也产生于控制信号SC。根据本发明的一实施例，过冲电压VOS可帮助开关元件10快速导通。由于电容电压VC为供应电压VDD以及第一电压V1的电压差，加上供应电压VDD为定值，电容电压VC随着第一电压V1而改变。
在时间t2时，电压箝位单元120为导通，使得第一电压V1以及控制信号SC被箝位于电压箝位单元120的导通电压VTO。当电容电压VC为供应电压VDD减去导通电压VTO时，电阻电流IR保持于VC/R，电容电流IC为零。
在时间t3时，第一开关S1为关断，而第二开关S2为导通。电阻电流IR、第一节点N1的第一电压V1、控制信号SC以及电容电压VC是重复时间t0的状态。
图3是显示根据本发明的另一实施例所述的栅极驱动电路的电路图。如图3所示，电压箝位单元120包括第一齐纳二极管Z1。第一齐纳二极管Z1包括第一阳极端NA1以及第一阴极端NC1。当电流自第一阳极端NA1流至第一阴极端NC1而经过第一齐纳二极管Z1时，第一齐纳二极管Z1的跨压定义为第一反向崩溃电压VR1。
根据本发明的一实施例，当控制器1110产生位于高电压电平的控制信号SC时，控制信号SC最终被箝位于第一齐纳二极管Z1的第一反向崩溃电压VR1。也就是，第一反向崩溃电压VR1为图1以及图2的导通电压VTO。
图4是显示根据本发明的另一实施例所述的栅极驱动电路的电路图。将图4的电压箝位单元120与图3相比，第二齐纳二极管Z2的第二阳极端NA2是耦接至低电压电平VL，第二齐纳二极管Z2的第二阴极端NC2是耦接至控制节点NC。
根据本发明的一实施例，当控制器110产生位于高电压电平的控制信号SC时，第一电压V1以及控制信号SC的高电压电平是由第二齐纳二极管Z2的第二顺向导通电压VF2所决定。也就是，第二顺向导通电压VF2为图1以及图2的导通电压VTO。
图5是显示根据本发明的另一实施例所述的栅极驱动电路的电路图。如图5所示，电压箝位单元120包括第三齐纳二极管Z3以及第四齐纳二极管Z4。第三齐纳二极管Z3的第三阳极端NA3是耦接至第四齐纳二极管Z4的第四阳极端NA4，第三阴极端NC3是耦接至开关元件10的栅极端G，第四阴极端NC4是耦接至开关元件10的源极端S。
根据本发明的一实施例，当控制器110产生位于高电压电平的控制信号SC时，第一电压V1以及控制信号SC的高电压电平被箝位于第三齐纳二极管Z3的第三顺向导通电压VF3以及第四齐纳二极管Z4的第四反向崩溃电压VR4的和。也就是，第三齐纳二极管Z3的第三顺向导通电压VF3以及第四齐纳二极管Z4的第四反向崩溃电压VR4为图1以及图2的导通电压VTO。
图6是显示根据本发明的另一实施例所述的栅极驱动电路的电路图。如图6所示，电压箝位单元120包括第五二极管D5，其中第五二极管D5具有第五顺向导通电压VF5。根据本发明的一实施例，当控制器110产生的控制信号SC位于高电压电平，第一电压V1以及控制信号SC的高电压电平是由第五二极管D5的第五顺向导通电压VF5。也就是，第五二极管D5的第五顺向导通电压VF5为图1以及图2的导通电压VTO。
图7是显示根据本发明的另一实施例所述的栅极驱动电路的电路图。如图7所示，电压箝位单元120包括第六二极管D6以及第七齐纳二极管Z7，其中第六二极管具有第六顺向导通电压VF6，第七齐纳二极管Z7具有第七反向崩溃电压VR7。第六二极管D6的第六阳极端NA6是耦接至控制节点NC，第六阴极端NC6是耦接至第七齐纳二极管Z7的第七阳极端NA7，第七阴极端NC7是耦接至开关元件10的源极端S。
根据本发明的一实施例，当控制器10产生位于高电压电平的控制信号SC时，第一电压V1以及控制信号SC的高电压电平被箝位于箝位电压，其中箝位电压等于第六二极管D6的第六顺向导通电压VF6以及第七齐纳二极管Z7的第七反向崩溃电压VR7的总和。也就是，第六二极管D6的第六顺向导通电压VF6以及第七齐纳二极管Z7的第七反向崩溃电压VR7的总和为图1以及图2的导通电压VTO。
图8是显示根据本发明的另一实施例所述的栅极驱动电路的电路图。如图8所示，电压箝位单元120包括第八齐纳二极管Z8以及第九二极管D9。第八齐纳二极管Z8的第八阳极端NA8是耦接至第九二极管D9的第九阴极端NC9，第八阴极端NC8是耦接至开关元件10的栅极端G，第九二极管D9的第九阳极端NA9是耦接至开关元件10的源极端S。
根据本发明的一实施例，当控制器110产生位于高电压电平的控制信号SC时，第九二极管D9为开路，因此第一电压V1以及控制信号SC的高电压电平的最大值为供应电压VDD。
如第3-8图所示，波形转换电路的各种实施例皆已详细说明。设计用来驱动以硅工艺制作的金属氧化物半导体场效晶体管的控制器，通过将第3-8图所示的波形转换电路耦接于该控制器以及常闭氮化镓晶体管的开关元件之间，就算常闭氮化镓晶体管的崩溃电压小于以硅工艺制作的金属氧化物半导体场效晶体管，控制器也能够不经任何修改直接驱动常闭氮化镓晶体管的开关元件。
虽然本公开的实施例及其优点已公开如上，但应该了解的是，任何所属技术领域中技术人员，在不脱离本公开的构思和范围内，当可作变动、替代与润饰。此外，本公开的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中技术人员可从本公开一些实施例的公开内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本公开一些实施例使用。因此，本公开的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本公开的保护范围也包括各个权利要求及实施例的组合。

Claims (21)

1.一种栅极驱动电路，包括：
一电阻，耦接于一供应电压以及一第一节点之间；
一电容，耦接于所述供应电压以及所述第一节点之间；
一控制器，周期性地将所述第一节点以及一参考节点耦接至一控制节点，以产生一控制信号于所述控制节点，其中所述控制信号的范围是自所述第一节点的一第一电压至所述参考节点的一低电压电平；以及
一电压箝位单元，耦接于所述控制节点以及所述参考节点，且决定所述第一电压。
2.如权利要求1所述的栅极驱动电路，其中所述第一电压不大于所述供应电压。
3.如权利要求1所述的栅极驱动电路，其中所述控制器包括：
一第一开关，将所述第一节点耦接至所述控制节点；以及
一第二开关，将所述参考节点耦接至所述控制节点，其中所述第一开关以及所述第二开关交替地导通以及关断。
4.如权利要求3所述的栅极驱动电路，其中所述电阻以及所述电容是用以对应所述第一开关导通而决定所述控制信号的一过冲电压，其中所述过冲电压用以快速的导通所述开关元件。
5.如权利要求3所述的栅极驱动电路，其中当所述第一开关导通时，所述供应电压对所述控制节点的一寄生电容充电，其中当所述控制信号达到所述第一电压时，所述供应电压提供一固定电流，其中所述固定电流流经所述电阻而至所述电压箝位单元，使得所述电压箝位单元将所述控制信号箝位于所述电压箝位单元的一导通电压。
6.如权利要求3所述的栅极驱动电路，其中当所述第一开关为关断且所述第二开关为导通时所述供应电压经所述电阻而对所述第一节点充电，控制信号是位于所述低电压电平。
7.如权利要求1所述的栅极驱动电路，还包括：
一开关元件，包括一栅极端、一漏极端以及一源极端，其中所述栅极端耦接至所述控制节点，所述漏极端汲取一功率电流，所述源极端是耦接至所述参考节点。
8.如权利要求7所述的栅极驱动电路，其中所述电压箝位单元包括：
一齐纳二极管，包括一阳极端以及一阴极端，其中所述阳极端是耦接至所述开关元件的所述源极端，所述阴极端是耦接至所述开关元件的所述栅极端，其中所述第一电压是由所述齐纳二极管的一反向崩溃电压所决定。
9.一种栅极驱动电路，用以导通以及关断一开关元件，其中所述开关元件包括一栅极端、一漏极端以及一源极端，其中所述栅极端耦接至一控制节点，所述漏极端汲取一功率电流，所述源极端耦接至一参考节点，其中所述栅极驱动电路包括：
一电阻，耦接于一供应电压以及一第一节点；
一电容，耦接于所述供应电压以及所述第一节点；
一控制器，周期性地将所述第一节点以及所述参考节点耦接至所述控制节点，以产生一控制信号于所述控制节点，其中所述控制信号的范围是自所述第一节点的一第一电压至所述参考节点的低电压电平；以及
一电压箝位单元，耦接于所述控制节点以及所述参考节点之间，且决定所述第一电压。
10.如权利要求9所述的栅极驱动电路，其中所述第一电压是不小于所述参考电压。
11.如权利要求9所述的栅极驱动电路，其中所述控制器包括：
一第一开关，将所述第一节点耦接至所述控制节点；以及
一第二开关，将所述参考节点耦接至所述控制节点，其中所述第一开关以及所述第二开关交替地导通以及关断。
12.如权利要求11所述的栅极驱动电路，其中所述电阻以及所述电容是用以对应所述第一开关导通而决定所述控制信号的一过冲电压，其中所述过冲电压用以快速的导通所述开关元件。
13.如权利要求11所述的栅极驱动电路，其中当所述第一开关导通时，所述供应电压对所述控制节点的一寄生电容充电，其中当所述控制信号达到所述第一电压时，所述供应电压提供一固定电流，其中所述固定电流流经所述电阻而至所述电压箝位单元，使得所述电压箝位单元将所述控制信号箝位于所述电压箝位单元的一导通电压。
14.如权利要求11所述的栅极驱动电路，其中当所述第一开关为关断且所述第二开关为导通时所述供应电压经所述电阻而对所述第一节点充电，控制信号是位于所述低电压电平。
15.如权利要求9所述的栅极驱动电路，其中所述控制器、所述电压箝位单元以及所述开关元件是整合成单一封装。
16.如权利要求9所述的栅极驱动电路，其中所述电压箝位单元包括：
一齐纳二极管，包括一阳极端以及一阴极端，其中所述阳极端耦接至所述开关元件的所述源极端，所述阴极端耦接至所述开关元件的所述栅极端，其中所述第一电压是由所述齐纳二极管的一反向崩溃电压所决定。
17.如权利要求9所述的栅极驱动电路，其中所述电压箝位单元包括：
一齐纳二极管，包括一阳极端以及一阴极端，其中所述阳极端是耦接至所述开关元件的所述栅极端，所述阴极端是耦接至所述开关元件的所述源极端，其中所述第一电压是由所述齐纳二极管的一顺向导通电压所决定。
18.如权利要求9所述的栅极驱动电路，其中所述电压箝位单元包括：
一二极管，包括一阳极端以及一阴极端，其中所述阳极端是耦接至所述开关元件的所述栅极端，所述阴极端是耦接至所述开关元件的所述源极端，其中所述第一电压是由所述二极管的一顺向导通电压所决定。
19.如权利要求9所述的栅极驱动电路，其中所述电压箝位单元包括：
一第一齐纳二极管，包括一第一阳极端以及一第一阴极端，其中所述第一阳极端是耦接至所述开关元件的所述栅极端；以及
一第二齐纳二极管，包括一第二阳极端以及一第二阴极端，其中所述第二阴极端是耦接至所述第一阴极端，所述第二阳极端是耦接至所述开关元件的所述源极端；
其中所述第一电压是由所述第一齐纳二极管的一顺向导通电压以及所述第二齐纳二极管的一反向崩溃电压的和所决定。
20.如权利要求9所述的栅极驱动电路，其中所述电压箝位单元包括：
一第一二极管，包括一第一阳极端以及一第一阴极端，其中第一阳极端是耦接至所述开关元件的所述栅极端；以及
一齐纳二极管，包括一齐纳阳极端以及一齐纳阴极端，其中所述齐纳阴极端是耦接至所述开关元件的所述源极端，所述齐纳阳极端是耦接至所述第一阴极端；
其中所述第一电压是由所述齐纳二极管的所述齐纳反向崩溃电压以及所述第一二极管的一顺向导通电压的和所决定。
21.如权利要求9所述的栅极驱动电路，其中所述电压箝位单元包括：
一齐纳二极管，包括一齐纳阳极端以及一齐纳阴极端，其中所述齐纳阴极端是耦接至所述开关元件的所述栅极端；以及
一第一二极管，包括一第一阳极端以及一第一阴极端，其中所述第一阳极端是耦接至所述开关元件的所述源极端，所述第一阴极端是耦接至所述齐纳阳极端；
其中所述第一电压是所述供应电压。
CN202010472609.4A 2019-10-08 2020-05-29 栅极驱动电路 Pending CN112636734A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962912161P 2019-10-08 2019-10-08
US62/912,161 2019-10-08
US16/786,172 2020-02-10
US16/786,172 US20210105010A1 (en) 2019-10-08 2020-02-10 Gate-driving circuit

Publications (1)

Publication Number Publication Date
CN112636734A true CN112636734A (zh) 2021-04-09

Family

ID=69570580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010472609.4A Pending CN112636734A (zh) 2019-10-08 2020-05-29 栅极驱动电路

Country Status (4)

Country Link
US (1) US20210105010A1 (zh)
EP (1) EP3806333A1 (zh)
CN (1) CN112636734A (zh)
TW (1) TW202115913A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11936383B2 (en) * 2021-12-01 2024-03-19 Tagore Technology, Inc. Bias-less dynamic miller clamp

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401307A (zh) * 2006-12-06 2009-04-01 罗姆股份有限公司 驱动器电路和使用该驱动器电路的半导体装置
JP2015037226A (ja) * 2013-08-13 2015-02-23 国立大学法人山梨大学 スイッチング素子用ゲート駆動回路
US20180013413A1 (en) * 2016-07-06 2018-01-11 Delta Electronics, Inc. Waveform conversion circuit for gate driver
US20190036519A1 (en) * 2016-07-06 2019-01-31 Delta Electronics, Inc. Waveform conversion circuit for gate driver
CN110011522A (zh) * 2018-01-05 2019-07-12 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136833B2 (en) * 2012-03-01 2015-09-15 Asahi Kasei Microdevices Corporation Power source connection circuit
DE112017006120B4 (de) * 2016-12-01 2020-12-10 Efficient Power Conversion Corporation Bootstrap-kondensator-überspannungs-überwachungsschaltung für wandler auf gan-transistorbasis

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401307A (zh) * 2006-12-06 2009-04-01 罗姆股份有限公司 驱动器电路和使用该驱动器电路的半导体装置
US7759985B2 (en) * 2006-12-06 2010-07-20 Rohm Co., Ltd. Driver circuit and semiconductor device using the same
JP2015037226A (ja) * 2013-08-13 2015-02-23 国立大学法人山梨大学 スイッチング素子用ゲート駆動回路
US20180013413A1 (en) * 2016-07-06 2018-01-11 Delta Electronics, Inc. Waveform conversion circuit for gate driver
CN107592015A (zh) * 2016-07-06 2018-01-16 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路
US20190036519A1 (en) * 2016-07-06 2019-01-31 Delta Electronics, Inc. Waveform conversion circuit for gate driver
CN110011522A (zh) * 2018-01-05 2019-07-12 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路

Also Published As

Publication number Publication date
EP3806333A1 (en) 2021-04-14
US20210105010A1 (en) 2021-04-08
TW202115913A (zh) 2021-04-16

Similar Documents

Publication Publication Date Title
CN111211691B (zh) 波形转换电路以及栅极驱动电路
US8928363B2 (en) Semiconductor drive circuit and power conversion apparatus using same
JP6617002B2 (ja) 整流器、それを用いたオルタネータおよび電源
US9019000B2 (en) Driver circuit having a storage device for driving switching device
US8791662B2 (en) Power semiconductor module, electric-power conversion apparatus, and railway vehicle
JP5263317B2 (ja) 半導体スイッチング素子の駆動回路
TWI472162B (zh) Standard displacement system and method for voltage driver
EP3017542B1 (en) A gate drive circuit and a method for controlling a power transistor
CN113162591B (zh) 栅极驱动电路
US20200321958A1 (en) Waveform conversion circuit for gate driver
JP2013179821A (ja) 電力変換装置
TWI686040B (zh) 波形轉換電路以及閘極驅動電路
WO2019207977A1 (ja) ゲート駆動回路およびゲート駆動方法
CN110798053A (zh) 用于开关氮化镓（GaN）器件的驱动器
US20150249448A1 (en) Electronic Circuit Operable as an Electronic Switch
US8471606B2 (en) Driver circuit for a semiconductor power switch
CN112636734A (zh) 栅极驱动电路
KR102284188B1 (ko) SiC MOSFET용 게이트 구동회로
KR102026929B1 (ko) 전력 스위치용 게이트 구동회로
JP6865348B2 (ja) 絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム
TWI702798B (zh) 波形轉換電路以及閘極驅動電路
WO2016143023A1 (ja) ゲートドライブ回路、インバータ回路、及びモータ制御装置
JP2017093021A (ja) 上アーム側スイッチング素子駆動回路
JP2021052508A (ja) ゲート駆動回路
JP2015037226A (ja) スイッチング素子用ゲート駆動回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20221109

Address after: No. 252, Shanying Road, Guishan District, Taoyuan City, Taiwan, China, China (6/F)

Applicant after: Anchorage Semiconductor Co.,Ltd.

Address before: Taoyuan City, Taiwan, China

Applicant before: DELTA ELECTRONICS, Inc.

TA01 Transfer of patent application right