JP2017093021A - 上アーム側スイッチング素子駆動回路 - Google Patents
上アーム側スイッチング素子駆動回路 Download PDFInfo
- Publication number
- JP2017093021A JP2017093021A JP2015215943A JP2015215943A JP2017093021A JP 2017093021 A JP2017093021 A JP 2017093021A JP 2015215943 A JP2015215943 A JP 2015215943A JP 2015215943 A JP2015215943 A JP 2015215943A JP 2017093021 A JP2017093021 A JP 2017093021A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- side switching
- arm side
- switch
- upper arm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
【課題】1つの電源のみで上アーム側スイッチング素子をオン、オフさせることができる上アーム側スイッチング素子駆動回路を提供する。
【解決手段】上アーム側スイッチング素子3がオフでかつ下アーム側スイッチング素子4がオンであるときにゲート駆動用電源11によって充電され、上アーム側スイッチング素子をオンすべき期間においては、上アーム側スイッチング素子のゲート端子に上アーム側スイッチング素子のソース電位よりも高い電圧を印加させるための第1コンデンサC1と、上アーム側スイッチング素子がオンでかつ下アーム側スイッチング素子がオフであるときにゲート駆動用電源11によって充電され、上アーム側スイッチング素子をオフすべき期間においては、上アーム側スイッチング素子のゲート端子に上アーム側スイッチング素子のソース電位よりも低い電圧を印加させるための第2コンデンサC2とを含む。
【選択図】図1
【解決手段】上アーム側スイッチング素子3がオフでかつ下アーム側スイッチング素子4がオンであるときにゲート駆動用電源11によって充電され、上アーム側スイッチング素子をオンすべき期間においては、上アーム側スイッチング素子のゲート端子に上アーム側スイッチング素子のソース電位よりも高い電圧を印加させるための第1コンデンサC1と、上アーム側スイッチング素子がオンでかつ下アーム側スイッチング素子がオフであるときにゲート駆動用電源11によって充電され、上アーム側スイッチング素子をオフすべき期間においては、上アーム側スイッチング素子のゲート端子に上アーム側スイッチング素子のソース電位よりも低い電圧を印加させるための第2コンデンサC2とを含む。
【選択図】図1
Description
この発明は、下アーム側スイッチング素子とノーマリーオン型の上アーム側スイッチング素子との直列回路を含むブリッジ回路おける上アーム側スイッチング素子駆動回路に関する。
電動モータの駆動回路として、例えばHブリッジ回路、三相ブリッジ回路等のブリッジ回路が用いられる。Hブリッジ回路は、下アーム側スイッチング素子と上アーム側スイッチング素子との直列回路を2組含む。三相ブリッジ回路は、下アーム側スイッチング素子と上アーム側スイッチング素子との直列回路を3組含む。
ところで、上アーム側スイッチング素子としてノーマリーオン型のスイッチング素子が用いられる場合には、上アーム側スイッチング素子をオフするためにはゲート電位をソース電位よりも負に引く必要がある。このため、上アーム側スイッチング素子をオン、オフさせるためには、ソース電位基準の正電源とソース電位基準の負電源とが必要となる。
この発明の目的は、上アーム側スイッチング素子としてノーマリーオン型のスイッチング素子が用いられる場合において、1つの電源のみで上アーム側スイッチング素子をオン、オフさせることができる上アーム側スイッチング素子駆動回路を提供することである。
この発明の目的は、上アーム側スイッチング素子としてノーマリーオン型のスイッチング素子が用いられる場合において、1つの電源のみで上アーム側スイッチング素子をオン、オフさせることができる上アーム側スイッチング素子駆動回路を提供することである。
請求項1に記載の発明は、ノーマリーオン型の上アーム側スイッチング素子(3)と、前記上アーム側スイッチング素子のソース端子に接続された下アーム側スイッチング素子(4)との直列回路を含むブリッジ回路おける上アーム側スイッチング素子駆動回路(6)であって、ゲート駆動用電源(11)と、前記上アーム側スイッチング素子がオフでかつ前記下アーム側スイッチング素子がオンであるときに前記ゲート駆動用電源によって充電され、前記上アーム側スイッチング素子をオンすべき期間においては、前記上アーム側スイッチング素子のゲート端子に、前記上アーム側スイッチング素子のソース電位よりも高い電圧を印加させるための第1コンデンサ(C1)と、前記上アーム側スイッチング素子がオンでかつ前記下アーム側スイッチング素子がオフであるときに前記ゲート駆動用電源によって充電され、前記上アーム側スイッチング素子をオフすべき期間においては、前記上アーム側スイッチング素子のゲート端子に、前記上アーム側スイッチング素子のソース電位よりも低い電圧を印加させるための第2コンデンサ(C2)とを含む、上アーム側スイッチング素子駆動回路である。なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表すが、むろん、この発明の範囲は当該実施形態に限定されない。以下、この項において同じ。
この構成では、上アーム側スイッチング素子をオンすべき期間においては、第1コンデンサによって、上アーム側スイッチング素子のゲート端子に、上アーム側スイッチング素子のソース電位よりも高い電圧が印加される。一方、上アーム側スイッチング素子をオフすべき期間においては、第2コンデンサによって、上アーム側スイッチング素子のゲート端子に、上アーム側スイッチング素子のソース電位よりも低い電圧が印加される。第1コンデンサは、上アーム側スイッチング素子がオフでかつ下アーム側スイッチング素子がオンであるときにゲート駆動用電源によって充電される。第2コンデンサは、上アーム側スイッチング素子がオンでかつ下アーム側スイッチング素子がオフであるときにゲート駆動用電源によって充電される。つまり、この構成では、1つの電源のみで上アーム側スイッチング素子をオン、オフさせることができる。
請求項2に記載の発明は、前記上アーム側スイッチング素子をオフすべき期間においては、前記第2コンデンサによって、前記上アーム側スイッチング素子のゲート端子に、前記上アーム側スイッチング素子のソース電位よりも低い電圧を印加させる第1モードと、前記ゲート駆動用電源によって、前記第2コンデンサを充電させる第2モードとが交互に繰り返される、請求項1に記載の上アーム側スイッチング素子駆動回路である。
請求項3に記載の発明は、下アーム側スイッチング素子(4)とノーマリーオン型の上アーム側スイッチング素子(3)との直列回路を含むブリッジ回路おける上アーム側スイッチング素子駆動回路(6)であって、ゲート駆動用電源(11)と、前記ゲート駆動用電源の正極側端子にアノードが接続された第1ダイオード(D1)と、前記第1ダイオードのカソードと前記上アーム側スイッチング素子のソース端子との間に接続された第1コンデンサ(C1)と、カソードが接地された第2ダイオード(D2)と、前記第1ダイオードと前記第1コンデンサとの接続点と前記第2ダイオードのアノードとの間に直列接続された第1スイッチ(SW1)および第2スイッチ(SW2)からなり、前記第1スイッチが前記接続点に接続され、前記第2スイッチが前記第2ダイオードに接続され、これらのスイッチの接続点が前記上アーム側スイッチング素子のゲート端子に接続された第1直列回路と、前記ソース端子と前記ゲート駆動用電源の正極側端子との間に直列接続された第3スイッチ(SW3)および第4スイッチ(SW4)からなり、前記第3スイッチが前記ソース端子に接続され、前記第4スイッチが前記ゲート駆動用電源に接続された第2直列回路と、前記第2スイッチと前記第2ダイオードとの接続点と、前記第3スイッチと前記第4スイッチとの接続点との間に接続された第2コンデンサ(C2)と、前記第1スイッチ、第2スイッチ、第3スイッチおよび第4スイッチを制御するスイッチ制御手段(12)とを含む、上アーム側スイッチング素子駆動回路である。
この構成によれば、第1スイッチ、第2スイッチ、第3スイッチおよび第4スイッチを制御することにより、1つの電源(ゲート駆動用電源)を用いて、上アーム側スイッチング素子をオン、オフさせることができる。
請求項4に記載の発明は、前記スイッチ制御手段は、前記上アーム側スイッチング素子をオンすべき期間においては、前記第1スイッチおよび第4スイッチをオンさせるとともに前記第2スイッチおよび第3スイッチをオフさせる第1手段と、前記上アーム側スイッチング素子をオフすべき期間においては、前記第1スイッチおよび第4スイッチをオフさせるともに前記第2スイッチおよび第3スイッチをオンさせる第2手段とを含む、請求項3に記載の上アーム側スイッチング素子駆動回路である。
請求項4に記載の発明は、前記スイッチ制御手段は、前記上アーム側スイッチング素子をオンすべき期間においては、前記第1スイッチおよび第4スイッチをオンさせるとともに前記第2スイッチおよび第3スイッチをオフさせる第1手段と、前記上アーム側スイッチング素子をオフすべき期間においては、前記第1スイッチおよび第4スイッチをオフさせるともに前記第2スイッチおよび第3スイッチをオンさせる第2手段とを含む、請求項3に記載の上アーム側スイッチング素子駆動回路である。
請求項5に記載の発明は、前記スイッチ制御手段は、前記上アーム側スイッチング素子をオンすべき期間においては、前記第1スイッチおよび第4スイッチをオンさせるとともに前記第2スイッチおよび第3スイッチをオフさせる第1手段と、前記上アーム側スイッチング素子をオフすべき期間においては、前記第1スイッチおよび第4スイッチをオフさせるともに前記第2スイッチおよび第3スイッチをオンさせる第1モードと、前記第1スイッチ、第2スイッチおよび第3スイッチをオフさせるともに前記第4スイッチをオンさせる第2モードとを交互に繰り返す第2手段とを含む、請求項3に記載の上アーム側スイッチング素子駆動回路である。
以下、この発明の実施形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る上アーム側スイッチング素子駆動回路が適用された三相ブリッジ回路(三相インバータ回路)の主要部を示す回路図である。
この三相ブリッジ回路1は、主電源2から供給される直流電力をU相、V相およびW相の3相の交流電力に変換して、出力端子に接続された三相モータ(図示略)に出力する。三相ブリッジ回路1は、U相、V相およびW相に対応した3組のアームを備えているが、図1には、U相に対応したアームのみが示されている。各アームは、上アーム側スイッチング素子3を含んだ上アームと、下アーム側スイッチング素子4を含んだ下アームとからなる。図1では、U相に対応したアームのみが示されている。
図1は、本発明の一実施形態に係る上アーム側スイッチング素子駆動回路が適用された三相ブリッジ回路(三相インバータ回路)の主要部を示す回路図である。
この三相ブリッジ回路1は、主電源2から供給される直流電力をU相、V相およびW相の3相の交流電力に変換して、出力端子に接続された三相モータ(図示略)に出力する。三相ブリッジ回路1は、U相、V相およびW相に対応した3組のアームを備えているが、図1には、U相に対応したアームのみが示されている。各アームは、上アーム側スイッチング素子3を含んだ上アームと、下アーム側スイッチング素子4を含んだ下アームとからなる。図1では、U相に対応したアームのみが示されている。
上アーム側スイッチング素子3は、この実施形態では、ノーマリーオン型の窒化物半導体を用いたHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)からなる。下アーム側スイッチング素子4は、この実施形態では、FET(Field Effect Transistor)からなる。上アーム側スイッチング素子3のドレインは、主電源2に接続されている。上アーム側スイッチング素子3のソースは、下アーム側スイッチング素子4のドレインに接続されている。下アーム側スイッチング素子4のソースは接地されている。上アーム側スイッチング素子3と下アーム側スイッチング素子4との接続点は出力端子(U相出力端子)5に接続されている。
上アーム側スイッチング素子3は、上アーム側スイッチング素子駆動回路6によって駆動される。下アーム側スイッチング素子4は、下アーム側スイッチング素子駆動回路(図示略)によって駆動される。本願発明の特徴は、上アーム側スイッチング素子駆動回路6にあるため、下アーム側スイッチング素子駆動回路については省略する。
上アーム側スイッチング素子駆動回路6は、ゲート駆動用電源11、第1および第2ダイオードD1,D2、第1および第2コンデンサC1,C2、第1〜第4スイッチSW1〜SW4、ゲート抵抗Rおよびスイッチ制御回路12を含んでいる。第1〜第4スイッチSW1〜SW4は、例えば、FET等のスイッチング素子からなる。
上アーム側スイッチング素子駆動回路6は、ゲート駆動用電源11、第1および第2ダイオードD1,D2、第1および第2コンデンサC1,C2、第1〜第4スイッチSW1〜SW4、ゲート抵抗Rおよびスイッチ制御回路12を含んでいる。第1〜第4スイッチSW1〜SW4は、例えば、FET等のスイッチング素子からなる。
ゲート駆動用電源11の正極側端子に、第1ダイオードD1のアノードが接続されている。第1ダイオードD1のカソードと、上アーム側スイッチング素子3のソース端子との間に、第1コンデンサC1が接続されている。
第2ダイオードD2のカソードは接地されている。第1ダイオードD1と第1コンデンサC1との接続点と、第2ダイオードD2のアノードとの間に、第1スイッチSW1と第2スイッチSW2との直列回路が接続されている。第1スイッチSW1は第1ダイオードD1と第1コンデンサC1との接続点に接続され、第2スイッチSW2は第2ダイオードD2に接続されている。第1スイッチSW1と第2スイッチSW2との接続点は、ゲート抵抗Rを介して上アーム側スイッチング素子3のゲート端子に接続されている。
第2ダイオードD2のカソードは接地されている。第1ダイオードD1と第1コンデンサC1との接続点と、第2ダイオードD2のアノードとの間に、第1スイッチSW1と第2スイッチSW2との直列回路が接続されている。第1スイッチSW1は第1ダイオードD1と第1コンデンサC1との接続点に接続され、第2スイッチSW2は第2ダイオードD2に接続されている。第1スイッチSW1と第2スイッチSW2との接続点は、ゲート抵抗Rを介して上アーム側スイッチング素子3のゲート端子に接続されている。
上アーム側スイッチング素子3のソース端子(上アーム側スイッチング素子3のソース端子と第1コンデンサC1との接続点)と、ゲート駆動用電源11の正極側端子との間に、第3スイッチSW3と第4スイッチSW4との直列回路が接続されている。第3スイッチSW3は上アーム側スイッチング素子3のソース端子に接続され、第4スイッチSW4はゲート駆動用電源11に接続されている。第3スイッチSW3と第4スイッチSW4との接続点と、第2スイッチSW2と第2ダイオードD2との接続点との間に、第2コンデンサC2が接続されている。
主電源2の電源電圧VDDは、例えば12[V]である。ゲート駆動用電源11の電源電圧Vgateは、例えば5[V]である。上アーム側スイッチング素子3のゲートしきい値電圧Vthは、例えば、−2[V]である。
スイッチ制御回路12は、第1〜第4スイッチSW1〜SW4を制御するための制御信号S1〜S4を出力する。
スイッチ制御回路12は、第1〜第4スイッチSW1〜SW4を制御するための制御信号S1〜S4を出力する。
上アーム側スイッチング素子3をオンすべき期間においては、スイッチ制御回路12は、図2に示すように、第1スイッチSW1および第4スイッチSW4をオンさせるとともに第2スイッチSW2および第3スイッチSW3をオフさせる。上アーム側スイッチング素子3をオンすべき期間においては、下アーム側スイッチング素子4はオフ状態である。
第1スイッチSW1がオンすると、ゲート駆動用電源11の電源電圧Vgate(>Vth)が上アーム側スイッチング素子3のゲート端子に印加されるので、上アーム側スイッチング素子3がオンになる。上アーム側スイッチング素子3がオンになると、上アーム側スイッチング素子3のソース電位は主電源2の電圧VDDと等しくなる。したがって、ゲート電位がゲート駆動用電源11の電源電圧Vgateのままであると、ソース電位を基準としたゲート電位はしきい値電圧Vthよりも小さくなり、上アーム側スイッチング素子3がオフとなってしまう。
第1スイッチSW1がオンすると、ゲート駆動用電源11の電源電圧Vgate(>Vth)が上アーム側スイッチング素子3のゲート端子に印加されるので、上アーム側スイッチング素子3がオンになる。上アーム側スイッチング素子3がオンになると、上アーム側スイッチング素子3のソース電位は主電源2の電圧VDDと等しくなる。したがって、ゲート電位がゲート駆動用電源11の電源電圧Vgateのままであると、ソース電位を基準としたゲート電位はしきい値電圧Vthよりも小さくなり、上アーム側スイッチング素子3がオフとなってしまう。
しかし、図2に矢印Aで示すように、第1コンデンサC1に蓄積されている電荷によって、第1コンデンサC1から第1スイッチSW1を介して、上アーム側スイッチング素子3のゲート端子に電流が流れる。これにより、主電源2の電源電圧VDDに第1コンデンサC1の端子間電圧(Vgate)を加算した電圧が、上アーム側スイッチング素子3のゲート端子に印加される。この結果、上アーム側スイッチング素子3はオン状態を維持する。つまり、第1コンデンサC1は、上アーム側スイッチング素子3をオンすべき期間においては、上アーム側スイッチング素子3のゲート端子に、上アーム側スイッチング素子3のソース電位よりも高い電圧を印加させるように機能する。
また、この際、図2に矢印Bで示すように、ゲート駆動用電源11から、第4スイッチSW4を介して第2コンデンサC2に電流が流れるため、第2コンデンサC2が充電される。つまり、第2コンデンサC2は、上アーム側スイッチング素子3がオンでかつ下アーム側スイッチング素子4がオフのときに、ゲート駆動用電源11によって充電される。
上アーム側スイッチング素子3をオフすべき期間においては、スイッチ制御回路12は、図3に示すように、第1スイッチSW1および第4スイッチSW4をオフさせるとともに第2スイッチSW2および第3スイッチSW3をオンさせる。このように第1〜第4スイッチSW1〜SW4が制御された直後においては、上アーム側スイッチング素子3はオンとなっているため、上アーム側スイッチング素子3のソース電位は電源電圧VDDと等しい。第2スイッチSW2がオンされることにより、上アーム側スイッチング素子3のゲート端子が接地されるので、ゲート電位は0[V]となる。これにより、ゲート・ソース間電圧Vgsは−VDD(<Vth)となるため、上アーム側スイッチング素子3はオフとなる。
上アーム側スイッチング素子3をオフすべき期間においては、スイッチ制御回路12は、図3に示すように、第1スイッチSW1および第4スイッチSW4をオフさせるとともに第2スイッチSW2および第3スイッチSW3をオンさせる。このように第1〜第4スイッチSW1〜SW4が制御された直後においては、上アーム側スイッチング素子3はオンとなっているため、上アーム側スイッチング素子3のソース電位は電源電圧VDDと等しい。第2スイッチSW2がオンされることにより、上アーム側スイッチング素子3のゲート端子が接地されるので、ゲート電位は0[V]となる。これにより、ゲート・ソース間電圧Vgsは−VDD(<Vth)となるため、上アーム側スイッチング素子3はオフとなる。
この状態で、下アーム側スイッチング素子4がオンされると、上アーム側スイッチング素子3のソース電位は、0[V]となる。ゲート電位が0[V]のままであると、ゲート・ソース間電圧Vgsは0[V](>Vth)となるため、上アーム側スイッチング素子3がオンしてしまう。しかし、図3に矢印Cで示すように、第2コンデンサC2に蓄積されている電荷によって、上アーム側スイッチング素子3のゲート端子から第2スイッチSW2、第2コンデンサC2および第3スイッチSW3を介してソース端子に電流が流れるので、ゲート電位が低下する。具体的には、ソース電位(0[V])から第2コンデンサC2の端子間電圧(Vgate)を減算した電圧(−Vgate)が、上アーム側スイッチング素子3のゲート端子に印加される。この結果、上アーム側スイッチング素子3はオフ状態を維持する。つまり、第2コンデンサC2は、上アーム側スイッチング素子3をオフすべき期間においては、上アーム側スイッチング素子3のゲート端子に、上アーム側スイッチング素子3のソース電位よりも低い電圧を印加させるように機能する。
また、この際、図3に矢印Dで示すように、ゲート駆動用電源11から、第1ダイオードD1を介して第1コンデンサC1に電流が流れるため、第1コンデンサC1が充電される。つまり、第1コンデンサC1は、上アーム側スイッチング素子3がオフでかつ下アーム側スイッチング素子4がオンのときに、ゲート駆動用電源11によって充電される。
前述した実施形態によれば、1つのゲート駆動用電源11によって、上アーム側スイッチング素子3をオン、オフさせることができる。
前述した実施形態によれば、1つのゲート駆動用電源11によって、上アーム側スイッチング素子3をオン、オフさせることができる。
次に、スイッチ制御回路12の動作の変形例について説明する。
上アーム側スイッチング素子3をオンすべき期間における動作は、前述の実施形態と同じである。上アーム側スイッチング素子3をオフすべき期間における動作が、前述の実施形態と異なる。上アーム側スイッチング素子3をオフすべき期間においては、スイッチ制御回路12は、第1スイッチSW1および第4スイッチSW4をオフさせるともに第2スイッチSW2および第3スイッチSW3をオンさせる第1モードと、第1スイッチSW1、第2スイッチSW2および第3スイッチSW3をオフさせるともに第4スイッチSW4をオンさせる第2モードとを交互に繰り返す。
上アーム側スイッチング素子3をオンすべき期間における動作は、前述の実施形態と同じである。上アーム側スイッチング素子3をオフすべき期間における動作が、前述の実施形態と異なる。上アーム側スイッチング素子3をオフすべき期間においては、スイッチ制御回路12は、第1スイッチSW1および第4スイッチSW4をオフさせるともに第2スイッチSW2および第3スイッチSW3をオンさせる第1モードと、第1スイッチSW1、第2スイッチSW2および第3スイッチSW3をオフさせるともに第4スイッチSW4をオンさせる第2モードとを交互に繰り返す。
つまり、スイッチ制御回路12は、まず、図4Aに示すように、第1スイッチSW1および第4スイッチSW4をオフさせるともに第2スイッチSW2および第3スイッチSW3をオンさせる。つまり、スイッチ制御回路12は、動作モードを第1モードに設定する。この場合の上アーム側スイッチング素子駆動回路6の動作は、図3を用いて説明した場合の動作と同じである。これにより、上アーム側スイッチング素子3をオフ状態にすることができる。
しかしながら、上アーム側スイッチング素子3のオフ状態を所定時間以上維持させる必要がある場合には、このままでは不都合が生じる。図5は、第1モードを継続した場合のゲート・ソース間電圧Vgsの変化を示している。動作モードが第1モードになると、図4の矢印Cに示すように電流が流れることにより、上アーム側スイッチング素子3のゲート・ソース間電圧Vgsはしきい値電圧Vthよりも低くなる。しかしながら、上アーム側スイッチング素子3のゲート・ソース間にはリーク電流が流れ続けるため、第2コンデンサC2に蓄積された電荷は徐々に放電されていく。この結果、第2コンデンサC2の端子間電圧は徐々に小さくなるため、ゲート・ソース間電圧Vgsは徐々に上昇していく。そして、ゲート・ソース間電圧Vgsがしきい値電圧Vthよりも高くなると、上アーム側スイッチング素子3はオンとなってしまう。そうすると、主電源2と接地間とが短絡する。
そこで、この変形例では、スイッチ制御回路12は、ゲート・ソース間電圧Vgsがしきい値電圧Vthに達するよりも前に、図4Bに示すように、第1スイッチSW1、第2スイッチSW2および第3スイッチSW3をオフさせるともに第4スイッチSW4をオンさせる。つまり、スイッチ制御回路12は、動作モードを第2モードに設定する。動作モードが第2モードになると、図4Bに矢印Bのように電流が流れるため、ゲート駆動用電源11によって第2コンデンサC2が充電される。一方、上アーム側スイッチング素子3内のゲート・ソース間寄生容量Cgsには、前記リーク電流によって電荷が充電された状態となっているため、一定時間はゲート電位は負のまま保持される。
この後、スイッチ制御回路12は、図4Aに示すように、動作モードを第1モードに戻す。そうすると、図4Aに矢印Cのように電流が流れるため、ゲート・ソース間電圧Vgsを−Vgateまで戻すことができる。スイッチ制御回路12は、上アーム側スイッチング素子3をオフすべき期間においては、このような動作を繰り返す。これにより、この期間においては、上アーム側スイッチング素子3のゲート・ソース間電圧Vgsは、図6に示すように変化する。つまり、一定時間ごとに第2コンデンサC2が充電されることにより、上アーム側スイッチング素子3のゲート・ソース間電圧Vgsがしきい値電圧Vth未満の電位に保持される。
以上、この発明の実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、上アーム側スイッチング素子3は、ノーマリーオン型の窒化物半導体を用いたHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)からなるが、上アーム側スイッチング素子3は、ノーマリーオン型のスイッチング素子であれば、窒化物半導体を用いたHEMT以外のスイッチン素子であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
1…三相ブリッジ回路、2…主電源、3…上アーム側スイッチング素子、4…下アーム側スイッチング素子、5…出力端子(U相出力端子)、6…上アーム側スイッチング素子駆動回路、11…ゲート駆動用電源、12…スイッチ制御回路、D1…第1ダイオード、D2…第2ダイオード、C1…第1コンデンサ、C2…第2コンデンサ、SW1〜SW4…第1〜第4スイッチ、R…ゲート抵抗
Claims (5)
- ノーマリーオン型の上アーム側スイッチング素子と、前記上アーム側スイッチング素子のソース端子に接続された下アーム側スイッチング素子との直列回路を含むブリッジ回路おける上アーム側スイッチング素子駆動回路であって、
ゲート駆動用電源と、
前記上アーム側スイッチング素子がオフでかつ前記下アーム側スイッチング素子がオンであるときに前記ゲート駆動用電源によって充電され、前記上アーム側スイッチング素子をオンすべき期間においては、前記上アーム側スイッチング素子のゲート端子に、前記上アーム側スイッチング素子のソース電位よりも高い電圧を印加させるための第1コンデンサと、
前記上アーム側スイッチング素子がオンでかつ前記下アーム側スイッチング素子がオフであるときに前記ゲート駆動用電源によって充電され、前記上アーム側スイッチング素子をオフすべき期間においては、前記上アーム側スイッチング素子のゲート端子に、前記上アーム側スイッチング素子のソース電位よりも低い電圧を印加させるための第2コンデンサとを含む、上アーム側スイッチング素子駆動回路。 - 前記上アーム側スイッチング素子をオフすべき期間においては、前記第2コンデンサによって、前記上アーム側スイッチング素子のゲート端子に、前記上アーム側スイッチング素子のソース電位よりも低い電圧を印加させる第1モードと、前記ゲート駆動用電源によって、前記第2コンデンサを充電させる第2モードとが交互に繰り返される、請求項1に記載の上アーム側スイッチング素子駆動回路。
- 下アーム側スイッチング素子とノーマリーオン型の上アーム側スイッチング素子との直列回路を含むブリッジ回路おける上アーム側スイッチング素子駆動回路であって、
ゲート駆動用電源と、
前記ゲート駆動用電源の正極側端子にアノードが接続された第1ダイオードと、
前記第1ダイオードのカソードと前記上アーム側スイッチング素子のソース端子との間に接続された第1コンデンサと、
カソードが接地された第2ダイオードと、
前記第1ダイオードと前記第1コンデンサとの接続点と前記第2ダイオードのアノードとの間に直列接続された第1スイッチおよび第2スイッチからなり、前記第1スイッチが前記接続点に接続され、前記第2スイッチが前記第2ダイオードに接続され、これらのスイッチの接続点が前記上アーム側スイッチング素子のゲート端子に接続された第1直列回路と、
前記ソース端子と前記ゲート駆動用電源の正極側端子との間に直列接続された第3スイッチおよび第4スイッチからなり、前記第3スイッチが前記ソース端子に接続され、前記第4スイッチが前記ゲート駆動用電源に接続された第2直列回路と、
前記第2スイッチと前記第2ダイオードとの接続点と、前記第3スイッチと前記第4スイッチとの接続点との間に接続された第2コンデンサと、
前記第1スイッチ、第2スイッチ、第3スイッチおよび第4スイッチを制御するスイッチ制御手段とを含む、上アーム側スイッチング素子駆動回路。 - 前記スイッチ制御手段は、
前記上アーム側スイッチング素子をオンすべき期間においては、前記第1スイッチおよび第4スイッチをオンさせるとともに前記第2スイッチおよび第3スイッチをオフさせる第1手段と、
前記上アーム側スイッチング素子をオフすべき期間においては、前記第1スイッチおよび第4スイッチをオフさせるともに前記第2スイッチおよび第3スイッチをオンさせる第2手段とを含む、請求項3に記載の上アーム側スイッチング素子駆動回路。 - 前記スイッチ制御手段は、
前記上アーム側スイッチング素子をオンすべき期間においては、前記第1スイッチおよび第4スイッチをオンさせるとともに前記第2スイッチおよび第3スイッチをオフさせる第1手段と、
前記上アーム側スイッチング素子をオフすべき期間においては、前記第1スイッチおよび第4スイッチをオフさせるともに前記第2スイッチおよび第3スイッチをオンさせる第1モードと、前記第1スイッチ、第2スイッチおよび第3スイッチをオフさせるともに前記第4スイッチをオンさせる第2モードとを交互に繰り返す第2手段とを含む、請求項3に記載の上アーム側スイッチング素子駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015215943A JP2017093021A (ja) | 2015-11-02 | 2015-11-02 | 上アーム側スイッチング素子駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015215943A JP2017093021A (ja) | 2015-11-02 | 2015-11-02 | 上アーム側スイッチング素子駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017093021A true JP2017093021A (ja) | 2017-05-25 |
Family
ID=58769419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015215943A Pending JP2017093021A (ja) | 2015-11-02 | 2015-11-02 | 上アーム側スイッチング素子駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017093021A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019159655A1 (ja) * | 2018-02-19 | 2019-08-22 | シャープ株式会社 | 整流回路および電源装置 |
-
2015
- 2015-11-02 JP JP2015215943A patent/JP2017093021A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019159655A1 (ja) * | 2018-02-19 | 2019-08-22 | シャープ株式会社 | 整流回路および電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9209793B2 (en) | Bootstrap circuitry for an IGBT | |
JP6469118B2 (ja) | バイポーラゲートドライバ | |
JP4903214B2 (ja) | 半導体スイッチをガルバニック絶縁で制御する方法および回路装置 | |
JP5263317B2 (ja) | 半導体スイッチング素子の駆動回路 | |
JP5200738B2 (ja) | インバータ回路 | |
US20160065204A1 (en) | System and Method for Generating an Auxiliary Voltage | |
US10826484B2 (en) | Waveform conversion circuit for gate driver | |
ITUB20159684A1 (it) | Interruttore elettronico, dispositivo e procedimento corrispondenti | |
JP2017168924A (ja) | 半導体装置 | |
JP2009044304A (ja) | 半導体素子制御装置 | |
JP6458552B2 (ja) | スイッチング方式の降圧型dc−dcコンバータ、及び電力変換回路 | |
JP5331087B2 (ja) | ドライバ回路、及び、インバータ回路 | |
US9059697B2 (en) | Drive circuit and drive method for driving normally-on-type transistor | |
WO2014128942A1 (ja) | 半導体素子の駆動装置 | |
WO2018181212A1 (ja) | スイッチング回路 | |
JP2017093021A (ja) | 上アーム側スイッチング素子駆動回路 | |
JP2014150654A (ja) | ゲート駆動回路 | |
JP2018074676A (ja) | ゲート駆動回路 | |
JP6865348B2 (ja) | 絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム | |
JP6185032B2 (ja) | 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置 | |
JP2015216710A (ja) | 半導体装置及び電力変換装置 | |
JP6939087B2 (ja) | 集積回路装置 | |
JP2018007345A (ja) | 絶縁ゲート型半導体素子駆動装置 | |
CN112636734A (zh) | 栅极驱动电路 | |
JP2002044940A (ja) | Mosスイッチング回路 |