JP6458552B2 - スイッチング方式の降圧型ｄｃ−ｄｃコンバータ、及び電力変換回路 - Google Patents
スイッチング方式の降圧型ｄｃ−ｄｃコンバータ、及び電力変換回路 Download PDFInfo
- Publication number
- JP6458552B2 JP6458552B2 JP2015036552A JP2015036552A JP6458552B2 JP 6458552 B2 JP6458552 B2 JP 6458552B2 JP 2015036552 A JP2015036552 A JP 2015036552A JP 2015036552 A JP2015036552 A JP 2015036552A JP 6458552 B2 JP6458552 B2 JP 6458552B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch element
- voltage
- side switch
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims description 56
- 238000001514 detection method Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000009499 grossing Methods 0.000 claims description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003012 network analysis Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
本発明は、スイッチング方式の降圧型ＤＣ−ＤＣコンバータに関し、特にハイサイドスイッチ素子側にブートストラップ回路を有する降圧型ＤＣ−ＤＣコンバータ、及び当該降圧型ＤＣ−ＤＣコンバータに適用し得る電力変換回路に関する。
スイッチング方式の降圧型ＤＣ−ＤＣコンバータにおいては、ハイサイドスイッチ素子とローサイドスイッチ素子とが直列に接続され、その直列接続のハイサイドスイッチ素子とローサイドスイッチ素子との間に直流の電源電圧Ｖccが印加されている。ハイサイドスイッチ素子は駆動回路からのハイサイド制御電圧に応じてオンオフし、ローサイドスイッチ素子は駆動回路からのローサイド制御電圧に応じてハイサイドスイッチ素子のオンオフとは逆相でオフオンする。ハイサイドスイッチ素子及びローサイドスイッチ素子としては、ＩＧＢＴ(Insulated Gate Bipolar Transistor)、ＦＥＴ(Field effect transistor)、ＨＥＭＴ(High Electron Mobility Transistor)等のスイッチ素子が用いられる。
このようなスイッチ素子にｎ型のスイッチ素子を用いた場合に、特にハイサイドスイッチ素子のオンを完全にするために比較的高い電圧をハイサイド制御電圧としてゲートに印加する必要がある。それに対処するために従来のＤＣ−ＤＣコンバータでは、ブートストラップ回路が設けられている。ブートストラップ回路は、特許文献１及び非特許文献１に示されているように、ブートストラップ抵抗、ブートストラップダイオード及びブートストラップコンデンサから構成されている。ブートストラップ抵抗、ブートストラップダイオード及びブートストラップコンデンサはその順で直列に接続されている。この直列接続のブートストラップ抵抗側の一端には電源電圧Ｖccが印加され、ブートストラップコンデンサ側の他端はハイサイドスイッチ素子とローサイドスイッチ素子との接続点に接続されている。ハイサイドスイッチ素子がオフしローサイドスイッチ素子がオンしている期間に電源電圧Ｖccによってブートストラップ抵抗及びブートストラップダイオードを介してブートストラップコンデンサに電流が流れ込むことによって蓄積された電荷が駆動回路を介してハイサイドスイッチ素子をオンさせるハイサイド駆動電圧として利用される。
アプリケーション・ノート：ＡＮ−１１２３ ブートストラップ・ネットワーク分析：内蔵ブートストラップ機能に焦点を当てる（インターナショナル・レクティファイアー(International Rectifire)社）
しかしながら、かかる従来のブートストラップ回路を有する降圧型ＤＣ−ＤＣコンバータにおいては、ハイサイドスイッチ素子として使用される半導体によってはハイサイドスイッチ素子をオンさせるために適切なレベルの範囲のハイサイド駆動電圧を安定して生成する必要がある。例えば、ハイサイドスイッチ素子としてバンドギャップが大きいＧａＮ（窒化ガリウム）等のワイドギャップ半導体を用いた素子の場合にはゲート端子の耐圧が比較的低いためにハイサイド駆動電圧を適切なレベルの電圧、例えば、５〜６Ｖの範囲の電圧として安定して得ることが難しいという問題があった。
また、かかる従来のブートストラップ回路を有する降圧型ＤＣ−ＤＣコンバータにおいては、電源電圧に基づいて適切なレベルのハイサイド駆動電圧を生成するためにはブートストラップ回路内にブートストラップ抵抗を設ける必要があり、そのためにブートストラップ抵抗による電力損失がある。また、ハイサイドスイッチ素子がオフしローサイドスイッチ素子がオンしている期間にブートストラップコンデンサにはブートストラップコンデンサの容量分だけ電流が流れ込むので、電力損失が大きいという問題もあった。
そこで、本発明の目的は、適切なレベルのハイサイド駆動電圧を安定して得ると共に電力損失の低減を図ることができるスイッチング方式の降圧型ＤＣ−ＤＣコンバータ、及び降圧型ＤＣ−ＤＣコンバータの電力変換回路を提供することである。
本発明の降圧型ＤＣ−ＤＣコンバータは、高電位電源出力端と低電位電源出力端との間にハイサイドスイッチ素子とローサイドスイッチ素子とがその順に直列接続されたトーテムポール回路と、ブートストラップダイオードとブートストラップコンデンサとを有し、前記ブートストラップダイオードと前記ブートストラップコンデンサとが前記高電位電源出力端と、前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子の接続点との間に接続されたブートストラップ回路と、前記ブートストラップコンデンサの両端間電圧に応じて前記ハイサイドスイッチ素子をオンオフ駆動するハイサイド駆動回路と、前記高電位電源出力端と前記低電位電源出力端とから得られる電圧に応じて前記ハイサイドスイッチ素子のオンオフとは逆位相で前記ローサイドスイッチ素子をオンオフ駆動するローサイド駆動回路と、前記接続点に接続された平滑回路と、を備え、前記ブートストラップ回路は、前記ハイサイド駆動回路及び前記ローサイド駆動回路による互いに前記逆位相でのオンオフ駆動動作中に、前記ブートストラップコンデンサの両端間電圧を検出して当該検出電圧が第１の閾値電圧以上であるか否か判定する電圧検出回路と、前記ブートストラップ回路の前記高電位電源出力端と前記接続点との間の電流経路内に挿入され、前記検出電圧が前記第１の閾値電圧以上であるとき前記電流経路を遮断する遮断回路と、を含むことを特徴としている。
本発明の降圧型ＤＣ−ＤＣコンバータの電力変換回路は、高電位電源出力端と低電位電源出力端との間にハイサイドスイッチ素子とローサイドスイッチ素子とがその順に直列接続されたトーテムポール回路と、ブートストラップダイオードとブートストラップコンデンサとを有し、前記ブートストラップダイオードと前記ブートストラップコンデンサとが前記高電位電源出力端と、前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子の接続点との間に接続されたブートストラップ回路と、前記ブートストラップコンデンサの両端間電圧に応じて前記ハイサイドスイッチ素子をオンオフ駆動するハイサイド駆動回路と、前記高電位電源出力端と前記低電位電源出力端とから得られる電圧に応じて前記ハイサイドスイッチ素子のオンオフとは逆位相で前記ローサイドスイッチ素子をオンオフ駆動するローサイド駆動回路と、を備え、前記ブートストラップ回路は、前記ハイサイド駆動回路及び前記ローサイド駆動回路による互いに前記逆位相でのオンオフ駆動動作中に、前記ブートストラップコンデンサの両端間電圧を検出して当該検出電圧が第１の閾値電圧以上であるか否か判定する電圧検出回路と、前記ブートストラップ回路の前記高電位電源出力端と前記接続点との間の電流経路内に挿入され、前記検出電圧が前記第１の閾値電圧以上であるとき前記電流経路を遮断する遮断回路と、を含むことを特徴としている。
本発明の降圧型ＤＣ−ＤＣコンバータ及び電力変換回路によれば、ハイサイドスイッチ素子がターンオフし、ローサイドスイッチ素子がターンオンする期間においてブートストラップコンデンサの両端間電圧が第１の閾値電圧以上になると遮断回路がブートストラップ回路の電流経路を遮断するので、ハイサイドスイッチ素子の駆動電圧を電源電圧より低い第１の閾値電圧を含む適切なレベルの電圧に設定することができる。また、遮断回路によるブートストラップ回路の電流経路の遮断によってブートストラップコンデンサに必要以上の電流を流さないで済むので、電力損失の低減を図ることができる。
以下、本発明の実施例を、図面を参照しつつ詳細に説明する。
図１は本発明の実施例としてスイッチング方式の降圧型ＤＣ−ＤＣコンバータの電力変換回路を示している。
この降圧型ＤＣ−ＤＣコンバータの電力変換回路は、ドライバＩＣ１１、ハイサイドスイッチ素子Ｑ１、及びローサイドスイッチ素子Ｑ２を備えている。ドライバＩＣ１１にはハイサイドスイッチ素子Ｑ１を駆動するためのハイサイド駆動回路１２と、ローサイドスイッチ素子Ｑ２を駆動するためのローサイド駆動回路１３とが含まれている。
ハイサイドスイッチ素子Ｑ１及びローサイドスイッチ素子Ｑ２は本実施例ではＦＥＴである。また、ハイサイドスイッチ素子Ｑ１にはワイドバンドギャップ半導体であるＧａＮが用いられている。電源電圧ラインＰＬとグランドラインＧＬとの間においてハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２とは直列に接続されており、トーテムポール回路を構成している。すなわち、ハイサイドスイッチ素子Ｑ１のソースとローサイドスイッチ素子Ｑ２のドレインとが接続されている。このハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２との接続点は電力変換回路の出力端子ＯＵＴに接続されている。また、ハイサイドスイッチ素子Ｑ１のドレインは電源電圧Ｖccの電源電圧ラインＰＬに接続され、ローサイドスイッチ素子Ｑ２のソースはグランドラインＧＬに接続されている。ハイサイドスイッチ素子Ｑ１のゲートはハイサイド駆動回路１２の出力に接続されている。ローサイドスイッチ素子Ｑ２のゲートはローサイド駆動回路１３の出力に接続されている。また、ハイサイドスイッチ素子Ｑ１のドレインは、直流電源１４に接続されるのではなく、図示しない別の電源に接続されても良い。更に、ＦＥＴであるローサイドスイッチ素子Ｑ２及びローサイド駆動回路１３の代わりに、ダイオードを用いても良い。
ドライバＩＣ１１には電源端子としてＶcc、ＶＢ、ＶＳ、ＶＧが設けられている。電源端子Ｖccは電源電圧ラインＰＬを介して直流電源１４のプラス端子（高電位電源出力端）に接続されている。直流電源１４はプラス端子とマイナス端子（低電位電源出力端）と間に電圧Ｖccを出力する。マイナス端子はグランドラインＧＬに接続されている。また、電源端子ＶＧもグランドラインＧＬに接続されている。
電力変換回路には、更にブートストラップ回路１５が設けられている。ブートストラップ回路１５は遮断回路１６、ブートストラップダイオードＤ１、ブートストラップコンデンサＣ１、及び電圧検出回路１７を有している。遮断回路１６、ブートストラップダイオードＤ１、及びブートストラップコンデンサＣ１はその順で直列に接続され、それによりブートストラップ回路１５の電流経路を構成している。遮断回路１６は入力端、出力端及び制御端を有するオンオフスイッチ回路やトランジスタ等の半導体スイッチ素子であり、制御端に供給される制御信号に応じて入力端と出力端との間を電気的又は機械的にオン又はオフする。遮断回路１６の入力端は電源電圧ラインＰＬに接続され、出力端はブートストラップダイオードＤ１のアノードに接続されている。ブートストラップダイオードＤ１のカソードはブートストラップコンデンサＣ１の一端と共に電源端子ＶＢに接続されている。ブートストラップコンデンサＣ１の他端は電源端子ＶＳに接続されている。電源端子ＶＳは出力端子ＯＵＴに接続されている。
電圧検出回路１７はブートストラップコンデンサＣ１の両端間電圧Ｖbsを検出し、検出した両端間電圧Ｖbsが閾値電圧Ｖd以上であるか否か判定する。電圧検出回路１７は、例えば、その両端間電圧Ｖbsを閾値電圧Ｖdと比較するコンパレータで構成することができる。閾値電圧Ｖdはハイサイドスイッチ素子Ｑ１を十分にオンさせるためにゲートに供給される電圧に等しい電圧であって、例えば、５〜６Ｖである。電圧検出回路１７は両端間電圧Ｖbsが閾値電圧Ｖd未満であるとき制御信号Ａを生成し、両端間電圧Ｖbsが閾値電圧Ｖd以上であるとき制御信号Ｂを生成し、生成した制御信号Ａ又はＢを遮断回路１６の制御端に供給する。制御信号Ａは遮断回路１６をオンさせる信号であり、制御信号Ｂは遮断回路１６をオフさせる信号である。例えば、制御信号Ａは高レベル信号、制御信号Ｂは低レベル信号であっても良い。
ドライバＩＣ１１内において、電源端子ＶＢ、ＶＳはハイサイド駆動回路１２に接続され、電源端子Ｖcc、ＶＧはローサイド駆動回路１３に接続されている。
次に、上述した構成の電力変換回路の動作について図２の動作波形図を参照して説明する。
図２には、ハイサイドスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖds(Q1)、ローサイドスイッチ素子Ｑ２のドレイン・ソース間電圧Ｖds(Q2)、ブートストラップコンデンサＣ１の端子間電圧Ｖbs、ブートストラップコンデンサＣ１を流れる電流Ｉc1、ブートストラップダイオードＤ１を流れる電流Ｉd1が示されている。
ハイサイド駆動回路１２は電源端子ＶＢ、ＶＳ間の電圧、すなわち両端間電圧Ｖbsをハイサイド駆動電圧としてハイサイドスイッチ素子Ｑ１のゲートに印加してハイサイドスイッチ素子Ｑ１をターンオンさせる。ローサイド駆動回路１３は電源端子Ｖcc、ＶＧ間の電圧をローサイド駆動電圧としてローサイドスイッチ素子Ｑ２のゲートに印加してローサイドスイッチ素子Ｑ２をターンオンさせる。ハイサイド駆動回路１２及びローサイド駆動回路１３はハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２とが交互にオンオフするように駆動動作を行う。すなわち、ハイサイドスイッチ素子Ｑ１がオンのときローサイドスイッチ素子Ｑ２はオフとなり、逆にハイサイドスイッチ素子Ｑ１がオフのときローサイドスイッチ素子Ｑ２はオンとなる。
ハイサイドスイッチ素子Ｑ１がオン状態にあり、ローサイドスイッチ素子Ｑ２がオフ状態にあるときドレイン・ソース間電圧Ｖds(Q1)は０Ｖであり、Ｖds(Q2)はＶccに等しい。一方、ハイサイドスイッチ素子Ｑ１がオフ状態にあり、ローサイドスイッチ素子Ｑ２がオンフ状態にあるときドレイン・ソース間電圧Ｖds(Q1)はＶccに等しく、Ｖds(Q2)は０Ｖである。
ハイサイドスイッチ素子Ｑ１がターンオンし、ローサイドスイッチ素子Ｑ２がターンオフする期間では、ブートストラップコンデンサＣ１に蓄積していた電荷をハイサイド駆動回路１２経由でハイサイドスイッチ素子Ｑ１のゲートへ供給する。その結果、ブートストラップコンデンサＣ１の端子間電圧Ｖbsは電荷の放出分だけ瞬間的に低下し、端子間電圧Ｖbsは電圧検出回路１７内部の閾値電圧Ｖdを下回る。よって、電圧検出回路１７は遮断回路１６の制御端に対して制御信号Ａを送出する。遮断回路１６は電圧検出回路１７からの制御信号Ａを受信すると、オフ状態からオン状態に変化して電圧Ｖccの電源電圧ラインＰＬからブートストラップコンデンサＣ１への電流経路を接続する。
ハイサイドスイッチ素子Ｑ１がオンし、ローサイドスイッチ素子Ｑ２がオフした状態では、ブートストラップコンデンサＣ１の他端電位がＶcc電位となるため、電源端子ＶＢの電位はＶcc＋Ｖbsとなり、ブートストラップダイオードＤ１が端子間電圧Ｖbs分だけ逆バイアスとなる。また、ハイサイドスイッチ素子Ｑ１のゲートにはハイサイドスイッチ素子Ｑ１のオンに必要な電荷がチャージされているため、ブートストラップコンデンサＣ１からの電荷の更なる放出が防止され、ブートストラップコンデンサＣ１の端子間電圧Ｖbsに変化はない。
次に、ハイサイドスイッチ素子Ｑ１がターンオフし、ローサイドスイッチ素子Ｑ２がターンオンする期間では、遮断回路１６がオン状態にあるため電圧Ｖccの電源電圧ラインＰＬから遮断回路１６、ブートストラップダイオードＤ１、ブートストラップコンデンサＣ１、そしてローサイドスイッチ素子Ｑ２の経路で電流がグランドラインＧＬに流れ、ブートストラップコンデンサＣ１に電荷が蓄積されることによりブートストラップコンデンサＣ１の端子間電圧Ｖbsが上昇する。
このとき、ブートストラップコンデンサＣ１の端子間電圧Ｖbsを電圧検出回路１７が監視しており、ブートストラップコンデンサＣ１の端子間電圧Ｖbsが閾値電圧Ｖdに達すると電圧検出回路１７が遮断回路１６の制御端に対して制御信号Ｂを送出する。遮断回路１６は電圧検出回路１７からの制御信号Ｂを受信するとオン状態からオフ状態へと変化し、電圧Ｖccの電源電圧ラインＰＬからブートストラップコンデンサＣ１への電流経路を遮断する。その結果、ブートストラップコンデンサＣ１の端子間電圧Ｖbsの上昇は閾値電圧Ｖdに等しい電圧で止まる。
以上のスイッチ素子Ｑ１、Ｑ２のオンオフ動作がスイッチングの１周期分の動作となり、再びハイサイドスイッチ素子Ｑ１がターンオンし、ローサイドスイッチ素子Ｑ２がターンオフする期間になると、前述したようにハイサイドスイッチ素子Ｑ１のゲート電位を高電位にするための動作が行われ、以降、これらの一連の動作が繰り返される。
ハイサイドスイッチ素子Ｑ１がオフし、ローサイドスイッチ素子Ｑ２がオンした状態では、遮断回路１６がオフ状態を維持するため、ブートストラップコンデンサＣ１の端子間電圧Ｖbsは変化しない。よって、ブートストラップコンデンサＣ１に必要な電荷の蓄積後に無駄な電流が流れることがない。
上記した動作では、遮断回路１６の内部抵抗がゼロであるとしているが、遮断回路１６の内部に抵抗成分がある場合には、ブートストラップコンデンサＣ１の端子間電圧Ｖbsの上昇速度が遅くなるので、スイッチ素子Ｑ１、Ｑ２のターンオンやターンオフの際にブートストラップコンデンサＣ１やブートストラップダイオードＤ１の電流が流れる時間、すなわちターンオンやターンオフの期間はその抵抗成分が大きいほど長くなる。なお、そのように抵抗成分がある場合でもブートストラップコンデンサＣ１の電位上昇分だけ（ハイサイドスイッチ素子Ｑ１のオン駆動に必要な分だけ）の電流しか流れないので、無駄な電力損失を発生させることはない。遮断回路１６内部の抵抗成分には半導体スイッチ素子であるバイポーラトランジスタを能動領域で使用している場合の抵抗が含まれる。
以上のように、本実施例によれば、ブートストラップコンデンサＣ１の端子間電圧Ｖbsを監視して閾値電圧Ｖdに到達したことを検出すると、制御信号Ｂを出力する電圧検出回路１７と、電圧検出回路１７から出力された制御信号Ｂを受信するとブートストラップコンデンサＣ１への電流経路を遮断する遮断回路１６とが設けられているので、素子材料としてＧａＮを用いたハイサイドスイッチ素子Ｑ１を駆動するために必要なゲート電圧、例えば、５〜６Ｖの安定化した電圧を生成することができ、また必要以上の余分な電流を回路に流すことがなく、それによって発生する無駄な電力損失の発生を防止することができる。
なお、上記した実施例では、電圧検出回路１７内部に設定した閾値電圧Ｖdが１つ（第１の閾値電圧）としているが、閾値電圧を第１の閾値電圧Ｖd1、第２の閾値電圧Ｖd2（ただし、Ｖd1＜Ｖd2）の２つとしても良い。例えば、Ｖd1＝５Ｖ、Ｖd2＝６Ｖである。ハイサイドスイッチ素子Ｑ１がターンオフし、ローサイドスイッチ素子Ｑ２がターンオンする期間においてブートストラップコンデンサＣ１の端子間電圧Ｖbsが閾値電圧Ｖd2に達したならば、電圧検出回路１７が制御信号Ａを遮断回路１６の制御端に対して送出し、それに応答して遮断回路１６はブートストラップコンデンサＣ１への電流経路をオフ状態とし、その後のハイサイドスイッチ素子Ｑ１がターンオンし、ローサイドスイッチ素子Ｑ２がターンオフする期間においてブートストラップコンデンサＣ１の端子間電圧Ｖbsが徐々に低下して閾値電圧Ｖd1に達したら電圧検出回路１７が制御信号Ｂを送出し、それに応答して遮断回路１６が電流経路をオン状態とすることもできる。
また、上記した実施例では、ハイサイドスイッチ素子Ｑ１用のワイドバンドギャップ半導体としてＧａＮを用いているが、他のワイドバンドギャップ半導体、例えば、炭化珪素（ＳｉＣ）、酸化ガリウム（Ｇａ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、ダイヤモンドなどの材料を用いた半導体でも良い。更に、ハイサイドスイッチ素子Ｑ１用としてはワイドバンドギャップ半導体だけでなく、一般的なシリコン（Ｓｉ）を用いた半導体でも良い。
ＧａＮ以外の材料の半導体を用いた場合でも、ハイサイドスイッチ素子Ｑ１を駆動するための損失（駆動電力損失）を低減させることができる。ハイサイドスイッチ素子Ｑ１の駆動電力損失Ｐdは、
Ｐd＝Ｑg×Ｖgs×ｆsw
の如く表すことができる。ここで、Ｑgはハイサイドスイッチ素子のゲート電荷、Ｖgsは駆動電圧（≒駆動回路用電源電圧Ｖbs）、ｆswはスイッチング周波数である。特許文献１や非特許文献１に示された従来回路の場合には、高い電圧である電源電圧Ｖccをゲート電圧としてハイサイドスイッチ素子Ｑ１を駆動することになるが、実施例に示したように、電源電圧Ｖccより低い電圧であるＶdをゲート電圧としてハイサイドスイッチ素子Ｑ１を駆動するので、ハイサイドの駆動電力損失Ｐdの低減を図ることができる。
Ｐd＝Ｑg×Ｖgs×ｆsw
の如く表すことができる。ここで、Ｑgはハイサイドスイッチ素子のゲート電荷、Ｖgsは駆動電圧（≒駆動回路用電源電圧Ｖbs）、ｆswはスイッチング周波数である。特許文献１や非特許文献１に示された従来回路の場合には、高い電圧である電源電圧Ｖccをゲート電圧としてハイサイドスイッチ素子Ｑ１を駆動することになるが、実施例に示したように、電源電圧Ｖccより低い電圧であるＶdをゲート電圧としてハイサイドスイッチ素子Ｑ１を駆動するので、ハイサイドの駆動電力損失Ｐdの低減を図ることができる。
上記した実施例の電力変換回路を備えた降圧型ＤＣ−ＤＣコンバータにおいては、図３に示すように、電力変換回路の出力端子ＯＵＴに平滑回路１８が接続され、出力端子ＯＵＴから出力される電圧が平滑回路１８によって平滑され、平滑後の電圧がＤＣ−ＤＣコンバータの出力電圧となる。平滑回路１８は例えば、コイルＬとコンデンサＣから構成することができる。
１１ ドライバＩＣ
１２ ハイサイド駆動回路
１３ ローサイド駆動回路
１４ 直流電源
１５ ブートストラップ回路
１６ 遮断回路
１７ 電圧検出回路
１８ 平滑回路
Ｃ１ ブートストラップコンデンサ
Ｄ１ ブートストラップダイオード
Ｑ１ ハイサイドスイッチ素子
Ｑ２ ローサイドスイッチ素子
１２ ハイサイド駆動回路
１３ ローサイド駆動回路
１４ 直流電源
１５ ブートストラップ回路
１６ 遮断回路
１７ 電圧検出回路
１８ 平滑回路
Ｃ１ ブートストラップコンデンサ
Ｄ１ ブートストラップダイオード
Ｑ１ ハイサイドスイッチ素子
Ｑ２ ローサイドスイッチ素子
Claims (6)
- 高電位電源出力端と低電位電源出力端との間にハイサイドスイッチ素子とローサイドスイッチ素子とがその順に直列接続されたトーテムポール回路と、
ブートストラップダイオードとブートストラップコンデンサとを有し、前記ブートストラップダイオードと前記ブートストラップコンデンサとが前記高電位電源出力端と、前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子の接続点との間に接続されたブートストラップ回路と、
前記ブートストラップコンデンサの両端間電圧に応じて前記ハイサイドスイッチ素子をオンオフ駆動するハイサイド駆動回路と、
前記高電位電源出力端と前記低電位電源出力端とから得られる電圧に応じて前記ハイサイドスイッチ素子のオンオフとは逆位相で前記ローサイドスイッチ素子をオンオフ駆動するローサイド駆動回路と、
前記接続点に接続された平滑回路と、を備え、
前記ブートストラップ回路は、
前記ハイサイド駆動回路及び前記ローサイド駆動回路による互いに前記逆位相でのオンオフ駆動動作中に、前記ブートストラップコンデンサの両端間電圧を検出して当該検出電圧が第１の閾値電圧以上であるか否か判定する電圧検出回路と、
前記ブートストラップ回路の前記高電位電源出力端と前記接続点との間の電流経路内に挿入され、前記検出電圧が前記第１の閾値電圧以上であるとき前記電流経路を遮断する遮断回路と、を含むことを特徴とする降圧型ＤＣ−ＤＣコンバータ。 - 前記遮断回路は、前記検出電圧が前記第１の閾値電圧を下回ったとき前記電流経路を接続することを特徴とする請求項１記載の降圧型ＤＣ−ＤＣコンバータ。
- 前記電圧検出回路は、前記検出電圧が前記第１の閾値電圧より小なる第２の閾値電圧以下であるか否か判定し、
前記遮断回路は、前記検出電圧が前記第２の閾値電圧以下であるとき前記電流経路を接続することを特徴とする請求項１記載の降圧型ＤＣ−ＤＣコンバータ。 - 前記遮断回路は、内部に抵抗成分を有することを特徴とする請求項１乃至３のいずれか１記載の降圧型ＤＣ−ＤＣコンバータ。
- 前記ハイサイドスイッチ素子は、ワイドバンドギャップ半導体素子であることを特徴とする請求項１乃至４のいずれか１記載の降圧型ＤＣ−ＤＣコンバータ。
- 高電位電源出力端と低電位電源出力端との間にハイサイドスイッチ素子とローサイドスイッチ素子とがその順に直列接続されたトーテムポール回路と、
ブートストラップダイオードとブートストラップコンデンサとを有し、前記ブートストラップダイオードと前記ブートストラップコンデンサとが前記高電位電源出力端と、前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子の接続点との間に接続されたブートストラップ回路と、
前記ブートストラップコンデンサの両端間電圧に応じて前記ハイサイドスイッチ素子をオンオフ駆動するハイサイド駆動回路と、
前記高電位電源出力端と前記低電位電源出力端とから得られる電圧に応じて前記ハイサイドスイッチ素子のオンオフとは逆位相で前記ローサイドスイッチ素子をオンオフ駆動するローサイド駆動回路と、を備える降圧型ＤＣ−ＤＣコンバータの電力変換回路であって、
前記ブートストラップ回路は、
前記ハイサイド駆動回路及び前記ローサイド駆動回路による互いに前記逆位相でのオンオフ駆動動作中に、前記ブートストラップコンデンサの両端間電圧を検出して当該検出電圧が第１の閾値電圧以上であるか否か判定する電圧検出回路と、
前記ブートストラップ回路の前記高電位電源出力端と前記接続点との間の電流経路内に挿入され、前記検出電圧が前記第１の閾値電圧以上であるとき前記電流経路を遮断する遮断回路と、を含むことを特徴とする電力変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015036552A JP6458552B2 (ja) | 2015-02-26 | 2015-02-26 | スイッチング方式の降圧型ｄｃ−ｄｃコンバータ、及び電力変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015036552A JP6458552B2 (ja) | 2015-02-26 | 2015-02-26 | スイッチング方式の降圧型ｄｃ−ｄｃコンバータ、及び電力変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016158457A JP2016158457A (ja) | 2016-09-01 |
| JP6458552B2 true JP6458552B2 (ja) | 2019-01-30 |
Family
ID=56826803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015036552A Active JP6458552B2 (ja) | 2015-02-26 | 2015-02-26 | スイッチング方式の降圧型ｄｃ−ｄｃコンバータ、及び電力変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6458552B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7011831B2 (ja) | 2016-09-23 | 2022-01-27 | 国立大学法人東北大学 | スイッチング回路装置及び降圧型ｄｃ－ｄｃコンバータ |
| DE112019000870B4 (de) * | 2018-04-02 | 2021-06-10 | Rohm Co., Ltd. | Schalteransteuereinrichtung |
| DE212020000049U1 (de) | 2019-02-07 | 2020-05-25 | Rohm Co., Ltd. | Schaltansteuerbauteil |
| CN113383485A (zh) * | 2019-02-07 | 2021-09-10 | 罗姆股份有限公司 | 开关驱动装置 |
| JP7364316B2 (ja) * | 2019-03-26 | 2023-10-18 | Fdk株式会社 | 電力変換装置、及び電力変換制御方法 |
| WO2025192174A1 (ja) * | 2024-03-11 | 2025-09-18 | パナソニックＩｐマネジメント株式会社 | 駆動回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8253399B2 (en) * | 2008-11-18 | 2012-08-28 | Texas Instruments Incorporated | Reconfigurable regulator and associated method |
| JP5975833B2 (ja) * | 2012-02-01 | 2016-08-23 | 三菱電機株式会社 | 電力変換装置 |
| JP2014023269A (ja) * | 2012-07-18 | 2014-02-03 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
-
2015
- 2015-02-26 JP JP2015036552A patent/JP6458552B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016158457A (ja) | 2016-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5629386B2 (ja) | 半導体駆動回路およびそれを用いた電力変換装置 | |
| JP6458552B2 (ja) | スイッチング方式の降圧型ｄｃ−ｄｃコンバータ、及び電力変換回路 | |
| US8810287B2 (en) | Driver for semiconductor switch element | |
| US9184739B2 (en) | Gate drive circuit | |
| JP5541044B2 (ja) | ゲート駆動回路及びスイッチング電源装置 | |
| US8773177B2 (en) | Drive circuit | |
| US9515649B2 (en) | Cascode circuit | |
| JP6417546B2 (ja) | ゲート駆動回路およびそれを用いた電力変換装置 | |
| JP5061998B2 (ja) | スイッチング回路 | |
| JP6582764B2 (ja) | 半導体素子の駆動装置 | |
| JP6065721B2 (ja) | 駆動回路、半導体集積回路、及び駆動回路の制御方法 | |
| JP6048929B2 (ja) | ゲート駆動回路、インバータ回路、電力変換装置および電気機器 | |
| JP6303663B2 (ja) | 電圧駆動型電力用半導体素子の駆動回路 | |
| JP5407349B2 (ja) | スイッチ回路 | |
| JP6950443B2 (ja) | 半導体スイッチング素子駆動回路及び電力変換器 | |
| US9431925B2 (en) | Half bridge circuit, full bridge circuit constructed with half bridge circuit, and three-phase inverter circuit constructed with half bridge circuit | |
| US12267001B2 (en) | High-voltage power supply device | |
| US9966947B2 (en) | Gate driving circuit for insulated gate-type power semiconductor element | |
| JP6096681B2 (ja) | 三相インバータ回路及びドライバ回路 | |
| JP6265849B2 (ja) | 制御回路 | |
| US20160104699A1 (en) | Semiconductor apparatus | |
| JP2017123732A (ja) | 半導体素子の駆動回路 | |
| JP2012147646A (ja) | 負荷制御装置 | |
| JP2014175886A (ja) | ゲート駆動回路およびゲート駆動方法 | |
| KR101605401B1 (ko) | 노멀리 온 동작을 하는 스위칭 소자를 위한 게이트 드라이버 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6458552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |