JP6048929B2 - ゲート駆動回路、インバータ回路、電力変換装置および電気機器 - Google Patents

ゲート駆動回路、インバータ回路、電力変換装置および電気機器 Download PDF

Info

Publication number
JP6048929B2
JP6048929B2 JP2012241653A JP2012241653A JP6048929B2 JP 6048929 B2 JP6048929 B2 JP 6048929B2 JP 2012241653 A JP2012241653 A JP 2012241653A JP 2012241653 A JP2012241653 A JP 2012241653A JP 6048929 B2 JP6048929 B2 JP 6048929B2
Authority
JP
Japan
Prior art keywords
gate
power mosfet
terminal
drive circuit
gate drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012241653A
Other languages
English (en)
Other versions
JP2014093586A (ja
Inventor
敦司 山口
敦司 山口
真義 山本
真義 山本
大勝 梅上
大勝 梅上
文哉 服部
文哉 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
National University Corp Shimane University
Original Assignee
Rohm Co Ltd
National University Corp Shimane University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, National University Corp Shimane University filed Critical Rohm Co Ltd
Priority to JP2012241653A priority Critical patent/JP6048929B2/ja
Publication of JP2014093586A publication Critical patent/JP2014093586A/ja
Application granted granted Critical
Publication of JP6048929B2 publication Critical patent/JP6048929B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、スイッチング素子のゲートを駆動するゲート駆動回路、インバータ回路、電力変換装置および電気機器に関する。
近年、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)やパワーMOSMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)などの絶縁ゲート型スイッチング素子は、電力変換装置等に多用されており、ハイブリッド自動車や電気自動車などへの適用が広がりつつある。
IGBTやパワーMOSFET等の電圧駆動型のスイッチング素子を使ったインバータやコンバータなどの電力変換装置では、例えばIGBTのゲート・エミッタ間に印加する電圧をオン/オフすることで、入力から出力へエネルギーを伝達している。
一方、インバータ装置等に用いられる半導体スイッチング素子として、大電流および高耐圧を可能にする化合物半導体デバイス(例えば、AlGaN/GaNヘテロ構造を有するHEMT)やSiCトランジスタ等が開発されており、ノーマリオン型(ディプレッション型)の半導体デバイスが利用されつつある。
このノーマリオン型の半導体デバイスは、ノーマリオフ型の半導体デバイスとは異なり、ゲート電圧を印加しない状態でもドレイン電流が流れるという特性を有する。
ノーマリオン型の半導体デバイスは、製造が比較的容易であることから、この半導体デバイスを用いてインバータ装置等を低コストで生産することが期待されている。
このような半導体スイッチング素子を駆動させるゲート駆動回路に関する技術は種々提案されている(例えば、特許文献1参照。)。
特開2008−235952号公報
ところが、上記従来技術においては、駆動対象としての半導体スイッチング素子のゲートにコンデンサが接続される回路構成となっているため、半導体スイッチング素子をオン状態にする際に、スパイク電圧が発生し易い。
このようなスパイク電圧が発生すると、半導体スイッチング素子が比較的耐圧の低いHEMT等である場合には、素子自体が破壊される虞があった。
そして、駆動対象としての半導体スイッチング素子がスパイク電圧により破壊された場合には、この半導体スイッチング素子により駆動される回路や電気機器に局所的に大きなリーク電流が流れ、回路自体や電気機器のショートや破壊につながるという問題があった。
本発明の目的は、半導体スイッチング素子をオン状態にする際のスパイク電圧の発生を抑制して、安定した駆動を可能にするゲート駆動回路、インバータ回路、電力変換装置および電気機器を提供することにある。
上記目的を達成するための本発明の一態様によれば、半導体スイッチング素子のゲート端子にオン電圧およびオフ電圧を印加するゲート駆動回路であって、前記半導体スイッチング素子をオフさせるための負バイアスを前記ゲート端子に印加する負バイアス印加手段と、前記半導体スイッチング素子をオンさせる際に、前記ゲート端子とソース端子とを短絡させるように接続を切り換える短絡切換手段とを備え、前記短絡切換手段は、スイッチングトランジスタとしてのパワーMOSFETを備えるスイッチ回路で構成され、前記スイッチ回路は、一対のP型パワーMOSFETとN型パワーMOSFETとを備え、前記P型パワーMOSFETおよび前記N型パワーMOSFETの各ゲート端子は、第1ノードを介して、前記負バイアス印加手段を構成する第1コンデンサの一端、第1ダイオードのアノード端子、および第2ダイオードのカソード端子に接続され、前記P型パワーMOSFETのソース端子と前記N型パワーMOSFETのドレイン端子とが接続されると共に、前記半導体スイッチング素子の前記ゲート端子に接続され、前記P型パワーMOSFETのドレイン端子は、前記半導体スイッチング素子の前記ソース端子に接続され、前記N型パワーMOSFETのソース端子は、第2ノードを介して、前記負バイアス印加手段を構成する第2コンデンサの一端に接続されるゲート駆動回路が提供される。
本発明の他の態様によれば、上記のゲート駆動回路を適用したインバータ回路が提供される。
本発明の他の態様によれば、上記のゲート駆動回路を適用した電力変換装置が提供される。
本発明の他の態様によれば、上記のゲート駆動回路、インバータ回路または電力変換装置を適用した電気機器が提供される。
本発明によれば、半導体スイッチング素子をオン状態にする際のスパイク電圧の発生を抑制して、安定した駆動を可能にするゲート駆動回路、インバータ回路、電力変換装置および電気機器を提供することができる。
実施の形態に係るゲート駆動回路の回路構成例を示す回路図。 実施の形態に係るゲート駆動回路に適用されるノーマリオン型のGaN系HEMTの構造を示す断面図。 図2に示すノーマリオン型のGaN系HEMTのドレイン電圧−ドレイン電流特性を示すグラフ。 実施の形態に係るゲート駆動回路における各点の電圧波形を示すグラフであって、(a)半導体スイッチング素子のゲート端子に相当するg点における電圧波形、(b)ノードN2に相当するa点における電圧波形を示すグラフ。 実施の形態に係るゲート駆動回路における各点の電圧波形を示すグラフであって、(c)ノードN1に相当するb点における電圧波形、(d)b点とa点における電圧の差分を示すグラフ。 比較例に係るゲート駆動回路の回路構成例を示す回路図。 比較例に係るゲート駆動回路における半導体スイッチング素子のゲート端子に相当するg点における電圧波形を示すグラフ。 実施の形態に係るゲート駆動回路の動作モード1における電流の状態を示す説明図。 実施の形態に係るゲート駆動回路の動作モード2における電流の状態を示す説明図。 実施の形態に係るゲート駆動回路の動作モード3における電流の状態を示す説明図。 実施の形態に係るゲート駆動回路を適用したハーフブリッジインバータ回路の構成図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
図1を参照して、実施の形態に係るゲート駆動回路1の回路構成例について説明する。
実施の形態に係るゲート駆動回路1は、半導体スイッチング素子20のゲート端子にオン電圧およびオフ電圧を印加するゲート駆動回路であって、半導体スイッチング素子20をオフさせるための負バイアスをゲート端子に印加する負バイアス印加手段(所定容量のコンデンサC・C)と、半導体スイッチング素子20をオンさせる際に、ゲート端子とソース端子とを短絡させるように接続を切り換える短絡切換手段(スイッチングトランジスタとしてのパワーMOSFETQ・Qを備えるスイッチ回路)とを備える。
なお、パワーMOSFETQ・Qは内蔵ダイオードを有するようにできる。
より具体的には、図1に示すように、スイッチ回路は、一対のP型パワーMOSFETQとN型パワーMOSFETQを備え、P型パワーMOSFETQのソース端子とN型パワーMOSFETQのドレイン端子とがノードN7を介して接続されると共に半導体スイッチング素子20のゲート端子に接続され、P型パワーMOSFETQのドレイン端子は半導体スイッチング素子20のソース端子側にノードN8を介して接続され、N型パワーMOSFETQのソース端子はノードN2を介して負バイアス印加手段としてのコンデンサCに接続される。ここで、P型パワーMOSFETとN型パワーMOSFETは、それぞれpチャネルパワーMOSFETとnチャネルワーMOSFETである。
また、P型パワーMOSFETQとN型パワーMOSFETQのゲート端子は、ノードN6およびN1を介して、コンデンサC、ダイオードDのアノード端子およびダイオードDのカソード端子に接続される。
コンデンサCの他端は、パルス電圧源10に接続されている。また、パルス電圧源10の他端は、ノードN3を介して、ダイオードDのカソード端子に接続される。
また、コンデンサCの他端は、ノードN4およびN5を介してダイオードDのカソード端子およびパルス電圧源10に接続される。
また、ダイオードDのアノード端子には、ノードN5を介してツェナーダイオード(定電圧ダイオード)Dのアノード端子が接続される。また、ツェナーダイオードDのカソード端子は、ノードN5・N4・N3を介してパルス電圧源10等に接続される。また、ゲート駆動回路1は、ノードN5・N8を介してグランド電位に接続される。
なお、コンデンサC、Cの容量は、例えば、約0.1μFとすることができる。
(ノーマリオン型の半導体スイッチング素子)
ここで、半導体スイッチング素子20は、ノーマリオン型のトランジスタで構成される。
なお、ノーマリオン型トランジスタは、窒化物系電界効果トランジスタとすることができる。
また、窒化物系半導体は、GaN、AlGaNおよびInGaNの何れかとすることができる。
ノーマリオン型(ディプレッション型)の半導体デバイスとは、ゲート電圧が0Vで、ドレイン電流が流れるタイプのMOSトランジスタやFETなどをいう。
例えば、MOSトランジスタでは、イオン注入などによって、ソース−ドレイン間にチャネルが形成されているタイプのことをいう。また、GaAsFETでは、ビルトイン電圧でできる空乏層によってチャネルが塞がらないように、動作層が比較的厚く作られる。また、nMOSではV<0、pMOSではV>0、GaAsFETではV<0である(但し、Vはしきい電圧)。
また、ノーマリオン型の半導体としては、大電流および高耐圧を可能にする化合物半導体デバイス(例えば、AlGaN/GaNヘテロ構造を有するHEMTやSiCトランジスタ等)などで構成可能である。
ここで、図2に示す断面図を参照して、実施の形態に係るゲート駆動回路1に適用可能なノーマリオン型のGaN系HEMT200の構造について説明する。
図2に示すように、ノーマリオン型のGaN系HEMT200は、例えば、Si基板121上に形成されたGaNなどから成るバッファ層122と、バッファ層122上に形成されたアンドープGaN層から成るチャネル層123と、チャネル層123上に形成されたアンドープAlGaNから成る電子供給層124とを備える。
さらに、電子供給層124の上には、ソース電極126、ドレイン電極127および絶縁層128を介してゲート電極125が形成される。
このGaN系半導体デバイス200では、チャネルの長さに相当するアンドープGaNから成るチャネル層123の表面にはアンドープAlGaNから成る電子供給層124がヘテロ接合しているため、接合している部分の界面には2次元電子ガスが発生する。そのため、2次元電子ガスがキャリアとなってチャネル層123は導電性を示す。
図3は、ノーマリオン型のGaN系HEMT200のドレイン電圧−ドレイン電流特性を示すグラフである。
図3のグラフを見ると分かるように、ノーマリオン型のGaN系HEMT200のドレイン電流Idsは、ゲート電圧VGSが0Vの状態でも流れている。一方、ゲート電圧VGSとしてマイナスの電圧(図3では、VGS=−1V、−2V、−3、−4)を印加するに従ってドレイン電流Idsは徐々に流れなくなり、図3に示す例では、ゲート電圧VGSが−4Vの状態でドレイン電流Idsは略0Aとなる。
(電圧波形)
図4および図5に、実施の形態に係るゲート駆動回路1における半導体スイッチング素子のゲート端子に相当するg点、ノードN2に相当するa点、ノードN1に相当するb点の各点における電圧波形を示す。
図4(a)は、半導体スイッチング素子20のゲート端子に相当するg点(図1参照)における電圧Vgの電圧波形を示す。
また、図4(b)はノードN2に相当するa点における電圧波形を示すグラフ、図5(c)はノードN1に相当するb点における電圧波形である。
また、図5(d)は、b点とa点における電圧の差分を示すグラフである。
図5(c)、(d)から分かるように、図5(c)、(d)では、コンデンサC、Cから供給される電圧の影響で、立ち上がり時に最大約8Vである程度の期間にわたるスパイク波が発生している。
これに対して、図4(a)に示すように、電圧Vgは、略0〜−5で遷移するパルス状の波形を呈し、立ち上がり時にマイナス方向のスパイク波が若干発生しているが、最大約2V程度で発生期間も短時間であるため半導体スイッチング素子20の駆動等には影響しない。
このように、実施の形態に係るゲート駆動回路1によれば、半導体スイッチング素子20をオン状態にする際のスパイク電圧の発生が抑制され、安定した駆動が可能となる。
(比較例)
ここで、図6および図7を参照して、比較例に係るゲート駆動回路701について説明する。
図6に示すように、デプレッション型スイッチング素子の駆動回路701は、単電源駆動回路であり、デプレッション型の半導体スイッチング素子としてのGaN系HEMT710のゲートに、半導体スイッチング素子710をオン/オフさせる制御信号を出力する発振器711を備える。
また、ゲート駆動回路701は、発振器711から出力される制御信号をゲートへ供給する信号線712に設けられたコンデンサC10と、コンデンサC10とゲートの間の信号線712と半導体スイッチング素子710のソースとの間に設けられたダイオードD10とを備える。
半導体スイッチング素子710のソースは接地されており、そのドレインは負荷抵抗R10を介して負荷抵抗駆動用の電源716の正極側に接続される。
発振器711は、半導体スイッチング素子710をオンさせる高レベル、例えば+5Vの制御信号と、半導体スイッチング素子710をオフさせる低レベル0Vの制御信号とを、例え1000kHz程度の周波数で出力する。
なお、コンデンサC10の容量は、半導体スイッチング素子710の入力容量の10倍から500倍の間に設定されている。
図7は、比較例に係るゲート駆動回路701における半導体スイッチング素子710のゲート端子に相当するg点における電圧波形を示すグラフである。
図7に示すように、最大5V程度のスパイク電圧が発生している。
このように、比較例に係るゲート駆動回路701においては、駆動対象としての半導体スイッチング素子710のゲートにコンデンサC10が接続される回路構成となっているため、半導体スイッチング素子710をオン状態にする際に、スパイク電圧が発生し易い。
このようなスパイク電圧が発生すると、半導体スイッチング素子710の耐圧が比較的低い場合には、素子自体が破壊される虞がある。
(ゲート駆動回路の動作)
図8〜図10を参照して、実施の形態に係るゲート駆動回路1の動作について説明する。
図8は、実施の形態に係るゲート駆動回路1の動作モード1における電流の状態を示す説明図である。
ゲート駆動回路1が動作を開始すると、動作モード1としてパルス電圧が印加され、図8においてループL1として示すように電流が流れる。
これにより、コンデンサCに電荷が蓄積される。
次いで、動作モード2では、図9に示すように、ループL2、L3の電流の流れが生じる。
そして、ループL3の電流の流れにより、ツェナーダイオードDに逆方向電流が流れ、逆降伏電圧Vが−6V発生する。
このとき、P型パワーMOSFETQのゲート・ソース間には電位差が−6V生じ、N型パワーMOSFETQのゲート・ソース間には電位差が生じない。
従って、P型パワーMOSFETQはON状態、N型パワーMOSFETQはOFF状態となる。
これにより、半導体スイッチング素子20のゲート・ソース間が短絡(ショート)され(ループL4参照)、ON状態が維持される。
次いで、動作モード3では、図10に示すように、ループL5、L6の電流の流れが生じる。
コンデンサCとD、半導体スイッチング素子20のゲート・ソース間にV、Vとしてそれぞれ−6Vの電圧が生じる。
本実施例における半導体スイッチング素子20のスレッショルド電圧は例えば−4Vであるので、半導体スイッチング素子20はOFF状態となる。
以降は、前記動作モード2と動作モード3が繰り返されて駆動される。
これにより、半導体スイッチング素子20をオン状態にする際のスパイク電圧の発生が抑制され、安定した駆動が可能となる。
(ハーフブリッジインバータ回路)
図11を参照して、実施の形態に係るゲート駆動回路を適用した誘導性負荷のハーフブリッジインバータ回路2の構成例について説明する。
誘導性負荷のハーフブリッジインバータ回路2は、実施の形態に係るゲート駆動回路1a・1bがノードN17を介して接続された構成を有している。
なお、ゲート駆動回路1a・1bについては、実施の形態に係るゲート駆動回路1と同様の構成であるので、同一符号を付して詳細な説明は省略する。
ゲート駆動回路1aによって駆動される半導体スイッチング素子20aのドレイン端子は、電源31のプラス側に接続される。
また、ゲート駆動回路1a側のコンデンサCは、ノードN13を介して別途設けられるP型パワーMOSFETQとN型パワーMOSFETQの中間点に接続されている。
P型パワーMOSFETQのドレイン端子は、ノードN11を介して、ダイオードDのカソード端子および電解コンデンサCのプラス側に接続される。
また、電解コンデンサCのマイナス側は、ノードN16を介してN型パワーMOSFETQのソース端子に接続される。
P型パワーMOSFETQとN型パワーMOSFETQのゲート端子は、ノードN12およびN14を介してパルス電源10aに接続される。
ダイオードDのアノード端子は、ノードN10を介して電源30のプラス側およびゲート駆動回路1b側のP型パワーMOSFETQに接続される。
ゲート駆動回路1bによって駆動される半導体スイッチング素子20bのソース端子は、ノードN8・N22・N18・N25を介して、グランド電位および電源30・31のマイナス側に接続される。
また、ゲート駆動回路1b側のコンデンサCは、ノードN20を介して別途設けられるP型パワーMOSFETQとN型パワーMOSFETQの中間点に接続される。
P型パワーMOSFETQとN型パワーMOSFETQのゲート端子は、ノードN19を介してパルス電源10bに接続される。
また、ノードN17を介してインダクタLが接続されている。このインダクタLの他端は、ノードN23を介して、所定容量の電解コンデンサCのプラス側および可変抵抗器Rに接続される。このような誘導性負荷は、例えば、モータなどを想定することができる。
また、電解コンデンサCのマイナス側および可変抵抗器Rの他端は、ノードN24を介して、グランド電位等に接続される。
なお、コンデンサC、Cの容量は、例えば、約0.1μFである。
実施の形態に係るゲート駆動回路を適用したハーフブリッジインバータ回路2に適用されるゲート駆動回路1a・1bは、上述の動作モード1〜3により動作する(図8〜図10参照)。
これにより、半導体スイッチング素子20a・20bをオン状態にする際のスパイク電圧の発生が抑制され、安定した駆動が可能となる。
したがって、実施の形態に係るゲート駆動回路を適用したハーフブリッジインバータ回路2は、安定した誘導性負荷の駆動が可能となる。
例えば、本実施の形態に係るゲート駆動回路は、電力変換装置に適用することができる。
例えば、本実施の形態に係るゲート駆動回路は、上記のインバータ回路または上記の電力変換装置を用いた電気機器に適用することができる。
[その他の実施の形態]
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明に係るゲート駆動回路および電力変換装置は、DC−DCコンバータ、インバータ、モータドライブ回路、三相モータ等に適用可能である。
1、1a、1b…ゲート駆動回路
2…ハーフブリッジインバータ回路
10、10a、10b…パルス電圧源
20、20a、20b…半導体スイッチング素子
30、31…電源
121…Si基板
122…バッファ層
123…チャネル層
124…電子供給層
125…ゲート電極
126…ソース電極
127…ドレイン電極
128…絶縁層
200…GaN系半導体デバイス
、C…コンデンサ
、C…電解コンデンサ
、D…ダイオード
…ツェナーダイオード
L…インダクタ
N1〜N24…ノード
〜Q…パワーMOSFET
R…可変抵抗器

Claims (10)

  1. 半導体スイッチング素子のゲート端子にオン電圧およびオフ電圧を印加するゲート駆動回路であって、
    前記半導体スイッチング素子をオフさせるための負バイアスを前記ゲート端子に印加する負バイアス印加手段と、
    前記半導体スイッチング素子をオンさせる際に、前記ゲート端子とソース端子とを短絡させるように接続を切り換える短絡切換手段と
    を備え
    前記短絡切換手段は、スイッチングトランジスタとしてのパワーMOSFETを備えるスイッチ回路で構成され、
    前記スイッチ回路は、一対のP型パワーMOSFETとN型パワーMOSFETとを備え、
    前記P型パワーMOSFETおよび前記N型パワーMOSFETの各ゲート端子は、第1ノードを介して、前記負バイアス印加手段を構成する第1コンデンサの一端、第1ダイオードのアノード端子、および第2ダイオードのカソード端子に接続され、
    前記P型パワーMOSFETのソース端子と前記N型パワーMOSFETのドレイン端子とが接続されると共に、前記半導体スイッチング素子の前記ゲート端子に接続され、
    前記P型パワーMOSFETのドレイン端子は、前記半導体スイッチング素子の前記ソース端子に接続され、
    前記N型パワーMOSFETのソース端子は、第2ノードを介して、前記負バイアス印加手段を構成する第2コンデンサの一端に接続されることを特徴とするゲート駆動回路。
  2. 前記N型パワーMOSFETの前記ソース端子は、さらに、前記第2ノードを介して、前記第2ダイオードのアノード端子に接続されることを特徴とする請求項1に記載のゲート駆動回路。
  3. 前記第2ダイオードのアノード端子は、前記第2ノードを介して、定電圧ダイオードのアノード端子に接続されることを特徴とする請求項1または2に記載のゲート駆動回路。
  4. 前記半導体スイッチング素子は、ノーマリオン型のトランジスタであることを特徴とする請求項1に記載のゲート駆動回路。
  5. 前記ノーマリオン型のトランジスタは、窒化物系半導体で構成される電界効果トランジスタであることを特徴とする請求項4に記載のゲート駆動回路。
  6. 前記半導体スイッチング素子の前記ソース端子は、グランド電位に接続されていることを特徴とする請求項1に記載のゲート駆動回路。
  7. 前記P型パワーMOSFETおよび前記N型パワーMOSFETは、内蔵ダイオードを有することを特徴とする請求項1に記載のゲート駆動回路。
  8. 請求項1〜7のいずれか1項に記載のゲート駆動回路を搭載したことを特徴とするインバータ回路。
  9. 請求項1〜7のいずれか1項に記載のゲート駆動回路を搭載したことを特徴とする電力変換装置。
  10. 請求項1〜7のいずれか1項に記載のゲート駆動回路、請求項8に記載のインバータ回路、または請求項9に記載の電力変換装置を用いたことを特徴とする電気機器。
JP2012241653A 2012-11-01 2012-11-01 ゲート駆動回路、インバータ回路、電力変換装置および電気機器 Active JP6048929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012241653A JP6048929B2 (ja) 2012-11-01 2012-11-01 ゲート駆動回路、インバータ回路、電力変換装置および電気機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012241653A JP6048929B2 (ja) 2012-11-01 2012-11-01 ゲート駆動回路、インバータ回路、電力変換装置および電気機器

Publications (2)

Publication Number Publication Date
JP2014093586A JP2014093586A (ja) 2014-05-19
JP6048929B2 true JP6048929B2 (ja) 2016-12-21

Family

ID=50937403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012241653A Active JP6048929B2 (ja) 2012-11-01 2012-11-01 ゲート駆動回路、インバータ回路、電力変換装置および電気機器

Country Status (1)

Country Link
JP (1) JP6048929B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6495077B2 (ja) * 2015-04-03 2019-04-03 シャープ株式会社 ゲート駆動回路
US9787303B2 (en) * 2015-12-03 2017-10-10 General Electric Company Driver circuit and switch driving method
JP6988764B2 (ja) 2018-10-26 2022-01-05 オムロン株式会社 スイッチング素子の駆動回路及びスイッチング回路
JP6981393B2 (ja) 2018-10-26 2021-12-15 オムロン株式会社 スイッチング素子の駆動回路及びスイッチング回路
JP7063233B2 (ja) 2018-10-26 2022-05-09 オムロン株式会社 スイッチング素子の駆動回路及びスイッチング回路
JP2022059297A (ja) 2020-10-01 2022-04-13 オムロン株式会社 スイッチング素子の駆動回路及びスイッチング回路
JP2023026044A (ja) 2021-08-12 2023-02-24 オムロン株式会社 スイッチング素子の駆動回路及びスイッチング回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4600180B2 (ja) * 2005-06-27 2010-12-15 株式会社日立製作所 電界効果型パワー半導体素子を用いた半導体回路
JP5727300B2 (ja) * 2011-05-31 2015-06-03 トランスフォーム・ジャパン株式会社 電圧レギュレータ

Also Published As

Publication number Publication date
JP2014093586A (ja) 2014-05-19

Similar Documents

Publication Publication Date Title
JP6048929B2 (ja) ゲート駆動回路、インバータ回路、電力変換装置および電気機器
US8054110B2 (en) Driver circuit for gallium nitride (GaN) heterojunction field effect transistors (HFETs)
US8664927B2 (en) Voltage regulator
JP5629386B2 (ja) 半導体駆動回路およびそれを用いた電力変換装置
US9362903B2 (en) Gate drivers for circuits based on semiconductor devices
JP5541044B2 (ja) ゲート駆動回路及びスイッチング電源装置
US7902809B2 (en) DC/DC converter including a depletion mode power switch
EP2787641A1 (en) Cascoded semiconductor devices
US9502973B2 (en) Buck converter with III-nitride switch for substantially increased input-to-output voltage ratio
TW201918001A (zh) 積體電路
JP2011029386A (ja) 半導体装置および電子機器
TWI543519B (zh) 橋式整流電路
JP2013099123A (ja) ゲート駆動回路
US9762232B2 (en) Semiconductor device
JP4695961B2 (ja) 高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置
US9196686B2 (en) Diode circuit and DC to DC converter
JP6458552B2 (ja) スイッチング方式の降圧型dc−dcコンバータ、及び電力変換回路
JP6988256B2 (ja) 電力変換器
CN111758210B (zh) 整流电路以及电源装置
US20140232281A1 (en) Rectifier Circuit and Power Source Circuit
JP2016059180A (ja) スイッチング電源
JP6950443B2 (ja) 半導体スイッチング素子駆動回路及び電力変換器
KR101969117B1 (ko) 액티브 클램프 포워드 컨버터 및 그 구동방법
CN110741546B (zh) 整流电路以及电源装置
US20140159685A1 (en) Control device and power supply device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161114

R150 Certificate of patent or registration of utility model

Ref document number: 6048929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250