JP5263317B2 - 半導体スイッチング素子の駆動回路 - Google Patents

Description

本発明は、制御端子に印加する駆動電圧に制限がある駆動対象スイッチング素子を駆動するための駆動回路に関する。

例えばパワーＭＯＳＦＥＴ等のパワー系スイッチング素子については、動作時の安全性を確保するためノーマリーオフとなるように駆動制御することが求められている。シリコン系のＭＯＳＦＥＴに比較すると大幅に低損失化が可能な次世代デバイスである、ＳｉＣ（炭化ケイ素）−Ｊ（ジャンクション）ＦＥＴやＧａＮ（窒化ガリウム）−ＦＥＴではノーマリーオフを実現することができる。しかしながら、これらのＦＥＴはＳｉのパワーＭＯＳＦＥＴがゲートに１０〜２０Ｖの電圧を印加できるのに対し、数Ｖ（例えば、２〜３Ｖ程度）しか電圧をかけられないものが多い。そのようなデバイスでは高い電圧で駆動することができず、その結果高速にスイッチングさせることが難しい。

ゲート電圧を制限する技術として、例えば特許文献１では、ゲート駆動用のトランジスタのエミッタとグランドとの間にゲート抵抗及びツェナーダイオードの直列回路を接続し、両者の共通接続点に静電誘導トランジスタのゲートを接続することで、ツェナー電圧によりゲート電圧をクランプしている。

特許第３６５５０４９号公報（図１１等参照）

しかしながら、特許文献１の構成では、静電誘導トランジスタをオンさせている間はツェナーダイオードを介して電流が流れ続けるので、駆動回路における損失が大きく、高周波数帯でのスイッチングに対応できない。

本発明は上記事情に鑑みてなされたものであり、その目的は、駆動電圧の印加に制限があるスイッチング素子を高い周波数で高速にスイッチングできる半導体スイッチング素子の駆動回路を提供することにある。

請求項１記載の半導体スイッチング素子の駆動回路によれば、接続切替え手段により駆動用電源とコンデンサとの間の接続形態を切り替える。また、第１及び第２スイッチング素子の共通接続点と、駆動対象スイッチング素子の制御端子との間に抵抗素子を接続し、前記制御端子と駆動用電源の正側端子との間に、前記制御端子の電位が駆動用電源の電圧を超えて変化しようとすると導通状態となる還流経路形成素子を配置する。そして、通電制御回路は、接続切替え手段と第１及び第２スイッチング素子とを制御することで通電経路（１）〜（３）を形成する。通電経路（２）では、駆動用電源と充電したコンデンサとを直列に接続して、抵抗素子を介して駆動対象スイッチング素子の制御端子を急速に充電する。そして、通電経路（３）では、駆動対象スイッチング素子の制御端子を、充電されたコンデンサを介して駆動電源の負側端子に接続し、抵抗素子を介して前記制御端子を放電させる。

すなわち、駆動対象スイッチング素子の制御端子を充電する場合には、抵抗素子を介して駆動用電源の電圧の２倍となる電圧を印加して充電電流を急速に流すことができる。この時、前記制御端子の電位が駆動用電源電圧を超えて変化しようとすれば、還流経路形成素子を介して駆動用電源側に還流電流を流す経路が形成され、制御端子の電位がクランプされる。また、前記制御端子から放電させる場合には、抵抗素子を介して負極性の駆動用電源電圧が印加されるので、充電状態にある制御端子の電位に対して、約２倍の電位差を付与して放電させることができる。そして、上記の充電の過程において、前記制御端子の電位が駆動用電源電圧を超えて変化しようとすれば、駆動用電源側に還流電流を流す経路が形成されて制御端子の電位がクランプされる。したがって、駆動対象スイッチング素子の制御端子に印加される電位を制限しつつ高速にターンオン，ターンオフさせることができる。

請求項２記載の半導体スイッチング素子の駆動回路によれば、コンデンサを、正側及び負側の２つのコンデンサとする。また、接続切替え手段を正側及び負側スイッチング素子で構成し、それぞれ正側，負側ダイオードと共に正側，負側直列回路を構成する。そして、正側，負側コンデンサを正側，負側直列回路にそれぞれ並列に接続し、通電制御回路は、通電経路（２）では駆動用電源と正側コンデンサとを直列に接続し、通電経路（３）では駆動対象スイッチング素子の制御端子を、負側コンデンサを介して駆動電源の負側端子に接続する。すなわち、正側及び負側の２つのコンデンサを使用することで、駆動対象スイッチング素子の制御端子を充電する場合と、前記制御端子から放電させる場合との接続切り替えを簡単に行うことができる。

この場合、請求項３記載の半導体スイッチング素子の駆動回路によれば、正側コンデンサと負側コンデンサとを直列に接続し、この直列回路と第１及び第２スイッチング素子の直列回路とを並列に接続する。これにより、通電制御回路が以下のようにして各スイッチング素子を制御することで、通電経路（１）〜（３）を形成することができる。
（１）負側スイッチング素子のみをターンオンすると、駆動用電源（＋），正側ダイオード，正側コンデンサ，負側スイッチング素子，駆動用電源（−）の経路で正側コンデンサが（ＶＧ−Ｖｆ）に充電される。但し、ＶＧは駆動用電源電圧，Ｖｆはダイオードの順方向電圧である。また、負側スイッチング素子をターンオフして正側スイッチング素子をターンオンすると、駆動用電源（＋），正側スイッチング素子，負側コンデンサ，負側ダイオード，駆動用電源（−）の経路で負側コンデンサが（ＶＧ−Ｖｆ）に充電される。

（２）そして、第１スイッチング素子をターンオンすると、駆動用電源（＋），正側スイッチング素子，正側コンデンサ，第１スイッチング素子，抵抗素子，駆動対象スイッチング素子の制御端子，駆動対象スイッチング素子の電位基準側出力端子，駆動用電源（−）の経路で電流が流れ、駆動対象スイッチング素子の制御端子が充電される。
（３）また、駆動対象スイッチング素子の制御端子が充電されている状態から、正側スイッチング素子をターンオフし、第２スイッチング素子をターンオンすると、駆動対象スイッチング素子の制御端子，抵抗素子，第２スイッチング素子，負側コンデンサ，負側スイッチング素子，駆動用電源（−），駆動対象スイッチング素子の電位基準側出力端子の経路で電流が流れ、駆動対象スイッチング素子の制御端子が放電される。

請求項４記載の半導体スイッチング素子の駆動回路によれば、接続切替え手段を、駆動用電源の両端に接続されるＨブリッジ回路で構成して、コンデンサを、そのＨブリッジ回路の出力端子間に接続する。そして、正側ダイオードのアノードをコンデンサの一端側に接続し、負側ダイオードのカソードをコンデンサの他端側に接続し、第１及び第２スイッチング素子を、正側ダイオードのカソードと負側ダイオードのアノードとの間に接続する。これにより、通電制御回路が以下のようにして各スイッチング素子を制御することで、通電経路（１）〜（３）を形成することができる。ここで、Ｈブリッジ回路を構成する４つのスイッチング素子を、Ｈ１〜Ｈ４と称す

（１）Ｈブリッジ回路において、駆動用電源の両端にそれぞれ接続されるスイッチング素子Ｈ１，Ｈ４を共にターンオンすれば、コンデンサが電圧ＶＧで充電される。
（２）スイッチング素子Ｈ１，Ｈ４を共にターンオフし、スイッチング素子Ｈ３及び第１スイッチング素子をターンオンすると、駆動用電源（＋），スイッチング素子Ｈ３，コンデンサ，正側ダイオード，第１スイッチング素子，抵抗素子，駆動対象スイッチング素子の制御端子，駆動対象スイッチング素子の電位基準端子，駆動用電源（−）の経路で電流が流れ、駆動対象スイッチング素子の制御端子が充電される。

（３）また、駆動対象スイッチング素子の制御端子が充電されている状態から、スイッチング素子Ｈ３及び第１スイッチング素子をターンオフし、スイッチング素子Ｈ１，Ｈ４を共にターンオンしてコンデンサを再度充電してからスイッチング素子Ｈ１，Ｈ４を共にターンオフし、スイッチング素子Ｈ２及び第２スイッチング素子をターンオンすると、駆動対象スイッチング素子の制御端子，抵抗素子，第２スイッチング素子，コンデンサ，スイッチング素子Ｈ２，駆動用電源（−）の経路で電流が流れ、駆動対象スイッチング素子の制御端子が放電される。

請求項５記載の半導体スイッチング素子の駆動回路によれば、還流経路形成素子を、第３スイッチング素子で構成し、通電制御回路が第３スイッチング素子も併せて制御することで、駆動対象スイッチング素子の制御端子の電位が駆動用電源の電圧を超えて変化した際に、還流経路形成素子を介して駆動用電源側に還流電流を流す経路を形成する。したがって、適切なタイミングで還流電流を流す経路を形成することで、前記制御端子の電位をクランプすることができる。

請求項６記載の半導体スイッチング素子の駆動回路によれば、還流経路形成素子を、ダイオードで構成する。すなわち、駆動対象スイッチング素子の制御端子と駆動用電源の正側端子との間にダイオードを接続すれば、前記制御端子の電位が駆動用電源電圧ＶＧよりも順方向電圧Ｖｆを超えて上昇すると、ダイオードが導通して還流電流を流す経路が形成される。また、制御端子と駆動用電源の負側端子との間にダイオードを接続すれば、前記制御端子の電位が駆動用電源電圧ＶＧよりも順方向電圧Ｖｆを超えて下降すると、ダイオードが導通して還流電流を流す経路を形成できる。

第１実施例であり、駆動回路の電気的構成を示す図 駆動回路の動作を示す各信号のタイミングチャート ターンオン時の電流経路を示す図 ターンオフ時の電流経路を示す図 第２実施例を示す図１相当図 図２相当図 図３相当図 図４相当図 第３実施例を示す図１相当図 図２相当図 図３相当図 図４相当図

（第１実施例）
以下、第１実施例について図１ないし図４を参照して説明する。図１は、例えばＮチャネルＦＥＴを駆動するための駆動回路を示す。ＮチャネルＦＥＴ１（駆動対象スイッチング素子）は、ドレイン側に図示しない負荷が接続されており、駆動回路２は、ＮチャネルＦＥＴ１のゲート−ソース間に接続されている（ローサイド駆動方式）。尚、ＮチャネルＦＥＴ１については、ＦＥＴをＭＯＳ構造に限定する意図ではないが、図中では便宜上ＭＯＳＦＥＴのシンボルで図示している。駆動回路２は、ＮチャネルＭＯＳＦＥＴ２のゲート（制御端子），ソース（電位基準側出力端子）間に接続されており、ゲート駆動用電源３により供給される電源ＶＧに基づいて、ＮチャネルＭＯＳＦＥＴ２のゲート（制御端子）に対して充放電電流Ｉｇを供給する。尚、図１に示すスイッチのシンボルとダイオードとの並列回路は、実体としては例えばＮチャネルＭＯＳＦＥＴであるが、説明を簡単にするため上記のシンボルで示している。

ゲート駆動用電源３の正側端子は、スイッチＳａ１（接続切り替え手段，正側スイッチング素子）とダイオードＤａ１（正側ダイオード）との直列回路の共通接続点（アノード）に接続されており、負側端子は、スイッチＳａ２（接続切り替え手段，負側スイッチング素子）とダイオードＤａ２（負側ダイオード）との直列回路の共通接続点（カソード）に接続されている。また、スイッチＳａ１及びＳａ２も直列に接続されている。ダイオードＤａ１のカソードと、ダイオードＤａ２のアノードとの間には、スイッチＳ１及びＳ２（第１及び第２スイッチング素子）の直列回路と、コンデンサＣ１（正側コンデンサ）及びＣ２（負側コンデンサ）の直列回路とが接続されている。コンデンサＣ１及びＣ２の共通接続点は、スイッチＳａ１及びＳａ２の共通接続点に接続されている。

そして、スイッチＳ１及びＳ２の共通接続点と、ＮチャネルＦＥＴ１のゲート（制御端子）との間には、抵抗素子Ｒｇが接続されている。また、ＮチャネルＦＥＴ１のゲートとゲート駆動用電源３の正側端子との間には、スイッチＳ３（還流経路形成素子，第３スイッチング素子）が接続されている。スイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ３のオンオフ制御は、図示しない制御回路によって行われる。ここで、スイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ３と前記制御回路とが通電制御回路４を構成している。

次に、本実施例の作用について図２ないし図４も参照して説明する。図２は、制御回路によって行われるスイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ３のオンオフ切替えと、各部の電圧，電流波形を示すタイミングチャートである。また、図３は、ＮチャネルＦＥＴ１をターンオンさせる場合のスイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ３の切替え順序と、それに伴う電流の流れを示したものである。

＜ＮチャネルＦＥＴ１のターンオン＞
図３において、先ず（１）（図２〜図４中の丸数字を、括弧付き数字で示す）初期状態として、スイッチＳａ２，Ｓ２がオンしていることでＮチャネルＦＥＴ１のゲートは、ゲート駆動用電源３の負側端子の電位（例えば０Ｖ，グランド電位）からコンデンサＣ２の充電電圧分だけ低下した電位（−ＶＧ＋Ｖｆ）となっており、ターンオフ状態にあるとする。尚、Ｖｆはダイオードの順方向電圧である。この状態で、コンデンサＣ１は電圧（ＶＧ−Ｖｆ）に充電される。ここから、（２）スイッチＳａ２をターンオフし、続いて（３）スイッチＳａ１をターンオンすると、コンデンサＣ２が電圧（ＶＧ−Ｖｆ）に充電される。

次に、（４）スイッチＳ２をターンオフし、（５）スイッチＳ１をターンオンすると、ゲート駆動用電源３の正側端子，スイッチＳａ１,コンデンサＣ１，スイッチＳ１，抵抗素子Ｒｇ，ＮチャネルＦＥＴ１のゲート−ソース，ゲート駆動用電源３の負側端子となる通電経路が形成される。これにより、コンデンサＣ１がゲート駆動用電源３と直列に接続された状態で、抵抗素子Ｒｇを介してＮチャネルＦＥＴ１のゲートが充電される。

すると、ＮチャネルＦＥＴ１のゲート−ソース間電圧Ｖgsが上昇し、電圧Ｖgsが電圧ＶＧよりも上昇すると、（６）電流Ｉ＿Ｒｇは、抵抗素子Ｒｇ，スイッチＳ３の還流ダイオード，スイッチＳａ１,コンデンサＣ１，スイッチＳ１を介して流れる。これにより、ゲート−ソース間電圧Ｖgsは電圧ＶＧにクランプされる。この状態から（７）スイッチＳ３をターンオンすると、電流Ｉ＿Ｒｇは、スイッチＳ３の還流ダイオードに替わりスイッチＳ３自身を流れる。そして、（８）スイッチＳ１をオフすると、電流経路が断たれてＮチャネルＦＥＴ１のターンオンが完了する。また、この状態ではコンデンサＣ２が充電される。

＜ＮチャネルＦＥＴ１のターンオフ＞
図４において、（１）上記のようにＮチャネルＦＥＴ１がターンオンしてコンデンサＣ２が充電されている状態から、（２）スイッチＳａ１をターンオフし、（３）スイッチＳａ２をターンオフすればコンデンサＣ１が充電される。それから、（４）スイッチＳ３をターンオフし、（５）スイッチＳ２をターンオンすると、ＮチャネルＦＥＴ１のゲート，抵抗素子Ｒｇ，スイッチＳ２，コンデンサＣ２，スイッチＳａ２,ゲート駆動用電源３の負側端子，ＮチャネルＦＥＴ１のソースとなる通電経路が形成される。これにより、抵抗素子Ｒｇには電圧（−ＶＧ＋Ｖｆ）が印加され、ＮチャネルＦＥＴ１のターンオン時とは逆の方向に電流Ｉ＿Ｒｇが増加してＮチャネルＦＥＴ１のゲートから電流Ｉｇとして流れ、当該ゲートを放電させる。（６）そして、電流Ｉ＿Ｒｇ（＝Ｉｇ）がゼロになれば、ＮチャネルＦＥＴ１のターンオフが完了し、コンデンサＣ１が充電状態となる。

以上のように本実施例によれば、ダイオードＤａ１及びスイッチＳａ１，スイッチＳａ２及びダイオードＤａ２で正側，負側直列回路をそれぞれ構成し、コンデンサＣ１，Ｃ２を正側，負側直列回路にそれぞれ並列に接続し、スイッチＳａ１，Ｓａ２によりゲート駆動用電源３とコンデンサＣ１，Ｃ２の間の接続形態を切り替える。また、スイッチＳ１及びＳ２の共通接続点と、ＮチャネルＦＥＴ１のゲートとの間に抵抗素子Ｒｇを接続し、前記ゲートとゲート駆動用電源３の正側端子との間にスイッチＳ３を配置する。

そして、通電制御回路４は、スイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ３を制御することで、コンデンサＣ１，Ｃ２を充電する経路と、ゲート駆動用電源３とコンデンサＣ１とを直列に接続してＮチャネルＦＥＴ１のゲートを充電する経路と、ゲートの電位が電圧ＶＧを超えて上昇しようとするとゲート駆動用電源３に還流電流を流す経路と、コンデンサＣ２をゲート駆動用電源３の負側端子に接続して、ＮチャネルＦＥＴ１のゲートを放電する経路とを形成するようにした。

これにより、ＮチャネルＦＥＴ１のゲートを充電する場合には、抵抗素子Ｒｇを介して電源電圧ＶＧの２倍となる電圧を印加して充電電流を急速に流すことができ、この時に、ゲート電位を電源電圧ＶＧでクランプできる。また、ゲートから放電させる場合には、抵抗素子Ｒｇを介して負極性の電圧が印加されるので、充電状態にあるゲートの電位に対して約２倍の電位差を付与して放電させることができる。したがって、ＮチャネルＦＥＴ１のゲートに印加される電位を制限しつつ高速にターンオン，ターンオフさせることができる。また、通電制御回路４がスイッチＳ３も制御するので、適切なタイミングで還流電流を流す経路を形成してゲート電位をクランプすることができる。

（第２実施例）
図５ないし図８は第２実施例であり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例の駆動回路１１は、スイッチＳ３に替えてダイオードＤ１（還流経路形成素子）が配置されている点のみが相違している。したがって、図６に示すタイミングチャートでは、スイッチＳ３のオンオフ制御が削除されており、その他のスイッチのオンオフ制御も第１実施例とは若干相違している。

次に、第２実施例の作用について図６ないし図８を参照して説明する。
＜ＮチャネルＦＥＴ１のターンオン＞
図６において、（１）〜（６）については第１実施例と全く同じパターンとなる。但し（６）では、スイッチＳ３に並列接続されているダイオードに替えて、ダイオードＤ１を介して還流電流が流れ、ゲート−ソース間電圧Ｖgsは電圧ＶＧにクランプされる。続く（７）では、スイッチＳａ１をオフすることで、電流Ｉ＿Ｒｇは、ＮチャネルＦＥＴ１のゲート，ダイオードＤ１，ゲート駆動用電源３，ＮチャネルＦＥＴ１のソースを介して流れる。この状態から（８）スイッチＳａ２をターンオンすると、電流Ｉ＿Ｒｇが流れる電流経路が断たれてＮチャネルＦＥＴ１のターンオンが完了する。また、この状態ではコンデンサＣ１が充電される。

＜ＮチャネルＦＥＴ１のターンオフ＞
（１）この場合、ターンオンシーケンスの（８）における通電経路が相違しているため、ターンオフシーケンスの初期状態も第１実施例とは異なっており、上記のようにコンデンサＣ１を充電している状態から開始される。そして、（２）スイッチＳ１をターンオフしてから（３）スイッチＳ２をターンオンすると図４の（５）と同じ通電経路となり、（４）ＮチャネルＦＥＴ１のゲートが放電されてターンオフが完了する。
以上のように第２実施例によれば、還流経路形成素子をダイオードＤ１で構成したので、第１実施例のように通電制御回路４がスイッチＳ３を制御せずとも、ＮチャネルＦＥＴ１のゲート電位の変化に応じてダイオードＤ１が導通することで、還流電流を流す経路を自動的に形成することができる。

（第３実施例）
図９ないし図１２は第３実施例であり、第１実施例と異なる部分について説明する。第３実施例の駆動回路２１ではコンデンサＣ２が削除されており、コンデンサＣ１は、ダイオードＤａ１のアノードと、ダイオードＤａ２のカソードとの間に接続されている。また、スイッチＳａ１及びＳａ２の直列回路には、スイッチＳａ３及びＳａ４の直列回路が並列に接続されており、これらはＨブリッジ回路（接続切替え手段）２２を構成しており、Ｈブリッジ回路２２と図示しない制御回路とが通電制御回路２３を構成している。そして、コンデンサＣ１は、スイッチＳａ１及びＳａ２の共通接続点と、スイッチＳａ３及びＳａ４の共通接続点との間に接続されている。

次に、第３実施例の作用について図１０ないし図１２を参照して説明する。
＜ＮチャネルＦＥＴ１のターンオン＞
図１１において、（１）初期状態として、スイッチＳａ２，Ｓ２がオンしてＮチャネルＦＥＴ１はターンオフ状態にあり、そのゲートは、ゲート駆動用電源３の負側端子の電位からコンデンサＣ１の充電電圧分だけ低下した電位（−ＶＧ＋Ｖｆ）となっている。ここから、（２）スイッチＳａ２をターンオフし、続いて（３）スイッチＳａ１及びＳ４をターンオンすると、コンデンサＣ１が電圧ＶＧに充電される。

次に、（４）スイッチＳ２，Ｓａ１，Ｓａ４をターンオフし、（５）スイッチＳａ３をターンオンし、（６）スイッチＳ１をターンオンすると、ゲート駆動用電源３の正側端子，スイッチＳａ３,コンデンサＣ１，ダイオードＤａ１,スイッチＳ１，抵抗素子Ｒｇ，ＮチャネルＦＥＴ１のゲート−ソース，ゲート駆動用電源３の負側端子となる通電経路が形成される。これにより、コンデンサＣ１がゲート駆動用電源３と直列に接続された状態で、抵抗素子Ｒｇを介してＮチャネルＦＥＴ１のゲートが充電される。

すると、ＮチャネルＦＥＴ１のゲート−ソース間電圧Ｖgsが上昇し、電圧Ｖgsが電圧ＶＧよりも上昇すると、（７）電流Ｉ＿Ｒｇは、抵抗素子Ｒｇ，スイッチＳ３の還流ダイオード，ゲート駆動用電源３の正側端子，スイッチＳ３，コンデンサＣ１，ダイオードＤａ１，スイッチＳ１を介して流れる。これにより、ゲート−ソース間電圧Ｖgsは電圧ＶＧにクランプされる。この状態から（８）スイッチＳ１，Ｓａ３をターンオフし、（９）スイッチＳ３，Ｓａ１，Ｓａ４をターンオンすると、電流Ｉ＿Ｒｇは、スイッチＳ３の還流ダイオードに替わりスイッチＳ３自身を流れ、電流経路が断たれてＮチャネルＦＥＴ１のターンオンが完了する。また、この状態ではコンデンサＣ１が充電される。

＜ＮチャネルＦＥＴ１のターンオフ＞
図１２において、（１）上記のようにＮチャネルＦＥＴ１がターンオンしてコンデンサＣ１が充電されている状態から、（２）スイッチＳ３，Ｓａ１，Ｓａ４をターンオフし、（３）スイッチＳａ２をターンオンし、（４）スイッチＳ２をターンオンすると、ＮチャネルＦＥＴ１のゲート，抵抗素子Ｒｇ，スイッチＳ２，ダイオードＤａ２，コンデンサＣ１，スイッチＳａ２,ゲート駆動用電源３の負側端子，ＮチャネルＦＥＴ１のソースとなる通電経路が形成される。
これにより、抵抗素子Ｒｇには電圧（−ＶＧ＋Ｖｆ）が印加され、ＮチャネルＦＥＴ１のターンオン時とは逆の方向に電流Ｉ＿Ｒｇが増加してＮチャネルＦＥＴ１のゲートから電流Ｉｇとして流れ、当該ゲートを放電させる。（５）そして、電流Ｉ＿Ｒｇ（＝Ｉｇ）がゼロになれば、ＮチャネルＦＥＴ１のターンオフが完了し、コンデンサＣ１が充電状態となる。

以上のように第３実施例によれば、接続切替え手段を、ゲート駆動用電源３の両端に接続されるＨブリッジ回路２２で構成し、コンデンサＣ１を、Ｈブリッジ回路の出力端子間に接続する。そして、正側ダイオードＤａ１のアノードをコンデンサＣ１の一端側に接続し、負側ダイオードＤａ１のカソードをコンデンサＣ１の他端側に接続して、第１及び第２スイッチング素子Ｓ１及びＳ２を、正側ダイオードＤａ１のカソードと負側ダイオードＤａ２のアノードとの間に接続した。したがって、１つのコンデンサＣ１だけを用いて、ＮチャネルＦＥＴ１を高速にターンオン，ターンオフさせることができる。

本発明は上記し、又は図面に記載した実施例にのみ限定されるものではなく、以下のような変型又は拡張が可能である。
第３実施例において、第２実施例と同様に、還流経路形成素子にダイオードを用いても良い。
駆動対象スイッチング素子を、ＭＯＳＦＥＴやＭＩＳＦＥＴ，ＪＦＥＴやＨＥＭＴ（High Electron Mobility Transistor）などであっても良い。
スイッチング素子Ｓ１ａ〜Ｓａ４については、並列接続されているダイオードは不要である。

図面中、１はＮチャネルＦＥＴ１（駆動対象スイッチング素子）、２は駆動回路、３はゲート駆動用電源、４は通電制御回路、１１，２１は駆動回路、２２はＨブリッジ回路（接続切替え手段）、２３は通電制御回路、Ｃ１，Ｃ２はコンデンサ（正側，負側コンデンサ）、Ｄ１はダイオード（還流経路形成素子）、Ｄａ１，Ｄａ２はダイオード（正側，負側ダイオード）、Ｓａ１はスイッチ（接続切り替え手段，正側スイッチング素子）、Ｓ１，Ｓ２はスイッチ（第１，第２スイッチング素子）、Ｓ３はスイッチ（還流経路形成素子，第３スイッチング素子）Ｓａ２はスイッチ（接続切り替え手段，負側スイッチング素子）を示す。

Claims (6)

1. 駆動対象スイッチング素子の制御端子と電位基準端子との間に印加する駆動電圧を供給する駆動用電源と、
   この駆動用電源によって充電される１つ以上のコンデンサと、
   前記駆動用電源と前記コンデンサとの間に接続され、両者間の接続形態を切り替えるための接続切替え手段と、
   前記駆動対象スイッチング素子の制御端子に接続される抵抗素子と、
   直列に接続されると共に、両者の共通接続点が前記抵抗素子に接続され、前記駆動用電源の極性に対して逆方向となる還流ダイオードがそれぞれ並列に接続されている第１及び第２スイッチング素子と、
   カソードが前記第１スイッチング素子の一端に接続される正側ダイオードと、
   アノードが前記第２スイッチング素子の一端に接続される負側ダイオードと、
   前記駆動対象スイッチング素子の制御端子と前記駆動用電源との間に接続され、前記制御端子の電位が前記駆動用電源の電圧を超えて変化しようとすると導通状態となる還流経路形成素子と、
   前記切替え手段と前記第１及び第２スイッチング素子とを制御することで、以下に示す（１）〜（３）の通電経路を形成可能に構成される通電制御回路とを備えたことを特徴とする半導体スイッチング素子の駆動回路。
   （１）前記コンデンサを充電する経路。
   （２）前記駆動用電源と前記コンデンサとを直列に接続し、前記抵抗素子を介して前記駆動対象スイッチング素子の制御端子を充電する経路。
   （３）前記駆動対象スイッチング素子の制御端子を、前記コンデンサを介して前記駆動電源の負側端子に接続し、前記抵抗素子を介して前記駆動対象スイッチング素子の制御端子を放電させる経路。
2. 前記コンデンサは、正側コンデンサ及び負側コンデンサで構成され、
   前記接続切替え手段は、正側スイッチング素子及び負側スイッチング素子で構成され、
   共通接続点となるアノードが前記駆動用電源の正側端子に接続される、前記正側ダイオード及び前記正側スイッチング素子からなる正側直列回路と、
   共通接続点となるカソードが前記駆動用電源の負側端子に接続される、前記負側ダイオード及び前記負側スイッチング素子からなる負側直列回路と、
   前記正側コンデンサは、前記正側直列回路に並列に接続され、
   前記負側コンデンサは、前記負側直列回路に並列に接続され、
   前記通電制御回路は、前記通電経路（２）では前記駆動用電源と前記正側コンデンサとを直列に接続し、前記通電経路（３）では前記駆動対象スイッチング素子の制御端子を、前記負側コンデンサを介して前記駆動電源の負側端子に接続することを特徴とする請求項１記載の半導体スイッチング素子の駆動回路。
3. 前記正側コンデンサと前記負側コンデンサとが直列に接続されており、
   前記正側及び負側コンデンサの直列回路と、前記第１及び第２スイッチング素子の直列回路とが並列に接続されていることを特徴とする請求項２記載の半導体スイッチング素子の駆動回路。
4. 前記接続切替え手段は、前記駆動用電源の両端に接続され、第１〜第４スイッチング素子からなるＨブリッジ回路で構成され、
   前記コンデンサは、前記Ｈブリッジ回路の出力端子間に接続され、
   前記正側ダイオードは、前記コンデンサの一端側にアノードが接続され、
   前記負側ダイオードは、前記コンデンサの他端側にカソードが接続され、
   前記第１及び第２スイッチング素子は、前記正側ダイオードのカソードと、前記負側ダイオードのアノードとの間に接続されていることを特徴とする請求項１記載の半導体スイッチング素子の駆動回路。
5. 前記還流経路形成素子は、第３スイッチング素子で構成され、
   前記通電制御回路は、前記第３スイッチング素子も併せて制御することで、前記制御端子の電位が前記駆動用電源の電圧を超えて変化しようとすると、前記還流経路形成素子を介して前記駆動用電源側に還流電流を流す経路を形成することを特徴とする請求項１ないし４の何れかに記載の半導体スイッチング素子の駆動回路。
6. 前記還流経路形成素子は、ダイオードで構成されることを特徴とする請求項１ないし４の何れかに記載の半導体スイッチング素子の駆動回路。

Images