JP7060120B1

JP7060120B1 - 電力変換装置の制御装置および制御方法

Info

Publication number: JP7060120B1
Application number: JP2021016277A
Authority: JP
Inventors: 哲治鈴木; 佳人熊本; 降仁若松
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2021-02-04
Filing date: 2021-02-04
Publication date: 2022-04-26
Anticipated expiration: 2041-02-04
Also published as: JP2022119285A; WO2022168524A1; US20240039425A1; CN116868496A; CA3207445A1; EP4290751A4; CA3207445C; CN116868496B; EP4290751A1

Abstract

【課題】上相側ＦＥＴに印加される高電圧によって誤動作し、上下相のアーム短絡が発生することを防止できる電力変換装置の制御装置を提供する。【解決手段】バッテリ５０の正、負極端Ｐ，Ｎ間にフューズ５１、メインコンタクタ５２および電解コンデンサＣ２１を直列に接続し、電解コンデンサＣ２１の正、負極端間に、上相側ＦＥＴ（５４Ｕ，５４Ｖ，５４Ｗ）および下相側ＦＥＴ（５４Ｘ，５４Ｙ，５４Ｚ）をブリッジ接続したインバータ５４を接続し、電解コンデンサＣ２１の予備充電用の抵抗Ｒ１をメインコンタクタ５２に並列に接続し、前記抵抗Ｒ１の抵抗値を、バッテリ５０を接続してからキースイッチをオンするまでの予備充電期間において、上相側ＦＥＴがオフ、下相側ＦＥＴがオンに制御されたときに、上相側ＦＥＴがオンとならないゲート－ソース間電圧に抑えることができる電解コンデンサＣ２１の充電電圧値となるように設定した。【選択図】図１

Description

本発明は、例えばバッテリフォークリフトなどの電動車両の駆動に適用され、パワーＭＯＳＦＥＴなどを主制御回路に用いたインバータ・コンバータなどの電力変換装置の制御装置に関する。

特に、ＦＥＴを上下相アームに装備し、上相側ＦＥＴアームのゲート駆動用エネルギーをブートストラップ回路のコンデンサに蓄えてＦＥＴゲートを駆動するように構成されたＦＥＴアームゲート駆動回路を有する制御装置、制御方法に関する。

従来の、バッテリフォークリフトなどの電動車両の駆動に適用される電力変換装置の構成例を図１～図５に示す。図１はバッテリを電源とする電動車両のモータ駆動用インバータの全体構成を示し、５０は電源用のバッテリである。バッテリ５０の正極端Ｐと負極端Ｎの間には、保護フューズ５１、異常時電源遮断用のメインコンタクタ（ＭＣ）５２および電源平滑用の電解コンデンサＣ２１が直列に接続されている。

フューズ５１およびメインコンタクタ５２の共通接続点（Ｐ２）とメインコンタクタ５２および電解コンデンサＣ２１の共通接続点（Ｐ３）の間には、長時間時定数で電解コンデンサＣ２１へ電荷を充電するための充電用抵抗（第１の充電用抵抗）Ｒ１が接続されている。

充電用抵抗Ｒ１には、Ｐチャネル型の充電用ＦＥＴ５３と充電用抵抗Ｒ１よりも短い充電時定数で電解コンデンサＣ２１へ電荷を充電するための充電用抵抗（第２の充電用抵抗）の直列回路が並列に接続されている。

充電用抵抗Ｒ１とＲ３の共通接続点（電解コンデンサＣ２１の正極端Ｐ３）と電解コンデンサＣ２１の負極端（Ｎ）の間には、バッテリ５０のオフ時（バッテリ５０の接続を切り離したとき）に電解コンデンサＣ２１の電荷を放電させる放電用抵抗Ｒ２が接続されている。

電解コンデンサＣ２１の正極端（Ｐ３）と負極端（Ｎ）の間には、上相側ＦＥＴ５４Ｕ，５４Ｖ，５４Ｗおよび下相側ＦＥＴ５４Ｘ，５４Ｙ，５４Ｚを３相ブリッジ接続したインバータ５４（電力変換部）が接続されている。前記各ＦＥＴ５４Ｕ，５４Ｖ，５４Ｗ，５４Ｘ，５４Ｙ，５４Ｚは、例えばｎチャネル型のＭＯＳＦＥＴで構成されている。

Ｕ相ＦＥＴ５４ＵおよびＸ相ＦＥＴ５４Ｘの直列回路には抵抗５５Ｕおよび抵抗５５Ｘの直列回路が並列に接続され、抵抗５５Ｕおよび５５Ｘの共通接続点は前記ＦＥＴ５４Ｕおよび５４Ｘの共通接続点に接続されている。

Ｖ相ＦＥＴ５４ＶおよびＹ相ＦＥＴ５４Ｙの直列回路には抵抗５５Ｖおよび抵抗５５Ｙの直列回路が並列に接続され、抵抗５５Ｖおよび５５Ｙの共通接続点は前記ＦＥＴ５４Ｖおよび５４Ｙの共通接続点に接続されている。

Ｗ相ＦＥＴ５４ＷおよびＺ相ＦＥＴ５４Ｚの直列回路には抵抗５５Ｗおよび抵抗５５Ｚの直列回路が並列に接続され、抵抗５５Ｗおよび５５Ｚの共通接続点は前記ＦＥＴ５４Ｗおよび５４Ｚの共通接続点に接続されている。インバータ５４の交流側ｕ，ｖ，ｗはモータ５６に接続されている。

図中のＶｐ４は抵抗５５Ｕ、５５Ｘの分圧点電圧、Ｖｐ５は抵抗５５Ｖ、５５Ｙの分圧点電圧、Ｖｐ６は抵抗５５Ｗ、５５Ｚの分圧点電圧を各々示し、図示省略の制御部を構成するＣＰＵに入力される。

図１の装置における、上相側ＦＥＴアームゲート駆動回路と下相側アームゲート駆動回路の例を図２に示す。図２は、例としてＵ相、Ｘ相のＦＥＴアームゲート駆動回路の構成を示している。

図２において、６０は、Ｕ相ＦＥＴ５４Ｕ、Ｘ相ＦＥＴ５４Ｘのゲートを駆動する高耐圧ＩＣ（ＨｉｇｈＶｏｌｔａｇｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ：以下ＨＶＩＣと称する）である。

６２は、ハイサイド入力端子６１Ｈから入力されるハイサイド回路側のゲート制御信号（ＨＩＮ）のレベルをアップさせるレベルシフタである。レベルシフタ６２の出力側にはハイサイド側の内部回路６３Ｈが接続され、内部回路６３Ｈの出力側には、２つのｎチャネル型のＦＥＴ６４Ｈａ、６４Ｈｂを縦続接続したトーテムポール回路が接続されている。

６３Ｌはローサイド入力端子６１Ｌから入力されるローサイド回路側のゲート制御信号（ＬＩＮ）が入力されるローサイド側の内部回路であり、内部回路６３Ｌの出力側には、２つのｎチャネル型のＦＥＴ６４Ｌａ、６４Ｌｂを縦続接続したトーテムポール回路が接続されている。

ハイサイド入力端子６１Ｈと接地間には抵抗６５Ｈが接続され、ローサイド入力端子６１Ｌと接地間には抵抗６５Ｌが接続されている。

７０は、例えば１４Ｖのゲート電源を出力するゲート用電源であり、ゲート用電源７０の出力側には、ダイオードＤ１のアノード、カソードを介してコンデンサＣ３１（上相側ゲート駆動用電源コンデンサ（ブートストラップコンデンサ））が接続されるとともに、ダイオードＤ２のアノード、カソードを介してコンデンサＣ３２（下相側ゲート駆動用電源コンデンサ）が接続されている。

コンデンサＣ３１の一端（ダイオードＤ１側端）はＦＥＴ６４Ｈａ、６４Ｈｂからなるトーテムポール回路の接地側端に接続されている。

コンデンサＣ３２の一端（ダイオードＤ２側端）はＦＥＴ６４Ｌａ、６４Ｌｂからなるトーテムポール回路の接地側端および図示省略のバッテリ５０の負極端（Ｎ）に接続されている。

ＦＥＴ６４Ｈａ、６４Ｈｂからなるトーテムポール回路の出力端（ＦＥＴ６４Ｈａ、６４Ｈｂの共通接続点）は抵抗Ｒ１１を介してＵ相ＦＥＴ５４Ｕのゲートに接続され、ＦＥＴ６４Ｈａ、６４Ｈｂからなるトーテムポール回路の接地側端は抵抗Ｒ１２を介してＵ相ＦＥＴ５４Ｕのソースに接続されている。Ｕ相ＦＥＴ５４Ｕのゲート－ソース間には抵抗Ｒ１４が接続されている。

ＦＥＴ６４Ｌａ、６４Ｌｂからなるトーテムポール回路の出力端（ＦＥＴ６４Ｌａ、６４Ｌｂの共通接続点）は抵抗Ｒ１３を介してＸ相ＦＥＴ５４Ｘのゲートに接続され、Ｘ相ＦＥＴ５４Ｘのゲート－ソース間には抵抗Ｒ１５が接続されている。

前記ＦＥＴ６４Ｈａ、６４Ｈｂからなるトーテムポール回路の接地端および抵抗Ｒ１２の共通接続点にはダイオードＤ３のカソードが接続され、ダイオードＤ３のアノードはバッテリ５０の負極端（Ｎ）（Ｘ相ＦＥＴ５４Ｘのソース）に接続されている。

前記バッテリ５０は接続、切り離しが自在に構成されている。

尚Ｖ相、Ｙ相のＦＥＴアームゲート駆動回路、Ｗ相、Ｚ相のＦＥＴアームゲート駆動回路も図２と同様に構成されている。

上記のように構成された装置では、バッテリ５０を接続し、図示省略のキースイッチをオンして電解コンデンサＣ２１を充電し、メインコンタクタ５２を投入した後にインバータ５４の駆動を開始するものであるが、インバータ５４の駆動開始までのシーケンスを以下に説明する。

（１）バッテリ５０が接続され、次にキースイッチがオンされると、メインコンタクタ（ＭＣ）５２を投入する。投入する場合、必要な条件は、メインコンタクタ５２の機械接点を閉極すると、バッテリ５０から電解コンデンサＣ２１に充電ラッシュ電流が流れる。これをコンタクタ接点が許容可能なピーク電流値に抑えるためには、メインコンタクタ５２の１次－２次電位差を低くして接点を閉極する必要がある。

尚、バッテリ５０→ケーブル→メインコンタクタ５２→電解コンデンサＣ２１の経路は、図３に示すようにケーブルのインダクタ、ケーブル抵抗、バッテリ内部等価抵抗、によってＬＲＣで構成された回路になっている。

図３において、Ｅはバッテリ５０の電圧、Ｌはケーブルのインダクタ、Ｒはケーブル抵抗、バッテリ抵抗、Ｃ１は電解コンデンサＣ２１のキャパシタンスを示している。

回路方程式は、

である。

ここで、Ｌは小さいので計算上無視すると、メインコンタクタ５２が閉極した時の電流ｉは、

となり、電圧差が低いほどピーク電流値は低くなる。このことから、メインコンタクタ５２の１次－２次電位差を小さくしてやることが、コンタクタの突入電流抑制のために良いことである。

バッテリ５０を接続した時点から、抵抗Ｒ１を通して電解コンデンサＣ２１は充電され、キースイッチオン時にメインコンタクタ１次－２次電位差が所定の電圧差以下になっていなかった場合は、さらに電解コンデンサＣ２１を充電させるために、充電用ＦＥＴ５３をオンさせて、抵抗Ｒ３を通して充電動作をして、コンタクタの電極間電位差が所定の値以下になったときに、メインコンタクタ５２を閉極する。

（２）メインコンタクタ５２が閉極完了したら、インバータ５４は動作開始可能となる。

ただし、インバータ５４の上相側ＦＥＴアームゲート駆動回路（例えば図２のＵ相ＦＥＴアームゲート駆動回路）には、ゲート駆動用電源エネルギーが蓄積していない。すなわち、Ｕ相ＦＥＴ５４Ｕの各端子に寄生する静電容量とＦＥＴアームゲート駆動回路の関係を示す図５において、チャージポンプ動作（コンデンサＣ３１の充電動作）が一度も実施されていないため、この時点では、ＨＶＩＣ６０のハイサイドアーム駆動用のＦＥＴ６４Ｈａ，６４Ｈｂで構成されたトーテムポール出力は、ソース側・シンク側ともにオフとなっている。

図５において図２と同一部分は同一符号をもって示しているが、図２のダイオードＤ３、抵抗Ｒ１３，Ｒ１５とＨＶＩＣ６０内のレベルシフタ６２および抵抗６５Ｈ，６５Ｌは図示省略している。

Ｕ相ＦＥＴ５４ＵのＣｒｓｓはドレイン－ゲート間静電容量（帰還容量）、Ｃｇｓはゲート－ソース間静電容量（入力容量）を示している。

Ｕ相ＦＥＴ５４Ｕは、ＨＶＩＣ６０のハイサイドアーム駆動用ＦＥＴＦＥＴ６４Ｈａ，６４Ｈｂがオフの状態であるので、仮にこの状態でゲート－ソース間電圧Ｖｇｓに外部からノイズなどにより電荷がチャージされるような状況になった場合は、ゲート－ソース間の抵抗Ｒ１４の放電能力以外、誤動作を防止できる手段はない。

（３）上相側（Ｕ相）ＦＥＴアームゲート駆動回路および下相側（Ｘ相）ＦＥＴアームゲート駆動回路のゲート駆動用電源エネルギーの充電シーケンス
（３－１）Ｘ相ＦＥＴアームゲート駆動回路のゲート駆動用電源エネルギーの充電シーケンス（図２と同様にゲート駆動回路の構成を図示した図４参照）
Ｘ相ＦＥＴアームゲート駆動回路のゲート駆動用電源エネルギーの充電は、ゲート用電源７０が確立された時点で、ゲート用電源７０→ダイオードＤ２→コンデンサＣ３２→０Ｖの回路によってゲート駆動用の電源コンデンサＣ３２に充電が行われる。この充電は、主回路ＦＥＴのオン・オフにかかわらず常時充電回路が構成されているので、常時充電される。

（３－２）Ｕ相ＦＥＴアームゲート駆動回路のゲート駆動用電源エネルギーの充電シーケンス
（３－２－１）電解コンデンサＣ２１の正極端Ｐ３の電圧は、バッテリ電圧であり、公称電圧７２Ｖ以上となる。ゲート用電源７０からコンデンサＣ３１へ電流を通電することで、Ｃ３１が充電されるが、その充電回路は、下相側ＦＥＴ（Ｘ相）が導通（オン）することにより以下の充電回路が形成され、コンデンサＣ３１が充電される。

ゲート用電源７０→ダイオードＤ１→コンデンサＣ３１→抵抗Ｒ１２→Ｘ相ＦＥＴ５４Ｘ→０Ｖ
（３－２－２）Ｘ相ＦＥＴ５４Ｘをオン動作する機会は、インバータ５４を動作させるその時となる。インバータ動作では、上相側アーム駆動がオンの時は下相側アーム駆動はオフ、上相側アーム駆動がオフの時は下相側アーム駆動はオンというように、一般的に相補ＰＷＭ動作を行うが、コンデンサＣ３１が充電されていない場合、上相側ＦＥＴはオン動作できない。次の下相側ＦＥＴ（Ｘ相）がオン駆動されたときに、コンデンサＣ３１が充電される。

コンデンサＣ３１が充電されたとき、上相側ＦＥＴアーム駆動回路のトーテムポール出力ＦＥＴ（６４Ｈａ，６４Ｈｂ）の上下いづれかが動作に従ってオンまたはオフの動作を行う。

（３－２－３）インバータ５４が継続的に、上下アームＦＥＴが相補ＰＷＭで駆動継続している場合は、コンデンサＣ３１の電荷は継続的に下相側ＦＥＴ（Ｘ相）がオンしたときに充電されるため、上相側ＦＥＴ（Ｕ相）の駆動回路は安定的にオン・オフを継続できる。

尚、従来の電力変換装置におけるＦＥＴのゲート駆動回路は例えば特許文献１、２に記載のものが提案されていた。

特開２０１９－３３６２１号公報特開２０１０－２００５５４号公報

前記「背景技術」の欄の（３－２－２）項において、インバータ動作時に下相側ＦＥＴ（Ｘ相ＦＥＴ５４Ｘ）がオンするときに、下相側ＦＥＴのドレイン－ソース間電圧は、図１の分圧抵抗５５Ｕ，５５Ｘにより印加されている電圧値（Ｖｐ４）から、急激にゼロボルトになる。

この時、上相側ＦＥＴ（Ｕ相ＦＥＴ５４Ｕ）のドレイン－ソース間には、非常に大きな＋のｄｖ／ｄｔが印加されることになる。

その場合、ＦＥＴの内部に形成されている、図５に示すＣｒｓｓ（ドレイン－ゲート間静電容量）、Ｃｇｓ（ゲート－ソース間静電容量）は、Ｕ相ＦＥＴ５４Ｕのドレイン－ソースに印加されたＶｄｓ電圧に対して、直列に接続された状態となり、Ｃｒｓｓ、Ｃｇｓには電荷が充電されることになる。

通常のゲート駆動状態であれば、前述のＵ相ＦＥＴ５４Ｕのゲート駆動回路用電源エネルギー（コンデンサＣ３１の充電電圧）があり、ＨＶＩＣ６０のＵ相側アーム駆動用ＦＥＴ６４Ｈａ，６４Ｈｂで構成されたトーテムポール出力はゲート駆動回路がオフ方向に出力が動作（シンク動作）しているので、Ｃｇｓに充電される電荷は抵抗Ｒ１１＋抵抗Ｒ１２で放電されて、Ｃｇｓの電荷は、充電されないため、ゲート－ソース間電圧Ｖｇｓは上昇せず、Ｕ相ＦＥＴ５４Ｕはオン動作に移行しない。

しかし、最初の駆動時には、Ｕ相ＦＥＴ５４Ｕのゲート駆動回路用電源エネルギーがないため、ＨＶＩＣ６０のＵ相アーム駆動用ＦＥＴで構成されたトーテムポール出力はシンク・ソース側ともに動作していない（オフ状態）ため、印加されたＶｄｓによりＣｇｓに充電された電荷は、抵抗Ｒ１４（高抵抗）を通しての放電しかできないため、Ｖｄｓ値と、Ｃｒｓｓ、Ｃｇｓ、Ｖｇｓ（ｔｈ）（ＦＥＴの特性値であり、あるドレイン－ソース電圧において、ＦＥＴの導通状態が切り替わる（ドレイン－ソース間に閾値以上の電流が流れ始める）ゲート－ソース間電圧Ｖｇｓの閾値）によっては、Ｕ相ＦＥＴ５４ＵにＶｄｓが印加された（＝下相側（Ｘ相）ＦＥＴがターンオンした）時に、上相側（Ｕ相）ＦＥＴ５４Ｕがオン動作（完全なオン状態ではないが、活性状態となる一定以下のオン抵抗値になる）ことで、端子Ｐ３電源から上相側（Ｕ相）ＦＥＴ５４Ｕ→下相側（Ｘ相）ＦＥＴ５４Ｘへのアーム短絡電流が流れる場合が生じる。

Ｃｇｓの電圧は、以下のように求められる。ドレイン－ゲート－ソース間で静電容量の直列合成値をＣとすると

ドレイン－ソース間に電圧Ｖが印加された場合、ドレイン－ソース間に蓄えられる電荷Ｑは、

より、

となる。

また、当該電子部品等を搭載する回路基板において、裏側が金属板となっている金属ベース基板を使用した場合、これらＦＥＴ端子間の静電容量以外に、ベース金属と各端子間の静電容量が、この特性に影響を及ぼす。

ここで、図１、図２のＵ相ＦＥＴ（５４Ｕ）とＸ相ＦＥＴ（５４Ｘ）を前記金属ベース基板に実装した場合の各種寄生容量の様子を図９とともに説明する。

図９においてＢａｔｔは図１のバッテリ５０、Ｃ４は図１の電解コンデンサＣ２１を各々示している。

Ｕ相ＦＥＴ（５４Ｕ）とＸ相ＦＥＴ（５４Ｘ）は金属ベース基板に、並列ではんだ実装されている。

Ｃ１，Ｃ５はゲート－ソース間静電容量、Ｃ２，Ｃ６はドレイン－ゲート間静電容量、Ｃ３，Ｃ７は出力容量である。

Ｃ８～Ｃ１２は、ベース金属（アルミ）とパターンの間の絶縁層の誘電率に構成される静電容量であり、これらの静電容量が特性に影響を及ぼす。

上相側ＦＥＴ（Ｕ相ＦＥＴ５４Ｕ）、下相側ＦＥＴ（Ｘ相ＦＥＴ５４Ｘ）の各静電容量特性をＣｒｓｓ＝１０５ｐＦ、Ｃｇｓ＝５２７０ｐＦとし、両者の直列合成値Ｃを計算すると、
直列合成値Ｃ＝１０５×５２７０／（１０５＋５２７０）＝１０２．９ｐＦ
Ｑ＝ＣＶ＝１０２．９ｐＦ×２４ｖ＝２４６９．６［ｐＣ］
Ｖｇｓ＝Ｑ／Ｃｇｓ＝２４６９．６ｐ／５２７０ｐ＝０．４６［Ｖ］となる。

Ｃｒｓｓ、Ｃｇｓの数値より求めたゲート－ソース間電圧Ｖｇｓへの影響は上記のとおりであるが、これらはＦＥＴ単体での計算によるものである。

しかしながら実際のインバータ状態（ＦＥＴを金属ベース基板に実装した状態）でのＶｇｓを測定した結果、５Ｖ程度まで上昇していた。

そのため、上相側（Ｕ相）ＦＥＴは、オン動作となり、上下ＦＥＴに短絡電流が短時間通電されてしまう。

この予防策として、従来技術では次の対策が存在する。

（１）図２、図５に示すＶｇｓ間の並列抵抗Ｒ１４をより低抵抗にする。

→問題点：抵抗Ｒ１４は、ＦＥＴをオン駆動した時に駆動用回路消費電流が大きくなるため、上相側ＦＥＴ駆動電源用コンデンサ（Ｃ３１）の静電容量を大きくする必要がある。そして消費電流が大きくなる、さらには、電荷を充電するための時間が長くなるので、下相側ＦＥＴの最低オン導通率を大きくする必要が生じるため、インバータの最低動作電圧が悪化する。

（２）ＦＥＴのゲート－ソース間に並列にコンデンサを挿入し、Ｃｇｓを大きくし、Ｃｇｓの電圧を下げる。

→問題点：前記（１）と同じ問題点が生じる。さらに、ゲート駆動回路の電流制限がある場合、ＦＥＴをゲート駆動する際に、Ｖｇｓの充電時定数が、増加してしまうため、ターンオン・ターンオフ時の過渡期間が長くなり、その間のＦＥＴスイッチング損失が大きくなり、発熱が高くなる。

次に、図１～図５の装置におけるキースイッチオンからインバータ動作開始までの従来の処理の一例を図６、図７とともに説明する。従来の処理のフローチャートを示す図６において、図１のバッテリ５０はステップＳ１以前に回路に接続される。そしてステップＳ１においてキースイッチをオンする。

次にステップＳ２では、図１の電解コンデンサＣ２１の正極端Ｐ３の電圧が６３Ｖ以下になったか否かを判定し、その判定結果がＹＥＳの場合はステップＳ３において急速充電処理（充電用ＦＥＴ５３をオン）する。

次にステップＳ４では、前記正極端Ｐ３の電圧が５Ｖ以下で且つその状態が０．６秒連続したか否かを判定する。ステップＳ４の判定結果がＹＥＳの場合はステップＳ５にて所定の急速充電エラー処理（インバータの主回路ＦＥＴならびに電解コンデンサＣ２１が短絡していると判定し、その異常状態を図示省略の上位コントローラに伝える等の処理）を行う。

ステップＳ４の判定結果がＮＯの場合か、またはステップＳ５の処理後は、ステップＳ６において前記正極端Ｐ３の電圧が６３Ｖ以下であり、且つその状態が３．６秒連続したか否かを判定する。

ステップＳ６の判定結果がＹＥＳならステップＳ７において所定の急速充電エラー処理（エラー状態を図示省略の上位コントローラに伝える等の処理）を行う。

ステップＳ６の判定結果がＮＯの場合か、またはステップＳ７の処理後は、ステップＳ８において、前記正極端Ｐ３の電圧が３Ｖ以下であり、且つその状態が１５秒連続したか否かを判定する。

ステップＳ８の判定結果がＹＥＳの場合はステップＳ９において上下相のＦＥＴがショートしていると判断する。

前記ステップＳ２の判定結果がＮＯの場合か、又はステップＳ８の判定結果がＮＯの場合は、ステップＳ１０において図１のメインコンタクタ５２を投入した後、ステップＳ１１においてインバータ５４の動作を開始する。

尚、図６の従来の処理フローによれば、ステップＳ１１のインバータ動作で初めて上下相アームが駆動され、下相側アームのＦＥＴ（５４Ｘ）がオンすることで、上相側ＦＥＴアームゲート駆動回路のゲート駆動用電源コンデンサ（Ｃ３１）に電荷が充電されるので、上相アームの動作が可能となる。

次に、図６のフローチャートに沿った処理を行った際の、装置の各部の動作波形とＦＥＴの静電容量について、図７、図８とともに説明する。図７は、Ｕ相、Ｘ相の１上下アーム分のみの動作波形を示すタイムチャートであるが、このＵ相ＦＥＴ，Ｘ相ＦＥＴの各静電容量の様子を図８に示している。

図８において、Ｂａｔｔは図１のバッテリ５０、Ｃ４は図１の電解コンデンサＣ２１を示している。Ｃ１はＵ相ＦＥＴ（５４Ｕ）のゲート－ソース間静電容量、Ｃ５はＸ相ＦＥＴ（５４Ｘ）のゲート－ソース間静電容量を示し、Ｃ２はＵ相ＦＥＴのドレイン－ゲート間静電容量、Ｃ６はＸ相ＦＥＴのドレイン－ゲート間静電容量を示し、Ｃ３はＵ相ＦＥＴのドレイン－ソース間静電容量、Ｃ７はＸ相ＦＥＴのドレイン－ソース間静電容量を示している。

ＶｄｓはＵ相ＦＥＴのドレイン－ソース間電圧（Ｖｐ３－Ｖｐ４間の電圧）である。尚、図８ではＸ相ＦＥＴの動作をリレーＳ１（ＳＷ）として表現した。

図７において、（ａ）は電解コンデンサＣ２１の正極端Ｐ３の電圧Ｖｐ３を示し、図８のＶｐ３の電圧に相当する。

（ｂ）は上相側のＵ相ＦＥＴのドレイン－ソース間電圧Ｖｄｓ（図８のＶｐ３－Ｖｐ４間の電圧）である。

（ｃ）は下相側のＸ相ＦＥＴのドレイン側電圧Ｖｐ４（Ｘ相ＦＥＴのドレイン－ソース間電圧Ｖｄｓ：図８、図１の電圧Ｖｐ４）である。

（ｄ）はＵ相ＦＥＴのゲート電圧である。

（ｅ）はＵ相ゲート駆動回路の電源電圧（上相側ＦＥＴアームゲート駆動回路（ＨＶＩＣ６０のハイサイドトーテムポール回路の電源電圧）である。

（ｆ）は、Ｕ相ゲート信号（Ｕ相ＦＥＴ５４ＵのＰＷＭ信号）である。

（ｇ）はＸ相ＦＥＴのゲート電圧である。

（ｈ）は、Ｘ相側ゲート駆動回路の電源電圧（下相側ＦＥＴアームゲート駆動回路（ＨＶＩＣ６０のローサイドトーテムポール回路の電源電圧）である。

（ｉ）は、Ｘ相ゲート信号（Ｘ相ＦＥＴ５４ＸのＰＷＭ信号）である。

（ｊ）はＵ相ＦＥＴ→Ｘ相ＦＥＴに流れる短絡電流である。

まず時刻ｔ１において、バッテリ５０が接続されると、バッテリ５０からフューズ５１、充電用抵抗Ｒ１を介して電解コンデンサＣ２１に充電電流が流れ、Ｃ２１の予備充電が開始され、Ｖｐ３が図７（ａ）のように上昇する。

次に、時刻ｔ２（図６のステップＳ１の処理の実行時刻）でキースイッチをオンすると、図２のゲート用電源７０からダイオードＤ２を介してコンデンサＣ３２に充電され、Ｘ相側ゲート駆動回路の電源電圧（ＨＶＩＣ６０のローサイドトーテムポール回路の電源）が図７（ｈ）に示すように立ち上がる。

時刻ｔ２でキースイッチをオンした後の所定時間後の時刻ｔ３で充電用ＦＥＴ５３がオンされると、充電用ＦＥＴ５３および抵抗Ｒ３を介して電解コンデンサＣ２１に電流が流れて急速充電が開始される。この時刻ｔ３は図６のステップＳ３の処理の実行時刻である。

電解コンデンサＣ２１の電圧Ｖｐ３が上昇し、メインコンタクタ５２の電極間電位差が所定値以下になった時刻ｔ４にてメインコンタクタ５２が閉極される。この時刻ｔ４は図６のステップＳ１０の処理の実行時刻である。

次に、インバータの動作が開始し図７（ｆ）のようにＵ相ゲート信号（ＰＷＭ信号）が入力される時刻ｔ５（図６のステップＳ１１の処理の実行時刻）では、Ｘ相ＦＥＴ５４Ｘが未だオン制御されていないため、図４（図２と同一構成を記載した図）の破線の矢印の経路で電流は流れず、図７（ｅ）のＵ相側ゲート駆動回路の電源電圧（Ｕ相側ＦＥＴアームゲート駆動回路のゲート駆動用電源コンデンサＣ３１の電圧）は未だ立ち上がらない。このため図７（ｄ）に示すように時刻ｔ５ではＵ相ＦＥＴ５４Ｕはゲートオンしない。

次に時刻ｔ６において、図７（ｉ）のようにＸ相ゲート信号（ＰＷＭ信号）が入力されて、図７（ｇ）のようにＸ相ＦＥＴ５４Ｘがゲートオンし、これにより前記Ｕ相側のゲート駆動用電源コンデンサＣ３１が充電されて、図７（ｅ）のようにＵ相側ゲート駆動回路の電源電圧が立ち上がる。

この時刻ｔ６では、図７（ｆ）のようにＵ相ゲート信号がオフであるため、Ｕ相ＦＥＴのドレイン－ソース間電圧Ｖｄｓが図７（ｂ）のように上昇し、このＶｄｓのｄｖ／ｄｔによって、図８のＣ２に示すＵ相ＦＥＴのドレイン－ゲート間静電容量Ｃｒｓｓを経由してＵ相ＦＥＴのゲート－ソース間に図７（ｄ）のように電圧Ｖｇｓが発生する。このＶｇｓは、Ｕ相ＦＥＴのゲート－ソース間電圧の閾値Ｖｇｓ（ｔｈ）を少し超えるため、ドレイン－ソース間オン抵抗が少し下がってＵ相ＦＥＴ５４Ｕのドレイン→ソース→Ｘ相ＦＥＴ５４Ｘのドレイン→ソースの経路で、図７（ｊ）のように短絡電流が流れてしまう。

尚、図７のタイミングチャートは、Ｕ相、Ｘ相の１上下アーム分のみを記載しているが、インバータの場合Ｕ相・Ｘ相、Ｖ相・Ｙ相、Ｗ相・Ｚ相の３つの上下アームがあり、すべて図７のような動作となる。

このように図６、図７に示す従来の制御方法では、上相側ＦＥＴに印加される高電圧によって誤動作が発生し、上下相のアーム短絡に至るという欠点があった。

また、特許文献１では駆動用トランジスタを別設し、長時間の間欠運転動作時にブートストラップ回路のコンデンサ電圧低下を、別に設けたコンデンサ電圧の変動により予測し、ハイインピーダンス状態となる出力端子を前記駆動用トランジスタによりローにする技術が記載されている。この特許文献１の技術では、多数の回路構成により素子を用いる必要がある。

また特許文献２には、起動時にブートストラップ回路のコンデンサに充電を行わせる構成が記載されているが、これは開始時の電圧が高い場合に適用される構成であり、高電圧によって誤動作が生じる恐れがあるという問題がある。

本発明は、上記課題を解決するものであり、その目的は、上相側ＦＥＴに印加される高電圧によって誤動作し、上下相のアーム短絡が発生することを防止できる電力変換装置の制御装置および制御方法を提供することにある。

上記課題を解決するための請求項１に記載の電力変換装置の制御装置は、
直流電源の正、負極端間に、上相側ＦＥＴおよび下相側ＦＥＴがブリッジ接続される電力変換部と、
前記電力変換部の上相側ＦＥＴおよび下相側ＦＥＴの直列回路に並列に接続された電解コンデンサと、
前記直流電源の正極端と電解コンデンサの正極端とを結ぶ電路に介挿されたメインコンタクタと、
前記メインコンタクタに並列に接続され、設定した充電時定数で前記電解コンデンサを充電するための第１の充電用抵抗と、
前記第１の充電用抵抗に並列に接続され、キースイッチをオンしてから設定時間後にオン制御される充電用ＦＥＴと第１の充電用抵抗よりも短い充電時定数に設定された第２の充電用抵抗との直列回路と、
前記電力変換部の上相側ＦＥＴのゲートを駆動する上相側ＦＥＴアームゲート駆動回路と、
前記電力変換部の下相側ＦＥＴのゲートを駆動する下相側ＦＥＴアームゲート駆動回路と、
前記キースイッチのオンによりゲート用電源が立上がり、且つ前記下相側ＦＥＴがオン制御されたときに充電されて、前記上相側ＦＥＴアームゲート駆動回路の電源とされる上相側ゲート駆動用電源コンデンサと、
前記キースイッチのオンによるゲート用電源立上がり時に充電されて、前記下相側ＦＥＴアームゲート駆動回路の電源とされる下相側ゲート駆動用電源コンデンサとを備え、前記直流電源の接続又は切り離しを自在に構成した電力変換装置において、
前記第１の充電用抵抗の抵抗値を、前記直流電源を接続状態にしてからキースイッチをオンするまでの予備充電期間において、前記上相側ＦＥＴがオフ、下相側ＦＥＴがオンに制御されたときに、上相側ＦＥＴがオンとならないゲート－ソース間電圧に抑えることができる前記電解コンデンサの充電電圧値となるように設定し、
前記電力変換部を動作させる前であって、前記キースイッチのオン後に、電解コンデンサの電圧が、前記設定された充電電圧値になっているときに、前記下相側ＦＥＴをオン制御して前記上相側ゲート駆動用電源コンデンサを充電し、前記下相側ＦＥＴのオン制御後に前記充電用ＦＥＴをオン制御し、前記メインコンタクタの両端の電位差が設定値以下となったらメインコンタクタを投入した後、電力変換部の動作を開始する制御部を設けたことを特徴とする。

請求項２に記載の電力変換装置の制御装置は、請求項１において、
前記予備充電期間における電解コンデンサの充電電圧値は、前記電力変換部の上相側ＦＥＴおよび下相側ＦＥＴを金属ベース基板に実装したときの、金属ベース基板と上相側ＦＥＴおよび下相側ＦＥＴの各端子間に生じる各種寄生容量を考慮し、ドレイン－ソース間に瞬時的な電圧を印加した際にゲート－ソース間に生じる電圧を計測し、前記各種寄生容量を経由してゲート－ソース間電圧Ｖｇｓに過渡的に印加される電圧値を、ドレイン－ソース間の低電圧が一定時間続くことによる故障検知が動作する電圧値に比べて十分大きい範囲にて低くなるように設定したことを特徴とする。

請求項３に記載の電力変換装置の制御方法は、
直流電源の正、負極端間に、上相側ＦＥＴおよび下相側ＦＥＴがブリッジ接続される電力変換部と、
前記電力変換部の上相側ＦＥＴおよび下相側ＦＥＴの直列回路に並列に接続された電解コンデンサと、
前記直流電源の正極端と電解コンデンサの正極端とを結ぶ電路に介挿されたメインコンタクタと、
前記メインコンタクタに並列に接続され、設定した充電時定数で前記電解コンデンサを充電するための第１の充電用抵抗と、
前記第１の充電用抵抗に並列に接続され、キースイッチをオンしてから設定時間後にオン制御される充電用ＦＥＴと第１の充電用抵抗よりも短い充電時定数に設定された第２の充電用抵抗との直列回路と、
前記電力変換部の上相側ＦＥＴのゲートを駆動する上相側ＦＥＴアームゲート駆動回路と、
前記電力変換部の下相側ＦＥＴのゲートを駆動する下相側ＦＥＴアームゲート駆動回路と、
前記キースイッチのオンによりゲート用電源が立上がり、且つ前記下相側ＦＥＴがオン制御されたときに充電されて、前記上相側ＦＥＴアームゲート駆動回路の電源とされる上相側ゲート駆動用電源コンデンサと、
前記キースイッチのオンによるゲート用電源立上がり時に充電されて、前記下相側ＦＥＴアームゲート駆動回路の電源とされる下相側ゲート駆動用電源コンデンサとを備え、
前記直流電源の接続又は切り離しは自在に構成され、
前記第１の充電用抵抗の抵抗値は、前記直流電源を接続状態にしてからキースイッチをオンするまでの予備充電期間において、前記上相側ＦＥＴがオフ、下相側ＦＥＴがオンに制御されたときに、上相側ＦＥＴがオンとならないゲート－ソース間電圧に抑えることができる前記電解コンデンサの充電電圧値となるように設定された電力変換装置の制御方法であって、
制御部が、前記電力変換部を動作させる前であって、前記キースイッチのオン後に、電解コンデンサの電圧が、前記設定された充電電圧値になっているときに、前記下相側ＦＥＴをオン制御して前記上相側ゲート駆動用電源コンデンサを充電するステップと、
制御部が、前記下相側ＦＥＴのオン制御後に前記充電用ＦＥＴをオン制御し、前記メインコンタクタの両端の電位差が設定値以下となったらメインコンタクタを投入した後、電力変換部の動作を開始するステップと、を備えたことを特徴とする。

（１）請求項１～３に記載の発明によれば、予備充電期間における電解コンデンサの充電電圧値を従来よりも低く設定していることと、電解コンデンサの電圧が前記低く設定した充電電圧値になっているときに、下相側ＦＥＴをオン制御して上相側ゲート駆動用電源コンデンサを充電していることにより、最初に下相側ＦＥＴをオン制御したときに発生する上相側ＦＥＴのドレイン－ソース間の印加電圧ｄｖ／ｄｔを小さくすることができる。

これによって、上相側ＦＥＴのドレイン－ゲート間容量（Ｃｒｓｓ）→ゲート－ソース間容量（Ｃｇｓ）の経路で充電する電荷を低下させてゲート－ソース間電圧Ｖｇｓの値を低くすることができ、結果、上下相のアーム短絡の誤動作を防止することができる。
（２）請求項２に記載の発明によれば、予備充電期間における電解コンデンサの充電電圧値を、ＦＥＴを金属ベース基板へ実装した状態で、各種寄生容量を考慮し、ドレイン－ソース間に瞬時的な電圧を印加したときのゲート－ソース間電圧を計測して設定しているので、電解コンデンサの充電電圧値の設定精度がより高精度となり、また、誤って故障検知することが避けられる。

本発明が適用されるインバータの主回路構成図。図１のＵ相、Ｘ相のゲート駆動回路の回路図。図１においけるメインコンタクタ閉極時の突入電流の計算方法を示す説明図。図２のコンデンサＣ３１の充電経路を示す回路図。ＦＥＴの各端子に寄生する静電容量を説明するために図２、図４を簡略化して図示したＦＥＴゲート駆動回路図。従来の制御装置における処理のフローチャート。従来の処理による各部の動作波形を示すタイムチャート。Ｕ相ＦＥＴ、Ｘ相ＦＥＴの各種静電容量の様子を示す説明図。Ｕ相ＦＥＴ、Ｘ相ＦＥＴを金属ベース基板に実装した場合の各種寄生容量の様子を示す説明図。本発明の一実施形態例における処理のフローチャート。本発明の別の実施形態例における処理のフローチャート。本実施形態例の処理による各部の動作波形を示すタイムチャート。

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。本実施形態例では、パワーＭＯＳＦＥＴなどを主制御回路に用いたインバータ・コンバータなどの電力変換装置において、主回路の上相側ＦＥＴの誤動作（意図しないオン動作）が、特に電源電圧が高い場合に、生じることを防ぐように構成した。

また、ＦＥＴゲート駆動回路において、インバータ・コンバータ（電力変換装置）の停止期間が長期間続いた後から、再度インバータ・コンバータの動作が再開された場合における、上記の誤動作を防ぐように構成した。

以下に、本発明を図１～図５の電力変換装置に適用した実施形態例を説明する。図１の第１の充電用抵抗である抵抗Ｒ１の抵抗値を、バッテリ５０を接続状態にしてから、キースイッチをオンするまでの予備充電期間において、上相側ＦＥＴ、例えば５４Ｕがオフ、下相側ＦＥＴ、例えば５４Ｘがオンに制御されたときに、Ｕ相ＦＥＴ５４Ｕがオンとならないゲート－ソース間電圧に抑えることができる電解コンデンサＣ２１の充電電圧値となるように設定する。

そして制御部は、インバータ５４を動作する前であって前記キースイッチのオン後に、電解コンデンサＣ２１の電圧が、前記設定された充電電圧値になっているときに、前記下相側ＦＥＴ、例えばＸ相ＦＥＴ５４Ｘをオン制御して前記上相側ゲート駆動用電源コンデンサ（コンデンサＣ３１）を充電し、前記下相側ＦＥＴ（Ｘ相ＦＥＴ５４Ｘ）のオン制御後に前記充電用ＦＥＴ５３をオン制御し、前記メインコンタクタ５２の両端の電位差が設定値以下となったらメインコンタクタ５２を投入した後、インバータ５４の動作を開始するものである。

図１の電力変換装置の、従来の構成では、バッテリ５０を接続してからキースイッチをオンする前の、電解コンデンサＣ２１の予備充電電圧値は、例えば７２Ｖバッテリ適用時に５０Ｖ前後であったものを、本実施形態例では２０Ｖ程度まで下げている。

この電解コンデンサＣ２１の予備充電電圧値は、前記インバータ５４の上相側ＦＥＴ（例えばＵ相ＦＥＴ５４Ｕ）および下相側ＦＥＴ（例えばＸ相ＦＥＴ５４Ｘ）を金属ベース基板に実装したときの、金属ベース基板と上相側ＦＥＴおよび下相側ＦＥＴの各端子間に生じる各種寄生容量を考慮し、ドレイン－ソース間に瞬時的な電圧を印加した際にゲート－ソース間に生じる電圧を計測し、前記各種寄生容量を経由してゲート－ソース間電圧Ｖｇｓに過渡的に印加される電圧値を、ドレイン－ソース間の低電圧が一定時間続くことによる故障検知が動作する電圧値に比べて十分大きい範囲にて低くなるように設定する。

次に、図１～図５の装置におけるキースイッチオンからインバータ動作開始までの本実施形態例の処理の一例を図１０、図１２とともに説明する。本実施形態例の処理のフローチャートを示す図１０において、図１のバッテリ５０はステップＳ２１以前に回路に接続される。そしてステップＳ２１においてキースイッチをオンする。

次にステップＳ２２では、図１の電解コンデンサＣ２１の正極端Ｐ３の電圧が１０Ｖ以下になったか否かを判定し、その判定結果がＹＥＳの場合はステップＳ２３において急速充電処理（充電用ＦＥＴ５３をオン）する。

次にステップＳ２４では、前記正極端Ｐ３の電圧が５Ｖ以下で且つその状態が０．６秒連続したか否かを判定する。ステップＳ２４の判定結果がＹＥＳの場合はステップＳ２５にて所定の急速充電エラー処理（インバータの主回路ＦＥＴならびに電解コンデンサＣ２１が短絡していると判定し、その異常状態を図示省略の上位コントローラに伝える等の処理）を行う。

ステップＳ２４の判定結果がＮＯの場合か、またはステップＳ２５の処理後は、ステップＳ２６において前記正極端Ｐ３の電圧が１０Ｖ以下であり、且つその状態が３．６秒連続したか否かを判定する。

ステップＳ２６の判定結果がＹＥＳならステップＳ２７において所定の急速充電エラー処理（エラー状態を図示省略の上位コントローラに伝える等の処理）を行う。

ステップＳ２６の判定結果がＮＯの場合か、またはステップＳ２７の処理後は、ステップＳ２８において、前記正極端Ｐ３の電圧が３Ｖ以下であり、且つその状態が１５秒連続したか否かを判定する。

ステップＳ２８の判定結果がＹＥＳの場合はステップＳ２９において上下相のＦＥＴがショートしていると判断する。

前記ステップＳ２２の判定結果がＮＯの場合か、又はステップＳ２８の判定結果がＮＯの場合は、ステップＳ３０において下相側ＦＥＴ、例えばＸ相ＦＥＴ５４ＸのゲートをＺｍｓｅｃの間だけオン制御した後、ステップＳ３１においてＸ相ＦＥＴ５４Ｘのゲートをオフ制御する。

次にステップＳ３２において、前記電解コンデンサＣ２１の正極端Ｐ３の電圧Ｖｐ３が６３Ｖ以下か否かを判定し、その判定結果がＹＥＳの場合ステップＳ３３において再度図１の充電用ＦＥＴ５３をオン制御して電解コンデンサＣ２１の急速充電を行う。

次にステップＳ３４において、前記電圧Ｖｐ３が６３Ｖ以下で３．６秒連続したか否かを判定し、その判定結果がＹＥＳの場合、ステップＳ３５において異常状態を図示省略の上位コントローラに伝える等の急速充電エラー処理を行う。

ステップＳ３４の判定結果がＮＯの場合か、ステップＳ３５の処理後は、ステップＳ３６において図１のメインコンタクタ５２をオンした後、ステップＳ３７においてインバータ５４を動作させる。

このステップＳ３７の時点では上相（Ｕ相）側ＦＥＴアームゲート駆動用電源コンデンサ（Ｃ３１）に電荷が充電されているので、上相（Ｕ相）アームはアーム短絡動作のような誤動作はしない。

図１２は図１０のフローチャートに沿った処理を行った際のＵ相、Ｘ相の１上下アーム分のみの各部の動作波形を示している。

図１２において、（ａ）は電解コンデンサＣ２１の正極端Ｐ３の電圧Ｖｐ３を示し、図８のＶｐ３の電圧に相当する。

（ｄ）はＵ相ＦＥＴのゲート電圧である。

（ｇ）はＸ相ＦＥＴのゲート電圧である。

まず時刻ｔ１において、バッテリ５０が接続されると、バッテリ５０からフューズ５１、充電用抵抗Ｒ１を介して電解コンデンサＣ２１に充電電流が流れ、Ｃ２１の予備充電が開始され、Ｖｐ３が図１２（ａ）のように上昇する。

本実施形態例では、図１の電解コンデンサＣ２１の予備充電電圧値が低くなるように抵抗Ｒ１を設定しているため、図１２（ａ），（ｂ），（ｃ）に示すように破線で示した従来の制御方法による電圧波形よりも低い電圧Ｖｐ３，Ｖｄｓ，Ｖｐ４で推移（上昇）している。

時刻ｔ２ａ（図１０のステップＳ２１のよりの実行時刻）でキースイッチをオンすると、図２のゲート用電源７０からダイオードＤ２を介してコンデンサＣ３２に充電がなされ、Ｘ相側ゲート駆動回路の電源電圧（ＨＶＩＣ６０のローサイドトーテムポール回路の電源）が図１２（ｈ）のように立ち上がる。

時刻ｔ２ａでキースイッチがオンされた後、電解コンデンサＣ２１の予備充電が完了しない（図１０のステップＳ２２の判定結果がＹＥＳの）場合は、図１の充電用ＦＥＴ５５がオンされて図１０のステップＳ２３～Ｓ２９の処理が行われる。

次に時刻ｔ２ｂ（図１０のステップＳ３０の処理実行時刻）においてＸ相ＦＥＴ５４Ｘのゲートを図１２（ｇ）のようにオン制御する。これによって図４の破線矢印の経路で電流が流れてＵ相側のゲート駆動用電源コンデンサＣ３１が充電されて図１２（ｅ）のようにＵ相側ゲート駆動回路の電源電圧が立ち上がる。

次に時刻ｔ３ａ（図１０のステップＳ３１の処理実行時刻）においてＸ相ＦＥＴ５４Ｘのゲートが図１２（ｇ）のようにオフ制御される。

次に時刻ｔ３ｂ（図１０のステップＳ３３の処理実行時刻）において、図１の充電用ＦＥＴ５３がオンされ、充電用ＦＥＴ５３、抵抗Ｒ３を介して電源コンデンサＣ２１に電流が流れ急速充電が行われる。

次に電解コンデンサＣ２１の電圧Ｖｐ３が上昇し、メインコンタクタ５２の電極間電位差が所定値以下になった時刻ｔ４にてメインコンタクタ５２が閉極される。この時刻ｔ４は図１０のステップＳ３６の処理実行時刻である。

次にインバータ５４の動作開始時刻ｔ５（図１０のステップＳ３７の処理の実行時刻）において、図１２（ｆ）のようにＵ相ゲート信号（ＰＷＭ信号）が入力されると、この時刻ｔ５では既に図１２（ｅ）に示すようにＵ相側ゲート駆動回路の電源電圧（前記コンデンサＣ３１の電圧）が確立されているため、図１２（ｄ）のようにＵ相ＦＥＴ５４Ｕのゲート信号（ゲート電圧）が正常に発生する。

これによってＵ相ＦＥＴ５４Ｕがオン制御され、図１２（ｂ）に示すようにＵ相ＦＥＴのドレイン－ソース間電圧Ｖｄｓは正しくゼロとなる（正常なオン動作となる）。

次に時刻ｔ６において、図１２（ｉ）、（ｆ）のようにＸ相ゲート信号（ＰＷＭ信号）がオンされて、Ｕ相ゲート信号（ＰＷＭ信号）がオフされると、図１２（ｇ）、（ｄ）のようにＸ相ＦＥＴ５４Ｘのゲートがオンとなり、Ｕ相ＦＥＴ５４Ｕのゲートがオフとなる。

このＵ相ＦＥＴ５４Ｕがオフし、Ｘ相ＦＥＴ５４Ｘがオンしている期間において、上相側（Ｕ相）ＦＥＴアームゲート駆動回路（図５のＨＶＩＣ６０のハイサイドトーテムポール回路）が、前記コンデンサＣ３１に電圧が確立されていることによって、オフ出力動作（シンク動作）を行って、図５の抵抗Ｒ１１、ハイサイドのトーテムポール回路の下側ＦＥＴ、抵抗Ｒ１２を介してＵ相ＦＥＴ５４Ｕのゲート－ソース間電圧（入力容量Ｃｇｓの電荷）が放電されるので、ゲート－ソース間の閾値電圧Ｖｇｓ（ｔｈ）を超える電圧は発生せず、Ｕ相とＸ相のＦＥＴのオン、オフが切換る時刻ｔ７に示すような上下アーム短絡電流は流れない。

尚、図１２のタイミングチャートは、Ｕ相、Ｘ相の１上下アーム分のみを記載しているが、インバータの場合Ｕ相・Ｘ相、Ｖ相・Ｙ相、Ｗ相・Ｚ相の３つの上下アームがあり、すべて図１２のような動作となる。

以上のように本実施形態例によれば、最初に下相側ＦＥＴをオン制御したときに発生する上相側ＦＥＴのドレイン－ソース間の印加電圧ｄｖ／ｄｔを小さくすることができる。

これによって、上相側ＦＥＴのドレイン－ゲート間容量（Ｃｒｓｓ）→ゲート－ソース間容量（Ｃｇｓ）の経路で充電する電荷を低下させてゲート－ソース間電圧Ｖｇｓの値を低くすることができ、結果、上下相のアーム短絡の誤動作を防止することができる。

また、予備充電期間における電解コンデンサＣ２１の充電電圧値を、ＦＥＴを金属ベース基板へ実装した状態で、各種寄生容量を考慮し、ドレイン－ソース間に瞬時的な電圧を印加したときのゲート－ソース間電圧を計測して設定しているので、電解コンデンサの充電電圧値の設定精度がより高精度となり、また、誤って故障検知することが避けられる。

次に本発明の別の実施形態例における処理を説明する。前記図１０のステップＳ３６のように、メインコンタクタ５２を閉極したあと（図１２の時刻ｔ４以降）、しばらくインバータ動作を行わないことがある。このような状況では、上相側ＦＥＴは、オフ動作を継続している。つまり、上相側ＦＥＴゲート駆動回路は、連続動作を継続していることになるので、ある一定の時間（上相側ＦＥＴゲート駆動回路電源エネルギー（コンデンサＣ３１の電圧）が消費・放電し低下すると思われる時間）になる前に、上相側ＦＥＴゲート駆動回路電源コンデンサＣ３１の再充電を行うために、下相側ＦＥＴを短時間の間オンさせる。それにより、上相側ＦＥＴゲート駆動電源用コンデンサＣ３１へエネルギー再充電が行われるため、インバータ動作の最初期に発生していたような、ゲート駆動回路がオフ動作しないことでＦＥＴのＶｇｓが上昇することが防止される。

この処理のフローチャートを図１１に示す。図１１はメインコンタクタ５２の投入中でインバータ動作が停止中に実行される処理であり、ステップＳ４１では、上相側ＦＥＴ（５４Ｕ）のゲートがオンされたか否かを判定し、その判定結果がＮＯの場合、ステップＳ４２において、経過時間がＸ秒以下であるか否かが判定される。ステップＳ４２の判定結果が、ＹＥＳの場合はステップＳ４３でカウントアップとし、ＮＯの場合はステップＳ４４において、経過時間がＹ秒以下であるか否かが判定される。

ステップＳ４４の判定結果が、ＹＥＳの場合はステップＳ４５でカウントアップとし、ＮＯの場合はステップＳ４６において下相側ＦＥＴ（Ｘ相ＦＥＴ５４Ｘ）のゲートをＺｍｓｅｃの間だけオン制御した後、ステップＳ４７で下相側ＦＥＴ（Ｘ相ＦＥＴ５４Ｘ）をゲートオフにする。

前記ステップＳ４１の判定結果がＹＥＳの場合と、ステップＳ４３、Ｓ４５、Ｓ４７の処理終了時は最初のステップＳ４１に戻って図１１の処理を繰り返し実行する。

上記実施形態例によれば、メインコンタクタ５２を閉極したあと、しばらくインバータ動作を行わない場合においても、ある一定時間ごとに、下相側ＦＥＴをオンさせて上相側ＦＥＴゲート駆動回路用電源エネルギー（Ｃ３１）を再充電するので、ゲート回路がオフ動作しないことでのＶｇｓの上昇を抑え、上下アーム短絡誤動作を防止できる。

５０…バッテリ
５１…フューズ
５２…メインコンタクタ
５３…充電用ＦＥＴ
５４…インバータ
５４Ｕ，５４Ｖ，５４Ｗ…上相側ＦＥＴ
５４Ｘ，５４Ｙ，５４Ｚ…下相側ＦＥＴ
５５Ｕ，５５Ｖ，５５Ｗ，５５Ｘ，５５Ｙ，５５Ｚ、６５Ｈ，６５Ｌ，Ｒ１～Ｒ３、Ｒ１１～Ｒ１５…抵抗
５６…モータ
６０…ＨＶＩＣ
７０…ゲート用電源
Ｃ２１…電解コンデンサ
Ｃ３１，Ｃ３２…コンデンサ
Ｄ１～Ｄ３…ダイオード

Claims

直流電源の正、負極端間に、上相側ＦＥＴおよび下相側ＦＥＴがブリッジ接続される電力変換部と、
前記電力変換部の上相側ＦＥＴおよび下相側ＦＥＴの直列回路に並列に接続された電解コンデンサと、
前記直流電源の正極端と電解コンデンサの正極端とを結ぶ電路に介挿されたメインコンタクタと、
前記メインコンタクタに並列に接続され、設定した充電時定数で前記電解コンデンサを充電するための第１の充電用抵抗と、
前記第１の充電用抵抗に並列に接続され、キースイッチをオンしてから設定時間後にオン制御される充電用ＦＥＴと第１の充電用抵抗よりも短い充電時定数に設定された第２の充電用抵抗との直列回路と、
前記電力変換部の上相側ＦＥＴのゲートを駆動する上相側ＦＥＴアームゲート駆動回路と、
前記電力変換部の下相側ＦＥＴのゲートを駆動する下相側ＦＥＴアームゲート駆動回路と、
前記キースイッチのオンによりゲート用電源が立上がり、且つ前記下相側ＦＥＴがオン制御されたときに充電されて、前記上相側ＦＥＴアームゲート駆動回路の電源とされる上相側ゲート駆動用電源コンデンサと、
前記キースイッチのオンによるゲート用電源立上がり時に充電されて、前記下相側ＦＥＴアームゲート駆動回路の電源とされる下相側ゲート駆動用電源コンデンサとを備え、前記直流電源の接続又は切り離しを自在に構成した電力変換装置において、
前記第１の充電用抵抗の抵抗値を、前記直流電源を接続状態にしてからキースイッチをオンするまでの予備充電期間において、前記上相側ＦＥＴがオフ、下相側ＦＥＴがオンに制御されたときに、上相側ＦＥＴがオンとならないゲート－ソース間電圧に抑えることができる前記電解コンデンサの充電電圧値となるように設定し、
前記電力変換部を動作させる前であって、前記キースイッチのオン後に、電解コンデンサの電圧が、前記設定された充電電圧値になっているときに、前記下相側ＦＥＴをオン制御して前記上相側ゲート駆動用電源コンデンサを充電し、前記下相側ＦＥＴのオン制御後に前記充電用ＦＥＴをオン制御し、前記メインコンタクタの両端の電位差が設定値以下となったらメインコンタクタを投入した後、電力変換部の動作を開始する制御部を設けたことを特徴とする電力変換装置の制御装置。
前記予備充電期間における電解コンデンサの充電電圧値は、前記電力変換部の上相側ＦＥＴおよび下相側ＦＥＴを金属ベース基板に実装したときの、金属ベース基板と上相側ＦＥＴおよび下相側ＦＥＴの各端子間に生じる各種寄生容量を考慮し、ドレイン－ソース間に瞬時的な電圧を印加した際にゲート－ソース間に生じる電圧を計測し、前記各種寄生容量を経由してゲート－ソース間電圧Ｖｇｓに過渡的に印加される電圧値を、ドレイン－ソース間の低電圧が一定時間続くことによる故障検知が動作する電圧値に比べて十分大きい範囲にて低くなるように設定したことを特徴とする請求項１に記載の電力変換装置の制御装置。
直流電源の正、負極端間に、上相側ＦＥＴおよび下相側ＦＥＴがブリッジ接続される電力変換部と、
前記電力変換部の上相側ＦＥＴおよび下相側ＦＥＴの直列回路に並列に接続された電解コンデンサと、
前記直流電源の正極端と電解コンデンサの正極端とを結ぶ電路に介挿されたメインコンタクタと、
前記メインコンタクタに並列に接続され、設定した充電時定数で前記電解コンデンサを充電するための第１の充電用抵抗と、
前記第１の充電用抵抗に並列に接続され、キースイッチをオンしてから設定時間後にオン制御される充電用ＦＥＴと第１の充電用抵抗よりも短い充電時定数に設定された第２の充電用抵抗との直列回路と、
前記電力変換部の上相側ＦＥＴのゲートを駆動する上相側ＦＥＴアームゲート駆動回路と、
前記電力変換部の下相側ＦＥＴのゲートを駆動する下相側ＦＥＴアームゲート駆動回路と、
前記キースイッチのオンによりゲート用電源が立上がり、且つ前記下相側ＦＥＴがオン制御されたときに充電されて、前記上相側ＦＥＴアームゲート駆動回路の電源とされる上相側ゲート駆動用電源コンデンサと、
前記キースイッチのオンによるゲート用電源立上がり時に充電されて、前記下相側ＦＥＴアームゲート駆動回路の電源とされる下相側ゲート駆動用電源コンデンサとを備え、
前記直流電源の接続又は切り離しは自在に構成され、
前記第１の充電用抵抗の抵抗値は、前記直流電源を接続状態にしてからキースイッチをオンするまでの予備充電期間において、前記上相側ＦＥＴがオフ、下相側ＦＥＴがオンに制御されたときに、上相側ＦＥＴがオンとならないゲート－ソース間電圧に抑えることができる前記電解コンデンサの充電電圧値となるように設定された電力変換装置の制御方法であって、
制御部が、前記電力変換部を動作させる前であって、前記キースイッチのオン後に、電解コンデンサの電圧が、前記設定された充電電圧値になっているときに、前記下相側ＦＥＴをオン制御して前記上相側ゲート駆動用電源コンデンサを充電するステップと、
制御部が、前記下相側ＦＥＴのオン制御後に前記充電用ＦＥＴをオン制御し、前記メインコンタクタの両端の電位差が設定値以下となったらメインコンタクタを投入した後、電力変換部の動作を開始するステップと、を備えたことを特徴とする電力変換装置の制御方法。