TWM637068U

TWM637068U - 降低電容負載功耗之驅動器

Info

Publication number: TWM637068U
Application number: TW111207239U
Authority: TW
Inventors: 梁偉成; 張平
Original assignee: 喆富創新科技股份有限公司
Priority date: 2022-07-07
Filing date: 2022-07-07
Publication date: 2023-02-01

Abstract

本創作提供一種降低電容負載功耗之驅動器，包括至少一驅動訊號輸入端、一控制器、一開關電路、一第一阻抗件以及一電壓輸出端，該控制器自該至少一驅動訊號輸入端接收一輸入訊號，該控制器根據該輸入訊號產生至少一控制訊號至該開關電路，以控制該開關電路與該第一阻抗件以及該電壓輸出端形成一儲能迴路以及一能量回收迴路，藉由該第一阻抗件的設計，形成該儲能迴路以及該能量回收迴路，以達到提升整體電源轉換效率之目的。

Description

降低電容負載功耗之驅動器

本創作係關於一種驅動器，尤其指一種降低電容負載功耗之驅動器。

現有技術的切換式電源轉換裝置，為提升輸入與輸出間的電源轉換效率，其透過設計切換開關電路，並使該切換開關電路中的切換開關工作在高頻率下進行切換控制形成電源輸出迴路。

目前市面上常見的高頻切換開關係採用金屬氧化物半導體場效電晶體（Metal Oxide Semiconductor Field Effect Transistor, MOSFET），透過切換式電源轉換裝置的控制單元輸出一控制訊號至MOSFET，以驅動MOSFET在導通或截止進行切換，以返馳式轉換器（Flyback converters）為例，當MOSFET導通時，則電壓經由MOSFET使電感進行儲能，而當MOSFET截止時，電感將所儲之能量傳遞到下一級電路。

然而，由於MOSFET的閘極具有寄生電容，控制訊號在控制MOSFET導通下而使電感進行儲能之過程中，控制訊號亦同時使寄生電容進行儲能，而寄生電容的能量通常為功耗的情況，尤其在MOSFET高頻操作下，當操作頻率增加，消耗功率的情況亦增加，如此一來，將使切換式電源轉換裝置的電源轉換效率降低。

有鑒於上述現有技術之不足，本創作的主要目的在於提供一種降低電容負載功耗之驅動器，藉由電感儲能的方式，將能量進行回收，以提升切換式電源轉換裝置的整體電源轉換效率。

為達成上述目的所採取的主要技術手段，係提供前述降低電容負載功耗之驅動器，包括：至少一驅動訊號輸入端；一控制器，其與該至少一驅動訊號輸入端連接；一開關電路，其包括至少一開關控制訊號輸入接腳、一第一電源輸入接腳、一第二電源輸入接腳、一第一電源輸出接腳以及一第二電源輸出接腳，且該至少一開關控制訊號輸入接腳與該控制器連接；一第一阻抗件，其一接腳與該第一電源輸出接腳連接；一電壓輸出端，其與該第一阻抗件之另一接腳連接且與該第二電源輸出接腳連接；其中，該控制器自該至少一驅動訊號輸入端接收一輸入訊號，產生至少一控制訊號，以驅動該開關電路，使該開關電路與該第一阻抗件以及該電壓輸出端形成一儲能迴路以及一能量回收迴路。

透過上述構造，該降低電容負載功耗之驅動器透過該控制器根據一輸入訊號，輸出至少一控制訊號至該開關電路，以控制該開關電路與該第一阻抗件以及該電壓輸出端形成一儲能迴路以及一能量回收迴路。

關於本創作降低電容負載功耗之驅動器之第一實施例，如圖1所示，其包括至少一驅動訊號輸入端G _IN、一控制器10、一開關電路11、一第一阻抗件12以及一電壓輸出端V _out。該至少一驅動訊號輸入端G _IN與該控制器10電性連接，接著，該控制器10進一步與該開關電路11電性連接，隨後，該開關電路11經由二電源輸出接腳分別與該第一阻抗件12連接，並形成該電壓輸出端V _out，而將該電壓輸出端V _out與一負載13電性連接，以提供電能至該負載13。

具體而言，在本實施例中，該開關電路11包括至少一開關控制訊號輸入接腳、一第一電源輸入接腳V _CC、一第二電源輸入接腳GND、一第一電源輸出接腳以及一第二電源輸出接腳，該至少一開關控制訊號輸入接腳與該控制器10電性連接，以自該控制器10接收至少一控制訊號，接著，該第一阻抗件12之一接腳與該第一電源輸出接腳電性連接，而該電壓輸出端V _out與該第一阻抗件12之另一接腳電性連接且與該第二電源輸出接腳連接。

當該控制器10自該至少一驅動訊號輸入端G _IN接收到一輸入訊號後，將產生該至少一控制訊號，並將該至少一控制訊號傳送至該開關電路11，該開關電路11將根據該至少一控制訊號作動，使該第一電源輸入接腳V _CC、該第二電源輸入接腳GND、該第一電源輸出接腳以及該第二電源輸出接腳與該第一阻抗件12、該電壓輸出端V _out以及該負載13形成一儲能迴路以及一能量回收迴路。在本實施例中，該電壓輸出端V _out與一負載13電性連接，且該負載13為電容性負載。

在本實施例中，該驅動訊號輸入端G _IN傳送的該輸入訊號可為驅動該開關電路11之動作訊號，而該至少一驅動訊號輸入端可進一步包括另一驅動訊號輸入端Setting，藉由該另一驅動訊號輸入端Setting接收另一輸入訊號，以設定該控制器10之工作模式及工作參數（如：停滯時間(Deadtime)間隔）等。

進一步的，本創作降低電容負載功耗之驅動器之又一實施例，如圖2所示，本創作降低電容負載功耗之驅動器進一步包括一第二阻抗件14，該第二電源輸出接腳經由該第二阻抗件14與該電壓輸出端V _out電性連接。

接著，本創作降低電容負載功耗之驅動器之再一實施例，如圖3所示，本創作降低電容負載功耗之驅動器進一步包括一第三阻抗件15，該第三阻抗件15之一接腳與該第一電源輸出接腳電性連接且另一接腳與該電壓輸出端V _out電性連接。

在上述實施例中，該第一阻抗件12以及該第三阻抗件15可為一電感，該第二阻抗件14可為一電阻或一電感，在本實施例中，該電感或該電阻可以等效方式實現，即透過電路板上的走線而達到電感或電阻之功效。

在上述實施例中，藉由該第一阻抗件12配合該第二阻抗件14以及該第三阻抗件15，以使在對該負載13的充電過程以及該負載13進行放電的過程中，可因為前述阻抗件的設計，提供適當的充放電速率。

如圖4所示，在本實施例中，該第一阻抗件12進一步包括一第一電感L1以及一第一二極體D1。該第一電感L1與該第一二極體D1串聯連接後，形成該第一阻抗件12，接著，該第一阻抗件12進一步分別與該第一電源輸出接腳以及該電壓輸出端V _out電性連接。具體而言，該第一電感L1之一接腳與該第一二極體D1之一接腳電性連接，而該第一電感L1之另一個接腳與該電壓輸出端V _out電性連接，該第一二極體D1之另一個接腳與該第一電源輸出接腳電性連接。

如圖5所示，在本實施例中，該第三阻抗件15進一步包括一第二電感L2以及一第二二極體D2。該第二電感L2與該第二二極體D2串聯連接，且該第一二極體D1與該第二二極體D2彼此呈反向。具體而言，該第二電感L2之一接腳與該第二二極體D2之一接腳電性連接，而該第二電感L2之另一個接腳與該電壓輸出端V _out電性連接，該第二二極體D2之另一個接腳與該第一電源輸出接腳電性連接，且該第一二極體D1與該第二二極體D2彼此呈反向，舉例而言，該第一二極體D1之陰極與該第一電源輸出接腳電性連接時，該第二二極體D2之陽極與該第一電源輸出接腳電性連接，使該第一二極體D1與該第二極體D2可互為反向。

如圖6所示，在上述實施例中，該開關電路11進一步包括一第一開關SW1、一第二開關SW2、一第三開關SW3及一第四開關SW4，且該第一開關SW1、該第二開關SW2、該第三開關SW3及該第四開關SW4各自包括一第一接腳以及一第二接腳，該第一開關SW1以及該第三開關SW3之該第一接腳各自與該第一電源輸入接腳電性連接，而該第一開關SW1以及該第三開關SW3之該第二接腳分別對應電性連接該第二開關SW2以及該第四開關SW4之該第一接腳，且該第二開關SW2以及該第四開關SW4之該第一接腳分別對應作為該第一電源輸出接腳以及該第二電源輸出接腳，該第二開關SW2以及該第四開關SW4之該第二接腳各自與該第二電源輸入接腳電性連接，隨後，該第一開關SW1、該第二開關SW2、該第三開關SW3及該第四開關SW4分別自該控制器10接收該至少一控制訊號，並各自回應於該至少一控制訊號進行切換為開關導通或開關截止，以使該第一開關SW1、該第二開關SW2、該第三開關SW3及該第四開關SW4可與該第一電源輸入接腳V _CC、該第二電源輸入接腳GND、該第一電源輸出接腳、該第二電源輸出接腳、該第一阻抗件12、該電壓輸出端V _out以及該負載13形成該儲能迴路或該能量回收迴路。

舉例而言，以NMOS開關為例，該第一開關SW1、該第二開關SW2、該第三開關SW3及該第四開關SW4可為場效電晶體（Field-Effect Transistor, FET），該第一開關SW1包括一第一閘極、一第一汲極以及一第一源極，該第二開關SW2包括一第二閘極、一第二汲極以及一第二源極，該第三開關SW3包括一第三閘極、一第三汲極以及一第三源極，該第四開關SW4包括一第四閘極、一第四汲極以及一第四源極，在本實施例中，該第一汲極至該第四汲極為上述該第一開關SW1、該第二開關SW2、該第三開關SW3及該第四開關SW4之該第一接腳，而該第一源極至該第四源極則為上述該第一開關SW1、該第二開關SW2、該第三開關SW3及該第四開關SW4之該第二接腳。

在上述實施例中，該第一開關SW1至該第四開關SW4可為場效電晶體、金屬半導體場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）或絕緣閘雙極型電晶體（Insulated Gate Bipolar Transistor, IGBT），在本實施例中，該等開關各自進一步包括內接二極體（DB1至DB4），以作為順向導通操作。

如圖7所示，在上述實施例中，該控制器10進一步包括一計時電路101，該計時電路101與該開關電路11電性連接。當該控制器10自該至少一驅動訊號輸入端G _IN接收到該至少一輸入訊號後，將該輸入訊號傳送至該計時電路101，接著，該計時電路101將該至少一控制訊號間隔一預設時間後，將該至少一控制訊號傳送至該開關電路11。

在本實施例中，該計時電路101將該至少一控制訊號間隔一預設時間的方式可透過RC電路做充電或放電波形，以根據該輸入訊號以及該波形，決定該至少一控制訊號的輸出時間、或透過一定電流對電容充電或放電，產生鋸齒波，以根據該輸入訊號以及一鋸齒波輸入訊號，決定該至少一控制訊號的輸出時間、或透過數位計數器預設該至少一控制訊號的觸發數字，以決定該至少一控制訊號的輸出時間、或透過邏輯電路的傳遞延遲時間（Propagation Delay Time），使該至少一控制訊號因通過一個或多個邏輯閘，而使該至少一控制訊號的輸出時間被控制。

接著，該控制器10進一步包括一偵測電路102，該偵測電路102與該電壓輸出端V _out電性連接，以偵測該電壓輸出端V _out的電壓，使該偵測電路102可根據該電壓輸出端V _out的電壓決定該控制器10輸出的該至少一控制訊號的輸出時間。舉例而言，當該偵測電路102偵測到該電壓輸出端V _out的電壓係該第一電源輸入接腳V _CC以及該第二電源輸入接腳GND之間的電壓的1/2倍即為1/2倍的Vcc時，該控制器10輸出該至少一控制訊號至該開關電路11。在本實施例中，該偵測電路102可為一電壓比較器。在本實施例中，當該偵測電路102偵測到1/2倍的Vcc，該1/2倍僅為舉例說明，並非對本案進行限制，即亦可採取1/5倍至4/5倍之間的Vcc作為後續輸出該至少一控制訊號之依據。

再者，請一併參閱圖7及圖8，圖8係本創作之實施例的第一開關至第四開關控制之時序圖。該控制器10將根據該輸入訊號，分別傳送該至少一控制訊號至該第一開關SW1、該第二開關SW2、該第三開關SW3以及第四開關SW4，以分別控制該第一開關SW1至該第四開關SW4。

詳細而言，首先，在該控制器10尚未對該開關電路11傳送該至少一控制訊號Control（即在t11時間點之前）時，該第一開關SW1、該第二開關SW2以及該第三開關SW3為開關截止，而該第四開關SW4為開關導通。

首先，該負載13進行充電過程：在t11時間點：該控制器10自該驅動訊號輸入端G _IN接收到該輸入訊號為上升緣觸發訊號後，根據該輸入訊號產生該至少一控制訊號Control。

在t12時間點：該控制器10將該至少一控制訊號Control傳送至該第一開關SW1以及該第四開關SW4，該第一開關SW1以及該第四開關SW4各自回應於該至少一控制訊號Control，該第一開關SW1由開關截止轉變為開關導通，而該第四開關SW4由開關導通轉變為開關截止，此時，該第一電源輸入接腳V _cc經由該第一開關SW1、該第一電源輸出接腳、該第一阻抗件12、該電壓輸出端V _out、該負載13以及該第二電源輸入接腳GND形成該儲能迴路，即該第一電源輸入接腳V _cc輸出電壓至該負載13時，同時使該第一阻抗件12進行儲能。

在t13時間點：該控制器10在t11時間點接收到該輸入訊號時，同時將該輸入訊號傳送至該計時電路101，該計時電路101根據該輸入訊號間隔一預設時間後，對該至少一控制訊號Control轉態輸出為下降緣訊號，該第一開關SW1根據該至少一控制訊號Control，由該開關導通轉變為開關截止，而該第三開關SW3根據該至少一控制訊號Control，由該開關截止轉變為開關導通，此時，該第一阻抗件12根據所儲存之電能輸出至該負載13，當該第一阻抗件12所儲存之電能不足以滿足該負載13之電壓(約等於Vcc)時，該第一電源輸入接腳V _cc將經由該第三開關SW3、該第二電源輸出接腳、該電壓輸出端V _out對該負載13輸出電壓。而若該第一阻抗件12所儲存之電能已滿足該負載13之電壓，則該第一阻抗件12所儲存之電能將經由該第三開關SW3回充至該第一電源輸入接腳Vcc的電源電容。

接著，該負載13進行放電過程：在t21時間點，該控制器10接收到該輸入訊號為下降緣觸發訊號時，根據該下降緣訊號產生該至少一控制訊號Control，將該至少一控制訊號Control轉態為上升緣訊號。

在t22時間點：該控制器10將該至少一控制訊號Control傳送至該第二開關SW2以及該第三開關SW3，使該第二開關SW2根據該至少一控制訊號Control，由開關截止轉變為開關導通，而該第三開關SW3由開關導通切換為開關截止，此時，該負載13、該第一阻抗件12、該第二開關SW2以及該第二電源輸入接腳GND形成電壓迴路，使該負載13所儲存之電能輸出至該第一阻抗件12進行儲存。在t23時間點：該控制器10在t21時間點接收到該輸入訊號時，同時將該輸入訊號傳送至該計時電路101，該計時電路101根據該輸入訊號間隔該預設時間後，對該至少一控制訊號Control轉態輸出為下降緣訊號，並傳送至該第二開關SW2以及該第四開關SW4，使該第二開關SW2根據該至少一控制訊號Control切換為開關截止，而該第四開關SW4切換為開關導通，此時，該第一阻抗件12因其電感特性使電流方向會固定續流，進而該第一阻抗件12所儲存之電能經由該第一開關SW1的該內接二極體DB1輸出至該第一電源輸入接腳Vcc的電源電容。

進一步，請一併參考圖7及圖9所示，圖9係本創作之第一開關至第四開關控制之又一時序圖。首先，該控制器10尚未對該開關電路11傳送該至少一控制訊號Control（即時間點t11之前）時，該第一開關SW1、該第二開關SW2以及該第三開關SW3為開關截止，而該第四開關SW4為開關導通，該偵測電路102進一步根據該輸入訊號以及該偵測訊號Detect而產生該至少一控制訊號Control。

在t13時間點：該控制器10之該偵測電路102自該電壓輸出端V _out接收到一回授電壓後，根據該回授電壓以及一預設電壓比較後，產生該偵測訊號Detect，根據該偵測訊號Detect對該至少一控制訊號Control轉態輸出為下降緣訊號，該第一開關SW1根據該至少一控制訊號Control，由該開關導通轉變為開關截止，此時，該第一阻抗件12所儲存之電能將經由該第二開關SW2的內接二極體DB2輸出至該負載13。在t14時間點，該控制器10將該至少一控制訊號Control傳送至該第三開關SW3，該第三開關SW3根據該至少一控制訊號Control，由該開關截止轉變為開關導通，此時，該第一電源輸入接腳Vcc可以經由該第三開關SW3、該第二電源輸出接腳、該電壓輸出端V _out持續輸出電壓至該負載13。

接著，該負載13進行放電過程：在t21時間點：該控制器10接收到該輸入訊號為下降緣訊號時，將該至少一控制訊號Control轉態為上升緣訊號。

在t22時間點：該控制器10將該至少一控制訊號Control傳送至該第二開關SW2以及該第三開關SW3，使該第二開關SW2根據該至少一控制訊號Control，由開關截止轉變為開關導通，而該第三開關SW3由開關導通切換為開關截止，此時，該負載13將透過該第一阻抗件12、該第二開關SW2以及該第二電源輸入接腳GND形成迴路，使該負載13所儲存之電能對該第一阻抗件12進行儲能。

在t23時間點：該偵測電路102自該電壓輸出端V _out接收到該回授電壓後，根據該回授電壓以及該預設電壓比較後，闢如電壓降低至Vcc的1/2時，產生該偵測訊號Detect，根據該偵測訊號Detect對該至少一控制訊號Control轉態輸出為下降緣訊號，並傳送至該第二開關SW2，使該第二開關SW2切換為開關截止，此時，該第一阻抗件12之電能經由該第一開關SW1的內接二極體DB1輸出至該第一電源輸入接腳V _cc的電源電容。最後，在t24時間點，該第四開關SW4根據該至少一控制訊號Control，由開關截止轉態為開關導通，該電壓輸出端V _out將與該第四開關SW4以及該第二電源輸入接腳GND連接，使得該電壓輸出端V _out根據該第二電源輸入接腳GND輸出。

綜上所述，透過本創作之降低電容負載功耗之驅動器，在該負載13進行充電的過程中，先經該第一阻抗件12對該負載13進行充電，同時，該第一阻抗件12亦進行儲存電能，接著，由該第一阻抗件12將所儲存之電能提供給該負載13進行充電。而在該負載13進行放電的過程中，先經由該第一阻抗件12對該第二電源輸入接腳GND進行放電，同時，將該負載13所儲存之電能輸出至該第一阻抗件12，該第一阻抗件12因而進行儲存電能，隨後，由該第一阻抗件12將所儲存之電能輸出至該電源電容。如此一來，達到提升整體電源轉換效率的目的。

上述實施例僅例示性說明本創作，而非用於限制本創作。任何熟習此項技術之人士均可在不違背本創作之精神及範疇下，對上述實施例進行修改與改變。因此，本創作之權利保護範圍，應如後述之申請專利範圍所載。

10:控制器 101:計時電路 102:偵測電路 11:開關電路 12:第一阻抗件 13:負載 14:第二阻抗件 15:第三阻抗件 L1:第一電感 L2:第二電感 D1:第一二極體 D2:第二二極體 SW1:第一開關 SW2:第二開關 SW3:第三開關 SW4:第四開關 DB1~DB4:內接二極體 G _IN:驅動訊號輸入端 V _out:電壓輸出端 V _CC:第一電源輸入接腳 GND:第二電源輸入接腳 Setting:另一驅動訊號輸入端 t:時間 t11~t14,t21~t24:時間點 Control:控制訊號 Detect:偵測訊號

圖1係本創作降低電容負載功耗之驅動器之第一實施例示意圖。圖2係本創作降低電容負載功耗之驅動器之又一實施例示意圖。圖3係本創作降低電容負載功耗之驅動器之另一實施例示意圖。圖4係本創作降低電容負載功耗之驅動器之又一實施例示意圖。圖5係本創作降低電容負載功耗之驅動器之再一實施例示意圖。圖6係本創作降低電容負載功耗之驅動器之開關電路示意圖。圖7係本創作降低電容負載功耗之驅動器之控制器示意圖。圖8係本創作之第一開關至第四開關控制之時序圖。圖9係本創作之第一開關至第四開關控制之又一時序圖。

10:控制器

11:開關電路

12:第一阻抗件

13:負載

G_IN:驅動訊號輸入端

V_out:電壓輸出端

V_CC:第一電源輸入接腳

GND:第二電源輸入接腳

Setting:另一驅動訊號輸入端

Claims

一種降低電容負載功耗之驅動器，包括：至少一驅動訊號輸入端；一控制器，其與該至少一驅動訊號輸入端連接；一開關電路，其包括至少一開關控制訊號輸入接腳、一第一電源輸入接腳、一第二電源輸入接腳、一第一電源輸出接腳以及一第二電源輸出接腳，且該至少一開關控制訊號輸入接腳與該控制器連接；一第一阻抗件，其一個接腳與該第一電源輸出接腳連接；及一電壓輸出端，其與該第一阻抗件之另一接腳連接且與該第二電源輸出接腳連接；其中，該控制器自該至少一驅動訊號輸入端接收一輸入訊號，產生至少一控制訊號，以驅動該開關電路，使該開關電路與該第一阻抗件以及該電壓輸出端形成一儲能迴路以及一能量回收迴路。
如請求項1所述之降低電容負載功耗之驅動器，其中，該降低電容負載功耗之驅動器進一步包括：一第二阻抗件；其中，該第二電源輸出接腳經由該第二阻抗件與該電壓輸出端連接。
如請求項1所述之降低電容負載功耗之驅動器，其中，該降低電容負載功耗之驅動器進一步包括：一第三阻抗件，其一個接腳與該第一電源輸出接腳連接且另一接腳與該電壓輸出端連接。
如請求項2所述之降低電容負載功耗之驅動器，其中，該第一阻抗件以及該第二阻抗件能夠分別為一電感。
如請求項3所述之降低電容負載功耗之驅動器，其中，該第一阻抗件以及該第三阻抗件能夠分別為一電感。
如請求項3所述之降低電容負載功耗之驅動器，其中，該第一阻抗件進一步包括：一第一電感；及一第一二極體，其與該第一電感串聯連接。
如請求項6所述之降低電容負載功耗之驅動器，其中，該第三阻抗件進一步包括：一第二電感；及一第二二極體，其與該第二電感串聯連接；其中，該第二二極體與該第一二極體彼此呈反向。
如請求項1至7中任一項所述之降低電容負載功耗之驅動器，其中，該開關電路包括：一第一開關；一第二開關；一第三開關；及一第四開關，其各自包括一第一接腳以及一第二接腳；其中，該第一開關以及該第三開關之該第一接腳各自與該第一電源輸入接腳電性連接，而該第一開關以及該第三開關之該第二接腳分別對應電性連接該第二開關以及該第四開關之該第一接腳，該第二開關以及該第四開關之該第一接腳分別對應作為該第一電源輸出接腳以及該第二電源輸出接腳，該第二開關以及該第四開關之該第二接腳各自與該第二電源輸入接腳電性連接。
如請求項8所述之降低電容負載功耗之驅動器，其中，該控制器包括：一計時電路，其與該開關電路連接；其中，該計時電路將該輸入訊號間隔一預設時間傳送至該開關電路。
如請求項8所述之降低電容負載功耗之驅動器，其中，該控制器進一步包括：一偵測電路，其與該電壓輸出端連接。