JP3731562B2 - 電流制御型素子用駆動回路 - Google Patents
電流制御型素子用駆動回路 Download PDFInfo
- Publication number
- JP3731562B2 JP3731562B2 JP2002147449A JP2002147449A JP3731562B2 JP 3731562 B2 JP3731562 B2 JP 3731562B2 JP 2002147449 A JP2002147449 A JP 2002147449A JP 2002147449 A JP2002147449 A JP 2002147449A JP 3731562 B2 JP3731562 B2 JP 3731562B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- timing
- circuit
- transistor
- current control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、誘導性負荷に駆動電流を供給するための電流制御型素子の駆動回路に関する。
【０００２】
【従来の技術】
誘導性負荷を駆動する電流制御型素子用の駆動回路は、たとえば、誘導モータを駆動するハーフブリッジ回路などに用いられる。図１２は、ハーフブリッジ回路の一例を示す図である。図１２において、上アームを構成するトランジスタＴ１および下アームを構成するトランジスタＴ２は、それぞれ電流制御型スイッチングトランジスタ（以下、駆動用トランジスタとする）である。駆動用トランジスタＴ１およびＴ２は、駆動回路からベース端子に供給される電流に応じてオン／オフされ、駆動用トランジスタＴ１のエミッタ端子と駆動用トランジスタＴ２のコレクタ端子との間に接続されている誘導性負荷Ｌを駆動する。
【０００３】
上アームの駆動回路は、パルス電源と、制御回路９２Ｕと、Ｎ型ＭＯＳトランジスタ９３Ｕおよび９４Ｕと、ダイオードＤ１Ｕとによって構成される。パルス電源は、パルス発生回路９１と、直流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴとによって構成される。トランスＴには、一次巻き線Ｐと二次巻き線ＳＵとが巻かれている。
【０００４】
トランスＴの一次巻き線Ｐ側の回路には、直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図中ドットに向かう上向き)に印加するためにスイッチＳＷ１およびＳＷ２が直列に接続されている。また、一次巻き線Ｐに流れる電流を環流させる向きに、ダイオードＤｓ１およびＤｓ２が直列に接続されている。パルス発生回路９１は、スイッチＳＷ１およびＳＷ２の組を所定の周期でオン／オフするようにパルス状の制御信号Ｖｇ９１を出力する。
【０００５】
トランスＴの二次巻き線ＳＵ側の回路には、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタ９３Ｕおよび９４Ｕが直列に接続されている。ボディダイオードＤ９３Ｕは、Ｎ型ＭＯＳトランジスタ９３Ｕに内蔵される。ボディダイオードＤ９４Ｕは、Ｎ型ＭＯＳトランジスタ９４Ｕに内蔵される。制御回路９２Ｕは、Ｎ型ＭＯＳトランジスタ９３Ｕおよび９４Ｕのいずれか一方をオンし、他方をオフするように制御信号Ｖｇ９３ＵおよびＶｇ９４Ｕを出力する。ダイオードＤ１Ｕは、アノード端子が駆動用トランジスタＴ１のエミッタ端子に、カソード端子が駆動用トランジスタＴ１のベース端子に、それぞれ接続されている。
【０００６】
下アームの駆動回路は、パルス電源と、制御回路９２Ｌと、Ｎ型ＭＯＳトランジスタ９３Ｌおよび９４Ｌと、ダイオードＤ１Ｌとによって構成される。パルス電源は上述した上アームのパルス電源と共用され、トランスＴに二次巻き線ＳＬがさらに巻かれている。二次巻き線ＳＵと二次巻き線ＳＬの極性は反対に巻かれている。
【０００７】
トランスＴの二次巻き線ＳＬ側の回路には、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタ９３Ｌおよび９４Ｌが直列に接続されている。ボディダイオードＤ９３Ｌは、Ｎ型ＭＯＳトランジスタ９３Ｌに内蔵される。ボディダイオードＤ９４Ｌは、Ｎ型ＭＯＳトランジスタ９４Ｌに内蔵される。制御回路９２Ｌは、Ｎ型ＭＯＳトランジスタ９３Ｌおよび９４Ｌのいずれか一方をオンし、他方をオフするように制御信号Ｖｇ９３ＬおよびＶｇ９４Ｌを出力する。ダイオードＤ１Ｌは、アノード端子が駆動用トランジスタＴ２のエミッタ端子に、カソード端子が駆動用トランジスタＴ２のベース端子に、それぞれ接続されている。
【０００８】
上記のハーフブリッジ回路において、たとえば、駆動用トランジスタＴ２をオンさせる場合を説明する。上述したように、制御信号Ｖｇ９１は所定の周期でオン／オフが繰り返される。制御信号Ｖｇ９１がＨレベルになると、スイッチＳＷ１およびＳＷ２がオンされる。このとき、トランスＴの一次巻き線Ｐに流れる電流が増加し、二次巻き線ＳＬに誘起される電圧Ｖ２Ｌは負の向きになる。制御信号Ｖｇ９１がＬレベルになると、スイッチＳＷ１およびＳＷ２がオフされる。このとき、トランスＴの一次巻き線Ｐに流れる電流は、ダイオードＤｓ１およびＤｓ２を介して環流されて減少し、二次巻き線ＳＬに誘起される電圧Ｖ２Ｌは正の向きになる。
【０００９】
制御回路９２Ｌが制御信号Ｖｇ９４ＬをＨレベルにするとともに制御信号Ｖｇ９３ＬをＬレベルにすると、Ｎ型ＭＯＳトランジスタ９４Ｌがオン、Ｎ型ＭＯＳトランジスタ９３Ｌがオフされる。二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタ９３ＬのボディダイオードＤ９３Ｌで半波整流された電流が、Ｎ型ＭＯＳトランジスタ９４Ｌを介して駆動用トランジスタＴ２のベース端子へ流れ込む。これにより、駆動用トランジスタＴ２は、トランジスタＴ２内にキャリア注入されてターンオンする。駆動用トランジスタＴ２がオンすると、図中▲２▼で示す向きに電流が流れる。
【００１０】
その後、制御回路９２Ｌが制御信号Ｖｇ９４ＬをＬレベルにするとともに制御信号Ｖｇ９３ＬをＨレベルにすると、Ｎ型ＭＯＳトランジスタ９４Ｌがオフ、Ｎ型ＭＯＳトランジスタ９３Ｌがオンされる。二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタ９４ＬのボディダイオードＤ９４Ｌで半波整流された電流が、Ｎ型ＭＯＳトランジスタ９３Ｌを介して二次巻き線ＳＬのドットの反対側へ流れる。これにより、駆動用トランジスタＴ２はベース端子からキャリアを抜かれてターンオフする。
【００１１】
駆動用トランジスタＴ２がターンオフすると、誘導性負荷Ｌから逆起電力が発生され、この逆起電力により図中ＶＭ点の電位が上昇する。ＶＭ点の電位が駆動用トランジスタＴ１のベース端子の電位＋ダイオードＤ１Ｕの順方向オン電圧より高くなると、ダイオードＤ１Ｕが順バイアスされて図中▲３▼で示す方向に電流が流れる。この電流は駆動用トランジスタＴ１のベース端子へキャリアを注入し、駆動用トランジスタＴ１が逆方向にオンする。この結果、上記逆起電力による環流電流が図中▲１▼で示す方向に流れる。
【００１２】
【発明が解決しようとする課題】
逆方向にオンした駆動用トランジスタＴ１は、その内部に多くのキャリアを有する。したがって、この状態で駆動用トランジスタＴ２が再びターンオンされると、駆動用トランジスタＴ１内にキャリアが滞留されて逆回復動作に時間がかかる。このため、駆動用トランジスタＴ１は、制御回路９２Ｕによってオフされているにもかかわらず、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向かう順方向の電流が流れやすい状態にされる。この結果、駆動用トランジスタＴ１および駆動用トランジスタＴ２を貫通する大きな貫通電流が流れてしまう。
【００１３】
本発明の目的は、上下アームを構成する電流制御型トランジスタに流れる貫通電流、すなわち、電流制御型トランジスタの一方が逆方向にオンしている状態で他方の電流制御型トランジスタをオンさせる場合などに生じる上下の電流制御型トランジスタ双方を貫通する電流を抑えるようにした電流制御型素子用駆動回路を提供することにある。
【００１４】
【課題を解決するための手段】
（１）請求項１に記載の発明は、誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、第１の電流制御型トランジスタと直列に接続され、誘導性負荷に対して下アーム側に位置して第１の方向と異なる第２の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタとをそれぞれ駆動する電流制御型素子用駆動回路に適用される。そして、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と第１の電流制御型トランジスタとの間に介挿され、第１の電流制御型トランジスタの制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と第１の電流制御型トランジスタとの間に介挿され、第１の電流制御型トランジスタの制御端子に負のパルス状電流を供給する第２のスイッチ手段と、パルス電流発生手段によって第１の電流制御型トランジスタへ発生されるパルス状電流の発生タイミングを検出し、検出信号を出力する第１のタイミング検出手段と、(1)第１の電流制御型トランジスタをオンさせるとき、第１のタイミング検出手段による検出信号に応じて第１のスイッチ手段へ正のパルス状電流の供給を指示し、(2)第１の電流制御型トランジスタをオフさせるとき、第１のタイミング検出手段による検出信号に応じて第２のスイッチ手段へ負のパルス状電流の供給を指示する第１のタイミング制御回路と、パルス電流発生手段と第２の電流制御型トランジスタとの間に介挿され、第２の電流制御型トランジスタの制御端子に正のパルス状電流を供給する第３のスイッチ手段と、パルス電流発生手段と第２の電流制御型トランジスタとの間に介挿され、第２の電流制御型トランジスタの制御端子に負のパルス状電流を供給する第４のスイッチ手段と、パルス電流発生手段によって第２の電流制御型トランジスタへ発生されるパルス状電流の発生タイミングを検出し、検出信号を出力する第２のタイミング検出手段と、(1)第２の電流制御型トランジスタをオンさせるとき、第２のタイミング検出手段による検出信号に応じて第３のスイッチ手段へ正のパルス状電流の供給を指示し、(2)第２の電流制御型トランジスタをオフさせるとき、第２のタイミング検出手段による検出信号に応じて第４のスイッチ手段へ負のパルス状電流の供給を指示する第２のタイミング制御回路と、第１のタイミング検出手段による検出信号、および第２のタイミング検出手段による検出信号のうち少なくとも第１のタイミング検出手段による検出信号のノイズを除去する波形成形手段とを備えることにより、上述した目的を達成する。
（２）請求項２に記載の発明は、請求項１に記載の電流制御型素子用駆動回路において、ノイズは、第３のスイッチ手段が第２の電流制御型トランジスタの制御端子へ正のパルス状電流の供給を開始したときに発生することを特徴とする。
（３）請求項３に記載の発明は、請求項１または２に記載の電流制御型素子用駆動回路において、ノイズは、第１の電流制御型トランジスタが逆起電力による電流を逆方向に流す状態で発生することを特徴とする。
（４）請求項４に記載の発明は、請求項１〜３のいずれかに記載の電流制御型素子用駆動回路において、波形成形手段は、入力される信号の信号レベルが変化したとき、(1)前回の信号レベル変化から所定時間が経過している場合に変化後の検出信号レベルを出力し、(2)前回の信号レベル変化から所定時間が経過していない場合に変化前の信号レベルを出力を継続することを特徴とする。
（５）請求項５に記載の発明は、請求項１〜３のいずれかに記載の電流制御型素子用駆動回路において、波形成形手段は、ＰＬＬ回路を有し、入力される信号を当該ＰＬＬ回路の基準周波数信号とし、出力する信号を当該ＰＬＬ回路の比較周波数信号とすることを特徴とする。
（６）請求項６に記載の発明は、請求項１〜３のいずれかに記載の電流制御型素子用駆動回路において、波形成形手段は、低域通過フィルタ回路によって構成されることを特徴とする。
【００１５】
【発明の効果】
本発明による電流制御型素子用駆動回路によれば、上下アームを構成する電流制御型トランジスタに流れる貫通電流を抑えることができる。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（第一の実施の形態）
図１は、本発明の第一の実施の形態による電流制御型素子の駆動回路を示す図である。図１において、上下に接続された駆動用トランジスタＴ１およびＴ２によってハーフブリッジが構成されている。Ｔ１およびＴ２は、モータなどの誘導性負荷Ｌに駆動電流を供給する。たとえば、駆動用トランジスタＴ１のコレクタ端子は直流電源ＶＰに接続され、駆動用トランジスタＴ２のエミッタ端子は接地されている。駆動用トランジスタＴ１のエミッタ端子と駆動用トランジスタＴ２のコレクタ端子との間に誘導性負荷Ｌが接続される。
【００１７】
上側アームを構成する駆動用トランジスタＴ１は、駆動回路からベース端子に供給されるパルス電流Ｉ２Ｕに応じてオン／オフされる。下側アームを構成する駆動用トランジスタＴ２は、駆動回路からベース端子に供給されるパルス電流Ｉ２Ｌに応じてオン／オフされる。駆動用トランジスタＴ１およびＴ２は、コンプリメンタリ駆動される。
【００１８】
上側アームの駆動回路は、パルス電源と、タイミング制御回路２６Ｕと、Ｎ型ＭＯＳトランジスタＭ２１Ｕ、Ｍ２２ＵおよびＭ２３Ｕと、波形成形回路２５Ｕと、パルス周期センス回路２４Ｕとによって構成される。下側アームの駆動回路は、パルス電源と、タイミング制御回路２６Ｌと、Ｎ型ＭＯＳトランジスタＭ２１Ｌ、Ｍ２２ＬおよびＭ２３Ｌと、パルス周期センス回路２４Ｌとによって構成される。上側アームの駆動回路および下側アームの駆動回路は、それぞれ駆動コントローラ３０によって駆動タイミングが制御される。
【００１９】
パルス電源は、上下アームで共通に使用される。パルス電源は、直流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴとによって構成される。トランスＴには、コアと１次巻き線Ｐとを共通にして２次巻き線ＳＵおよびＳＬが巻かれている。２次巻き線ＳＵおよびＳＬは、極性が反対に巻かれている。
【００２０】
パルス電源１次側回路１０について説明する。スイッチＳＷ１およびＳＷ２は、直流電源Ｖｓの電圧を１次巻き線Ｐに正の向き(図中ドットに向かう上向き)に印加するように１次巻き線Ｐと直列に接続されている。また、１次巻き線Ｐに流れる電流を環流させる向きに、ダイオードＤｓ１およびＤｓ２が１次巻き線Ｐと直列に接続されている。スイッチＳＷ１およびＳＷ２は、駆動コントローラ３０から供給される制御信号Ｖｇ１によって所定の周期でオン／オフ駆動される。
【００２１】
駆動コントローラ３０は、基本クロック発生器３３と、パルス発生回路３２と、駆動指令生成部３１とを含む。基本クロック発生器３３は基本クロック信号を発生し、パルス発生回路３２および駆動指令生成部３１へ基本クロック信号を供給する。パルス発生回路３２は、基本クロック発生器３３から供給された基本クロック信号を用いて制御信号Ｖｇ１を生成し、パルス電源１次側回路１０へ制御信号Ｖｇ１を供給する。駆動指令生成部３１は、駆動用トランジスタＴ１をオン／オフさせる駆動指令inst１、ならびに駆動用トランジスタＴ２をオン／オフさせる駆動指令inst２を生成し、駆動指令inst１を上アームの駆動回路へ、駆動指令inst２を下アームの駆動回路へ、それぞれ出力する。
【００２２】
トランスＴの２次巻き線ＳＵ側の回路が上側アームを構成する。上側アームには、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタＭ２１ＵおよびＭ２２Ｕが直列に接続されている。ボディダイオードＤ２１Ｕは、Ｎ型ＭＯＳトランジスタＭ２１Ｕに内蔵される。ボディダイオードＤ２２Ｕは、Ｎ型ＭＯＳトランジスタＭ２２Ｕに内蔵される。Ｎ型ＭＯＳトランジスタＭ２３Ｕは、駆動用トランジスタＴ１のベース端子−エミッタ端子間に接続されている。ボディダイオードＤ２３ＵはＮ型ＭＯＳトランジスタＭ２３Ｕに内蔵され、アノード端子が駆動用トランジスタＴ１のエミッタ端子に、カソード端子が駆動用トランジスタＴ１のベース端子にそれぞれ接続されている。
【００２３】
パルス周期センス回路２４Ｕは、抵抗器Ｒ１ＵおよびＮ型ＭＯＳトランジスタＭＳＵによって構成される。抵抗器Ｒ１Ｕの一端に直流電圧ＶｄＵが印加され、抵抗器Ｒ１Ｕの他端がＮ型ＭＯＳトランジスタＭＳＵを介して２次巻き線ＳＵの反ドット側に接続される。Ｎ型ＭＯＳトランジスタＭＳＵは、２次巻き線ＳＵに誘起される電圧Ｖ２Ｕが正のときオンされ、誘起電圧Ｖ２Ｕが負のときオフされる。これにより、パルス周期センス回路２４Ｕは、２次巻き線ＳＵの誘起電圧Ｖ２Ｕに同期して誘起電圧Ｖ２Ｕと逆極性の検出信号を出力する。つまり、誘起電圧Ｖ２Ｕが正のときＬレベルの検出信号を出力し、誘起電圧が負のときＨレベルの検出信号を出力する。
【００２４】
波形生成回路２５Ｕは、パルス周期センス回路２４Ｕから出力された検出信号の波形の乱れ（ノイズ）を成形（ノイズ除去）し、ノイズ除去後の検出信号ＰＴＵをタイミング制御回路２６Ｕへ出力する。タイミング制御回路２６Ｕは、駆動指令inst１の出力レベル（Ｈレベル＝オン指令、Ｌレベル＝オフ指令）に応じて、検出信号ＰＴＵの変化タイミングに同期してＮ型ＭＯＳトランジスタＭ２１Ｕ、Ｍ２２ＵおよびＭ２３Ｕに対する制御信号を変化させる。
【００２５】
上側アームの駆動回路が駆動用トランジスタＴ１をオンさせると、駆動用トランジスタＴ１を介して誘導性負荷Ｌの左から右（図１の▲１▼と反対向き）へ駆動電流が供給される。
【００２６】
トランスＴの二次巻き線ＳＬ側の回路が下側アームを構成する。下側アームには、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタＭ２１ＬおよびＭ２２Ｌが直列に接続されている。ボディダイオードＤ２１Ｌは、Ｎ型ＭＯＳトランジスタＭ２１Ｌに内蔵される。ボディダイオードＤ２２Ｌは、Ｎ型ＭＯＳトランジスタＭ２２Ｌに内蔵される。Ｎ型ＭＯＳトランジスタＭ２３Ｌは、駆動用トランジスタＴ２のベース端子−エミッタ端子間に接続されている。ボディダイオードＤ２３ＬはＮ型ＭＯＳトランジスタＭ２３Ｌに内蔵され、アノード端子が駆動用トランジスタＴ２のエミッタ端子に、カソード端子が駆動用トランジスタＴ２のベース端子にそれぞれ接続されている。
【００２７】
パルス周期センス回路２４Ｌは、抵抗器Ｒ１ＬおよびＮ型ＭＯＳトランジスタＭＳＬによって構成される。抵抗器Ｒ１Ｌの一端に直流電圧ＶｄＬが印加され、抵抗器Ｒ１Ｌの他端がＮ型ＭＯＳトランジスタＭＳＬを介して２次巻き線ＳＬのドット側に接続される。Ｎ型ＭＯＳトランジスタＭＳＬは、２次巻き線ＳＬに誘起される電圧Ｖ２Ｌが正のときオンされ、誘起電圧Ｖ２Ｌが負のときオフされる。これにより、パルス周期センス回路２４Ｌは、２次巻き線ＳＬの誘起電圧Ｖ２Ｌに同期して誘起電圧Ｖ２Ｌと逆極性の検出信号ＰＴＬを出力する。つまり、誘起電圧Ｖ２Ｌが正のときＬレベルの検出信号を出力し、誘起電圧が負のときＨレベルの検出信号を出力する。
【００２８】
タイミング制御回路２６Ｌは、駆動指令inst２の出力レベル（Ｈレベル＝オン指令、Ｌレベル＝オフ指令）に応じて、検出信号ＰＴＬの変化タイミングに同期してＮ型ＭＯＳトランジスタＭ２１Ｌ、Ｍ２２ＬおよびＭ２３Ｌに対する制御信号を変化させる。
【００２９】
下側アームの駆動回路が駆動用トランジスタＴ２をオンさせると、駆動用トランジスタＴ２を介して誘導性負荷Ｌの右から左（図１の▲２▼で示される向き）へ駆動電流が供給される。
【００３０】
上述したハーフブリッジの駆動回路の動作タイミングを説明する。図２は、図１で示した駆動回路各部の動作タイミングを説明するタイミングチャートである。図２において、駆動指令inst１、パルス電源１次側回路１０に入力される制御信号Ｖｇ１、２次巻き線ＳＵに誘起される電圧Ｖ２Ｕ、波形成形回路２５Ｕによって波形成形された検出信号ＰＴＵ、Ｎ型ＭＯＳトランジスタＭ２２Ｕのゲート端子に印加される制御信号Ｖｇ２２Ｕ、Ｎ型ＭＯＳトランジスタＭ２１Ｕのゲート端子に印加される制御信号Ｖｇ２１Ｕ、Ｎ型ＭＯＳトランジスタＭ２３Ｕのゲート端子に印加される制御信号Ｖｇ２３Ｕ、駆動用トランジスタＴ１のベース端子に供給される電流Ｉ２Ｕの波形が、上アーム側の信号波形としてそれぞれ示されている。
【００３１】
図２にはさらに、駆動指令inst２、２次巻き線ＳＬに誘起される電圧Ｖ２Ｌ、パルス周期センス回路２４Ｌによって検出された検出信号ＰＴＬ、Ｎ型ＭＯＳトランジスタＭ２２Ｌのゲート端子に印加される制御信号Ｖｇ２２Ｌ、Ｎ型ＭＯＳトランジスタＭ２１Ｌのゲート端子に印加される制御信号Ｖｇ２１Ｌ、Ｎ型ＭＯＳトランジスタＭ２３Ｌのゲート端子に印加される制御信号Ｖｇ２３Ｌ、駆動用トランジスタＴ２のベース端子に供給される電流Ｉ２Ｌ、駆動用トランジスタＴ２のエミッタ端子に流れる電流ＩｅＬの波形が、下アーム側の信号波形としてそれぞれ示されている。
【００３２】
制御信号Ｖｇ１は、上述したように所定の周期でオン／オフが繰り返される。制御信号Ｖｇ１がＨレベルになると、スイッチＳＷ１およびＳＷ２がオンされる。トランスＴの１次巻き線Ｐに流れる電流が増加し、２次巻き線ＳＵに誘起される電圧Ｖ２Ｕは正の向きになり、２次巻き線ＳＬに誘起される電圧Ｖ２Ｌは負の向きになる。一方、制御信号Ｖｇ１がＬレベルになると、スイッチＳＷ１およびＳＷ２がオフされる。このとき、トランスＴの１次巻き線Ｐに流れる電流は、ダイオードＤｓ１およびＤｓ２を介して環流されて減少する。２次巻き線ＳＵに誘起される電圧Ｖ２Ｕは負の向きになり、２次巻き線ＳＬに誘起される電圧Ｖ２Ｌは正の向きになる。
【００３３】
図２のタイミングチャートの開始点（左端）において、駆動用トランジスタＴ１は逆方向にオンしているものとする。すなわち、駆動用トランジスタＴ１をオフさせた状態で駆動用トランジスタＴ２をターンオンさせて誘導性負荷Ｌに図１の▲２▼で示す向きの電流を流した後に、駆動用トランジスタＴ２をターンオフさせた場合である。駆動用トランジスタＴ２がターンオフすると誘導性負荷Ｌから逆起電力が発生され、この逆起電力により図中ＶＭ点の電位が上昇する。ＶＭ点の電位が駆動用トランジスタＴ１のベース端子の電位＋ボディダイオードＤ２３Ｕの順方向オン電圧より高くなると、ダイオードＤ２３Ｕが順バイアスされる。ボディダイオードＤ２３Ｕを流れた電流は駆動用トランジスタＴ１のベース端子へキャリアを注入し、駆動用トランジスタＴ１を逆方向にオンさせる。この結果、上記逆起電力による環流電流が図１の▲１▼で示す方向に流れる。この状態で図２のタイミングチャートが開始する。
【００３４】
図２の駆動指令inst１がＨレベル（オン指令）にされると、タイミング制御回路２６Ｕは、誘起電圧Ｖ２Ｕの立ち上がりパルスに同期して駆動用トランジスタＴ１に対するオン信号を出力する（タイミングｔ１）。タイミング制御回路２６が制御信号Ｖｇ２２ＵをＨレベルに、制御信号Ｖｇ２３ＵおよびＶｇ２１ＵをＬレベルにすると、Ｎ型ＭＯＳトランジスタＭ２２Ｕがオン、Ｎ型ＭＯＳトランジスタＭ２３ＵおよびＭ２１Ｕがそれぞれオフする。２次巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジスタＭ２１ＵのボディダイオードＤ２１Ｕで半波整流された電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｕを介して駆動用トランジスタＴ１のベース端子へ流れ込む。これにより、駆動用トランジスタＴ１にキャリアが注入される。この場合、駆動用トランジスタＴ１は逆方向にオンしたままである。なお、図２においてタイミングｔ１以降に流れる上向きパルス状波形を有する電流Ｉ２Ｕが、駆動用トランジスタＴ１のベース端子へキャリアを注入する。
【００３５】
なお、２次巻き線ＳＵ側の回路には寄生インダクタンスが存在する。このため、駆動用トランジスタＴ１のベース端子に流れる電流Ｉ２Ｕは徐々に増加し、その波形は右上がりの傾きを有するパルス状波形になる。パルス発生回路３２による制御信号Ｖｇ１のパルス周期は、駆動用トランジスタＴ１中におけるキャリアのライフタイムより十分小さくされるので、電流Ｉ２Ｕがパルス状の駆動電流であっても、トランジスタＴ１をオンさせるのに十分なキャリアを注入ことができる。２次巻き線ＳＬ側についても同様である。
【００３６】
駆動指令inst１がＬレベル（オフ指令）にされると、タイミングｔ２においてタイミング制御回路２６Ｕがオフ信号を出力する。タイミング制御回路２６Ｕが制御信号Ｖｇ２２ＵをＬレベルに、制御信号Ｖｇ２３ＵおよびＶｇ２１ＵをＨレベルにすると、Ｎ型ＭＯＳトランジスタＭ２２Ｕがオフ、Ｎ型ＭＯＳトランジスタＭ２３ＵおよびＭ２１Ｕがオンする。制御信号Ｖｇ２１Ｕは、波形成形された検出信号ＰＴＵに同期したタイミングでパルス状に出力される。
【００３７】
２次巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジスタＭ２２ＵのボディダイオードＤ２２Ｌで半波整流された電流が、Ｎ型ＭＯＳトランジスタＭ２１Ｕを介して２次巻き線ＳＵのドット側へ流れる。図２においてタイミングｔ２からタイミングｔ３まで流れる下向きパルス状の電流Ｉ２Ｕが、駆動用トランジスタＴ１のベース端子からキャリアを引き抜く。しかしながら、駆動用トランジスタＴ１のベース端子には、オンされているＮ型ＭＯＳトランジスタＭ２３Ｕを介して誘導性負荷Ｌから流れる電流がキャリア注入を継続するので、駆動用トランジスタＴ１内のキャリアは減少しない。
【００３８】
タイミングｔ２より所定時間経過後に駆動指令inst２がＨレベル（オン指令）にされると、タイミング制御回路２６Ｌは、誘起電圧Ｖ２Ｌの立ち上がりパルスに同期して駆動用トランジスタＴ２に対するオン信号を出力する（タイミングｔ４）。上記所定時間は、タイミングｔ２からタイミングｔ４までの間、駆動用トランジスタＴ１およびＴ２の双方にオフ信号を出力するように設けられている。タイミング制御回路２６Ｌが制御信号Ｖｇ２２ＬをＨレベルに、制御信号Ｖｇ２３ＬおよびＶｇ２１ＬをＬレベルにすると、Ｎ型ＭＯＳトランジスタＭ２２Ｌがオン、Ｎ型ＭＯＳトランジスタＭ２３ＬおよびＭ２１Ｌがオフする。２次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタＭ２１ＬのボディダイオードＤ２１Ｌで半波整流された電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｌを介して駆動用トランジスタＴ２のベース端子へ流れ込む。これにより、駆動用トランジスタＴ２はキャリア注入されてターンオンし、図１の▲２▼に示す向きに電流が流れる。なお、図２においてタイミングｔ４以降に流れる上向きパルス状の電流Ｉ２Ｌが、駆動用トランジスタＴ２のベース端子へキャリアを注入する。
【００３９】
タイミングｔ４直後の図２のＢ部に示される制御信号Ｖｇ２１Ｕのパルス状信号によってＮ型ＭＯＳトランジスタＭ２１Ｕがオンされるので、駆動用トランジスタＴ１内部のキャリアが減少を始める。この結果、駆動用トランジスタＴ１は速やかにオフされる。図２においてタイミングｔ４直後に流れる下向きパルス状電流Ｉ２Ｕは、キャリアを引き抜く電流である。
【００４０】
タイミングｔ４直後について補足する。駆動用トランジスタＴ１が逆方向にオンしている間に駆動用トランジスタＴ２がターンオンされると、駆動用トランジスタＴ１が逆回復動作に入り、駆動用トランジスタＴ１内に蓄積されているキャリアがそのまま滞留する。これを放置すると、駆動用トランジスタＴ１はオフ状態でありながらコレクタ→エミッタ方向、すなわち順方向に電流が流れる状態にされ、駆動用トランジスタＴ１および駆動用トランジスタＴ２を貫通する大きな貫通電流が流れるおそれがある。しかしながら、誘導性負荷Ｌを流れる電流が上記▲１▼から上記▲２▼の向きに変化すると速やかに駆動用トランジスタＴ１内のキャリアが引き抜かれるので、駆動用トランジスタＴ１に順方向の電流が流れることが防止される。図２の電流ＩｅＬの波形において、Ｃ部の波形が小さく抑えられ、貫通電流が防止されたことを示している。
【００４１】
波形成形回路２５Ｕの動作について詳細を説明する。タイミングｔ４において駆動用トランジスタＴ２がオンすると、図１のＶＭ点の電位が急激に低下する。具体的には、直流電源ＶＰの印加電圧による電位の近傍から接地電位の近傍まで変化する。このため、誘起電圧Ｖ２Ｕの電圧波形に図２のＡ部で示すような乱れが生じる。この電圧波形の乱れは、パルス周期センス回路２４Ｕから出力される検出信号波形にも重畳する。波形成形回路２５Ｕは、このような検出信号波形の乱れを成形する。
【００４２】
図３は、第一の実施の形態による波形成形回路２５Ｕの構成例を示す図である。図４は、図３による回路の入力点Ａ〜出力点Ｈまでの回路内各部の信号波形を示す図である。図３において、入力点Ａにパルス周期センス回路２４Ｕから検出信号が入力される。図４の信号波形ＳｉｇＡは、上述した波形乱れＸを有する。図３のＮＡＮＤゲートＮＡＮＤ１には、波形ＳｉｇＡで示される信号Ａと、信号Ａを抵抗器Ｒ１およびインバータＩＮＶ１に通した後の信号Ｃとがそれぞれ入力される。図４の波形ＳｉｇＢおよび波形ＳｉｇＣは、それぞれインバータＩＮＶ１に入力される前の点Ｂと、ＩＮＶ１から出力された後の点Ｃの信号波形である。波形ＳｉｇＢは、波形ＳｉｇＡが立ち上がる（タイミングｔ１０）と、抵抗器Ｒ１による時定数で徐々に立ち上がる。波形ＳｉｇＢがインバータＩＮＶ１の閾値電圧Ｖｔｈ１を超える（タイミングｔ１１）と、波形ＳｉｇＣがＨレベルからＬレベルに変化する。なお、図４において各ゲートの伝播遅延時間はゼロとし、抵抗器による時定数で生じた遅延のみを表している。
【００４３】
波形ＳｉｇＤに示すように、ＮＡＮＤゲートＮＡＮＤ１から出力された信号Ｄは、タイミングｔ１０からタイミングｔ１１までＬレベル、他はＨレベルになる。ＡＮＤゲートＡＮＤ１には、信号Ｄと、信号Ｄを抵抗器Ｒ２およびインバータＩＮＶ２に通した後の信号Ｆとがそれぞれ入力される。図４の波形ＳｉｇＥおよび波形ＳｉｇＦは、それぞれインバータＩＮＶ２に入力される前の点Ｅと、ＩＮＶ２から出力された後の点Ｆの信号波形である。波形ＳｉｇＥは、波形ＳｉｇＤが立ち上がる（タイミングｔ１１）と、抵抗器Ｒ２による時定数で徐々に立ち上がる。波形ＳｉｇＥがインバータＩＮＶ２の閾値電圧Ｖｔｈ２を超える（タイミングｔ１２）と、波形ＳｉｇＦがＨレベルからＬレベルに変化する。これにより、ＡＮＤゲートＡＮＤ１から出力された信号Ｇは、波形ＳｉｇＧに示すように、タイミングｔ１１からタイミングｔ１２までＨレベル、他はＬレベルになる。なお、点ＤＥ間にダイオードＤ１が設けられ、ダイオードＤ１のアノード端子が点Ｅに、ダイオードＤ１のカソード端子が点Ｄにそれぞれ接続されることにより、波形ＳｉｇＥの立ち下がり時に遅延は生じない。
【００４４】
ＯＲゲートＯＲ１には、上記信号Ｇと、信号Ａとがそれぞれ入力される。ＯＲゲートＯＲ１の出力点Ｈは、波形ＳｉｇＨに示すように、タイミングｔ１０までＬレベル、タイミングｔ１０以降Ｈレベルとなる。この結果、信号波形ＳｉｇＨは、信号波形ＳｉｇＡから波形乱れＸを除去したものである。信号Ｈは、波形成形後の検出信号ＰＴＵとしてタイミング制御回路２６Ｕへ入力される。
【００４５】
このように、波形成形回路２５Ｕは、誘起電圧Ｖ２Ｕのスイッチング周波数より周波数が高い成分（スイッチング周期より短い時間間隔で信号波形がＨレベルからＬレベルに、もしくはＬレベルからＨレベルに変化する成分）、すなわち、波形乱れを除去する。なお、スイッチング周波数は、制御信号Ｖｇ１の周波数である。
【００４６】
もし、波形成形回路２５Ｕが省略されると、波形乱れＸを有する検出信号がタイミング制御回路２６Ｕへ入力される。この場合には、波形乱れＸの影響により図２のＢ部に示される制御信号Ｖｇ２１Ｕのパルス状信号が消失するおそれがある。制御信号Ｖｇ２１Ｕのパルス信号が消失するとＮ型ＭＯＳトランジスタＭ２１Ｕがオンしないので、タイミングｔ４以降に駆動用トランジスタＴ１からキャリアの引き抜きが行われなくなる。この結果、駆動用トランジスタＴ１にキャリアが滞留されたまま駆動用トランジスタＴ２がオンされ、上下アームの駆動用トランジスタＴ１ならびにＴ２を貫通する過大な電流が流れてしまう。このように、波形成形回路２５Ｕはパルス周期センス回路２４Ｕによる検出信号に重畳した波形乱れＸを除去することにより、駆動用トランジスタＴ２がオンされた直後の貫通電流を抑えている（Ｃ部）。
【００４７】
以上説明した第一の実施の形態についてまとめる。
（１）ハーフブリッジを構成する駆動用トランジスタＴ１および駆動用トランジスタＴ２を、パルス電源トランスＴを用いてパルス駆動する。駆動用トランジスタＴ１（Ｔ２）をターンオンさせるとき、トランスＴの２次巻き線ＳＵのドット側（ＳＬの反ドット側）から流れ出る正の向きのパルス電流を用いてトランジスタＴ１（Ｔ２）内にキャリアを注入する。トランジスタＴ１（Ｔ２）をターンオフさせるとき、トランスＴの２次巻き線ＳＵのドット側（ＳＬの反ドット側）に流れ込む負の向きのパルス電流を用いて、トランジスタＴ１（Ｔ２）内に蓄積されているキャリアを引き抜く。２次巻き線ＳＵ（ＳＬ）から正のパルス電流を出力させるには、Ｎ型ＭＯＳスイッチＭ２２Ｕ（Ｍ２２Ｌ）をオン、Ｎ型ＭＯＳスイッチＭ２１Ｕ（Ｍ２１Ｌ）をオフしてボディダイオードＤ２１Ｕ（Ｄ２１Ｌ）で半波整流する。２次巻き線ＳＵ（ＳＬ）から負のパルス電流を出力させるには、Ｎ型ＭＯＳスイッチＭ２１Ｕ（Ｍ２１Ｌ）をオン、Ｎ型ＭＯＳスイッチＭ２２Ｕ（Ｍ２２Ｌ）をオフしてボディダイオードＤ２２Ｕ（Ｄ２２Ｌ）で半波整流する。上下アームの２次巻き線ＳＵ（ＳＬ）側回路は、それぞれ時分割で正負両方向のパルス電流を出力させることができるので、回路の小型化およびコスト削減の効果がある。
（２）下側アームの駆動用トランジスタＴ２をターンオンする際、パルス電源トランスＴの２次巻き線ＳＵのドット側に流れ込む向きの電流を用いて上側アームの駆動用トランジスタＴ１内に蓄積されているキャリアを引き抜く。駆動用トランジスタＴ２がオンされる以前に駆動用トランジスタＴ１が逆方向にオンされ、駆動用トランジスタＴ１の逆回復時に駆動用トランジスタＴ１内にキャリアが滞留するとき、滞留キャリアを当該トランジスタＴ１のベース端子から引く抜くことにより、駆動用トランジスタＴ１がオフ状態でありながら順方向に電流が流れる状態にされる時間を短かくできる。この結果、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる。
（３）パルス電源トランスＴの２次巻き線ＳＵのドット側に流れ込む向きの電流は、２次巻き線ＳＵの誘起電圧Ｖ２Ｕが負になるタイミング（＝パルス周期センス回路２４Ｕの検出信号がＨレベルになるタイミング）で制御信号Ｖｇ２１ＵをＨレベルにし、Ｎ型ＭＯＳトランジスタＭ２１Ｕをオンさせて流す。このとき、パルス周期センス回路２４Ｕの検出信号を波形成形回路２５Ｕに通すようにしたので、駆動用トランジスタＴ２がターンオンする際に誘起電圧Ｖ２Ｕに生じる波形乱れ（図２のＡ部）に起因するノイズ（図４のＸ）がパルス周期センス回路２４Ｕの検出信号に重畳しても、このノイズＸが波形成形回路２５Ｕで除去される。これにより、制御信号Ｖｇ２１Ｕが図２のＢ部で確実にＨレベルにされるので、駆動用トランジスタＴ１を速やかにオフさせることができる結果、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる。
【００４８】
上述した電圧波形の乱れは、駆動用トランジスタＴ２をオンさせる誘起電圧Ｖ２ＬがＨレベルになった以降に駆動用トランジスタＴ２がターンオンすると生じる。つまり、パルス周期センス回路２４の検出信号に重畳するノイズＸ（図４）は、当該検出信号がＬレベルからＨレベルに変化した（タイミングｔ１０）後に遅延して重畳する。そこで、図３の抵抗器Ｒ１およびＲ２の抵抗値は、ノイズＸの重畳タイミングがタイミングｔ１１とタイミングｔ１２との間に収まるように決定される。
【００４９】
（第二の実施の形態）
波形成形回路２５ＵをＰＬＬ(Phase Locked Loop)回路で構成してもよい。図５は、第二の実施の形態による波形成形回路２５Ｕの構成例を示す図である。図６は、図５による回路の入力点Ａ２および出力点Ｂ２の信号波形を示す図である。図５において、入力点Ａ２にパルス周期センス回路２４Ｕ（図１）から検出信号が入力される。この入力信号には、図６の信号波形ＳｉｇＡ２に示されるように、上述した波形乱れＸが含まれる。図５の位相比較器５１には、波形ＳｉｇＡ２で示される信号Ａ２と、当該ＰＬＬ回路の出力信号Ｂ２とがそれぞれ入力される。
【００５０】
位相比較器５１は、信号Ａ２の周波数（基準周波数とする）および信号Ｂ２の周波数（比較周波数とする）の位相を比較し、位相差に応じた信号を出力する。ループフィルタ５２は、上記位相差に応じた信号の低周波数成分を濾波してＶＣＯ(Voltage Control Oscillator)５３へ出力する。ＶＣＯ５３は、入力信号の電圧に応じた周波数のパルス信号を発生して出力する。このようなＰＬＬ回路により、信号Ａ２および信号Ｂ２の周波数が同じになるようにフィードバック制御され、誘起電圧Ｖ２Ｕ（図２）のスイッチング周波数に比べて高い周波数成分を有するノイズが除去される。
【００５１】
以上説明したように、第二の実施の形態によるＰＬＬ回路で波形成形回路２５Ｕを構成しても、駆動用トランジスタＴ２がターンオンする際に誘起電圧Ｖ２Ｕに生じる波形乱れ（図２のＡ部）に起因するノイズ（図６のＸ）を除去できる。この結果、駆動用トランジスタＴ１を速やかにオフさせることができるので、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる。
【００５２】
（第三の実施の形態）
波形成形回路２５ＵをＲＣフィルタ回路で構成してもよい。図７は、第三の実施の形態による波形成形回路２５Ｕの構成例を示す図である。図７において、パルス周期センス回路２４Ｕ（図１）による検出信号が、回路の入力点Ａ３から抵抗器Ｒ７１の一端に入力される。この入力信号には、上述した波形乱れＸが含まれる。抵抗器Ｒ７１の他端と図１のＶＭ点との間にコンデンサＣ７２が接続されている。このようなＲＣフィルタ回路により、誘起電圧Ｖ２Ｕ（図２）のスイッチング周波数に比べて高い周波数成分を有するノイズが除去され、誘起電圧Ｖ２Ｕのスイッチング周波数と同じ周波数の信号が出力点Ｂ３から出力される。
【００５３】
図７による波形成形回路２５Ｕはフィルタ回路の時定数により伝播遅延を生じるので、誘起電圧Ｖ２Ｕ（図２）のスイッチング周波数が高くて上記伝播遅延による影響が無視できない場合は、上述した第一の実施の形態および第二の実施の形態による波形成形回路２５Ｕを用いるとよい。
【００５４】
（第四の実施の形態）
波形成形回路２５Ｕを別の駆動回路に適用してもよい。図８は、本発明の第四の実施の形態による電流制御型素子の駆動回路を示す図である。図１と異なる点は、駆動コントローラ３０の代わりに駆動コントローラ３０Ｂを設けた点と、上側アームの駆動回路においてＮ型ＭＯＳトランジスタＭ２２Ｕのゲート端子にコレクタキャッチャ２８Ｕを設けた点と、下側アームの駆動回路においてＮ型ＭＯＳトランジスタＭ２２Ｌのゲート端子にコレクタキャッチャ２８Ｌを設けた点である。そこで、図１と共通する回路の説明を省略し、図１と異なる点について説明する。
【００５５】
駆動コントローラ３０Ｂは、基本クロック発生器３３と、可変パルス発生回路３２Ｂと、駆動指令生成部３１Ｂとを含む。基本クロック発生器３３は基本クロック信号を発生し、駆動指令生成部３１Ｂおよび可変パルス発生回路３２Ｂへ基本クロック信号を供給する。駆動指令生成部３１Ｂは、駆動用トランジスタＴ１をオン／オフさせる駆動指令inst１、ならびに駆動用トランジスタＴ２をオン／オフさせる駆動指令inst２を生成し、駆動指令inst１を上アームの駆動回路へ、駆動指令inst２を下アームの駆動回路へ、それぞれ出力する。駆動指令生成部３１Ｂはさらに、駆動用トランジスタＴ１をオンさせるタイミングで切替え指令１を、駆動用トランジスタＴ２をオンさせるタイミングで切替え指令２をそれぞれ出力する。可変パルス発生回路３２Ｂは、基本クロック発生器３３から供給された基本クロック信号と、切替え指令１および切替え指令２の論理和信号とを用いて制御信号Ｖｇ１Ｂを生成し、パルス電源１次側回路１０へ制御信号Ｖｇ１Ｂを供給する。
【００５６】
コレクタキャッチャ２８Ｕは、抵抗器ＲＣＵおよびダイオードＤＣＵとによって構成される。コレクタキャッチャ２８Ｕは以下のようにはたらく。駆動用トランジスタＴ１のコレクタ電圧が所定値より高くなると、ダイオードＤＣＵが順バイアスされ、Ｎ型ＭＯＳトランジスタＭ２２Ｌのゲート端子の電位をタイミング制御回路２６Ｕから出力される制御信号Ｖｇ２２Ｕの信号レベルより高くする。これにより、Ｎ型ＭＯＳトランジスタＭ２２Ｌのオン抵抗が低下し、駆動用トランジスタＴ１のベース端子に供給される電流Ｉ２Ｕが増加するので、駆動用トランジスタＴ１内のキャリアが増加してコレクタ電圧が下がる。
【００５７】
一方、駆動用トランジスタＴ１のコレクタ電圧が上記所定値より低くなると、ダイオードＤＣＵが順バイアスされなくなり、Ｎ型ＭＯＳトランジスタＭ２２Ｌのゲート端子の電位は制御回路２６Ｕから出力される制御信号Ｖｇ２２Ｕの信号レベルになる。これにより、Ｎ型ＭＯＳトランジスタＭ２２Ｌのオン抵抗が増加して駆動用トランジスタＴ１のベース端子に供給される電流Ｉ２Ｕが減少し、駆動用トランジスタＴ１内のキャリアを減少させてコレクタ電圧を上げる。このように、コレクタキャッチャ２８Ｕは駆動用トランジスタＴ１内のキャリア数を最適な状態に保ち、当該トランジスタＴ１のターンオンおよびターンオフに要する時間を短くする。
【００５８】
抵抗器ＲＣＬおよびダイオードＤＣＬとによって構成されるコレクタキャッチャ２８Ｌも同様に、駆動用トランジスタＴ２内のキャリア数を最適な状態に保ち、当該トランジスタＴ２のターンオンおよびターンオフに要する時間を短くする。
【００５９】
図９は、図８で示した駆動回路各部の動作タイミングを説明するタイミングチャートである。図２のタイミングチャートに比べて、切替え指令１と切替え指令２が追加されている。また、図２の場合と同様に、タイミングチャートの開始点（左端）において、駆動用トランジスタＴ１は逆方向にオンして図８の▲１▼に示す向きに電流が流れるいるものとする。
【００６０】
図９の駆動指令inst１がＨレベル（オン指令）にされ、切替え指令１がＨレベルにされる（タイミングｔ１）と、可変パルス発生回路３２Ｂから出力される制御信号Ｖｇ１Ｂの周波数は、通常時の周波数に比べて低くされる。図９の例では、切替え指令１がＨレベルの間、制御信号Ｖｇ１ＢをＨレベルに保つ。これにより、駆動用トランジスタＴ１に対するオン信号の出力開始時に誘起電圧Ｖ２Ｕのスイッチング周波数が低くされるので、タイミングｔ１以降に流れる上向きパルス状波形を有する電流Ｉ２Ｕが流れる時間を長くすることができ、駆動用トランジスタＴ１のベース端子へ注入されるキャリアが増加する。
【００６１】
タイミング制御回路２６Ｕは、上記タイミングｔ１における誘起電圧Ｖ２Ｕの立ち上がりパルスに同期して駆動用トランジスタＴ１に対するオン信号を出力する。駆動用トランジスタＴ１は、図２の場合と同様に、駆動指令inst１がＨレベル（オン指令）の間は逆方向にオンしたままである。なお、駆動用トランジスタＴ１に対するオン信号の出力開始時に制御信号Ｖｇ２２ＵのＨレベルが高いのは、上述したコレクタキャッチャ２８Ｕのはたらきによる。
【００６２】
駆動指令inst１がＬレベル（オフ指令）にされると、タイミングｔ２においてタイミング制御回路２６Ｕがオフ信号を出力する。タイミングｔ２からタイミングｔ３まで流れる下向きパルス状の電流Ｉ２Ｕが、駆動用トランジスタＴ１のベース端子からキャリアを引き抜く。しかしながら、駆動用トランジスタＴ１のベース端子には、オンされているＮ型ＭＯＳトランジスタＭ２３Ｕを介して誘導性負荷Ｌから流れる電流がキャリア注入を継続するので、駆動用トランジスタＴ１内のキャリアは減少しない。
【００６３】
タイミングｔ２より所定時間経過後に駆動指令inst２がＨレベル（オン指令）にされ、切替え指令２がＨレベルにされる（タイミングｔ４）と、可変パルス発生回路３２Ｂから出力される制御信号Ｖｇ１Ｂの周波数は、タイミングｔ１と同様に通常時の周波数に比べて低くされる。図９の例では、切替え指令２がＨレベルの間、制御信号Ｖｇ１ＢをＨレベルに保つ。これにより、駆動用トランジスタＴ２に対するオン信号の出力開始時に誘起電圧Ｖ２Ｌのスイッチング周波数が低くされるので、タイミングｔ４以降に流れる上向きパルス状波形を有する電流Ｉ２Ｌが流れる時間を長くする（Ｄ部）ことができ、駆動用トランジスタＴ２のベース端子へ注入されるキャリアが増加する。
【００６４】
タイミング制御回路２６Ｌは、上記タイミングｔ４における誘起電圧Ｖ２Ｌの立ち上がりパルスに同期して駆動用トランジスタＴ２に対するオン信号を出力する。駆動用トランジスタＴ２はキャリア注入されてターンオンし、図８の▲２▼に示す向きに電流が流れる。図９においてタイミングｔ４以降に流れる上向きパルス状の電流Ｉ２Ｌが、駆動用トランジスタＴ２のベース端子へキャリアを注入する。なお、駆動用トランジスタＴ２に対するオン信号の出力開始時に制御信号Ｖｇ２２ＬのＨレベルが高いのは、上述したコレクタキャッチャ２８Ｌのはたらきによる。
【００６５】
タイミングｔ４直後の図９のＢ部に示される制御信号Ｖｇ２１Ｕのパルス状信号によってＮ型ＭＯＳトランジスタＭ２１Ｕがオンされるので、駆動用トランジスタＴ１内部のキャリアが減少を始める。この結果、駆動用トランジスタＴ１は速やかにオフされる。図９においてタイミングｔ４直後に流れる下向きパルス状電流Ｉ２Ｕは、キャリアを引き抜く電流である。
【００６６】
波形成形回路２５Ｕは、図３もしくは図７による回路によって構成する。第一の実施の形態と同様に、駆動用トランジスタＴ２がターンオンする際に誘起電圧Ｖ２Ｕに生じる波形乱れ（図９のＡ部）に起因するノイズがパルス周期センス回路２４Ｕの検出信号に重畳しても、このノイズＸを波形成形回路２５Ｕで除去する。これにより、制御信号Ｖｇ２１Ｕが図９のＢ部で確実にＨレベルにされるので、駆動用トランジスタＴ１を速やかにオフさせることができる結果、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる（図９のＣ部）。
【００６７】
以上説明した第四の実施の形態による駆動回路でも、駆動用トランジスタＴ２がターンオンする際に誘起電圧Ｖ２Ｕに生じる波形乱れ（図９のＡ部）に起因するノイズを除去できるから、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる。また、駆動用トランジスタをターンオンするタイミング（たとえば、Ｄ部）のパルス電源のスイッチング周波数を下げてキャリアを注入する電流（たとえば、Ｉ２Ｌ）が流れる時間を長くしたので、十分なキャリアを注入して駆動用トランジスタを速やかにターンオンさせることができる。さらに、駆動用トランジスタをターンオンするタイミング以外では、スイッチング周波数を下げないので、駆動回路の制御性を高めることができる。なお、パルス電源のスイッチング周波数は、トランスＴの２次巻き線側の回路に寄生するインダクタンスや、２次巻き線側の回路で発生する損失などを考慮して決定される。
【００６８】
（第五の実施の形態）
図１０は、波形成形回路２５Ｕをさらに別の駆動回路に適用した例を示す図である。図８と異なる点は、駆動コントローラ３０Ｂの代わりに駆動コントローラ３０Ｃを設けた点と、パルス電源１次側回路１０の代わりにパルス電源１次側回路１０Ｃを設けた点である。そこで、図８と共通する回路の説明を省略し、図８と異なる点について説明する。
【００６９】
駆動コントローラ３０Ｃは、基本クロック発生器３３と、パルス発生回路３２と、駆動指令生成部３１Ｃとを含む。基本クロック発生器３３は基本クロック信号を発生し、駆動指令生成部３１Ｃおよびパルス発生回路３２へ基本クロック信号を供給する。駆動指令生成部３１Ｃは、駆動用トランジスタＴ１をオン／オフさせる駆動指令inst１、ならびに駆動用トランジスタＴ２をオン／オフさせる駆動指令inst２を生成し、駆動指令inst１を上アームの駆動回路へ、駆動指令inst２を下アームの駆動回路へ、それぞれ出力する。駆動指令生成部３１Ｃはさらに、駆動用トランジスタＴ１をオンさせるタイミングで切替え指令１を、駆動用トランジスタＴ２をオンさせるタイミングで切替え指令２をそれぞれ出力する。パルス発生回路３２は、基本クロック発生器３３から供給された基本クロック信号を用いて制御信号Ｖｇ１を生成し、パルス電源１次側回路１０Ｃへ制御信号Ｖｇ１を供給する。
【００７０】
パルス電源１次側回路１０Ｃは、パルス電源１次側回路１０に比べて、直流電源Ｖｓより高い電圧を印加する直流電源ＶｓＨと、直流電源Ｖｓおよび直流電源ＶｓＨを切換えるスイッチＳＷ３とが追加される。スイッチＳＷ３は、上記切替え指令１および切替え指令２の論理和信号によって切換えられる。スイッチＳＷ３は、論理和信号がＨレベルのとき直流電源ＶｓＨ側に、論理和信号がＬレベルのとき直流電源Ｖｓ側に、それぞれ切換えられる。これにより、スイッチＳＷ３が直流電源ＶｓＨ側に切換えられているときにパルス電源の２次巻き線ＳＵ側に誘起される電圧Ｖ２Ｕ、および２次巻き線ＳＬ側に誘起される電圧Ｖ２Ｌは、スイッチＳＷ３が直流電源Ｖｓ側に切換えられているときに比べて高くなる。
【００７１】
図１１は、図１０で示した駆動回路各部の動作タイミングを説明するタイミングチャートである。図９のタイミングチャートに比べて、切替え指令１および切替え指令２がＨレベルにされる時間が短くされ、パルス電源の通常のスイッチング周波数と同じにされている。また、図９の場合と同様に、タイミングチャートの開始点（左端）において、駆動用トランジスタＴ１は逆方向にオンして図１０の▲１▼に示す向きに電流が流れるいるものとする。
【００７２】
図９の駆動指令inst１がＨレベル（オン指令）にされ、切替え指令１がＨレベルにされる（タイミングｔ１）と、誘起電圧Ｖ２Ｕが高くなる。図１１の例では、１パルス分の誘起電圧Ｖ２Ｕが高くされる。これにより、駆動用トランジスタＴ１に対するオン信号の出力開始時において、タイミングｔ１以降に流れる上向きパルス状波形を有する電流Ｉ２Ｕを大きくすることができ、駆動用トランジスタＴ１のベース端子へ注入されるキャリアが増加する。
【００７３】
タイミング制御回路２６Ｕは、上記タイミングｔ１における誘起電圧Ｖ２Ｕの立ち上がりパルスに同期して駆動用トランジスタＴ１に対するオン信号を出力する。駆動用トランジスタＴ１は、図９の場合と同様に、駆動指令inst１がＨレベル（オン指令）の間は逆方向にオンしたままである。なお、駆動用トランジスタＴ１に対するオン信号の出力開始時に制御信号Ｖｇ２２ＵのＨレベルが高いのは、上述したコレクタキャッチャ２８Ｕのはたらきによる。
【００７４】
駆動指令inst１がＬレベル（オフ指令）にされると、タイミングｔ２においてタイミング制御回路２６Ｕがオフ信号を出力する。タイミングｔ２からタイミングｔ３まで流れる下向きパルス状の電流Ｉ２Ｕが、駆動用トランジスタＴ１のベース端子からキャリアを引き抜く。しかしながら、駆動用トランジスタＴ１のベース端子には、オンされているＮ型ＭＯＳトランジスタＭ２３Ｕを介して誘導性負荷Ｌから流れる電流がキャリア注入を継続するので、駆動用トランジスタＴ１内のキャリアは減少しない。
【００７５】
タイミングｔ２より所定時間経過後に駆動指令inst２がＨレベル（オン指令）にされ、切替え指令２がＨレベルにされる（タイミングｔ４）と、誘起電圧Ｖ２Ｌが高くなる。図１１の例では、１パルス分の誘起電圧Ｖ２Ｌが高くされる（Ｅ部）。これにより、駆動用トランジスタＴ２に対するオン信号の出力開始時において、タイミングｔ４以降に流れる上向きパルス状波形を有する電流Ｉ２Ｌを大きくする（Ｄ部）ことができ、駆動用トランジスタＴ２のベース端子へ注入されるキャリアが増加する。
【００７６】
タイミング制御回路２６Ｌは、上記タイミングｔ４における誘起電圧Ｖ２Ｌの立ち上がりパルスに同期して駆動用トランジスタＴ２に対するオン信号を出力する。駆動用トランジスタＴ２はキャリア注入されてターンオンし、図１０の▲２▼に示す向きに電流が流れる。図１１においてタイミングｔ４以降に流れる上向きパルス状の電流Ｉ２Ｌが、駆動用トランジスタＴ２のベース端子へキャリアを注入する。なお、駆動用トランジスタＴ２に対するオン信号の出力開始時に制御信号Ｖｇ２２ＬのＨレベルが高いのは、上述したコレクタキャッチャ２８Ｌのはたらきによる。
【００７７】
タイミングｔ４直後の図１１のＢ部に示される制御信号Ｖｇ２１Ｕのパルス状信号によってＮ型ＭＯＳトランジスタＭ２１Ｕがオンされるので、駆動用トランジスタＴ１内部のキャリアが減少を始める。この結果、駆動用トランジスタＴ１は速やかにオフされる。図１１においてタイミングｔ４直後に流れる下向きパルス状電流Ｉ２Ｕは、キャリアを引き抜く電流である。
【００７８】
波形成形回路２５Ｕは、図３、図５および図７による回路のうちいずれかによって構成する。第一および第四の実施の形態と同様に、駆動用トランジスタＴ２がターンオンする際に誘起電圧Ｖ２Ｕに生じる波形乱れ（図１１のＡ部）に起因するノイズがパルス周期センス回路２４Ｕの検出信号に重畳しても、このノイズＸを波形成形回路２５Ｕで除去する。これにより、制御信号Ｖｇ２１Ｕが図１１のＢ部で確実にＨレベルにされるので、駆動用トランジスタＴ１を速やかにオフさせることができる結果、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる（図１１のＣ部）。
【００７９】
以上説明した第五の実施の形態による駆動回路でも、駆動用トランジスタＴ２がターンオンする際に誘起電圧Ｖ２Ｕに生じる波形乱れ（図１１のＡ部）に起因するノイズを除去できるから、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる。また、駆動用トランジスタをターンオンするタイミング（たとえば、Ｅ部）のパルス電源による誘起電圧を高くしてキャリアを注入する電流（たとえば、Ｉ２Ｌ）を大きくした（たとえば、Ｄ部）ので、十分なキャリアを注入して駆動用トランジスタを速やかにターンオンさせることができる。さらに、駆動用トランジスタをターンオンするタイミング以外では、キャリアを注入する電流を大きくしないので、駆動回路で発生する損失を抑えることができる。
【００８０】
以上の説明では、下側アームの駆動用トランジスタＴ２をオン／オフさせる場合に、上側アームの駆動用トランジスタＴ１内に滞留するキャリアを引き抜く場合の動作を中心に説明したが、上側アームの駆動用トランジスタＴ１をオン／オフさせる場合に、下側アームの駆動用トランジスタＴ２内に滞留するキャリアを引き抜く場合の動作についても同様である。
【００８１】
上述した例では、上側アームを構成する回路に波形成形回路２５Ｕを設けたが、下側アームを構成する回路にも波形成形回路を設けてよい。
【００８２】
本発明による駆動回路は、一般的なバイポーラトランジスタだけに使用されるものではなく、種々の半導体素子に適用できる。とくに、トランジスタの動作が速く、電流の時間的変化が大きい半導体素子に対して本発明による駆動が有効である。
【００８３】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明する。第１の方向は、たとえば、▲１▼と反対向きが対応する。第２の方向は、たとえば、▲２▼の向きが対応する。第１の電流制御型トランジスタは、駆動用トランジスタＴ１が対応する。第２の電流制御型トランジスタは、駆動用トランジスタＴ２が対応する。パルス電流発生手段は、たとえば、パルス電源１次側回路１０およびトランスＴによって構成される。第１のスイッチ手段は、たとえば、ボディダイオードＤ２１ＵおよびＮ型ＭＯＳトランジスタＭ２２Ｕによって構成される。第２のスイッチ手段は、たとえば、ボディダイオードＤ２２ＵおよびＮ型ＭＯＳトランジスタＭ２１Ｕによって構成される。
【００８４】
第１のタイミング検出手段は、たとえば、パルス周期センス回路２４Ｕによって構成される。第１のタイミング制御回路は、たとえば、タイミング制御回路２６Ｕによって構成される。第３のスイッチ手段は、たとえば、ボディダイオードＤ２１ＬおよびＮ型ＭＯＳトランジスタＭ２２Ｌによって構成される。第４のスイッチ手段は、たとえば、ボディダイオードＤ２２ＬおよびＮ型ＭＯＳトランジスタＭ２１Ｌによって構成される。第２のタイミング検出手段は、たとえば、パルス周期センス回路２４Ｌによって構成される。第２のタイミング制御回路は、たとえば、タイミング制御回路２６Ｌによって構成される。波形成形手段は、たとえば、波形成形回路２５Ｕによって構成される。所定時間は、たとえば、スイッチング周期が対応する。低域通過フィルタ回路は、たとえば、ＲＣフィルタ回路によって構成される。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態による電流制御型素子の駆動回路を示す図である。
【図２】図１の駆動回路各部の動作タイミングを説明する図である。
【図３】第一の実施の形態による波形成形回路の構成例を示す図である。
【図４】図３の回路内各部の信号波形を示す図である。
【図５】第二の実施の形態による波形成形回路の構成例を示す図である。
【図６】図５の回路内の信号波形を示す図である。
【図７】第三の実施の形態による波形成形回路の構成例を示す図である。
【図８】本発明の第四の実施の形態による電流制御型素子の駆動回路を示す図である。
【図９】図８の駆動回路各部の動作タイミングを説明する図である。
【図１０】本発明の第五の実施の形態による電流制御型素子の駆動回路を示す図である。
【図１１】図１０の駆動回路各部の動作タイミングを説明する図である。
【図１２】従来技術による電流制御型素子の駆動回路を示す図である。
【符号の説明】
１０,１０Ｃ…パルス電源１次側回路、２４Ｕ,２４Ｌ…パルス周期センス回路、
２５Ｕ、波形成形回路、 ２６Ｕ,２６Ｌ…タイミング制御回路、
２７Ｕ,２７Ｌ…フォトカプラ、 ２８Ｕ,２８Ｌ…コレクタキャッチャ、
３０,３０Ｂ,３０Ｃ…駆動コントローラ、
Ｌ…誘導性負荷、
Ｍ２１Ｕ〜Ｍ２３Ｕ,Ｍ２１Ｌ〜Ｍ２３Ｌ…Ｎ型ＭＯＳトランジスタ、
Ｔ…トランス、 Ｔ１,Ｔ２…駆動用トランジスタ、
Ｖｓ,ＶＰ,ＶｓＨ…直流電源
【発明の属する技術分野】
本発明は、誘導性負荷に駆動電流を供給するための電流制御型素子の駆動回路に関する。
【０００２】
【従来の技術】
誘導性負荷を駆動する電流制御型素子用の駆動回路は、たとえば、誘導モータを駆動するハーフブリッジ回路などに用いられる。図１２は、ハーフブリッジ回路の一例を示す図である。図１２において、上アームを構成するトランジスタＴ１および下アームを構成するトランジスタＴ２は、それぞれ電流制御型スイッチングトランジスタ（以下、駆動用トランジスタとする）である。駆動用トランジスタＴ１およびＴ２は、駆動回路からベース端子に供給される電流に応じてオン／オフされ、駆動用トランジスタＴ１のエミッタ端子と駆動用トランジスタＴ２のコレクタ端子との間に接続されている誘導性負荷Ｌを駆動する。
【０００３】
上アームの駆動回路は、パルス電源と、制御回路９２Ｕと、Ｎ型ＭＯＳトランジスタ９３Ｕおよび９４Ｕと、ダイオードＤ１Ｕとによって構成される。パルス電源は、パルス発生回路９１と、直流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴとによって構成される。トランスＴには、一次巻き線Ｐと二次巻き線ＳＵとが巻かれている。
【０００４】
トランスＴの一次巻き線Ｐ側の回路には、直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図中ドットに向かう上向き)に印加するためにスイッチＳＷ１およびＳＷ２が直列に接続されている。また、一次巻き線Ｐに流れる電流を環流させる向きに、ダイオードＤｓ１およびＤｓ２が直列に接続されている。パルス発生回路９１は、スイッチＳＷ１およびＳＷ２の組を所定の周期でオン／オフするようにパルス状の制御信号Ｖｇ９１を出力する。
【０００５】
トランスＴの二次巻き線ＳＵ側の回路には、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタ９３Ｕおよび９４Ｕが直列に接続されている。ボディダイオードＤ９３Ｕは、Ｎ型ＭＯＳトランジスタ９３Ｕに内蔵される。ボディダイオードＤ９４Ｕは、Ｎ型ＭＯＳトランジスタ９４Ｕに内蔵される。制御回路９２Ｕは、Ｎ型ＭＯＳトランジスタ９３Ｕおよび９４Ｕのいずれか一方をオンし、他方をオフするように制御信号Ｖｇ９３ＵおよびＶｇ９４Ｕを出力する。ダイオードＤ１Ｕは、アノード端子が駆動用トランジスタＴ１のエミッタ端子に、カソード端子が駆動用トランジスタＴ１のベース端子に、それぞれ接続されている。
【０００６】
下アームの駆動回路は、パルス電源と、制御回路９２Ｌと、Ｎ型ＭＯＳトランジスタ９３Ｌおよび９４Ｌと、ダイオードＤ１Ｌとによって構成される。パルス電源は上述した上アームのパルス電源と共用され、トランスＴに二次巻き線ＳＬがさらに巻かれている。二次巻き線ＳＵと二次巻き線ＳＬの極性は反対に巻かれている。
【０００７】
トランスＴの二次巻き線ＳＬ側の回路には、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタ９３Ｌおよび９４Ｌが直列に接続されている。ボディダイオードＤ９３Ｌは、Ｎ型ＭＯＳトランジスタ９３Ｌに内蔵される。ボディダイオードＤ９４Ｌは、Ｎ型ＭＯＳトランジスタ９４Ｌに内蔵される。制御回路９２Ｌは、Ｎ型ＭＯＳトランジスタ９３Ｌおよび９４Ｌのいずれか一方をオンし、他方をオフするように制御信号Ｖｇ９３ＬおよびＶｇ９４Ｌを出力する。ダイオードＤ１Ｌは、アノード端子が駆動用トランジスタＴ２のエミッタ端子に、カソード端子が駆動用トランジスタＴ２のベース端子に、それぞれ接続されている。
【０００８】
上記のハーフブリッジ回路において、たとえば、駆動用トランジスタＴ２をオンさせる場合を説明する。上述したように、制御信号Ｖｇ９１は所定の周期でオン／オフが繰り返される。制御信号Ｖｇ９１がＨレベルになると、スイッチＳＷ１およびＳＷ２がオンされる。このとき、トランスＴの一次巻き線Ｐに流れる電流が増加し、二次巻き線ＳＬに誘起される電圧Ｖ２Ｌは負の向きになる。制御信号Ｖｇ９１がＬレベルになると、スイッチＳＷ１およびＳＷ２がオフされる。このとき、トランスＴの一次巻き線Ｐに流れる電流は、ダイオードＤｓ１およびＤｓ２を介して環流されて減少し、二次巻き線ＳＬに誘起される電圧Ｖ２Ｌは正の向きになる。
【０００９】
制御回路９２Ｌが制御信号Ｖｇ９４ＬをＨレベルにするとともに制御信号Ｖｇ９３ＬをＬレベルにすると、Ｎ型ＭＯＳトランジスタ９４Ｌがオン、Ｎ型ＭＯＳトランジスタ９３Ｌがオフされる。二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタ９３ＬのボディダイオードＤ９３Ｌで半波整流された電流が、Ｎ型ＭＯＳトランジスタ９４Ｌを介して駆動用トランジスタＴ２のベース端子へ流れ込む。これにより、駆動用トランジスタＴ２は、トランジスタＴ２内にキャリア注入されてターンオンする。駆動用トランジスタＴ２がオンすると、図中▲２▼で示す向きに電流が流れる。
【００１０】
その後、制御回路９２Ｌが制御信号Ｖｇ９４ＬをＬレベルにするとともに制御信号Ｖｇ９３ＬをＨレベルにすると、Ｎ型ＭＯＳトランジスタ９４Ｌがオフ、Ｎ型ＭＯＳトランジスタ９３Ｌがオンされる。二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタ９４ＬのボディダイオードＤ９４Ｌで半波整流された電流が、Ｎ型ＭＯＳトランジスタ９３Ｌを介して二次巻き線ＳＬのドットの反対側へ流れる。これにより、駆動用トランジスタＴ２はベース端子からキャリアを抜かれてターンオフする。
【００１１】
駆動用トランジスタＴ２がターンオフすると、誘導性負荷Ｌから逆起電力が発生され、この逆起電力により図中ＶＭ点の電位が上昇する。ＶＭ点の電位が駆動用トランジスタＴ１のベース端子の電位＋ダイオードＤ１Ｕの順方向オン電圧より高くなると、ダイオードＤ１Ｕが順バイアスされて図中▲３▼で示す方向に電流が流れる。この電流は駆動用トランジスタＴ１のベース端子へキャリアを注入し、駆動用トランジスタＴ１が逆方向にオンする。この結果、上記逆起電力による環流電流が図中▲１▼で示す方向に流れる。
【００１２】
【発明が解決しようとする課題】
逆方向にオンした駆動用トランジスタＴ１は、その内部に多くのキャリアを有する。したがって、この状態で駆動用トランジスタＴ２が再びターンオンされると、駆動用トランジスタＴ１内にキャリアが滞留されて逆回復動作に時間がかかる。このため、駆動用トランジスタＴ１は、制御回路９２Ｕによってオフされているにもかかわらず、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向かう順方向の電流が流れやすい状態にされる。この結果、駆動用トランジスタＴ１および駆動用トランジスタＴ２を貫通する大きな貫通電流が流れてしまう。
【００１３】
本発明の目的は、上下アームを構成する電流制御型トランジスタに流れる貫通電流、すなわち、電流制御型トランジスタの一方が逆方向にオンしている状態で他方の電流制御型トランジスタをオンさせる場合などに生じる上下の電流制御型トランジスタ双方を貫通する電流を抑えるようにした電流制御型素子用駆動回路を提供することにある。
【００１４】
【課題を解決するための手段】
（１）請求項１に記載の発明は、誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、第１の電流制御型トランジスタと直列に接続され、誘導性負荷に対して下アーム側に位置して第１の方向と異なる第２の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタとをそれぞれ駆動する電流制御型素子用駆動回路に適用される。そして、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と第１の電流制御型トランジスタとの間に介挿され、第１の電流制御型トランジスタの制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と第１の電流制御型トランジスタとの間に介挿され、第１の電流制御型トランジスタの制御端子に負のパルス状電流を供給する第２のスイッチ手段と、パルス電流発生手段によって第１の電流制御型トランジスタへ発生されるパルス状電流の発生タイミングを検出し、検出信号を出力する第１のタイミング検出手段と、(1)第１の電流制御型トランジスタをオンさせるとき、第１のタイミング検出手段による検出信号に応じて第１のスイッチ手段へ正のパルス状電流の供給を指示し、(2)第１の電流制御型トランジスタをオフさせるとき、第１のタイミング検出手段による検出信号に応じて第２のスイッチ手段へ負のパルス状電流の供給を指示する第１のタイミング制御回路と、パルス電流発生手段と第２の電流制御型トランジスタとの間に介挿され、第２の電流制御型トランジスタの制御端子に正のパルス状電流を供給する第３のスイッチ手段と、パルス電流発生手段と第２の電流制御型トランジスタとの間に介挿され、第２の電流制御型トランジスタの制御端子に負のパルス状電流を供給する第４のスイッチ手段と、パルス電流発生手段によって第２の電流制御型トランジスタへ発生されるパルス状電流の発生タイミングを検出し、検出信号を出力する第２のタイミング検出手段と、(1)第２の電流制御型トランジスタをオンさせるとき、第２のタイミング検出手段による検出信号に応じて第３のスイッチ手段へ正のパルス状電流の供給を指示し、(2)第２の電流制御型トランジスタをオフさせるとき、第２のタイミング検出手段による検出信号に応じて第４のスイッチ手段へ負のパルス状電流の供給を指示する第２のタイミング制御回路と、第１のタイミング検出手段による検出信号、および第２のタイミング検出手段による検出信号のうち少なくとも第１のタイミング検出手段による検出信号のノイズを除去する波形成形手段とを備えることにより、上述した目的を達成する。
（２）請求項２に記載の発明は、請求項１に記載の電流制御型素子用駆動回路において、ノイズは、第３のスイッチ手段が第２の電流制御型トランジスタの制御端子へ正のパルス状電流の供給を開始したときに発生することを特徴とする。
（３）請求項３に記載の発明は、請求項１または２に記載の電流制御型素子用駆動回路において、ノイズは、第１の電流制御型トランジスタが逆起電力による電流を逆方向に流す状態で発生することを特徴とする。
（４）請求項４に記載の発明は、請求項１〜３のいずれかに記載の電流制御型素子用駆動回路において、波形成形手段は、入力される信号の信号レベルが変化したとき、(1)前回の信号レベル変化から所定時間が経過している場合に変化後の検出信号レベルを出力し、(2)前回の信号レベル変化から所定時間が経過していない場合に変化前の信号レベルを出力を継続することを特徴とする。
（５）請求項５に記載の発明は、請求項１〜３のいずれかに記載の電流制御型素子用駆動回路において、波形成形手段は、ＰＬＬ回路を有し、入力される信号を当該ＰＬＬ回路の基準周波数信号とし、出力する信号を当該ＰＬＬ回路の比較周波数信号とすることを特徴とする。
（６）請求項６に記載の発明は、請求項１〜３のいずれかに記載の電流制御型素子用駆動回路において、波形成形手段は、低域通過フィルタ回路によって構成されることを特徴とする。
【００１５】
【発明の効果】
本発明による電流制御型素子用駆動回路によれば、上下アームを構成する電流制御型トランジスタに流れる貫通電流を抑えることができる。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（第一の実施の形態）
図１は、本発明の第一の実施の形態による電流制御型素子の駆動回路を示す図である。図１において、上下に接続された駆動用トランジスタＴ１およびＴ２によってハーフブリッジが構成されている。Ｔ１およびＴ２は、モータなどの誘導性負荷Ｌに駆動電流を供給する。たとえば、駆動用トランジスタＴ１のコレクタ端子は直流電源ＶＰに接続され、駆動用トランジスタＴ２のエミッタ端子は接地されている。駆動用トランジスタＴ１のエミッタ端子と駆動用トランジスタＴ２のコレクタ端子との間に誘導性負荷Ｌが接続される。
【００１７】
上側アームを構成する駆動用トランジスタＴ１は、駆動回路からベース端子に供給されるパルス電流Ｉ２Ｕに応じてオン／オフされる。下側アームを構成する駆動用トランジスタＴ２は、駆動回路からベース端子に供給されるパルス電流Ｉ２Ｌに応じてオン／オフされる。駆動用トランジスタＴ１およびＴ２は、コンプリメンタリ駆動される。
【００１８】
上側アームの駆動回路は、パルス電源と、タイミング制御回路２６Ｕと、Ｎ型ＭＯＳトランジスタＭ２１Ｕ、Ｍ２２ＵおよびＭ２３Ｕと、波形成形回路２５Ｕと、パルス周期センス回路２４Ｕとによって構成される。下側アームの駆動回路は、パルス電源と、タイミング制御回路２６Ｌと、Ｎ型ＭＯＳトランジスタＭ２１Ｌ、Ｍ２２ＬおよびＭ２３Ｌと、パルス周期センス回路２４Ｌとによって構成される。上側アームの駆動回路および下側アームの駆動回路は、それぞれ駆動コントローラ３０によって駆動タイミングが制御される。
【００１９】
パルス電源は、上下アームで共通に使用される。パルス電源は、直流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴとによって構成される。トランスＴには、コアと１次巻き線Ｐとを共通にして２次巻き線ＳＵおよびＳＬが巻かれている。２次巻き線ＳＵおよびＳＬは、極性が反対に巻かれている。
【００２０】
パルス電源１次側回路１０について説明する。スイッチＳＷ１およびＳＷ２は、直流電源Ｖｓの電圧を１次巻き線Ｐに正の向き(図中ドットに向かう上向き)に印加するように１次巻き線Ｐと直列に接続されている。また、１次巻き線Ｐに流れる電流を環流させる向きに、ダイオードＤｓ１およびＤｓ２が１次巻き線Ｐと直列に接続されている。スイッチＳＷ１およびＳＷ２は、駆動コントローラ３０から供給される制御信号Ｖｇ１によって所定の周期でオン／オフ駆動される。
【００２１】
駆動コントローラ３０は、基本クロック発生器３３と、パルス発生回路３２と、駆動指令生成部３１とを含む。基本クロック発生器３３は基本クロック信号を発生し、パルス発生回路３２および駆動指令生成部３１へ基本クロック信号を供給する。パルス発生回路３２は、基本クロック発生器３３から供給された基本クロック信号を用いて制御信号Ｖｇ１を生成し、パルス電源１次側回路１０へ制御信号Ｖｇ１を供給する。駆動指令生成部３１は、駆動用トランジスタＴ１をオン／オフさせる駆動指令inst１、ならびに駆動用トランジスタＴ２をオン／オフさせる駆動指令inst２を生成し、駆動指令inst１を上アームの駆動回路へ、駆動指令inst２を下アームの駆動回路へ、それぞれ出力する。
【００２２】
トランスＴの２次巻き線ＳＵ側の回路が上側アームを構成する。上側アームには、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタＭ２１ＵおよびＭ２２Ｕが直列に接続されている。ボディダイオードＤ２１Ｕは、Ｎ型ＭＯＳトランジスタＭ２１Ｕに内蔵される。ボディダイオードＤ２２Ｕは、Ｎ型ＭＯＳトランジスタＭ２２Ｕに内蔵される。Ｎ型ＭＯＳトランジスタＭ２３Ｕは、駆動用トランジスタＴ１のベース端子−エミッタ端子間に接続されている。ボディダイオードＤ２３ＵはＮ型ＭＯＳトランジスタＭ２３Ｕに内蔵され、アノード端子が駆動用トランジスタＴ１のエミッタ端子に、カソード端子が駆動用トランジスタＴ１のベース端子にそれぞれ接続されている。
【００２３】
パルス周期センス回路２４Ｕは、抵抗器Ｒ１ＵおよびＮ型ＭＯＳトランジスタＭＳＵによって構成される。抵抗器Ｒ１Ｕの一端に直流電圧ＶｄＵが印加され、抵抗器Ｒ１Ｕの他端がＮ型ＭＯＳトランジスタＭＳＵを介して２次巻き線ＳＵの反ドット側に接続される。Ｎ型ＭＯＳトランジスタＭＳＵは、２次巻き線ＳＵに誘起される電圧Ｖ２Ｕが正のときオンされ、誘起電圧Ｖ２Ｕが負のときオフされる。これにより、パルス周期センス回路２４Ｕは、２次巻き線ＳＵの誘起電圧Ｖ２Ｕに同期して誘起電圧Ｖ２Ｕと逆極性の検出信号を出力する。つまり、誘起電圧Ｖ２Ｕが正のときＬレベルの検出信号を出力し、誘起電圧が負のときＨレベルの検出信号を出力する。
【００２４】
波形生成回路２５Ｕは、パルス周期センス回路２４Ｕから出力された検出信号の波形の乱れ（ノイズ）を成形（ノイズ除去）し、ノイズ除去後の検出信号ＰＴＵをタイミング制御回路２６Ｕへ出力する。タイミング制御回路２６Ｕは、駆動指令inst１の出力レベル（Ｈレベル＝オン指令、Ｌレベル＝オフ指令）に応じて、検出信号ＰＴＵの変化タイミングに同期してＮ型ＭＯＳトランジスタＭ２１Ｕ、Ｍ２２ＵおよびＭ２３Ｕに対する制御信号を変化させる。
【００２５】
上側アームの駆動回路が駆動用トランジスタＴ１をオンさせると、駆動用トランジスタＴ１を介して誘導性負荷Ｌの左から右（図１の▲１▼と反対向き）へ駆動電流が供給される。
【００２６】
トランスＴの二次巻き線ＳＬ側の回路が下側アームを構成する。下側アームには、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタＭ２１ＬおよびＭ２２Ｌが直列に接続されている。ボディダイオードＤ２１Ｌは、Ｎ型ＭＯＳトランジスタＭ２１Ｌに内蔵される。ボディダイオードＤ２２Ｌは、Ｎ型ＭＯＳトランジスタＭ２２Ｌに内蔵される。Ｎ型ＭＯＳトランジスタＭ２３Ｌは、駆動用トランジスタＴ２のベース端子−エミッタ端子間に接続されている。ボディダイオードＤ２３ＬはＮ型ＭＯＳトランジスタＭ２３Ｌに内蔵され、アノード端子が駆動用トランジスタＴ２のエミッタ端子に、カソード端子が駆動用トランジスタＴ２のベース端子にそれぞれ接続されている。
【００２７】
パルス周期センス回路２４Ｌは、抵抗器Ｒ１ＬおよびＮ型ＭＯＳトランジスタＭＳＬによって構成される。抵抗器Ｒ１Ｌの一端に直流電圧ＶｄＬが印加され、抵抗器Ｒ１Ｌの他端がＮ型ＭＯＳトランジスタＭＳＬを介して２次巻き線ＳＬのドット側に接続される。Ｎ型ＭＯＳトランジスタＭＳＬは、２次巻き線ＳＬに誘起される電圧Ｖ２Ｌが正のときオンされ、誘起電圧Ｖ２Ｌが負のときオフされる。これにより、パルス周期センス回路２４Ｌは、２次巻き線ＳＬの誘起電圧Ｖ２Ｌに同期して誘起電圧Ｖ２Ｌと逆極性の検出信号ＰＴＬを出力する。つまり、誘起電圧Ｖ２Ｌが正のときＬレベルの検出信号を出力し、誘起電圧が負のときＨレベルの検出信号を出力する。
【００２８】
タイミング制御回路２６Ｌは、駆動指令inst２の出力レベル（Ｈレベル＝オン指令、Ｌレベル＝オフ指令）に応じて、検出信号ＰＴＬの変化タイミングに同期してＮ型ＭＯＳトランジスタＭ２１Ｌ、Ｍ２２ＬおよびＭ２３Ｌに対する制御信号を変化させる。
【００２９】
下側アームの駆動回路が駆動用トランジスタＴ２をオンさせると、駆動用トランジスタＴ２を介して誘導性負荷Ｌの右から左（図１の▲２▼で示される向き）へ駆動電流が供給される。
【００３０】
上述したハーフブリッジの駆動回路の動作タイミングを説明する。図２は、図１で示した駆動回路各部の動作タイミングを説明するタイミングチャートである。図２において、駆動指令inst１、パルス電源１次側回路１０に入力される制御信号Ｖｇ１、２次巻き線ＳＵに誘起される電圧Ｖ２Ｕ、波形成形回路２５Ｕによって波形成形された検出信号ＰＴＵ、Ｎ型ＭＯＳトランジスタＭ２２Ｕのゲート端子に印加される制御信号Ｖｇ２２Ｕ、Ｎ型ＭＯＳトランジスタＭ２１Ｕのゲート端子に印加される制御信号Ｖｇ２１Ｕ、Ｎ型ＭＯＳトランジスタＭ２３Ｕのゲート端子に印加される制御信号Ｖｇ２３Ｕ、駆動用トランジスタＴ１のベース端子に供給される電流Ｉ２Ｕの波形が、上アーム側の信号波形としてそれぞれ示されている。
【００３１】
図２にはさらに、駆動指令inst２、２次巻き線ＳＬに誘起される電圧Ｖ２Ｌ、パルス周期センス回路２４Ｌによって検出された検出信号ＰＴＬ、Ｎ型ＭＯＳトランジスタＭ２２Ｌのゲート端子に印加される制御信号Ｖｇ２２Ｌ、Ｎ型ＭＯＳトランジスタＭ２１Ｌのゲート端子に印加される制御信号Ｖｇ２１Ｌ、Ｎ型ＭＯＳトランジスタＭ２３Ｌのゲート端子に印加される制御信号Ｖｇ２３Ｌ、駆動用トランジスタＴ２のベース端子に供給される電流Ｉ２Ｌ、駆動用トランジスタＴ２のエミッタ端子に流れる電流ＩｅＬの波形が、下アーム側の信号波形としてそれぞれ示されている。
【００３２】
制御信号Ｖｇ１は、上述したように所定の周期でオン／オフが繰り返される。制御信号Ｖｇ１がＨレベルになると、スイッチＳＷ１およびＳＷ２がオンされる。トランスＴの１次巻き線Ｐに流れる電流が増加し、２次巻き線ＳＵに誘起される電圧Ｖ２Ｕは正の向きになり、２次巻き線ＳＬに誘起される電圧Ｖ２Ｌは負の向きになる。一方、制御信号Ｖｇ１がＬレベルになると、スイッチＳＷ１およびＳＷ２がオフされる。このとき、トランスＴの１次巻き線Ｐに流れる電流は、ダイオードＤｓ１およびＤｓ２を介して環流されて減少する。２次巻き線ＳＵに誘起される電圧Ｖ２Ｕは負の向きになり、２次巻き線ＳＬに誘起される電圧Ｖ２Ｌは正の向きになる。
【００３３】
図２のタイミングチャートの開始点（左端）において、駆動用トランジスタＴ１は逆方向にオンしているものとする。すなわち、駆動用トランジスタＴ１をオフさせた状態で駆動用トランジスタＴ２をターンオンさせて誘導性負荷Ｌに図１の▲２▼で示す向きの電流を流した後に、駆動用トランジスタＴ２をターンオフさせた場合である。駆動用トランジスタＴ２がターンオフすると誘導性負荷Ｌから逆起電力が発生され、この逆起電力により図中ＶＭ点の電位が上昇する。ＶＭ点の電位が駆動用トランジスタＴ１のベース端子の電位＋ボディダイオードＤ２３Ｕの順方向オン電圧より高くなると、ダイオードＤ２３Ｕが順バイアスされる。ボディダイオードＤ２３Ｕを流れた電流は駆動用トランジスタＴ１のベース端子へキャリアを注入し、駆動用トランジスタＴ１を逆方向にオンさせる。この結果、上記逆起電力による環流電流が図１の▲１▼で示す方向に流れる。この状態で図２のタイミングチャートが開始する。
【００３４】
図２の駆動指令inst１がＨレベル（オン指令）にされると、タイミング制御回路２６Ｕは、誘起電圧Ｖ２Ｕの立ち上がりパルスに同期して駆動用トランジスタＴ１に対するオン信号を出力する（タイミングｔ１）。タイミング制御回路２６が制御信号Ｖｇ２２ＵをＨレベルに、制御信号Ｖｇ２３ＵおよびＶｇ２１ＵをＬレベルにすると、Ｎ型ＭＯＳトランジスタＭ２２Ｕがオン、Ｎ型ＭＯＳトランジスタＭ２３ＵおよびＭ２１Ｕがそれぞれオフする。２次巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジスタＭ２１ＵのボディダイオードＤ２１Ｕで半波整流された電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｕを介して駆動用トランジスタＴ１のベース端子へ流れ込む。これにより、駆動用トランジスタＴ１にキャリアが注入される。この場合、駆動用トランジスタＴ１は逆方向にオンしたままである。なお、図２においてタイミングｔ１以降に流れる上向きパルス状波形を有する電流Ｉ２Ｕが、駆動用トランジスタＴ１のベース端子へキャリアを注入する。
【００３５】
なお、２次巻き線ＳＵ側の回路には寄生インダクタンスが存在する。このため、駆動用トランジスタＴ１のベース端子に流れる電流Ｉ２Ｕは徐々に増加し、その波形は右上がりの傾きを有するパルス状波形になる。パルス発生回路３２による制御信号Ｖｇ１のパルス周期は、駆動用トランジスタＴ１中におけるキャリアのライフタイムより十分小さくされるので、電流Ｉ２Ｕがパルス状の駆動電流であっても、トランジスタＴ１をオンさせるのに十分なキャリアを注入ことができる。２次巻き線ＳＬ側についても同様である。
【００３６】
駆動指令inst１がＬレベル（オフ指令）にされると、タイミングｔ２においてタイミング制御回路２６Ｕがオフ信号を出力する。タイミング制御回路２６Ｕが制御信号Ｖｇ２２ＵをＬレベルに、制御信号Ｖｇ２３ＵおよびＶｇ２１ＵをＨレベルにすると、Ｎ型ＭＯＳトランジスタＭ２２Ｕがオフ、Ｎ型ＭＯＳトランジスタＭ２３ＵおよびＭ２１Ｕがオンする。制御信号Ｖｇ２１Ｕは、波形成形された検出信号ＰＴＵに同期したタイミングでパルス状に出力される。
【００３７】
２次巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジスタＭ２２ＵのボディダイオードＤ２２Ｌで半波整流された電流が、Ｎ型ＭＯＳトランジスタＭ２１Ｕを介して２次巻き線ＳＵのドット側へ流れる。図２においてタイミングｔ２からタイミングｔ３まで流れる下向きパルス状の電流Ｉ２Ｕが、駆動用トランジスタＴ１のベース端子からキャリアを引き抜く。しかしながら、駆動用トランジスタＴ１のベース端子には、オンされているＮ型ＭＯＳトランジスタＭ２３Ｕを介して誘導性負荷Ｌから流れる電流がキャリア注入を継続するので、駆動用トランジスタＴ１内のキャリアは減少しない。
【００３８】
タイミングｔ２より所定時間経過後に駆動指令inst２がＨレベル（オン指令）にされると、タイミング制御回路２６Ｌは、誘起電圧Ｖ２Ｌの立ち上がりパルスに同期して駆動用トランジスタＴ２に対するオン信号を出力する（タイミングｔ４）。上記所定時間は、タイミングｔ２からタイミングｔ４までの間、駆動用トランジスタＴ１およびＴ２の双方にオフ信号を出力するように設けられている。タイミング制御回路２６Ｌが制御信号Ｖｇ２２ＬをＨレベルに、制御信号Ｖｇ２３ＬおよびＶｇ２１ＬをＬレベルにすると、Ｎ型ＭＯＳトランジスタＭ２２Ｌがオン、Ｎ型ＭＯＳトランジスタＭ２３ＬおよびＭ２１Ｌがオフする。２次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタＭ２１ＬのボディダイオードＤ２１Ｌで半波整流された電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｌを介して駆動用トランジスタＴ２のベース端子へ流れ込む。これにより、駆動用トランジスタＴ２はキャリア注入されてターンオンし、図１の▲２▼に示す向きに電流が流れる。なお、図２においてタイミングｔ４以降に流れる上向きパルス状の電流Ｉ２Ｌが、駆動用トランジスタＴ２のベース端子へキャリアを注入する。
【００３９】
タイミングｔ４直後の図２のＢ部に示される制御信号Ｖｇ２１Ｕのパルス状信号によってＮ型ＭＯＳトランジスタＭ２１Ｕがオンされるので、駆動用トランジスタＴ１内部のキャリアが減少を始める。この結果、駆動用トランジスタＴ１は速やかにオフされる。図２においてタイミングｔ４直後に流れる下向きパルス状電流Ｉ２Ｕは、キャリアを引き抜く電流である。
【００４０】
タイミングｔ４直後について補足する。駆動用トランジスタＴ１が逆方向にオンしている間に駆動用トランジスタＴ２がターンオンされると、駆動用トランジスタＴ１が逆回復動作に入り、駆動用トランジスタＴ１内に蓄積されているキャリアがそのまま滞留する。これを放置すると、駆動用トランジスタＴ１はオフ状態でありながらコレクタ→エミッタ方向、すなわち順方向に電流が流れる状態にされ、駆動用トランジスタＴ１および駆動用トランジスタＴ２を貫通する大きな貫通電流が流れるおそれがある。しかしながら、誘導性負荷Ｌを流れる電流が上記▲１▼から上記▲２▼の向きに変化すると速やかに駆動用トランジスタＴ１内のキャリアが引き抜かれるので、駆動用トランジスタＴ１に順方向の電流が流れることが防止される。図２の電流ＩｅＬの波形において、Ｃ部の波形が小さく抑えられ、貫通電流が防止されたことを示している。
【００４１】
波形成形回路２５Ｕの動作について詳細を説明する。タイミングｔ４において駆動用トランジスタＴ２がオンすると、図１のＶＭ点の電位が急激に低下する。具体的には、直流電源ＶＰの印加電圧による電位の近傍から接地電位の近傍まで変化する。このため、誘起電圧Ｖ２Ｕの電圧波形に図２のＡ部で示すような乱れが生じる。この電圧波形の乱れは、パルス周期センス回路２４Ｕから出力される検出信号波形にも重畳する。波形成形回路２５Ｕは、このような検出信号波形の乱れを成形する。
【００４２】
図３は、第一の実施の形態による波形成形回路２５Ｕの構成例を示す図である。図４は、図３による回路の入力点Ａ〜出力点Ｈまでの回路内各部の信号波形を示す図である。図３において、入力点Ａにパルス周期センス回路２４Ｕから検出信号が入力される。図４の信号波形ＳｉｇＡは、上述した波形乱れＸを有する。図３のＮＡＮＤゲートＮＡＮＤ１には、波形ＳｉｇＡで示される信号Ａと、信号Ａを抵抗器Ｒ１およびインバータＩＮＶ１に通した後の信号Ｃとがそれぞれ入力される。図４の波形ＳｉｇＢおよび波形ＳｉｇＣは、それぞれインバータＩＮＶ１に入力される前の点Ｂと、ＩＮＶ１から出力された後の点Ｃの信号波形である。波形ＳｉｇＢは、波形ＳｉｇＡが立ち上がる（タイミングｔ１０）と、抵抗器Ｒ１による時定数で徐々に立ち上がる。波形ＳｉｇＢがインバータＩＮＶ１の閾値電圧Ｖｔｈ１を超える（タイミングｔ１１）と、波形ＳｉｇＣがＨレベルからＬレベルに変化する。なお、図４において各ゲートの伝播遅延時間はゼロとし、抵抗器による時定数で生じた遅延のみを表している。
【００４３】
波形ＳｉｇＤに示すように、ＮＡＮＤゲートＮＡＮＤ１から出力された信号Ｄは、タイミングｔ１０からタイミングｔ１１までＬレベル、他はＨレベルになる。ＡＮＤゲートＡＮＤ１には、信号Ｄと、信号Ｄを抵抗器Ｒ２およびインバータＩＮＶ２に通した後の信号Ｆとがそれぞれ入力される。図４の波形ＳｉｇＥおよび波形ＳｉｇＦは、それぞれインバータＩＮＶ２に入力される前の点Ｅと、ＩＮＶ２から出力された後の点Ｆの信号波形である。波形ＳｉｇＥは、波形ＳｉｇＤが立ち上がる（タイミングｔ１１）と、抵抗器Ｒ２による時定数で徐々に立ち上がる。波形ＳｉｇＥがインバータＩＮＶ２の閾値電圧Ｖｔｈ２を超える（タイミングｔ１２）と、波形ＳｉｇＦがＨレベルからＬレベルに変化する。これにより、ＡＮＤゲートＡＮＤ１から出力された信号Ｇは、波形ＳｉｇＧに示すように、タイミングｔ１１からタイミングｔ１２までＨレベル、他はＬレベルになる。なお、点ＤＥ間にダイオードＤ１が設けられ、ダイオードＤ１のアノード端子が点Ｅに、ダイオードＤ１のカソード端子が点Ｄにそれぞれ接続されることにより、波形ＳｉｇＥの立ち下がり時に遅延は生じない。
【００４４】
ＯＲゲートＯＲ１には、上記信号Ｇと、信号Ａとがそれぞれ入力される。ＯＲゲートＯＲ１の出力点Ｈは、波形ＳｉｇＨに示すように、タイミングｔ１０までＬレベル、タイミングｔ１０以降Ｈレベルとなる。この結果、信号波形ＳｉｇＨは、信号波形ＳｉｇＡから波形乱れＸを除去したものである。信号Ｈは、波形成形後の検出信号ＰＴＵとしてタイミング制御回路２６Ｕへ入力される。
【００４５】
このように、波形成形回路２５Ｕは、誘起電圧Ｖ２Ｕのスイッチング周波数より周波数が高い成分（スイッチング周期より短い時間間隔で信号波形がＨレベルからＬレベルに、もしくはＬレベルからＨレベルに変化する成分）、すなわち、波形乱れを除去する。なお、スイッチング周波数は、制御信号Ｖｇ１の周波数である。
【００４６】
もし、波形成形回路２５Ｕが省略されると、波形乱れＸを有する検出信号がタイミング制御回路２６Ｕへ入力される。この場合には、波形乱れＸの影響により図２のＢ部に示される制御信号Ｖｇ２１Ｕのパルス状信号が消失するおそれがある。制御信号Ｖｇ２１Ｕのパルス信号が消失するとＮ型ＭＯＳトランジスタＭ２１Ｕがオンしないので、タイミングｔ４以降に駆動用トランジスタＴ１からキャリアの引き抜きが行われなくなる。この結果、駆動用トランジスタＴ１にキャリアが滞留されたまま駆動用トランジスタＴ２がオンされ、上下アームの駆動用トランジスタＴ１ならびにＴ２を貫通する過大な電流が流れてしまう。このように、波形成形回路２５Ｕはパルス周期センス回路２４Ｕによる検出信号に重畳した波形乱れＸを除去することにより、駆動用トランジスタＴ２がオンされた直後の貫通電流を抑えている（Ｃ部）。
【００４７】
以上説明した第一の実施の形態についてまとめる。
（１）ハーフブリッジを構成する駆動用トランジスタＴ１および駆動用トランジスタＴ２を、パルス電源トランスＴを用いてパルス駆動する。駆動用トランジスタＴ１（Ｔ２）をターンオンさせるとき、トランスＴの２次巻き線ＳＵのドット側（ＳＬの反ドット側）から流れ出る正の向きのパルス電流を用いてトランジスタＴ１（Ｔ２）内にキャリアを注入する。トランジスタＴ１（Ｔ２）をターンオフさせるとき、トランスＴの２次巻き線ＳＵのドット側（ＳＬの反ドット側）に流れ込む負の向きのパルス電流を用いて、トランジスタＴ１（Ｔ２）内に蓄積されているキャリアを引き抜く。２次巻き線ＳＵ（ＳＬ）から正のパルス電流を出力させるには、Ｎ型ＭＯＳスイッチＭ２２Ｕ（Ｍ２２Ｌ）をオン、Ｎ型ＭＯＳスイッチＭ２１Ｕ（Ｍ２１Ｌ）をオフしてボディダイオードＤ２１Ｕ（Ｄ２１Ｌ）で半波整流する。２次巻き線ＳＵ（ＳＬ）から負のパルス電流を出力させるには、Ｎ型ＭＯＳスイッチＭ２１Ｕ（Ｍ２１Ｌ）をオン、Ｎ型ＭＯＳスイッチＭ２２Ｕ（Ｍ２２Ｌ）をオフしてボディダイオードＤ２２Ｕ（Ｄ２２Ｌ）で半波整流する。上下アームの２次巻き線ＳＵ（ＳＬ）側回路は、それぞれ時分割で正負両方向のパルス電流を出力させることができるので、回路の小型化およびコスト削減の効果がある。
（２）下側アームの駆動用トランジスタＴ２をターンオンする際、パルス電源トランスＴの２次巻き線ＳＵのドット側に流れ込む向きの電流を用いて上側アームの駆動用トランジスタＴ１内に蓄積されているキャリアを引き抜く。駆動用トランジスタＴ２がオンされる以前に駆動用トランジスタＴ１が逆方向にオンされ、駆動用トランジスタＴ１の逆回復時に駆動用トランジスタＴ１内にキャリアが滞留するとき、滞留キャリアを当該トランジスタＴ１のベース端子から引く抜くことにより、駆動用トランジスタＴ１がオフ状態でありながら順方向に電流が流れる状態にされる時間を短かくできる。この結果、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる。
（３）パルス電源トランスＴの２次巻き線ＳＵのドット側に流れ込む向きの電流は、２次巻き線ＳＵの誘起電圧Ｖ２Ｕが負になるタイミング（＝パルス周期センス回路２４Ｕの検出信号がＨレベルになるタイミング）で制御信号Ｖｇ２１ＵをＨレベルにし、Ｎ型ＭＯＳトランジスタＭ２１Ｕをオンさせて流す。このとき、パルス周期センス回路２４Ｕの検出信号を波形成形回路２５Ｕに通すようにしたので、駆動用トランジスタＴ２がターンオンする際に誘起電圧Ｖ２Ｕに生じる波形乱れ（図２のＡ部）に起因するノイズ（図４のＸ）がパルス周期センス回路２４Ｕの検出信号に重畳しても、このノイズＸが波形成形回路２５Ｕで除去される。これにより、制御信号Ｖｇ２１Ｕが図２のＢ部で確実にＨレベルにされるので、駆動用トランジスタＴ１を速やかにオフさせることができる結果、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる。
【００４８】
上述した電圧波形の乱れは、駆動用トランジスタＴ２をオンさせる誘起電圧Ｖ２ＬがＨレベルになった以降に駆動用トランジスタＴ２がターンオンすると生じる。つまり、パルス周期センス回路２４の検出信号に重畳するノイズＸ（図４）は、当該検出信号がＬレベルからＨレベルに変化した（タイミングｔ１０）後に遅延して重畳する。そこで、図３の抵抗器Ｒ１およびＲ２の抵抗値は、ノイズＸの重畳タイミングがタイミングｔ１１とタイミングｔ１２との間に収まるように決定される。
【００４９】
（第二の実施の形態）
波形成形回路２５ＵをＰＬＬ(Phase Locked Loop)回路で構成してもよい。図５は、第二の実施の形態による波形成形回路２５Ｕの構成例を示す図である。図６は、図５による回路の入力点Ａ２および出力点Ｂ２の信号波形を示す図である。図５において、入力点Ａ２にパルス周期センス回路２４Ｕ（図１）から検出信号が入力される。この入力信号には、図６の信号波形ＳｉｇＡ２に示されるように、上述した波形乱れＸが含まれる。図５の位相比較器５１には、波形ＳｉｇＡ２で示される信号Ａ２と、当該ＰＬＬ回路の出力信号Ｂ２とがそれぞれ入力される。
【００５０】
位相比較器５１は、信号Ａ２の周波数（基準周波数とする）および信号Ｂ２の周波数（比較周波数とする）の位相を比較し、位相差に応じた信号を出力する。ループフィルタ５２は、上記位相差に応じた信号の低周波数成分を濾波してＶＣＯ(Voltage Control Oscillator)５３へ出力する。ＶＣＯ５３は、入力信号の電圧に応じた周波数のパルス信号を発生して出力する。このようなＰＬＬ回路により、信号Ａ２および信号Ｂ２の周波数が同じになるようにフィードバック制御され、誘起電圧Ｖ２Ｕ（図２）のスイッチング周波数に比べて高い周波数成分を有するノイズが除去される。
【００５１】
以上説明したように、第二の実施の形態によるＰＬＬ回路で波形成形回路２５Ｕを構成しても、駆動用トランジスタＴ２がターンオンする際に誘起電圧Ｖ２Ｕに生じる波形乱れ（図２のＡ部）に起因するノイズ（図６のＸ）を除去できる。この結果、駆動用トランジスタＴ１を速やかにオフさせることができるので、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる。
【００５２】
（第三の実施の形態）
波形成形回路２５ＵをＲＣフィルタ回路で構成してもよい。図７は、第三の実施の形態による波形成形回路２５Ｕの構成例を示す図である。図７において、パルス周期センス回路２４Ｕ（図１）による検出信号が、回路の入力点Ａ３から抵抗器Ｒ７１の一端に入力される。この入力信号には、上述した波形乱れＸが含まれる。抵抗器Ｒ７１の他端と図１のＶＭ点との間にコンデンサＣ７２が接続されている。このようなＲＣフィルタ回路により、誘起電圧Ｖ２Ｕ（図２）のスイッチング周波数に比べて高い周波数成分を有するノイズが除去され、誘起電圧Ｖ２Ｕのスイッチング周波数と同じ周波数の信号が出力点Ｂ３から出力される。
【００５３】
図７による波形成形回路２５Ｕはフィルタ回路の時定数により伝播遅延を生じるので、誘起電圧Ｖ２Ｕ（図２）のスイッチング周波数が高くて上記伝播遅延による影響が無視できない場合は、上述した第一の実施の形態および第二の実施の形態による波形成形回路２５Ｕを用いるとよい。
【００５４】
（第四の実施の形態）
波形成形回路２５Ｕを別の駆動回路に適用してもよい。図８は、本発明の第四の実施の形態による電流制御型素子の駆動回路を示す図である。図１と異なる点は、駆動コントローラ３０の代わりに駆動コントローラ３０Ｂを設けた点と、上側アームの駆動回路においてＮ型ＭＯＳトランジスタＭ２２Ｕのゲート端子にコレクタキャッチャ２８Ｕを設けた点と、下側アームの駆動回路においてＮ型ＭＯＳトランジスタＭ２２Ｌのゲート端子にコレクタキャッチャ２８Ｌを設けた点である。そこで、図１と共通する回路の説明を省略し、図１と異なる点について説明する。
【００５５】
駆動コントローラ３０Ｂは、基本クロック発生器３３と、可変パルス発生回路３２Ｂと、駆動指令生成部３１Ｂとを含む。基本クロック発生器３３は基本クロック信号を発生し、駆動指令生成部３１Ｂおよび可変パルス発生回路３２Ｂへ基本クロック信号を供給する。駆動指令生成部３１Ｂは、駆動用トランジスタＴ１をオン／オフさせる駆動指令inst１、ならびに駆動用トランジスタＴ２をオン／オフさせる駆動指令inst２を生成し、駆動指令inst１を上アームの駆動回路へ、駆動指令inst２を下アームの駆動回路へ、それぞれ出力する。駆動指令生成部３１Ｂはさらに、駆動用トランジスタＴ１をオンさせるタイミングで切替え指令１を、駆動用トランジスタＴ２をオンさせるタイミングで切替え指令２をそれぞれ出力する。可変パルス発生回路３２Ｂは、基本クロック発生器３３から供給された基本クロック信号と、切替え指令１および切替え指令２の論理和信号とを用いて制御信号Ｖｇ１Ｂを生成し、パルス電源１次側回路１０へ制御信号Ｖｇ１Ｂを供給する。
【００５６】
コレクタキャッチャ２８Ｕは、抵抗器ＲＣＵおよびダイオードＤＣＵとによって構成される。コレクタキャッチャ２８Ｕは以下のようにはたらく。駆動用トランジスタＴ１のコレクタ電圧が所定値より高くなると、ダイオードＤＣＵが順バイアスされ、Ｎ型ＭＯＳトランジスタＭ２２Ｌのゲート端子の電位をタイミング制御回路２６Ｕから出力される制御信号Ｖｇ２２Ｕの信号レベルより高くする。これにより、Ｎ型ＭＯＳトランジスタＭ２２Ｌのオン抵抗が低下し、駆動用トランジスタＴ１のベース端子に供給される電流Ｉ２Ｕが増加するので、駆動用トランジスタＴ１内のキャリアが増加してコレクタ電圧が下がる。
【００５７】
一方、駆動用トランジスタＴ１のコレクタ電圧が上記所定値より低くなると、ダイオードＤＣＵが順バイアスされなくなり、Ｎ型ＭＯＳトランジスタＭ２２Ｌのゲート端子の電位は制御回路２６Ｕから出力される制御信号Ｖｇ２２Ｕの信号レベルになる。これにより、Ｎ型ＭＯＳトランジスタＭ２２Ｌのオン抵抗が増加して駆動用トランジスタＴ１のベース端子に供給される電流Ｉ２Ｕが減少し、駆動用トランジスタＴ１内のキャリアを減少させてコレクタ電圧を上げる。このように、コレクタキャッチャ２８Ｕは駆動用トランジスタＴ１内のキャリア数を最適な状態に保ち、当該トランジスタＴ１のターンオンおよびターンオフに要する時間を短くする。
【００５８】
抵抗器ＲＣＬおよびダイオードＤＣＬとによって構成されるコレクタキャッチャ２８Ｌも同様に、駆動用トランジスタＴ２内のキャリア数を最適な状態に保ち、当該トランジスタＴ２のターンオンおよびターンオフに要する時間を短くする。
【００５９】
図９は、図８で示した駆動回路各部の動作タイミングを説明するタイミングチャートである。図２のタイミングチャートに比べて、切替え指令１と切替え指令２が追加されている。また、図２の場合と同様に、タイミングチャートの開始点（左端）において、駆動用トランジスタＴ１は逆方向にオンして図８の▲１▼に示す向きに電流が流れるいるものとする。
【００６０】
図９の駆動指令inst１がＨレベル（オン指令）にされ、切替え指令１がＨレベルにされる（タイミングｔ１）と、可変パルス発生回路３２Ｂから出力される制御信号Ｖｇ１Ｂの周波数は、通常時の周波数に比べて低くされる。図９の例では、切替え指令１がＨレベルの間、制御信号Ｖｇ１ＢをＨレベルに保つ。これにより、駆動用トランジスタＴ１に対するオン信号の出力開始時に誘起電圧Ｖ２Ｕのスイッチング周波数が低くされるので、タイミングｔ１以降に流れる上向きパルス状波形を有する電流Ｉ２Ｕが流れる時間を長くすることができ、駆動用トランジスタＴ１のベース端子へ注入されるキャリアが増加する。
【００６１】
タイミング制御回路２６Ｕは、上記タイミングｔ１における誘起電圧Ｖ２Ｕの立ち上がりパルスに同期して駆動用トランジスタＴ１に対するオン信号を出力する。駆動用トランジスタＴ１は、図２の場合と同様に、駆動指令inst１がＨレベル（オン指令）の間は逆方向にオンしたままである。なお、駆動用トランジスタＴ１に対するオン信号の出力開始時に制御信号Ｖｇ２２ＵのＨレベルが高いのは、上述したコレクタキャッチャ２８Ｕのはたらきによる。
【００６２】
駆動指令inst１がＬレベル（オフ指令）にされると、タイミングｔ２においてタイミング制御回路２６Ｕがオフ信号を出力する。タイミングｔ２からタイミングｔ３まで流れる下向きパルス状の電流Ｉ２Ｕが、駆動用トランジスタＴ１のベース端子からキャリアを引き抜く。しかしながら、駆動用トランジスタＴ１のベース端子には、オンされているＮ型ＭＯＳトランジスタＭ２３Ｕを介して誘導性負荷Ｌから流れる電流がキャリア注入を継続するので、駆動用トランジスタＴ１内のキャリアは減少しない。
【００６３】
タイミングｔ２より所定時間経過後に駆動指令inst２がＨレベル（オン指令）にされ、切替え指令２がＨレベルにされる（タイミングｔ４）と、可変パルス発生回路３２Ｂから出力される制御信号Ｖｇ１Ｂの周波数は、タイミングｔ１と同様に通常時の周波数に比べて低くされる。図９の例では、切替え指令２がＨレベルの間、制御信号Ｖｇ１ＢをＨレベルに保つ。これにより、駆動用トランジスタＴ２に対するオン信号の出力開始時に誘起電圧Ｖ２Ｌのスイッチング周波数が低くされるので、タイミングｔ４以降に流れる上向きパルス状波形を有する電流Ｉ２Ｌが流れる時間を長くする（Ｄ部）ことができ、駆動用トランジスタＴ２のベース端子へ注入されるキャリアが増加する。
【００６４】
タイミング制御回路２６Ｌは、上記タイミングｔ４における誘起電圧Ｖ２Ｌの立ち上がりパルスに同期して駆動用トランジスタＴ２に対するオン信号を出力する。駆動用トランジスタＴ２はキャリア注入されてターンオンし、図８の▲２▼に示す向きに電流が流れる。図９においてタイミングｔ４以降に流れる上向きパルス状の電流Ｉ２Ｌが、駆動用トランジスタＴ２のベース端子へキャリアを注入する。なお、駆動用トランジスタＴ２に対するオン信号の出力開始時に制御信号Ｖｇ２２ＬのＨレベルが高いのは、上述したコレクタキャッチャ２８Ｌのはたらきによる。
【００６５】
タイミングｔ４直後の図９のＢ部に示される制御信号Ｖｇ２１Ｕのパルス状信号によってＮ型ＭＯＳトランジスタＭ２１Ｕがオンされるので、駆動用トランジスタＴ１内部のキャリアが減少を始める。この結果、駆動用トランジスタＴ１は速やかにオフされる。図９においてタイミングｔ４直後に流れる下向きパルス状電流Ｉ２Ｕは、キャリアを引き抜く電流である。
【００６６】
波形成形回路２５Ｕは、図３もしくは図７による回路によって構成する。第一の実施の形態と同様に、駆動用トランジスタＴ２がターンオンする際に誘起電圧Ｖ２Ｕに生じる波形乱れ（図９のＡ部）に起因するノイズがパルス周期センス回路２４Ｕの検出信号に重畳しても、このノイズＸを波形成形回路２５Ｕで除去する。これにより、制御信号Ｖｇ２１Ｕが図９のＢ部で確実にＨレベルにされるので、駆動用トランジスタＴ１を速やかにオフさせることができる結果、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる（図９のＣ部）。
【００６７】
以上説明した第四の実施の形態による駆動回路でも、駆動用トランジスタＴ２がターンオンする際に誘起電圧Ｖ２Ｕに生じる波形乱れ（図９のＡ部）に起因するノイズを除去できるから、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる。また、駆動用トランジスタをターンオンするタイミング（たとえば、Ｄ部）のパルス電源のスイッチング周波数を下げてキャリアを注入する電流（たとえば、Ｉ２Ｌ）が流れる時間を長くしたので、十分なキャリアを注入して駆動用トランジスタを速やかにターンオンさせることができる。さらに、駆動用トランジスタをターンオンするタイミング以外では、スイッチング周波数を下げないので、駆動回路の制御性を高めることができる。なお、パルス電源のスイッチング周波数は、トランスＴの２次巻き線側の回路に寄生するインダクタンスや、２次巻き線側の回路で発生する損失などを考慮して決定される。
【００６８】
（第五の実施の形態）
図１０は、波形成形回路２５Ｕをさらに別の駆動回路に適用した例を示す図である。図８と異なる点は、駆動コントローラ３０Ｂの代わりに駆動コントローラ３０Ｃを設けた点と、パルス電源１次側回路１０の代わりにパルス電源１次側回路１０Ｃを設けた点である。そこで、図８と共通する回路の説明を省略し、図８と異なる点について説明する。
【００６９】
駆動コントローラ３０Ｃは、基本クロック発生器３３と、パルス発生回路３２と、駆動指令生成部３１Ｃとを含む。基本クロック発生器３３は基本クロック信号を発生し、駆動指令生成部３１Ｃおよびパルス発生回路３２へ基本クロック信号を供給する。駆動指令生成部３１Ｃは、駆動用トランジスタＴ１をオン／オフさせる駆動指令inst１、ならびに駆動用トランジスタＴ２をオン／オフさせる駆動指令inst２を生成し、駆動指令inst１を上アームの駆動回路へ、駆動指令inst２を下アームの駆動回路へ、それぞれ出力する。駆動指令生成部３１Ｃはさらに、駆動用トランジスタＴ１をオンさせるタイミングで切替え指令１を、駆動用トランジスタＴ２をオンさせるタイミングで切替え指令２をそれぞれ出力する。パルス発生回路３２は、基本クロック発生器３３から供給された基本クロック信号を用いて制御信号Ｖｇ１を生成し、パルス電源１次側回路１０Ｃへ制御信号Ｖｇ１を供給する。
【００７０】
パルス電源１次側回路１０Ｃは、パルス電源１次側回路１０に比べて、直流電源Ｖｓより高い電圧を印加する直流電源ＶｓＨと、直流電源Ｖｓおよび直流電源ＶｓＨを切換えるスイッチＳＷ３とが追加される。スイッチＳＷ３は、上記切替え指令１および切替え指令２の論理和信号によって切換えられる。スイッチＳＷ３は、論理和信号がＨレベルのとき直流電源ＶｓＨ側に、論理和信号がＬレベルのとき直流電源Ｖｓ側に、それぞれ切換えられる。これにより、スイッチＳＷ３が直流電源ＶｓＨ側に切換えられているときにパルス電源の２次巻き線ＳＵ側に誘起される電圧Ｖ２Ｕ、および２次巻き線ＳＬ側に誘起される電圧Ｖ２Ｌは、スイッチＳＷ３が直流電源Ｖｓ側に切換えられているときに比べて高くなる。
【００７１】
図１１は、図１０で示した駆動回路各部の動作タイミングを説明するタイミングチャートである。図９のタイミングチャートに比べて、切替え指令１および切替え指令２がＨレベルにされる時間が短くされ、パルス電源の通常のスイッチング周波数と同じにされている。また、図９の場合と同様に、タイミングチャートの開始点（左端）において、駆動用トランジスタＴ１は逆方向にオンして図１０の▲１▼に示す向きに電流が流れるいるものとする。
【００７２】
図９の駆動指令inst１がＨレベル（オン指令）にされ、切替え指令１がＨレベルにされる（タイミングｔ１）と、誘起電圧Ｖ２Ｕが高くなる。図１１の例では、１パルス分の誘起電圧Ｖ２Ｕが高くされる。これにより、駆動用トランジスタＴ１に対するオン信号の出力開始時において、タイミングｔ１以降に流れる上向きパルス状波形を有する電流Ｉ２Ｕを大きくすることができ、駆動用トランジスタＴ１のベース端子へ注入されるキャリアが増加する。
【００７３】
タイミング制御回路２６Ｕは、上記タイミングｔ１における誘起電圧Ｖ２Ｕの立ち上がりパルスに同期して駆動用トランジスタＴ１に対するオン信号を出力する。駆動用トランジスタＴ１は、図９の場合と同様に、駆動指令inst１がＨレベル（オン指令）の間は逆方向にオンしたままである。なお、駆動用トランジスタＴ１に対するオン信号の出力開始時に制御信号Ｖｇ２２ＵのＨレベルが高いのは、上述したコレクタキャッチャ２８Ｕのはたらきによる。
【００７４】
駆動指令inst１がＬレベル（オフ指令）にされると、タイミングｔ２においてタイミング制御回路２６Ｕがオフ信号を出力する。タイミングｔ２からタイミングｔ３まで流れる下向きパルス状の電流Ｉ２Ｕが、駆動用トランジスタＴ１のベース端子からキャリアを引き抜く。しかしながら、駆動用トランジスタＴ１のベース端子には、オンされているＮ型ＭＯＳトランジスタＭ２３Ｕを介して誘導性負荷Ｌから流れる電流がキャリア注入を継続するので、駆動用トランジスタＴ１内のキャリアは減少しない。
【００７５】
タイミングｔ２より所定時間経過後に駆動指令inst２がＨレベル（オン指令）にされ、切替え指令２がＨレベルにされる（タイミングｔ４）と、誘起電圧Ｖ２Ｌが高くなる。図１１の例では、１パルス分の誘起電圧Ｖ２Ｌが高くされる（Ｅ部）。これにより、駆動用トランジスタＴ２に対するオン信号の出力開始時において、タイミングｔ４以降に流れる上向きパルス状波形を有する電流Ｉ２Ｌを大きくする（Ｄ部）ことができ、駆動用トランジスタＴ２のベース端子へ注入されるキャリアが増加する。
【００７６】
タイミング制御回路２６Ｌは、上記タイミングｔ４における誘起電圧Ｖ２Ｌの立ち上がりパルスに同期して駆動用トランジスタＴ２に対するオン信号を出力する。駆動用トランジスタＴ２はキャリア注入されてターンオンし、図１０の▲２▼に示す向きに電流が流れる。図１１においてタイミングｔ４以降に流れる上向きパルス状の電流Ｉ２Ｌが、駆動用トランジスタＴ２のベース端子へキャリアを注入する。なお、駆動用トランジスタＴ２に対するオン信号の出力開始時に制御信号Ｖｇ２２ＬのＨレベルが高いのは、上述したコレクタキャッチャ２８Ｌのはたらきによる。
【００７７】
タイミングｔ４直後の図１１のＢ部に示される制御信号Ｖｇ２１Ｕのパルス状信号によってＮ型ＭＯＳトランジスタＭ２１Ｕがオンされるので、駆動用トランジスタＴ１内部のキャリアが減少を始める。この結果、駆動用トランジスタＴ１は速やかにオフされる。図１１においてタイミングｔ４直後に流れる下向きパルス状電流Ｉ２Ｕは、キャリアを引き抜く電流である。
【００７８】
波形成形回路２５Ｕは、図３、図５および図７による回路のうちいずれかによって構成する。第一および第四の実施の形態と同様に、駆動用トランジスタＴ２がターンオンする際に誘起電圧Ｖ２Ｕに生じる波形乱れ（図１１のＡ部）に起因するノイズがパルス周期センス回路２４Ｕの検出信号に重畳しても、このノイズＸを波形成形回路２５Ｕで除去する。これにより、制御信号Ｖｇ２１Ｕが図１１のＢ部で確実にＨレベルにされるので、駆動用トランジスタＴ１を速やかにオフさせることができる結果、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる（図１１のＣ部）。
【００７９】
以上説明した第五の実施の形態による駆動回路でも、駆動用トランジスタＴ２がターンオンする際に誘起電圧Ｖ２Ｕに生じる波形乱れ（図１１のＡ部）に起因するノイズを除去できるから、駆動用トランジスタＴ１から駆動用トランジスタＴ２へ流れる貫通電流を抑えることができる。また、駆動用トランジスタをターンオンするタイミング（たとえば、Ｅ部）のパルス電源による誘起電圧を高くしてキャリアを注入する電流（たとえば、Ｉ２Ｌ）を大きくした（たとえば、Ｄ部）ので、十分なキャリアを注入して駆動用トランジスタを速やかにターンオンさせることができる。さらに、駆動用トランジスタをターンオンするタイミング以外では、キャリアを注入する電流を大きくしないので、駆動回路で発生する損失を抑えることができる。
【００８０】
以上の説明では、下側アームの駆動用トランジスタＴ２をオン／オフさせる場合に、上側アームの駆動用トランジスタＴ１内に滞留するキャリアを引き抜く場合の動作を中心に説明したが、上側アームの駆動用トランジスタＴ１をオン／オフさせる場合に、下側アームの駆動用トランジスタＴ２内に滞留するキャリアを引き抜く場合の動作についても同様である。
【００８１】
上述した例では、上側アームを構成する回路に波形成形回路２５Ｕを設けたが、下側アームを構成する回路にも波形成形回路を設けてよい。
【００８２】
本発明による駆動回路は、一般的なバイポーラトランジスタだけに使用されるものではなく、種々の半導体素子に適用できる。とくに、トランジスタの動作が速く、電流の時間的変化が大きい半導体素子に対して本発明による駆動が有効である。
【００８３】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明する。第１の方向は、たとえば、▲１▼と反対向きが対応する。第２の方向は、たとえば、▲２▼の向きが対応する。第１の電流制御型トランジスタは、駆動用トランジスタＴ１が対応する。第２の電流制御型トランジスタは、駆動用トランジスタＴ２が対応する。パルス電流発生手段は、たとえば、パルス電源１次側回路１０およびトランスＴによって構成される。第１のスイッチ手段は、たとえば、ボディダイオードＤ２１ＵおよびＮ型ＭＯＳトランジスタＭ２２Ｕによって構成される。第２のスイッチ手段は、たとえば、ボディダイオードＤ２２ＵおよびＮ型ＭＯＳトランジスタＭ２１Ｕによって構成される。
【００８４】
第１のタイミング検出手段は、たとえば、パルス周期センス回路２４Ｕによって構成される。第１のタイミング制御回路は、たとえば、タイミング制御回路２６Ｕによって構成される。第３のスイッチ手段は、たとえば、ボディダイオードＤ２１ＬおよびＮ型ＭＯＳトランジスタＭ２２Ｌによって構成される。第４のスイッチ手段は、たとえば、ボディダイオードＤ２２ＬおよびＮ型ＭＯＳトランジスタＭ２１Ｌによって構成される。第２のタイミング検出手段は、たとえば、パルス周期センス回路２４Ｌによって構成される。第２のタイミング制御回路は、たとえば、タイミング制御回路２６Ｌによって構成される。波形成形手段は、たとえば、波形成形回路２５Ｕによって構成される。所定時間は、たとえば、スイッチング周期が対応する。低域通過フィルタ回路は、たとえば、ＲＣフィルタ回路によって構成される。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態による電流制御型素子の駆動回路を示す図である。
【図２】図１の駆動回路各部の動作タイミングを説明する図である。
【図３】第一の実施の形態による波形成形回路の構成例を示す図である。
【図４】図３の回路内各部の信号波形を示す図である。
【図５】第二の実施の形態による波形成形回路の構成例を示す図である。
【図６】図５の回路内の信号波形を示す図である。
【図７】第三の実施の形態による波形成形回路の構成例を示す図である。
【図８】本発明の第四の実施の形態による電流制御型素子の駆動回路を示す図である。
【図９】図８の駆動回路各部の動作タイミングを説明する図である。
【図１０】本発明の第五の実施の形態による電流制御型素子の駆動回路を示す図である。
【図１１】図１０の駆動回路各部の動作タイミングを説明する図である。
【図１２】従来技術による電流制御型素子の駆動回路を示す図である。
【符号の説明】
１０,１０Ｃ…パルス電源１次側回路、２４Ｕ,２４Ｌ…パルス周期センス回路、
２５Ｕ、波形成形回路、 ２６Ｕ,２６Ｌ…タイミング制御回路、
２７Ｕ,２７Ｌ…フォトカプラ、 ２８Ｕ,２８Ｌ…コレクタキャッチャ、
３０,３０Ｂ,３０Ｃ…駆動コントローラ、
Ｌ…誘導性負荷、
Ｍ２１Ｕ〜Ｍ２３Ｕ,Ｍ２１Ｌ〜Ｍ２３Ｌ…Ｎ型ＭＯＳトランジスタ、
Ｔ…トランス、 Ｔ１,Ｔ２…駆動用トランジスタ、
Ｖｓ,ＶＰ,ＶｓＨ…直流電源
Claims (6)
- 誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、前記第１の電流制御型トランジスタと直列に接続され、前記誘導性負荷に対して下アーム側に位置して前記第１の方向と異なる第２の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタとをそれぞれ駆動する電流制御型素子用駆動回路において、
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタとの間に介挿され、前記第１の電流制御型トランジスタの制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタとの間に介挿され、前記第１の電流制御型トランジスタの制御端子に前記負のパルス状電流を供給する第２のスイッチ手段と、
前記パルス電流発生手段によって前記第１の電流制御型トランジスタへ発生されるパルス状電流の発生タイミングを検出し、検出信号を出力する第１のタイミング検出手段と、
(1)前記第１の電流制御型トランジスタをオンさせるとき、前記第１のタイミング検出手段による検出信号に応じて前記第１のスイッチ手段へ前記正のパルス状電流の供給を指示し、
(2)前記第１の電流制御型トランジスタをオフさせるとき、前記第１のタイミング検出手段による検出信号に応じて前記第２のスイッチ手段へ前記負のパルス状電流の供給を指示する第１のタイミング制御回路と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタとの間に介挿され、前記第２の電流制御型トランジスタの制御端子に前記正のパルス状電流を供給する第３のスイッチ手段と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタとの間に介挿され、前記第２の電流制御型トランジスタの制御端子に前記負のパルス状電流を供給する第４のスイッチ手段と、
前記パルス電流発生手段によって前記第２の電流制御型トランジスタへ発生されるパルス状電流の発生タイミングを検出し、検出信号を出力する第２のタイミング検出手段と、
(1)前記第２の電流制御型トランジスタをオンさせるとき、前記第２のタイミング検出手段による検出信号に応じて前記第３のスイッチ手段へ前記正のパルス状電流の供給を指示し、
(2)前記第２の電流制御型トランジスタをオフさせるとき、前記第２のタイミング検出手段による検出信号に応じて前記第４のスイッチ手段へ前記負のパルス状電流の供給を指示する第２のタイミング制御回路と、
前記第１のタイミング検出手段による検出信号、および前記第２のタイミング検出手段による検出信号のうち少なくとも前記第１のタイミング検出手段による検出信号のノイズを除去する波形成形手段とを備えることを特徴とする電流制御型素子用駆動回路。 - 請求項１に記載の電流制御型素子用駆動回路において、
前記ノイズは、前記第３のスイッチ手段が第２の電流制御型トランジスタの制御端子へ前記正のパルス状電流の供給を開始したときに発生することを特徴とする電流制御型素子用駆動回路。 - 請求項１または２に記載の電流制御型素子用駆動回路において、
前記ノイズは、前記第１の電流制御型トランジスタが前記逆起電力による電流を逆方向に流す状態で発生することを特徴とする電流制御型素子用駆動回路。 - 請求項１〜３のいずれかに記載の電流制御型素子用駆動回路において、
前記波形成形手段は、入力される信号の信号レベルが変化したとき、
(1)前回の信号レベル変化から所定時間が経過している場合に前記変化後の検出信号レベルを出力し、
(2)前回の信号レベル変化から所定時間が経過していない場合に前記変化前の信号レベルを出力を継続することを特徴とする電流制御型素子用駆動回路。 - 請求項１〜３のいずれかに記載の電流制御型素子用駆動回路において、
前記波形成形手段は、ＰＬＬ回路を有し、入力される信号を当該ＰＬＬ回路の基準周波数信号とし、出力する信号を当該ＰＬＬ回路の比較周波数信号とすることを特徴とする電流制御型素子用駆動回路。 - 請求項１〜３のいずれかに記載の電流制御型素子用駆動回路において、
前記波形成形手段は、低域通過フィルタ回路によって構成されることを特徴とする電流制御型素子用駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002147449A JP3731562B2 (ja) | 2002-05-22 | 2002-05-22 | 電流制御型素子用駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002147449A JP3731562B2 (ja) | 2002-05-22 | 2002-05-22 | 電流制御型素子用駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003338742A JP2003338742A (ja) | 2003-11-28 |
| JP3731562B2 true JP3731562B2 (ja) | 2006-01-05 |
Family
ID=29706009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002147449A Expired - Fee Related JP3731562B2 (ja) | 2002-05-22 | 2002-05-22 | 電流制御型素子用駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3731562B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8513985B2 (en) | 2011-02-15 | 2013-08-20 | Denso Corporation | Drive circuit for semiconductor switching element |
| US8519750B2 (en) | 2011-02-15 | 2013-08-27 | Denso Corporation | Semiconductor switching device drive circuit |
| US8816666B2 (en) | 2011-02-15 | 2014-08-26 | Denso Corporation | Semiconductor switching device drive circuit using a limited drive voltage |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7965126B2 (en) | 2008-02-12 | 2011-06-21 | Transphorm Inc. | Bridge circuits and their components |
| US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
| US8138529B2 (en) | 2009-11-02 | 2012-03-20 | Transphorm Inc. | Package configurations for low EMI circuits |
| US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
| US8624662B2 (en) | 2010-02-05 | 2014-01-07 | Transphorm Inc. | Semiconductor electronic components and circuits |
| US8786327B2 (en) | 2011-02-28 | 2014-07-22 | Transphorm Inc. | Electronic components with reactive filters |
| CA2851376C (en) * | 2011-12-07 | 2021-02-16 | Tm4 Inc. | Turn-off overvoltage limiting for igbt |
| US9209176B2 (en) | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
| CN102412754A (zh) * | 2011-12-26 | 2012-04-11 | 桂林电器科学研究院 | 级联式单相双极性高压方波脉冲电源及使用方法 |
| US8648643B2 (en) | 2012-02-24 | 2014-02-11 | Transphorm Inc. | Semiconductor power modules and devices |
| US8803246B2 (en) | 2012-07-16 | 2014-08-12 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
| US9059076B2 (en) | 2013-04-01 | 2015-06-16 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
| US9537425B2 (en) | 2013-07-09 | 2017-01-03 | Transphorm Inc. | Multilevel inverters and their components |
| US9543940B2 (en) | 2014-07-03 | 2017-01-10 | Transphorm Inc. | Switching circuits having ferrite beads |
| US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
| WO2016149146A1 (en) | 2015-03-13 | 2016-09-22 | Transphorm, Inc. | Paralleling of switching devices for high power circuits |
| US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
-
2002
- 2002-05-22 JP JP2002147449A patent/JP3731562B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8513985B2 (en) | 2011-02-15 | 2013-08-20 | Denso Corporation | Drive circuit for semiconductor switching element |
| US8519750B2 (en) | 2011-02-15 | 2013-08-27 | Denso Corporation | Semiconductor switching device drive circuit |
| US8816666B2 (en) | 2011-02-15 | 2014-08-26 | Denso Corporation | Semiconductor switching device drive circuit using a limited drive voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003338742A (ja) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3731562B2 (ja) | 電流制御型素子用駆動回路 | |
| KR100977912B1 (ko) | 게이트 드라이버 장치, 에너지 복원 방법 및 에너지 복원회로 | |
| US9019001B2 (en) | Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor JFETs | |
| US6172882B1 (en) | Partial resonance PWM converter | |
| JP5482815B2 (ja) | パワーｍｏｓｆｅｔの駆動回路およびその素子値決定方法 | |
| US7440299B2 (en) | Control of a MOS transistor as rectifying element | |
| TW200406977A (en) | DC-DC converter | |
| US5631810A (en) | Control of switching devices in synchronized-rectification system | |
| JPH02228298A (ja) | 発電機の電圧調整器用電力回路及び界磁電流発生方法 | |
| CN112640279B (zh) | 过电流保护电路及开关电路 | |
| US5754065A (en) | Driving scheme for a bridge transistor | |
| US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
| JP5139793B2 (ja) | 電力変換装置 | |
| CN114303309A (zh) | 过流保护电路及开关电路 | |
| JP2007306708A (ja) | ゲート駆動回路 | |
| JPH07226663A (ja) | トランジスタ駆動回路 | |
| US11828260B2 (en) | Internal combustion engine ignition device | |
| JP2004159424A (ja) | インバータ | |
| JP3685137B2 (ja) | 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置 | |
| JP3659222B2 (ja) | 電流制御型半導体素子用駆動回路 | |
| JP4319336B2 (ja) | Ｍｏｓスイッチング回路 | |
| JP7174672B2 (ja) | スイッチング電源装置 | |
| JP3685143B2 (ja) | 電流制御型半導体素子用駆動回路 | |
| JP3659227B2 (ja) | 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置 | |
| JP3756353B2 (ja) | 半導体素子駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |