JP3731562B2 - 電流制御型素子用駆動回路 - Google Patents
電流制御型素子用駆動回路 Download PDFInfo
- Publication number
- JP3731562B2 JP3731562B2 JP2002147449A JP2002147449A JP3731562B2 JP 3731562 B2 JP3731562 B2 JP 3731562B2 JP 2002147449 A JP2002147449 A JP 2002147449A JP 2002147449 A JP2002147449 A JP 2002147449A JP 3731562 B2 JP3731562 B2 JP 3731562B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- timing
- circuit
- transistor
- current control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、誘導性負荷に駆動電流を供給するための電流制御型素子の駆動回路に関する。
【0002】
【従来の技術】
誘導性負荷を駆動する電流制御型素子用の駆動回路は、たとえば、誘導モータを駆動するハーフブリッジ回路などに用いられる。図12は、ハーフブリッジ回路の一例を示す図である。図12において、上アームを構成するトランジスタT1および下アームを構成するトランジスタT2は、それぞれ電流制御型スイッチングトランジスタ(以下、駆動用トランジスタとする)である。駆動用トランジスタT1およびT2は、駆動回路からベース端子に供給される電流に応じてオン/オフされ、駆動用トランジスタT1のエミッタ端子と駆動用トランジスタT2のコレクタ端子との間に接続されている誘導性負荷Lを駆動する。
【0003】
上アームの駆動回路は、パルス電源と、制御回路92Uと、N型MOSトランジスタ93Uおよび94Uと、ダイオードD1Uとによって構成される。パルス電源は、パルス発生回路91と、直流電源Vsと、ダイオードDs1およびDs2と、スイッチSW1およびSW2と、トランスTとによって構成される。トランスTには、一次巻き線Pと二次巻き線SUとが巻かれている。
【0004】
トランスTの一次巻き線P側の回路には、直流電源Vsの電圧を一次巻き線Pに正の向き(図中ドットに向かう上向き)に印加するためにスイッチSW1およびSW2が直列に接続されている。また、一次巻き線Pに流れる電流を環流させる向きに、ダイオードDs1およびDs2が直列に接続されている。パルス発生回路91は、スイッチSW1およびSW2の組を所定の周期でオン/オフするようにパルス状の制御信号Vg91を出力する。
【0005】
トランスTの二次巻き線SU側の回路には、内蔵されるボディダイオードの極性が互いに逆になるように、N型MOSトランジスタ93Uおよび94Uが直列に接続されている。ボディダイオードD93Uは、N型MOSトランジスタ93Uに内蔵される。ボディダイオードD94Uは、N型MOSトランジスタ94Uに内蔵される。制御回路92Uは、N型MOSトランジスタ93Uおよび94Uのいずれか一方をオンし、他方をオフするように制御信号Vg93UおよびVg94Uを出力する。ダイオードD1Uは、アノード端子が駆動用トランジスタT1のエミッタ端子に、カソード端子が駆動用トランジスタT1のベース端子に、それぞれ接続されている。
【0006】
下アームの駆動回路は、パルス電源と、制御回路92Lと、N型MOSトランジスタ93Lおよび94Lと、ダイオードD1Lとによって構成される。パルス電源は上述した上アームのパルス電源と共用され、トランスTに二次巻き線SLがさらに巻かれている。二次巻き線SUと二次巻き線SLの極性は反対に巻かれている。
【0007】
トランスTの二次巻き線SL側の回路には、内蔵されるボディダイオードの極性が互いに逆になるように、N型MOSトランジスタ93Lおよび94Lが直列に接続されている。ボディダイオードD93Lは、N型MOSトランジスタ93Lに内蔵される。ボディダイオードD94Lは、N型MOSトランジスタ94Lに内蔵される。制御回路92Lは、N型MOSトランジスタ93Lおよび94Lのいずれか一方をオンし、他方をオフするように制御信号Vg93LおよびVg94Lを出力する。ダイオードD1Lは、アノード端子が駆動用トランジスタT2のエミッタ端子に、カソード端子が駆動用トランジスタT2のベース端子に、それぞれ接続されている。
【0008】
上記のハーフブリッジ回路において、たとえば、駆動用トランジスタT2をオンさせる場合を説明する。上述したように、制御信号Vg91は所定の周期でオン/オフが繰り返される。制御信号Vg91がHレベルになると、スイッチSW1およびSW2がオンされる。このとき、トランスTの一次巻き線Pに流れる電流が増加し、二次巻き線SLに誘起される電圧V2Lは負の向きになる。制御信号Vg91がLレベルになると、スイッチSW1およびSW2がオフされる。このとき、トランスTの一次巻き線Pに流れる電流は、ダイオードDs1およびDs2を介して環流されて減少し、二次巻き線SLに誘起される電圧V2Lは正の向きになる。
【0009】
制御回路92Lが制御信号Vg94LをHレベルにするとともに制御信号Vg93LをLレベルにすると、N型MOSトランジスタ94Lがオン、N型MOSトランジスタ93Lがオフされる。二次巻き線SL側の回路には、N型MOSトランジスタ93LのボディダイオードD93Lで半波整流された電流が、N型MOSトランジスタ94Lを介して駆動用トランジスタT2のベース端子へ流れ込む。これにより、駆動用トランジスタT2は、トランジスタT2内にキャリア注入されてターンオンする。駆動用トランジスタT2がオンすると、図中▲2▼で示す向きに電流が流れる。
【0010】
その後、制御回路92Lが制御信号Vg94LをLレベルにするとともに制御信号Vg93LをHレベルにすると、N型MOSトランジスタ94Lがオフ、N型MOSトランジスタ93Lがオンされる。二次巻き線SL側の回路には、N型MOSトランジスタ94LのボディダイオードD94Lで半波整流された電流が、N型MOSトランジスタ93Lを介して二次巻き線SLのドットの反対側へ流れる。これにより、駆動用トランジスタT2はベース端子からキャリアを抜かれてターンオフする。
【0011】
駆動用トランジスタT2がターンオフすると、誘導性負荷Lから逆起電力が発生され、この逆起電力により図中VM点の電位が上昇する。VM点の電位が駆動用トランジスタT1のベース端子の電位+ダイオードD1Uの順方向オン電圧より高くなると、ダイオードD1Uが順バイアスされて図中▲3▼で示す方向に電流が流れる。この電流は駆動用トランジスタT1のベース端子へキャリアを注入し、駆動用トランジスタT1が逆方向にオンする。この結果、上記逆起電力による環流電流が図中▲1▼で示す方向に流れる。
【0012】
【発明が解決しようとする課題】
逆方向にオンした駆動用トランジスタT1は、その内部に多くのキャリアを有する。したがって、この状態で駆動用トランジスタT2が再びターンオンされると、駆動用トランジスタT1内にキャリアが滞留されて逆回復動作に時間がかかる。このため、駆動用トランジスタT1は、制御回路92Uによってオフされているにもかかわらず、駆動用トランジスタT1のコレクタ端子からエミッタ端子に向かう順方向の電流が流れやすい状態にされる。この結果、駆動用トランジスタT1および駆動用トランジスタT2を貫通する大きな貫通電流が流れてしまう。
【0013】
本発明の目的は、上下アームを構成する電流制御型トランジスタに流れる貫通電流、すなわち、電流制御型トランジスタの一方が逆方向にオンしている状態で他方の電流制御型トランジスタをオンさせる場合などに生じる上下の電流制御型トランジスタ双方を貫通する電流を抑えるようにした電流制御型素子用駆動回路を提供することにある。
【0014】
【課題を解決するための手段】
(1)請求項1に記載の発明は、誘導性負荷に対して上アーム側に位置して第1の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第1の電流制御型トランジスタと、第1の電流制御型トランジスタと直列に接続され、誘導性負荷に対して下アーム側に位置して第1の方向と異なる第2の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第2の電流制御型トランジスタとをそれぞれ駆動する電流制御型素子用駆動回路に適用される。そして、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と第1の電流制御型トランジスタとの間に介挿され、第1の電流制御型トランジスタの制御端子に正のパルス状電流を供給する第1のスイッチ手段と、パルス電流発生手段と第1の電流制御型トランジスタとの間に介挿され、第1の電流制御型トランジスタの制御端子に負のパルス状電流を供給する第2のスイッチ手段と、パルス電流発生手段によって第1の電流制御型トランジスタへ発生されるパルス状電流の発生タイミングを検出し、検出信号を出力する第1のタイミング検出手段と、(1)第1の電流制御型トランジスタをオンさせるとき、第1のタイミング検出手段による検出信号に応じて第1のスイッチ手段へ正のパルス状電流の供給を指示し、(2)第1の電流制御型トランジスタをオフさせるとき、第1のタイミング検出手段による検出信号に応じて第2のスイッチ手段へ負のパルス状電流の供給を指示する第1のタイミング制御回路と、パルス電流発生手段と第2の電流制御型トランジスタとの間に介挿され、第2の電流制御型トランジスタの制御端子に正のパルス状電流を供給する第3のスイッチ手段と、パルス電流発生手段と第2の電流制御型トランジスタとの間に介挿され、第2の電流制御型トランジスタの制御端子に負のパルス状電流を供給する第4のスイッチ手段と、パルス電流発生手段によって第2の電流制御型トランジスタへ発生されるパルス状電流の発生タイミングを検出し、検出信号を出力する第2のタイミング検出手段と、(1)第2の電流制御型トランジスタをオンさせるとき、第2のタイミング検出手段による検出信号に応じて第3のスイッチ手段へ正のパルス状電流の供給を指示し、(2)第2の電流制御型トランジスタをオフさせるとき、第2のタイミング検出手段による検出信号に応じて第4のスイッチ手段へ負のパルス状電流の供給を指示する第2のタイミング制御回路と、第1のタイミング検出手段による検出信号、および第2のタイミング検出手段による検出信号のうち少なくとも第1のタイミング検出手段による検出信号のノイズを除去する波形成形手段とを備えることにより、上述した目的を達成する。
(2)請求項2に記載の発明は、請求項1に記載の電流制御型素子用駆動回路において、ノイズは、第3のスイッチ手段が第2の電流制御型トランジスタの制御端子へ正のパルス状電流の供給を開始したときに発生することを特徴とする。
(3)請求項3に記載の発明は、請求項1または2に記載の電流制御型素子用駆動回路において、ノイズは、第1の電流制御型トランジスタが逆起電力による電流を逆方向に流す状態で発生することを特徴とする。
(4)請求項4に記載の発明は、請求項1〜3のいずれかに記載の電流制御型素子用駆動回路において、波形成形手段は、入力される信号の信号レベルが変化したとき、(1)前回の信号レベル変化から所定時間が経過している場合に変化後の検出信号レベルを出力し、(2)前回の信号レベル変化から所定時間が経過していない場合に変化前の信号レベルを出力を継続することを特徴とする。
(5)請求項5に記載の発明は、請求項1〜3のいずれかに記載の電流制御型素子用駆動回路において、波形成形手段は、PLL回路を有し、入力される信号を当該PLL回路の基準周波数信号とし、出力する信号を当該PLL回路の比較周波数信号とすることを特徴とする。
(6)請求項6に記載の発明は、請求項1〜3のいずれかに記載の電流制御型素子用駆動回路において、波形成形手段は、低域通過フィルタ回路によって構成されることを特徴とする。
【0015】
【発明の効果】
本発明による電流制御型素子用駆動回路によれば、上下アームを構成する電流制御型トランジスタに流れる貫通電流を抑えることができる。
【0016】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
(第一の実施の形態)
図1は、本発明の第一の実施の形態による電流制御型素子の駆動回路を示す図である。図1において、上下に接続された駆動用トランジスタT1およびT2によってハーフブリッジが構成されている。T1およびT2は、モータなどの誘導性負荷Lに駆動電流を供給する。たとえば、駆動用トランジスタT1のコレクタ端子は直流電源VPに接続され、駆動用トランジスタT2のエミッタ端子は接地されている。駆動用トランジスタT1のエミッタ端子と駆動用トランジスタT2のコレクタ端子との間に誘導性負荷Lが接続される。
【0017】
上側アームを構成する駆動用トランジスタT1は、駆動回路からベース端子に供給されるパルス電流I2Uに応じてオン/オフされる。下側アームを構成する駆動用トランジスタT2は、駆動回路からベース端子に供給されるパルス電流I2Lに応じてオン/オフされる。駆動用トランジスタT1およびT2は、コンプリメンタリ駆動される。
【0018】
上側アームの駆動回路は、パルス電源と、タイミング制御回路26Uと、N型MOSトランジスタM21U、M22UおよびM23Uと、波形成形回路25Uと、パルス周期センス回路24Uとによって構成される。下側アームの駆動回路は、パルス電源と、タイミング制御回路26Lと、N型MOSトランジスタM21L、M22LおよびM23Lと、パルス周期センス回路24Lとによって構成される。上側アームの駆動回路および下側アームの駆動回路は、それぞれ駆動コントローラ30によって駆動タイミングが制御される。
【0019】
パルス電源は、上下アームで共通に使用される。パルス電源は、直流電源Vsと、ダイオードDs1およびDs2と、スイッチSW1およびSW2と、トランスTとによって構成される。トランスTには、コアと1次巻き線Pとを共通にして2次巻き線SUおよびSLが巻かれている。2次巻き線SUおよびSLは、極性が反対に巻かれている。
【0020】
パルス電源1次側回路10について説明する。スイッチSW1およびSW2は、直流電源Vsの電圧を1次巻き線Pに正の向き(図中ドットに向かう上向き)に印加するように1次巻き線Pと直列に接続されている。また、1次巻き線Pに流れる電流を環流させる向きに、ダイオードDs1およびDs2が1次巻き線Pと直列に接続されている。スイッチSW1およびSW2は、駆動コントローラ30から供給される制御信号Vg1によって所定の周期でオン/オフ駆動される。
【0021】
駆動コントローラ30は、基本クロック発生器33と、パルス発生回路32と、駆動指令生成部31とを含む。基本クロック発生器33は基本クロック信号を発生し、パルス発生回路32および駆動指令生成部31へ基本クロック信号を供給する。パルス発生回路32は、基本クロック発生器33から供給された基本クロック信号を用いて制御信号Vg1を生成し、パルス電源1次側回路10へ制御信号Vg1を供給する。駆動指令生成部31は、駆動用トランジスタT1をオン/オフさせる駆動指令inst1、ならびに駆動用トランジスタT2をオン/オフさせる駆動指令inst2を生成し、駆動指令inst1を上アームの駆動回路へ、駆動指令inst2を下アームの駆動回路へ、それぞれ出力する。
【0022】
トランスTの2次巻き線SU側の回路が上側アームを構成する。上側アームには、内蔵されるボディダイオードの極性が互いに逆になるように、N型MOSトランジスタM21UおよびM22Uが直列に接続されている。ボディダイオードD21Uは、N型MOSトランジスタM21Uに内蔵される。ボディダイオードD22Uは、N型MOSトランジスタM22Uに内蔵される。N型MOSトランジスタM23Uは、駆動用トランジスタT1のベース端子−エミッタ端子間に接続されている。ボディダイオードD23UはN型MOSトランジスタM23Uに内蔵され、アノード端子が駆動用トランジスタT1のエミッタ端子に、カソード端子が駆動用トランジスタT1のベース端子にそれぞれ接続されている。
【0023】
パルス周期センス回路24Uは、抵抗器R1UおよびN型MOSトランジスタMSUによって構成される。抵抗器R1Uの一端に直流電圧VdUが印加され、抵抗器R1Uの他端がN型MOSトランジスタMSUを介して2次巻き線SUの反ドット側に接続される。N型MOSトランジスタMSUは、2次巻き線SUに誘起される電圧V2Uが正のときオンされ、誘起電圧V2Uが負のときオフされる。これにより、パルス周期センス回路24Uは、2次巻き線SUの誘起電圧V2Uに同期して誘起電圧V2Uと逆極性の検出信号を出力する。つまり、誘起電圧V2Uが正のときLレベルの検出信号を出力し、誘起電圧が負のときHレベルの検出信号を出力する。
【0024】
波形生成回路25Uは、パルス周期センス回路24Uから出力された検出信号の波形の乱れ(ノイズ)を成形(ノイズ除去)し、ノイズ除去後の検出信号PTUをタイミング制御回路26Uへ出力する。タイミング制御回路26Uは、駆動指令inst1の出力レベル(Hレベル=オン指令、Lレベル=オフ指令)に応じて、検出信号PTUの変化タイミングに同期してN型MOSトランジスタM21U、M22UおよびM23Uに対する制御信号を変化させる。
【0025】
上側アームの駆動回路が駆動用トランジスタT1をオンさせると、駆動用トランジスタT1を介して誘導性負荷Lの左から右(図1の▲1▼と反対向き)へ駆動電流が供給される。
【0026】
トランスTの二次巻き線SL側の回路が下側アームを構成する。下側アームには、内蔵されるボディダイオードの極性が互いに逆になるように、N型MOSトランジスタM21LおよびM22Lが直列に接続されている。ボディダイオードD21Lは、N型MOSトランジスタM21Lに内蔵される。ボディダイオードD22Lは、N型MOSトランジスタM22Lに内蔵される。N型MOSトランジスタM23Lは、駆動用トランジスタT2のベース端子−エミッタ端子間に接続されている。ボディダイオードD23LはN型MOSトランジスタM23Lに内蔵され、アノード端子が駆動用トランジスタT2のエミッタ端子に、カソード端子が駆動用トランジスタT2のベース端子にそれぞれ接続されている。
【0027】
パルス周期センス回路24Lは、抵抗器R1LおよびN型MOSトランジスタMSLによって構成される。抵抗器R1Lの一端に直流電圧VdLが印加され、抵抗器R1Lの他端がN型MOSトランジスタMSLを介して2次巻き線SLのドット側に接続される。N型MOSトランジスタMSLは、2次巻き線SLに誘起される電圧V2Lが正のときオンされ、誘起電圧V2Lが負のときオフされる。これにより、パルス周期センス回路24Lは、2次巻き線SLの誘起電圧V2Lに同期して誘起電圧V2Lと逆極性の検出信号PTLを出力する。つまり、誘起電圧V2Lが正のときLレベルの検出信号を出力し、誘起電圧が負のときHレベルの検出信号を出力する。
【0028】
タイミング制御回路26Lは、駆動指令inst2の出力レベル(Hレベル=オン指令、Lレベル=オフ指令)に応じて、検出信号PTLの変化タイミングに同期してN型MOSトランジスタM21L、M22LおよびM23Lに対する制御信号を変化させる。
【0029】
下側アームの駆動回路が駆動用トランジスタT2をオンさせると、駆動用トランジスタT2を介して誘導性負荷Lの右から左(図1の▲2▼で示される向き)へ駆動電流が供給される。
【0030】
上述したハーフブリッジの駆動回路の動作タイミングを説明する。図2は、図1で示した駆動回路各部の動作タイミングを説明するタイミングチャートである。図2において、駆動指令inst1、パルス電源1次側回路10に入力される制御信号Vg1、2次巻き線SUに誘起される電圧V2U、波形成形回路25Uによって波形成形された検出信号PTU、N型MOSトランジスタM22Uのゲート端子に印加される制御信号Vg22U、N型MOSトランジスタM21Uのゲート端子に印加される制御信号Vg21U、N型MOSトランジスタM23Uのゲート端子に印加される制御信号Vg23U、駆動用トランジスタT1のベース端子に供給される電流I2Uの波形が、上アーム側の信号波形としてそれぞれ示されている。
【0031】
図2にはさらに、駆動指令inst2、2次巻き線SLに誘起される電圧V2L、パルス周期センス回路24Lによって検出された検出信号PTL、N型MOSトランジスタM22Lのゲート端子に印加される制御信号Vg22L、N型MOSトランジスタM21Lのゲート端子に印加される制御信号Vg21L、N型MOSトランジスタM23Lのゲート端子に印加される制御信号Vg23L、駆動用トランジスタT2のベース端子に供給される電流I2L、駆動用トランジスタT2のエミッタ端子に流れる電流IeLの波形が、下アーム側の信号波形としてそれぞれ示されている。
【0032】
制御信号Vg1は、上述したように所定の周期でオン/オフが繰り返される。制御信号Vg1がHレベルになると、スイッチSW1およびSW2がオンされる。トランスTの1次巻き線Pに流れる電流が増加し、2次巻き線SUに誘起される電圧V2Uは正の向きになり、2次巻き線SLに誘起される電圧V2Lは負の向きになる。一方、制御信号Vg1がLレベルになると、スイッチSW1およびSW2がオフされる。このとき、トランスTの1次巻き線Pに流れる電流は、ダイオードDs1およびDs2を介して環流されて減少する。2次巻き線SUに誘起される電圧V2Uは負の向きになり、2次巻き線SLに誘起される電圧V2Lは正の向きになる。
【0033】
図2のタイミングチャートの開始点(左端)において、駆動用トランジスタT1は逆方向にオンしているものとする。すなわち、駆動用トランジスタT1をオフさせた状態で駆動用トランジスタT2をターンオンさせて誘導性負荷Lに図1の▲2▼で示す向きの電流を流した後に、駆動用トランジスタT2をターンオフさせた場合である。駆動用トランジスタT2がターンオフすると誘導性負荷Lから逆起電力が発生され、この逆起電力により図中VM点の電位が上昇する。VM点の電位が駆動用トランジスタT1のベース端子の電位+ボディダイオードD23Uの順方向オン電圧より高くなると、ダイオードD23Uが順バイアスされる。ボディダイオードD23Uを流れた電流は駆動用トランジスタT1のベース端子へキャリアを注入し、駆動用トランジスタT1を逆方向にオンさせる。この結果、上記逆起電力による環流電流が図1の▲1▼で示す方向に流れる。この状態で図2のタイミングチャートが開始する。
【0034】
図2の駆動指令inst1がHレベル(オン指令)にされると、タイミング制御回路26Uは、誘起電圧V2Uの立ち上がりパルスに同期して駆動用トランジスタT1に対するオン信号を出力する(タイミングt1)。タイミング制御回路26が制御信号Vg22UをHレベルに、制御信号Vg23UおよびVg21UをLレベルにすると、N型MOSトランジスタM22Uがオン、N型MOSトランジスタM23UおよびM21Uがそれぞれオフする。2次巻き線SU側の回路には、N型MOSトランジスタM21UのボディダイオードD21Uで半波整流された電流が、N型MOSトランジスタM22Uを介して駆動用トランジスタT1のベース端子へ流れ込む。これにより、駆動用トランジスタT1にキャリアが注入される。この場合、駆動用トランジスタT1は逆方向にオンしたままである。なお、図2においてタイミングt1以降に流れる上向きパルス状波形を有する電流I2Uが、駆動用トランジスタT1のベース端子へキャリアを注入する。
【0035】
なお、2次巻き線SU側の回路には寄生インダクタンスが存在する。このため、駆動用トランジスタT1のベース端子に流れる電流I2Uは徐々に増加し、その波形は右上がりの傾きを有するパルス状波形になる。パルス発生回路32による制御信号Vg1のパルス周期は、駆動用トランジスタT1中におけるキャリアのライフタイムより十分小さくされるので、電流I2Uがパルス状の駆動電流であっても、トランジスタT1をオンさせるのに十分なキャリアを注入ことができる。2次巻き線SL側についても同様である。
【0036】
駆動指令inst1がLレベル(オフ指令)にされると、タイミングt2においてタイミング制御回路26Uがオフ信号を出力する。タイミング制御回路26Uが制御信号Vg22UをLレベルに、制御信号Vg23UおよびVg21UをHレベルにすると、N型MOSトランジスタM22Uがオフ、N型MOSトランジスタM23UおよびM21Uがオンする。制御信号Vg21Uは、波形成形された検出信号PTUに同期したタイミングでパルス状に出力される。
【0037】
2次巻き線SU側の回路には、N型MOSトランジスタM22UのボディダイオードD22Lで半波整流された電流が、N型MOSトランジスタM21Uを介して2次巻き線SUのドット側へ流れる。図2においてタイミングt2からタイミングt3まで流れる下向きパルス状の電流I2Uが、駆動用トランジスタT1のベース端子からキャリアを引き抜く。しかしながら、駆動用トランジスタT1のベース端子には、オンされているN型MOSトランジスタM23Uを介して誘導性負荷Lから流れる電流がキャリア注入を継続するので、駆動用トランジスタT1内のキャリアは減少しない。
【0038】
タイミングt2より所定時間経過後に駆動指令inst2がHレベル(オン指令)にされると、タイミング制御回路26Lは、誘起電圧V2Lの立ち上がりパルスに同期して駆動用トランジスタT2に対するオン信号を出力する(タイミングt4)。上記所定時間は、タイミングt2からタイミングt4までの間、駆動用トランジスタT1およびT2の双方にオフ信号を出力するように設けられている。タイミング制御回路26Lが制御信号Vg22LをHレベルに、制御信号Vg23LおよびVg21LをLレベルにすると、N型MOSトランジスタM22Lがオン、N型MOSトランジスタM23LおよびM21Lがオフする。2次巻き線SL側の回路には、N型MOSトランジスタM21LのボディダイオードD21Lで半波整流された電流が、N型MOSトランジスタM22Lを介して駆動用トランジスタT2のベース端子へ流れ込む。これにより、駆動用トランジスタT2はキャリア注入されてターンオンし、図1の▲2▼に示す向きに電流が流れる。なお、図2においてタイミングt4以降に流れる上向きパルス状の電流I2Lが、駆動用トランジスタT2のベース端子へキャリアを注入する。
【0039】
タイミングt4直後の図2のB部に示される制御信号Vg21Uのパルス状信号によってN型MOSトランジスタM21Uがオンされるので、駆動用トランジスタT1内部のキャリアが減少を始める。この結果、駆動用トランジスタT1は速やかにオフされる。図2においてタイミングt4直後に流れる下向きパルス状電流I2Uは、キャリアを引き抜く電流である。
【0040】
タイミングt4直後について補足する。駆動用トランジスタT1が逆方向にオンしている間に駆動用トランジスタT2がターンオンされると、駆動用トランジスタT1が逆回復動作に入り、駆動用トランジスタT1内に蓄積されているキャリアがそのまま滞留する。これを放置すると、駆動用トランジスタT1はオフ状態でありながらコレクタ→エミッタ方向、すなわち順方向に電流が流れる状態にされ、駆動用トランジスタT1および駆動用トランジスタT2を貫通する大きな貫通電流が流れるおそれがある。しかしながら、誘導性負荷Lを流れる電流が上記▲1▼から上記▲2▼の向きに変化すると速やかに駆動用トランジスタT1内のキャリアが引き抜かれるので、駆動用トランジスタT1に順方向の電流が流れることが防止される。図2の電流IeLの波形において、C部の波形が小さく抑えられ、貫通電流が防止されたことを示している。
【0041】
波形成形回路25Uの動作について詳細を説明する。タイミングt4において駆動用トランジスタT2がオンすると、図1のVM点の電位が急激に低下する。具体的には、直流電源VPの印加電圧による電位の近傍から接地電位の近傍まで変化する。このため、誘起電圧V2Uの電圧波形に図2のA部で示すような乱れが生じる。この電圧波形の乱れは、パルス周期センス回路24Uから出力される検出信号波形にも重畳する。波形成形回路25Uは、このような検出信号波形の乱れを成形する。
【0042】
図3は、第一の実施の形態による波形成形回路25Uの構成例を示す図である。図4は、図3による回路の入力点A〜出力点Hまでの回路内各部の信号波形を示す図である。図3において、入力点Aにパルス周期センス回路24Uから検出信号が入力される。図4の信号波形SigAは、上述した波形乱れXを有する。図3のNANDゲートNAND1には、波形SigAで示される信号Aと、信号Aを抵抗器R1およびインバータINV1に通した後の信号Cとがそれぞれ入力される。図4の波形SigBおよび波形SigCは、それぞれインバータINV1に入力される前の点Bと、INV1から出力された後の点Cの信号波形である。波形SigBは、波形SigAが立ち上がる(タイミングt10)と、抵抗器R1による時定数で徐々に立ち上がる。波形SigBがインバータINV1の閾値電圧Vth1を超える(タイミングt11)と、波形SigCがHレベルからLレベルに変化する。なお、図4において各ゲートの伝播遅延時間はゼロとし、抵抗器による時定数で生じた遅延のみを表している。
【0043】
波形SigDに示すように、NANDゲートNAND1から出力された信号Dは、タイミングt10からタイミングt11までLレベル、他はHレベルになる。ANDゲートAND1には、信号Dと、信号Dを抵抗器R2およびインバータINV2に通した後の信号Fとがそれぞれ入力される。図4の波形SigEおよび波形SigFは、それぞれインバータINV2に入力される前の点Eと、INV2から出力された後の点Fの信号波形である。波形SigEは、波形SigDが立ち上がる(タイミングt11)と、抵抗器R2による時定数で徐々に立ち上がる。波形SigEがインバータINV2の閾値電圧Vth2を超える(タイミングt12)と、波形SigFがHレベルからLレベルに変化する。これにより、ANDゲートAND1から出力された信号Gは、波形SigGに示すように、タイミングt11からタイミングt12までHレベル、他はLレベルになる。なお、点DE間にダイオードD1が設けられ、ダイオードD1のアノード端子が点Eに、ダイオードD1のカソード端子が点Dにそれぞれ接続されることにより、波形SigEの立ち下がり時に遅延は生じない。
【0044】
ORゲートOR1には、上記信号Gと、信号Aとがそれぞれ入力される。ORゲートOR1の出力点Hは、波形SigHに示すように、タイミングt10までLレベル、タイミングt10以降Hレベルとなる。この結果、信号波形SigHは、信号波形SigAから波形乱れXを除去したものである。信号Hは、波形成形後の検出信号PTUとしてタイミング制御回路26Uへ入力される。
【0045】
このように、波形成形回路25Uは、誘起電圧V2Uのスイッチング周波数より周波数が高い成分(スイッチング周期より短い時間間隔で信号波形がHレベルからLレベルに、もしくはLレベルからHレベルに変化する成分)、すなわち、波形乱れを除去する。なお、スイッチング周波数は、制御信号Vg1の周波数である。
【0046】
もし、波形成形回路25Uが省略されると、波形乱れXを有する検出信号がタイミング制御回路26Uへ入力される。この場合には、波形乱れXの影響により図2のB部に示される制御信号Vg21Uのパルス状信号が消失するおそれがある。制御信号Vg21Uのパルス信号が消失するとN型MOSトランジスタM21Uがオンしないので、タイミングt4以降に駆動用トランジスタT1からキャリアの引き抜きが行われなくなる。この結果、駆動用トランジスタT1にキャリアが滞留されたまま駆動用トランジスタT2がオンされ、上下アームの駆動用トランジスタT1ならびにT2を貫通する過大な電流が流れてしまう。このように、波形成形回路25Uはパルス周期センス回路24Uによる検出信号に重畳した波形乱れXを除去することにより、駆動用トランジスタT2がオンされた直後の貫通電流を抑えている(C部)。
【0047】
以上説明した第一の実施の形態についてまとめる。
(1)ハーフブリッジを構成する駆動用トランジスタT1および駆動用トランジスタT2を、パルス電源トランスTを用いてパルス駆動する。駆動用トランジスタT1(T2)をターンオンさせるとき、トランスTの2次巻き線SUのドット側(SLの反ドット側)から流れ出る正の向きのパルス電流を用いてトランジスタT1(T2)内にキャリアを注入する。トランジスタT1(T2)をターンオフさせるとき、トランスTの2次巻き線SUのドット側(SLの反ドット側)に流れ込む負の向きのパルス電流を用いて、トランジスタT1(T2)内に蓄積されているキャリアを引き抜く。2次巻き線SU(SL)から正のパルス電流を出力させるには、N型MOSスイッチM22U(M22L)をオン、N型MOSスイッチM21U(M21L)をオフしてボディダイオードD21U(D21L)で半波整流する。2次巻き線SU(SL)から負のパルス電流を出力させるには、N型MOSスイッチM21U(M21L)をオン、N型MOSスイッチM22U(M22L)をオフしてボディダイオードD22U(D22L)で半波整流する。上下アームの2次巻き線SU(SL)側回路は、それぞれ時分割で正負両方向のパルス電流を出力させることができるので、回路の小型化およびコスト削減の効果がある。
(2)下側アームの駆動用トランジスタT2をターンオンする際、パルス電源トランスTの2次巻き線SUのドット側に流れ込む向きの電流を用いて上側アームの駆動用トランジスタT1内に蓄積されているキャリアを引き抜く。駆動用トランジスタT2がオンされる以前に駆動用トランジスタT1が逆方向にオンされ、駆動用トランジスタT1の逆回復時に駆動用トランジスタT1内にキャリアが滞留するとき、滞留キャリアを当該トランジスタT1のベース端子から引く抜くことにより、駆動用トランジスタT1がオフ状態でありながら順方向に電流が流れる状態にされる時間を短かくできる。この結果、駆動用トランジスタT1から駆動用トランジスタT2へ流れる貫通電流を抑えることができる。
(3)パルス電源トランスTの2次巻き線SUのドット側に流れ込む向きの電流は、2次巻き線SUの誘起電圧V2Uが負になるタイミング(=パルス周期センス回路24Uの検出信号がHレベルになるタイミング)で制御信号Vg21UをHレベルにし、N型MOSトランジスタM21Uをオンさせて流す。このとき、パルス周期センス回路24Uの検出信号を波形成形回路25Uに通すようにしたので、駆動用トランジスタT2がターンオンする際に誘起電圧V2Uに生じる波形乱れ(図2のA部)に起因するノイズ(図4のX)がパルス周期センス回路24Uの検出信号に重畳しても、このノイズXが波形成形回路25Uで除去される。これにより、制御信号Vg21Uが図2のB部で確実にHレベルにされるので、駆動用トランジスタT1を速やかにオフさせることができる結果、駆動用トランジスタT1から駆動用トランジスタT2へ流れる貫通電流を抑えることができる。
【0048】
上述した電圧波形の乱れは、駆動用トランジスタT2をオンさせる誘起電圧V2LがHレベルになった以降に駆動用トランジスタT2がターンオンすると生じる。つまり、パルス周期センス回路24の検出信号に重畳するノイズX(図4)は、当該検出信号がLレベルからHレベルに変化した(タイミングt10)後に遅延して重畳する。そこで、図3の抵抗器R1およびR2の抵抗値は、ノイズXの重畳タイミングがタイミングt11とタイミングt12との間に収まるように決定される。
【0049】
(第二の実施の形態)
波形成形回路25UをPLL(Phase Locked Loop)回路で構成してもよい。図5は、第二の実施の形態による波形成形回路25Uの構成例を示す図である。図6は、図5による回路の入力点A2および出力点B2の信号波形を示す図である。図5において、入力点A2にパルス周期センス回路24U(図1)から検出信号が入力される。この入力信号には、図6の信号波形SigA2に示されるように、上述した波形乱れXが含まれる。図5の位相比較器51には、波形SigA2で示される信号A2と、当該PLL回路の出力信号B2とがそれぞれ入力される。
【0050】
位相比較器51は、信号A2の周波数(基準周波数とする)および信号B2の周波数(比較周波数とする)の位相を比較し、位相差に応じた信号を出力する。ループフィルタ52は、上記位相差に応じた信号の低周波数成分を濾波してVCO(Voltage Control Oscillator)53へ出力する。VCO53は、入力信号の電圧に応じた周波数のパルス信号を発生して出力する。このようなPLL回路により、信号A2および信号B2の周波数が同じになるようにフィードバック制御され、誘起電圧V2U(図2)のスイッチング周波数に比べて高い周波数成分を有するノイズが除去される。
【0051】
以上説明したように、第二の実施の形態によるPLL回路で波形成形回路25Uを構成しても、駆動用トランジスタT2がターンオンする際に誘起電圧V2Uに生じる波形乱れ(図2のA部)に起因するノイズ(図6のX)を除去できる。この結果、駆動用トランジスタT1を速やかにオフさせることができるので、駆動用トランジスタT1から駆動用トランジスタT2へ流れる貫通電流を抑えることができる。
【0052】
(第三の実施の形態)
波形成形回路25UをRCフィルタ回路で構成してもよい。図7は、第三の実施の形態による波形成形回路25Uの構成例を示す図である。図7において、パルス周期センス回路24U(図1)による検出信号が、回路の入力点A3から抵抗器R71の一端に入力される。この入力信号には、上述した波形乱れXが含まれる。抵抗器R71の他端と図1のVM点との間にコンデンサC72が接続されている。このようなRCフィルタ回路により、誘起電圧V2U(図2)のスイッチング周波数に比べて高い周波数成分を有するノイズが除去され、誘起電圧V2Uのスイッチング周波数と同じ周波数の信号が出力点B3から出力される。
【0053】
図7による波形成形回路25Uはフィルタ回路の時定数により伝播遅延を生じるので、誘起電圧V2U(図2)のスイッチング周波数が高くて上記伝播遅延による影響が無視できない場合は、上述した第一の実施の形態および第二の実施の形態による波形成形回路25Uを用いるとよい。
【0054】
(第四の実施の形態)
波形成形回路25Uを別の駆動回路に適用してもよい。図8は、本発明の第四の実施の形態による電流制御型素子の駆動回路を示す図である。図1と異なる点は、駆動コントローラ30の代わりに駆動コントローラ30Bを設けた点と、上側アームの駆動回路においてN型MOSトランジスタM22Uのゲート端子にコレクタキャッチャ28Uを設けた点と、下側アームの駆動回路においてN型MOSトランジスタM22Lのゲート端子にコレクタキャッチャ28Lを設けた点である。そこで、図1と共通する回路の説明を省略し、図1と異なる点について説明する。
【0055】
駆動コントローラ30Bは、基本クロック発生器33と、可変パルス発生回路32Bと、駆動指令生成部31Bとを含む。基本クロック発生器33は基本クロック信号を発生し、駆動指令生成部31Bおよび可変パルス発生回路32Bへ基本クロック信号を供給する。駆動指令生成部31Bは、駆動用トランジスタT1をオン/オフさせる駆動指令inst1、ならびに駆動用トランジスタT2をオン/オフさせる駆動指令inst2を生成し、駆動指令inst1を上アームの駆動回路へ、駆動指令inst2を下アームの駆動回路へ、それぞれ出力する。駆動指令生成部31Bはさらに、駆動用トランジスタT1をオンさせるタイミングで切替え指令1を、駆動用トランジスタT2をオンさせるタイミングで切替え指令2をそれぞれ出力する。可変パルス発生回路32Bは、基本クロック発生器33から供給された基本クロック信号と、切替え指令1および切替え指令2の論理和信号とを用いて制御信号Vg1Bを生成し、パルス電源1次側回路10へ制御信号Vg1Bを供給する。
【0056】
コレクタキャッチャ28Uは、抵抗器RCUおよびダイオードDCUとによって構成される。コレクタキャッチャ28Uは以下のようにはたらく。駆動用トランジスタT1のコレクタ電圧が所定値より高くなると、ダイオードDCUが順バイアスされ、N型MOSトランジスタM22Lのゲート端子の電位をタイミング制御回路26Uから出力される制御信号Vg22Uの信号レベルより高くする。これにより、N型MOSトランジスタM22Lのオン抵抗が低下し、駆動用トランジスタT1のベース端子に供給される電流I2Uが増加するので、駆動用トランジスタT1内のキャリアが増加してコレクタ電圧が下がる。
【0057】
一方、駆動用トランジスタT1のコレクタ電圧が上記所定値より低くなると、ダイオードDCUが順バイアスされなくなり、N型MOSトランジスタM22Lのゲート端子の電位は制御回路26Uから出力される制御信号Vg22Uの信号レベルになる。これにより、N型MOSトランジスタM22Lのオン抵抗が増加して駆動用トランジスタT1のベース端子に供給される電流I2Uが減少し、駆動用トランジスタT1内のキャリアを減少させてコレクタ電圧を上げる。このように、コレクタキャッチャ28Uは駆動用トランジスタT1内のキャリア数を最適な状態に保ち、当該トランジスタT1のターンオンおよびターンオフに要する時間を短くする。
【0058】
抵抗器RCLおよびダイオードDCLとによって構成されるコレクタキャッチャ28Lも同様に、駆動用トランジスタT2内のキャリア数を最適な状態に保ち、当該トランジスタT2のターンオンおよびターンオフに要する時間を短くする。
【0059】
図9は、図8で示した駆動回路各部の動作タイミングを説明するタイミングチャートである。図2のタイミングチャートに比べて、切替え指令1と切替え指令2が追加されている。また、図2の場合と同様に、タイミングチャートの開始点(左端)において、駆動用トランジスタT1は逆方向にオンして図8の▲1▼に示す向きに電流が流れるいるものとする。
【0060】
図9の駆動指令inst1がHレベル(オン指令)にされ、切替え指令1がHレベルにされる(タイミングt1)と、可変パルス発生回路32Bから出力される制御信号Vg1Bの周波数は、通常時の周波数に比べて低くされる。図9の例では、切替え指令1がHレベルの間、制御信号Vg1BをHレベルに保つ。これにより、駆動用トランジスタT1に対するオン信号の出力開始時に誘起電圧V2Uのスイッチング周波数が低くされるので、タイミングt1以降に流れる上向きパルス状波形を有する電流I2Uが流れる時間を長くすることができ、駆動用トランジスタT1のベース端子へ注入されるキャリアが増加する。
【0061】
タイミング制御回路26Uは、上記タイミングt1における誘起電圧V2Uの立ち上がりパルスに同期して駆動用トランジスタT1に対するオン信号を出力する。駆動用トランジスタT1は、図2の場合と同様に、駆動指令inst1がHレベル(オン指令)の間は逆方向にオンしたままである。なお、駆動用トランジスタT1に対するオン信号の出力開始時に制御信号Vg22UのHレベルが高いのは、上述したコレクタキャッチャ28Uのはたらきによる。
【0062】
駆動指令inst1がLレベル(オフ指令)にされると、タイミングt2においてタイミング制御回路26Uがオフ信号を出力する。タイミングt2からタイミングt3まで流れる下向きパルス状の電流I2Uが、駆動用トランジスタT1のベース端子からキャリアを引き抜く。しかしながら、駆動用トランジスタT1のベース端子には、オンされているN型MOSトランジスタM23Uを介して誘導性負荷Lから流れる電流がキャリア注入を継続するので、駆動用トランジスタT1内のキャリアは減少しない。
【0063】
タイミングt2より所定時間経過後に駆動指令inst2がHレベル(オン指令)にされ、切替え指令2がHレベルにされる(タイミングt4)と、可変パルス発生回路32Bから出力される制御信号Vg1Bの周波数は、タイミングt1と同様に通常時の周波数に比べて低くされる。図9の例では、切替え指令2がHレベルの間、制御信号Vg1BをHレベルに保つ。これにより、駆動用トランジスタT2に対するオン信号の出力開始時に誘起電圧V2Lのスイッチング周波数が低くされるので、タイミングt4以降に流れる上向きパルス状波形を有する電流I2Lが流れる時間を長くする(D部)ことができ、駆動用トランジスタT2のベース端子へ注入されるキャリアが増加する。
【0064】
タイミング制御回路26Lは、上記タイミングt4における誘起電圧V2Lの立ち上がりパルスに同期して駆動用トランジスタT2に対するオン信号を出力する。駆動用トランジスタT2はキャリア注入されてターンオンし、図8の▲2▼に示す向きに電流が流れる。図9においてタイミングt4以降に流れる上向きパルス状の電流I2Lが、駆動用トランジスタT2のベース端子へキャリアを注入する。なお、駆動用トランジスタT2に対するオン信号の出力開始時に制御信号Vg22LのHレベルが高いのは、上述したコレクタキャッチャ28Lのはたらきによる。
【0065】
タイミングt4直後の図9のB部に示される制御信号Vg21Uのパルス状信号によってN型MOSトランジスタM21Uがオンされるので、駆動用トランジスタT1内部のキャリアが減少を始める。この結果、駆動用トランジスタT1は速やかにオフされる。図9においてタイミングt4直後に流れる下向きパルス状電流I2Uは、キャリアを引き抜く電流である。
【0066】
波形成形回路25Uは、図3もしくは図7による回路によって構成する。第一の実施の形態と同様に、駆動用トランジスタT2がターンオンする際に誘起電圧V2Uに生じる波形乱れ(図9のA部)に起因するノイズがパルス周期センス回路24Uの検出信号に重畳しても、このノイズXを波形成形回路25Uで除去する。これにより、制御信号Vg21Uが図9のB部で確実にHレベルにされるので、駆動用トランジスタT1を速やかにオフさせることができる結果、駆動用トランジスタT1から駆動用トランジスタT2へ流れる貫通電流を抑えることができる(図9のC部)。
【0067】
以上説明した第四の実施の形態による駆動回路でも、駆動用トランジスタT2がターンオンする際に誘起電圧V2Uに生じる波形乱れ(図9のA部)に起因するノイズを除去できるから、駆動用トランジスタT1から駆動用トランジスタT2へ流れる貫通電流を抑えることができる。また、駆動用トランジスタをターンオンするタイミング(たとえば、D部)のパルス電源のスイッチング周波数を下げてキャリアを注入する電流(たとえば、I2L)が流れる時間を長くしたので、十分なキャリアを注入して駆動用トランジスタを速やかにターンオンさせることができる。さらに、駆動用トランジスタをターンオンするタイミング以外では、スイッチング周波数を下げないので、駆動回路の制御性を高めることができる。なお、パルス電源のスイッチング周波数は、トランスTの2次巻き線側の回路に寄生するインダクタンスや、2次巻き線側の回路で発生する損失などを考慮して決定される。
【0068】
(第五の実施の形態)
図10は、波形成形回路25Uをさらに別の駆動回路に適用した例を示す図である。図8と異なる点は、駆動コントローラ30Bの代わりに駆動コントローラ30Cを設けた点と、パルス電源1次側回路10の代わりにパルス電源1次側回路10Cを設けた点である。そこで、図8と共通する回路の説明を省略し、図8と異なる点について説明する。
【0069】
駆動コントローラ30Cは、基本クロック発生器33と、パルス発生回路32と、駆動指令生成部31Cとを含む。基本クロック発生器33は基本クロック信号を発生し、駆動指令生成部31Cおよびパルス発生回路32へ基本クロック信号を供給する。駆動指令生成部31Cは、駆動用トランジスタT1をオン/オフさせる駆動指令inst1、ならびに駆動用トランジスタT2をオン/オフさせる駆動指令inst2を生成し、駆動指令inst1を上アームの駆動回路へ、駆動指令inst2を下アームの駆動回路へ、それぞれ出力する。駆動指令生成部31Cはさらに、駆動用トランジスタT1をオンさせるタイミングで切替え指令1を、駆動用トランジスタT2をオンさせるタイミングで切替え指令2をそれぞれ出力する。パルス発生回路32は、基本クロック発生器33から供給された基本クロック信号を用いて制御信号Vg1を生成し、パルス電源1次側回路10Cへ制御信号Vg1を供給する。
【0070】
パルス電源1次側回路10Cは、パルス電源1次側回路10に比べて、直流電源Vsより高い電圧を印加する直流電源VsHと、直流電源Vsおよび直流電源VsHを切換えるスイッチSW3とが追加される。スイッチSW3は、上記切替え指令1および切替え指令2の論理和信号によって切換えられる。スイッチSW3は、論理和信号がHレベルのとき直流電源VsH側に、論理和信号がLレベルのとき直流電源Vs側に、それぞれ切換えられる。これにより、スイッチSW3が直流電源VsH側に切換えられているときにパルス電源の2次巻き線SU側に誘起される電圧V2U、および2次巻き線SL側に誘起される電圧V2Lは、スイッチSW3が直流電源Vs側に切換えられているときに比べて高くなる。
【0071】
図11は、図10で示した駆動回路各部の動作タイミングを説明するタイミングチャートである。図9のタイミングチャートに比べて、切替え指令1および切替え指令2がHレベルにされる時間が短くされ、パルス電源の通常のスイッチング周波数と同じにされている。また、図9の場合と同様に、タイミングチャートの開始点(左端)において、駆動用トランジスタT1は逆方向にオンして図10の▲1▼に示す向きに電流が流れるいるものとする。
【0072】
図9の駆動指令inst1がHレベル(オン指令)にされ、切替え指令1がHレベルにされる(タイミングt1)と、誘起電圧V2Uが高くなる。図11の例では、1パルス分の誘起電圧V2Uが高くされる。これにより、駆動用トランジスタT1に対するオン信号の出力開始時において、タイミングt1以降に流れる上向きパルス状波形を有する電流I2Uを大きくすることができ、駆動用トランジスタT1のベース端子へ注入されるキャリアが増加する。
【0073】
タイミング制御回路26Uは、上記タイミングt1における誘起電圧V2Uの立ち上がりパルスに同期して駆動用トランジスタT1に対するオン信号を出力する。駆動用トランジスタT1は、図9の場合と同様に、駆動指令inst1がHレベル(オン指令)の間は逆方向にオンしたままである。なお、駆動用トランジスタT1に対するオン信号の出力開始時に制御信号Vg22UのHレベルが高いのは、上述したコレクタキャッチャ28Uのはたらきによる。
【0074】
駆動指令inst1がLレベル(オフ指令)にされると、タイミングt2においてタイミング制御回路26Uがオフ信号を出力する。タイミングt2からタイミングt3まで流れる下向きパルス状の電流I2Uが、駆動用トランジスタT1のベース端子からキャリアを引き抜く。しかしながら、駆動用トランジスタT1のベース端子には、オンされているN型MOSトランジスタM23Uを介して誘導性負荷Lから流れる電流がキャリア注入を継続するので、駆動用トランジスタT1内のキャリアは減少しない。
【0075】
タイミングt2より所定時間経過後に駆動指令inst2がHレベル(オン指令)にされ、切替え指令2がHレベルにされる(タイミングt4)と、誘起電圧V2Lが高くなる。図11の例では、1パルス分の誘起電圧V2Lが高くされる(E部)。これにより、駆動用トランジスタT2に対するオン信号の出力開始時において、タイミングt4以降に流れる上向きパルス状波形を有する電流I2Lを大きくする(D部)ことができ、駆動用トランジスタT2のベース端子へ注入されるキャリアが増加する。
【0076】
タイミング制御回路26Lは、上記タイミングt4における誘起電圧V2Lの立ち上がりパルスに同期して駆動用トランジスタT2に対するオン信号を出力する。駆動用トランジスタT2はキャリア注入されてターンオンし、図10の▲2▼に示す向きに電流が流れる。図11においてタイミングt4以降に流れる上向きパルス状の電流I2Lが、駆動用トランジスタT2のベース端子へキャリアを注入する。なお、駆動用トランジスタT2に対するオン信号の出力開始時に制御信号Vg22LのHレベルが高いのは、上述したコレクタキャッチャ28Lのはたらきによる。
【0077】
タイミングt4直後の図11のB部に示される制御信号Vg21Uのパルス状信号によってN型MOSトランジスタM21Uがオンされるので、駆動用トランジスタT1内部のキャリアが減少を始める。この結果、駆動用トランジスタT1は速やかにオフされる。図11においてタイミングt4直後に流れる下向きパルス状電流I2Uは、キャリアを引き抜く電流である。
【0078】
波形成形回路25Uは、図3、図5および図7による回路のうちいずれかによって構成する。第一および第四の実施の形態と同様に、駆動用トランジスタT2がターンオンする際に誘起電圧V2Uに生じる波形乱れ(図11のA部)に起因するノイズがパルス周期センス回路24Uの検出信号に重畳しても、このノイズXを波形成形回路25Uで除去する。これにより、制御信号Vg21Uが図11のB部で確実にHレベルにされるので、駆動用トランジスタT1を速やかにオフさせることができる結果、駆動用トランジスタT1から駆動用トランジスタT2へ流れる貫通電流を抑えることができる(図11のC部)。
【0079】
以上説明した第五の実施の形態による駆動回路でも、駆動用トランジスタT2がターンオンする際に誘起電圧V2Uに生じる波形乱れ(図11のA部)に起因するノイズを除去できるから、駆動用トランジスタT1から駆動用トランジスタT2へ流れる貫通電流を抑えることができる。また、駆動用トランジスタをターンオンするタイミング(たとえば、E部)のパルス電源による誘起電圧を高くしてキャリアを注入する電流(たとえば、I2L)を大きくした(たとえば、D部)ので、十分なキャリアを注入して駆動用トランジスタを速やかにターンオンさせることができる。さらに、駆動用トランジスタをターンオンするタイミング以外では、キャリアを注入する電流を大きくしないので、駆動回路で発生する損失を抑えることができる。
【0080】
以上の説明では、下側アームの駆動用トランジスタT2をオン/オフさせる場合に、上側アームの駆動用トランジスタT1内に滞留するキャリアを引き抜く場合の動作を中心に説明したが、上側アームの駆動用トランジスタT1をオン/オフさせる場合に、下側アームの駆動用トランジスタT2内に滞留するキャリアを引き抜く場合の動作についても同様である。
【0081】
上述した例では、上側アームを構成する回路に波形成形回路25Uを設けたが、下側アームを構成する回路にも波形成形回路を設けてよい。
【0082】
本発明による駆動回路は、一般的なバイポーラトランジスタだけに使用されるものではなく、種々の半導体素子に適用できる。とくに、トランジスタの動作が速く、電流の時間的変化が大きい半導体素子に対して本発明による駆動が有効である。
【0083】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明する。第1の方向は、たとえば、▲1▼と反対向きが対応する。第2の方向は、たとえば、▲2▼の向きが対応する。第1の電流制御型トランジスタは、駆動用トランジスタT1が対応する。第2の電流制御型トランジスタは、駆動用トランジスタT2が対応する。パルス電流発生手段は、たとえば、パルス電源1次側回路10およびトランスTによって構成される。第1のスイッチ手段は、たとえば、ボディダイオードD21UおよびN型MOSトランジスタM22Uによって構成される。第2のスイッチ手段は、たとえば、ボディダイオードD22UおよびN型MOSトランジスタM21Uによって構成される。
【0084】
第1のタイミング検出手段は、たとえば、パルス周期センス回路24Uによって構成される。第1のタイミング制御回路は、たとえば、タイミング制御回路26Uによって構成される。第3のスイッチ手段は、たとえば、ボディダイオードD21LおよびN型MOSトランジスタM22Lによって構成される。第4のスイッチ手段は、たとえば、ボディダイオードD22LおよびN型MOSトランジスタM21Lによって構成される。第2のタイミング検出手段は、たとえば、パルス周期センス回路24Lによって構成される。第2のタイミング制御回路は、たとえば、タイミング制御回路26Lによって構成される。波形成形手段は、たとえば、波形成形回路25Uによって構成される。所定時間は、たとえば、スイッチング周期が対応する。低域通過フィルタ回路は、たとえば、RCフィルタ回路によって構成される。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【図面の簡単な説明】
【図1】本発明の第一の実施の形態による電流制御型素子の駆動回路を示す図である。
【図2】図1の駆動回路各部の動作タイミングを説明する図である。
【図3】第一の実施の形態による波形成形回路の構成例を示す図である。
【図4】図3の回路内各部の信号波形を示す図である。
【図5】第二の実施の形態による波形成形回路の構成例を示す図である。
【図6】図5の回路内の信号波形を示す図である。
【図7】第三の実施の形態による波形成形回路の構成例を示す図である。
【図8】本発明の第四の実施の形態による電流制御型素子の駆動回路を示す図である。
【図9】図8の駆動回路各部の動作タイミングを説明する図である。
【図10】本発明の第五の実施の形態による電流制御型素子の駆動回路を示す図である。
【図11】図10の駆動回路各部の動作タイミングを説明する図である。
【図12】従来技術による電流制御型素子の駆動回路を示す図である。
【符号の説明】
10,10C…パルス電源1次側回路、24U,24L…パルス周期センス回路、
25U、波形成形回路、 26U,26L…タイミング制御回路、
27U,27L…フォトカプラ、 28U,28L…コレクタキャッチャ、
30,30B,30C…駆動コントローラ、
L…誘導性負荷、
M21U〜M23U,M21L〜M23L…N型MOSトランジスタ、
T…トランス、 T1,T2…駆動用トランジスタ、
Vs,VP,VsH…直流電源
Claims (6)
- 誘導性負荷に対して上アーム側に位置して第1の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第1の電流制御型トランジスタと、前記第1の電流制御型トランジスタと直列に接続され、前記誘導性負荷に対して下アーム側に位置して前記第1の方向と異なる第2の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第2の電流制御型トランジスタとをそれぞれ駆動する電流制御型素子用駆動回路において、
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と前記第1の電流制御型トランジスタとの間に介挿され、前記第1の電流制御型トランジスタの制御端子に前記正のパルス状電流を供給する第1のスイッチ手段と、
前記パルス電流発生手段と前記第1の電流制御型トランジスタとの間に介挿され、前記第1の電流制御型トランジスタの制御端子に前記負のパルス状電流を供給する第2のスイッチ手段と、
前記パルス電流発生手段によって前記第1の電流制御型トランジスタへ発生されるパルス状電流の発生タイミングを検出し、検出信号を出力する第1のタイミング検出手段と、
(1)前記第1の電流制御型トランジスタをオンさせるとき、前記第1のタイミング検出手段による検出信号に応じて前記第1のスイッチ手段へ前記正のパルス状電流の供給を指示し、
(2)前記第1の電流制御型トランジスタをオフさせるとき、前記第1のタイミング検出手段による検出信号に応じて前記第2のスイッチ手段へ前記負のパルス状電流の供給を指示する第1のタイミング制御回路と、
前記パルス電流発生手段と前記第2の電流制御型トランジスタとの間に介挿され、前記第2の電流制御型トランジスタの制御端子に前記正のパルス状電流を供給する第3のスイッチ手段と、
前記パルス電流発生手段と前記第2の電流制御型トランジスタとの間に介挿され、前記第2の電流制御型トランジスタの制御端子に前記負のパルス状電流を供給する第4のスイッチ手段と、
前記パルス電流発生手段によって前記第2の電流制御型トランジスタへ発生されるパルス状電流の発生タイミングを検出し、検出信号を出力する第2のタイミング検出手段と、
(1)前記第2の電流制御型トランジスタをオンさせるとき、前記第2のタイミング検出手段による検出信号に応じて前記第3のスイッチ手段へ前記正のパルス状電流の供給を指示し、
(2)前記第2の電流制御型トランジスタをオフさせるとき、前記第2のタイミング検出手段による検出信号に応じて前記第4のスイッチ手段へ前記負のパルス状電流の供給を指示する第2のタイミング制御回路と、
前記第1のタイミング検出手段による検出信号、および前記第2のタイミング検出手段による検出信号のうち少なくとも前記第1のタイミング検出手段による検出信号のノイズを除去する波形成形手段とを備えることを特徴とする電流制御型素子用駆動回路。 - 請求項1に記載の電流制御型素子用駆動回路において、
前記ノイズは、前記第3のスイッチ手段が第2の電流制御型トランジスタの制御端子へ前記正のパルス状電流の供給を開始したときに発生することを特徴とする電流制御型素子用駆動回路。 - 請求項1または2に記載の電流制御型素子用駆動回路において、
前記ノイズは、前記第1の電流制御型トランジスタが前記逆起電力による電流を逆方向に流す状態で発生することを特徴とする電流制御型素子用駆動回路。 - 請求項1〜3のいずれかに記載の電流制御型素子用駆動回路において、
前記波形成形手段は、入力される信号の信号レベルが変化したとき、
(1)前回の信号レベル変化から所定時間が経過している場合に前記変化後の検出信号レベルを出力し、
(2)前回の信号レベル変化から所定時間が経過していない場合に前記変化前の信号レベルを出力を継続することを特徴とする電流制御型素子用駆動回路。 - 請求項1〜3のいずれかに記載の電流制御型素子用駆動回路において、
前記波形成形手段は、PLL回路を有し、入力される信号を当該PLL回路の基準周波数信号とし、出力する信号を当該PLL回路の比較周波数信号とすることを特徴とする電流制御型素子用駆動回路。 - 請求項1〜3のいずれかに記載の電流制御型素子用駆動回路において、
前記波形成形手段は、低域通過フィルタ回路によって構成されることを特徴とする電流制御型素子用駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002147449A JP3731562B2 (ja) | 2002-05-22 | 2002-05-22 | 電流制御型素子用駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002147449A JP3731562B2 (ja) | 2002-05-22 | 2002-05-22 | 電流制御型素子用駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003338742A JP2003338742A (ja) | 2003-11-28 |
JP3731562B2 true JP3731562B2 (ja) | 2006-01-05 |
Family
ID=29706009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002147449A Expired - Fee Related JP3731562B2 (ja) | 2002-05-22 | 2002-05-22 | 電流制御型素子用駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3731562B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8513985B2 (en) | 2011-02-15 | 2013-08-20 | Denso Corporation | Drive circuit for semiconductor switching element |
US8519750B2 (en) | 2011-02-15 | 2013-08-27 | Denso Corporation | Semiconductor switching device drive circuit |
US8816666B2 (en) | 2011-02-15 | 2014-08-26 | Denso Corporation | Semiconductor switching device drive circuit using a limited drive voltage |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7965126B2 (en) | 2008-02-12 | 2011-06-21 | Transphorm Inc. | Bridge circuits and their components |
US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
US8138529B2 (en) | 2009-11-02 | 2012-03-20 | Transphorm Inc. | Package configurations for low EMI circuits |
US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
US8624662B2 (en) | 2010-02-05 | 2014-01-07 | Transphorm Inc. | Semiconductor electronic components and circuits |
US8786327B2 (en) | 2011-02-28 | 2014-07-22 | Transphorm Inc. | Electronic components with reactive filters |
CA2851376C (en) * | 2011-12-07 | 2021-02-16 | Tm4 Inc. | Turn-off overvoltage limiting for igbt |
US9209176B2 (en) | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
CN102412754A (zh) * | 2011-12-26 | 2012-04-11 | 桂林电器科学研究院 | 级联式单相双极性高压方波脉冲电源及使用方法 |
US8648643B2 (en) | 2012-02-24 | 2014-02-11 | Transphorm Inc. | Semiconductor power modules and devices |
US8803246B2 (en) | 2012-07-16 | 2014-08-12 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
US9059076B2 (en) | 2013-04-01 | 2015-06-16 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
US9537425B2 (en) | 2013-07-09 | 2017-01-03 | Transphorm Inc. | Multilevel inverters and their components |
US9543940B2 (en) | 2014-07-03 | 2017-01-10 | Transphorm Inc. | Switching circuits having ferrite beads |
US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
WO2016149146A1 (en) | 2015-03-13 | 2016-09-22 | Transphorm, Inc. | Paralleling of switching devices for high power circuits |
US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
-
2002
- 2002-05-22 JP JP2002147449A patent/JP3731562B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8513985B2 (en) | 2011-02-15 | 2013-08-20 | Denso Corporation | Drive circuit for semiconductor switching element |
US8519750B2 (en) | 2011-02-15 | 2013-08-27 | Denso Corporation | Semiconductor switching device drive circuit |
US8816666B2 (en) | 2011-02-15 | 2014-08-26 | Denso Corporation | Semiconductor switching device drive circuit using a limited drive voltage |
Also Published As
Publication number | Publication date |
---|---|
JP2003338742A (ja) | 2003-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3731562B2 (ja) | 電流制御型素子用駆動回路 | |
KR100977912B1 (ko) | 게이트 드라이버 장치, 에너지 복원 방법 및 에너지 복원회로 | |
US9019001B2 (en) | Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor JFETs | |
US6172882B1 (en) | Partial resonance PWM converter | |
JP5482815B2 (ja) | パワーmosfetの駆動回路およびその素子値決定方法 | |
US7440299B2 (en) | Control of a MOS transistor as rectifying element | |
TW200406977A (en) | DC-DC converter | |
US5631810A (en) | Control of switching devices in synchronized-rectification system | |
JPH02228298A (ja) | 発電機の電圧調整器用電力回路及び界磁電流発生方法 | |
CN112640279B (zh) | 过电流保护电路及开关电路 | |
US5754065A (en) | Driving scheme for a bridge transistor | |
US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
JP5139793B2 (ja) | 電力変換装置 | |
CN114303309A (zh) | 过流保护电路及开关电路 | |
JP2007306708A (ja) | ゲート駆動回路 | |
JPH07226663A (ja) | トランジスタ駆動回路 | |
US11828260B2 (en) | Internal combustion engine ignition device | |
JP2004159424A (ja) | インバータ | |
JP3685137B2 (ja) | 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置 | |
JP3659222B2 (ja) | 電流制御型半導体素子用駆動回路 | |
JP4319336B2 (ja) | Mosスイッチング回路 | |
JP7174672B2 (ja) | スイッチング電源装置 | |
JP3685143B2 (ja) | 電流制御型半導体素子用駆動回路 | |
JP3659227B2 (ja) | 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置 | |
JP3756353B2 (ja) | 半導体素子駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |