JP2004159424A

JP2004159424A - インバータ

Info

Publication number: JP2004159424A
Application number: JP2002322383A
Authority: JP
Inventors: Takahiro Urakabe; 隆浩浦壁; Tatsuya Okuda; 達也奥田; Akihiko Iwata; 明彦岩田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-11-06
Filing date: 2002-11-06
Publication date: 2004-06-03
Anticipated expiration: 2022-11-06
Also published as: JP4100134B2

Abstract

【課題】数十ｋＨｚのスイッチング周波数を要求されるハイブリッド自動車などのインバータにおいて、アームスイッチの誤動作を防止したうえでＯＮ駆動電圧を十分に大きくとることができ、駆動回路の発熱を抑制したインバータを提供する。
【解決手段】高電圧側駆動回路２３ｕは高電圧側アームスイッチ２１ｕと並列に接続された高電圧側負バイアス回路を有するとともに、低電圧側駆動回路２４ｕは低電圧側アームスイッチ２２ｕと並列に接続された低電圧側負バイアス回路を有する。高電圧側負バイアス回路は高電圧側アームスイッチ２１ｕをターンＯＦＦしたのち低電圧側アームスイッチ２２ｕをターンＯＮする前に負バイアス電圧を発生させ、低電圧側負バイアス回路は低電圧側アームスイッチ２２ｕをターンＯＦＦしたのち高電圧側アームスイッチ２１ｕをターンＯＮする前に負バイアス電圧を発生させる。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、インバータに関するものである。とくに、ハイブリッド自動車、電気自動車もしくはスタータージェネレーターを搭載した自動車の駆動用モータに電力を供給するインバータに関する。
【０００２】
【従来の技術】
ハイブリッド自動車等に用いられるインバータでは、ＵＶＷ各相において高電圧側アームスイッチと低電圧側アームスイッチとを有しており、これらのアームスイッチにはＦＥＴ（電界効果トランジスタ）等が用いられている。ここで、例えば高電圧側アームスイッチをターンＯＮし、低電圧側アームスイッチをターンＯＦＦしたときに、低電圧側アームスイッチのドレイン−ソース間電圧が上昇した際にゲート電圧が持ちあがり、ターンＯＦＦした低電圧側アームスイッチが誤動作して再びターンＯＮするおそれがあるため、さまざまな対策が施されてきた。従来の駆動回路では、ＦＥＴとは直列接続されたコンデンサを有する負バイアス回路を備え、ＦＥＴのターンＯＮ時にコンデンサに発生した電圧を、ＦＥＴのターンＯＦＦ時に負バイアス電圧として印加している（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開平８−１４９７９６号公報（第５頁、図４）
【０００４】
【発明が解決しようとする課題】
しかしながら、このような負バイアス回路を備えた駆動回路をハイブリッド自動車などのインバータに適用した場合、負バイアス電圧を大きくとろうとすると、電源電圧の制約があるために、アームスイッチのＯＮ駆動電圧がその分小さくならざるを得ない。ここで、ハイブリッド自動車などの駆動用モータは始動時には最高約１８０００ｒｐｍといった高速回転が求められ、それに伴なってインバータは数十ｋＨｚのスイッチング周波数を要求される。この場合、ＦＥＴのターンＯＮ時のスイッチング損失、ＯＮ状態時の定常損失を小さくしようとすると、ＯＮ駆動電圧を大きくする必要がある。ＯＮ駆動電圧が小さいと、ターンＯＮ時のゲート電圧の立ち上がりが遅くなるためスイッチング損失が増大し、またＯＮ状態時のＦＥＴのＯＮ抵抗が大きくなるため定常損失も増大する。したがって、駆動回路が発熱するという問題がある。
【０００５】
この発明は、上記のような問題点を解決するためになされたものであり、アームスイッチの誤動作を防止したうえでＯＮ駆動電圧を十分に大きくとることができ、駆動回路の発熱を抑制したインバータを提供する。
【０００６】
【課題を解決するための手段】
この発明におけるインバータは、高電圧側アームスイッチと高電圧側駆動回路とからなる高電圧側アームと、低電圧側アームスイッチと低電圧側駆動回路とからなる低電圧側アームとを備えるものである。ここで、高電圧側駆動回路は高電圧側アームスイッチと並列に接続された高電圧側負バイアス回路を有するとともに、低電圧側駆動回路は低電圧側アームスイッチと並列に接続された低電圧側負バイアス回路を有し、高電圧側負バイアス回路は高電圧側アームスイッチをターンＯＦＦしたのち低電圧側アームスイッチをターンＯＮする前に負バイアス電圧を発生させ、低電圧側負バイアス回路は低電圧側アームスイッチをターンＯＦＦしたのち高電圧側アームスイッチをターンＯＮする前に負バイアス電圧を発生させるものである。
【０００７】
また、高電圧側アームスイッチと低電圧側アームスイッチと駆動回路とからなるアームを備えるものである。ここで、駆動回路は、高電圧側アームスイッチの電力端子間の電圧が所定値を超過した場合を検知する高電圧側電圧超過検知手段と、高電圧側電圧超過検知手段によって所定値を超過したと検知された電圧を利用して低電圧側アームスイッチの制御端子電圧を低下させる低電圧側制御端子電圧制御手段とを備えるとともに、低電圧側アームスイッチの電力端子間の電圧が所定値を超過した場合を検知する低電圧側電圧超過検知手段と、低電圧側電圧超過検知手段によって所定値を超過したと検知された電圧を利用して高電圧側アームスイッチの制御端子電圧を低下させる高電圧側制御端子電圧制御手段とを備えるものである。
【０００８】
【発明の実施の形態】
実施の形態１．
図１は、本発明が適用されるインバータの実施の形態１を説明するための電気駆動システム概略回路図である。ここでは、アームスイッチとしてＦＥＴを用いた例を説明する。電気駆動システムは、バッテリー１、インバータ２、モータ３及びインバータ制御回路４から構成されている。バッテリー１からの直流をインバータ２で３相交流に変換してモータ３に供給する。このとき、インバータ制御回路４はインバータ２の動作を制御する。インバータ２は、ＵＶＷ各相に対応して配置されバッテリー１の正電圧線と相線間をスイッチングする高電圧側アームスイッチ２１ｕ、２１ｖ、２１ｗと、同様にバッテリー１の負電圧線と相線間をスイッチングする低電圧側アームスイッチ２２ｕ、２２ｖ、２２ｗ、さらに、各高電圧側アームスイッチに対応した高電圧側駆動回路２３ｕ、２３ｖ、２３ｗ、各低電圧側アームスイッチに対応した低電圧側駆動回路２４ｕ、２４ｖ、２４ｗで構成されている。
【０００９】
図２は、図１におけるアームスイッチ２１ｕと駆動回路２３ｕとからなるアームを詳細に説明するためのアーム回路図である。なお、アームの構成は、高電圧側及び低電圧側、あるいはＵＶＷ各相に共通である。駆動回路２３ｕは駆動制御電源２３ｕＶｃｃにより動作される。駆動制御電源２３ｕＶｃｃはアームスイッチ２１ｕのソース電位を基準とした電源であり、その電圧Ｖｃｃは１２〜１５Ｖである。アームスイッチ２１ｕに並列接続されたダイオード２１ｕＤは寄生ダイオードである。なお、アームスイッチ２１ｕとしてｎ型ＭＯＳ−ＦＥＴを例示するが、これに限定するものではない。
【００１０】
駆動回路は、ＯＮ駆動用スイッチ２３１ｕ、ＯＮ駆動時の電流制限用抵抗２３２ｕ、ＯＦＦ駆動時の電流制限用抵抗２３３ｕ、ＯＦＦ駆動用スイッチ２３４ｕが駆動制御電源２３ｕＶｃｃに対して直列に接続され、ＯＮ駆動用スイッチ２３１ｕ及びＯＦＦ駆動用スイッチ２３４ｕは、インバータ制御回路から送られるスイッチング制御信号Ｖｓｇｎによりスイッチングする。ここでは、ＯＮ駆動用スイッチ２３１ｕとしてｐ型ＭＯＳ−ＦＥＴ、ＯＦＦ駆動用スイッチ２３４ｕとしてｎ型ＭＯＳ−ＦＥＴを例示する。
【００１１】
また、ＯＦＦ駆動用スイッチ２３４ｕのソースはダイオード２３ｕＤのアノード及びコンデンサ２３ｕＣに接続され、ダイオード２３ｕＤのカソードは負バイアス発生スイッチ２３ｕＳのソース及びアームスイッチ２１ｕのソースに接続されている。負バイアス発生スイッチ２３ｕＳのドレインはコンデンサ２３ｕＣ及びツェナーダイオード２３ｕＺＤのアノードに接続されている。さらにツェナーダイオード２３ｕＺＤのカソードは抵抗２３ｕＲＺＤを介して駆動制御電源２３ｕＶｃｃに接続されている。負バイアス発生スイッチ２３ｕＳはインバータ制御回路から送られる負バイアス発生制御信号Ｖｂｉａｓによりスイッチングする。ダイオード２３ｕＤ、コンデンサ２３ｕＣ、負バイアス発生スイッチ２３ｕＳ、ツェナーダイオード２３ｕＺＤ及び抵抗２３ｕＲＺＤは負バイアス回路を構成する。この負バイアス回路とアームスイッチ２１ｕとは、駆動制御電源２３ｕＶｃｃに対して並列に接続されている。なお、スイッチング制御信号Ｖｓｇｎと負バイアス発生制御信号Ｖｂｉａｓとが共通ラインであってもかまわない。
【００１２】
次に、Ｕ相を例として動作について説明する。まず、低電圧側アームスイッチ（以下Ｕ_ＬＦＥＴ）２２ｕをＯＮ状態からターンＯＦＦし、高電圧側アームスイッチ（以下Ｕ_ＨＦＥＴ）２１ｕをターンＯＮする場合について説明する。なお、Ｕ_ＨとはＵ相高電圧側、Ｕ_ＬとはＵ相低電圧側を意味する。図３はこの実施の形態を説明するための電圧波形図である。Ｕ_ＨＶｓｇｎ、Ｕ_ＬＶｓｇｎはそれぞれ高電圧側及び低電圧側のスイッチング制御信号、Ｕ_ＬＶｇｓはＵ_ＬＦＥＴ２２ｕのゲート電圧、Ｖ１は駆動回路２４ｕの負バイアス発生スイッチのドレイン電圧、Ｖ２は駆動回路２４ｕのＯＦＦ駆動用スイッチのソース電圧を示す。ここでは高電圧側、低電圧側ともに、スイッチング制御信号Ｖｓｇｎと負バイアス発生制御信号Ｖｂｉａｓとは共通ラインとし、例えばＵ_ＬＦＥＴがターンＯＦＦしＵ_ＨＦＥＴがターンＯＮした場合、Ｕ_ＬＶｓｇｎはＵ_ＬＶｂｉａｓとしても機能する。
【００１３】
期間ｔ１において、Ｕ_ＬＶｓｇｎがＯＮ電圧、Ｕ_ＨＶｓｇｎがＯＦＦ電圧になっている。Ｕ_ＬＶｇｓは定常の正電位でありＵ_ＬＦＥＴ２２ｕはＯＮ状態、Ｕ_ＨＦＥＴ２１ｕはＯＦＦ状態である。期間ｔ１では、Ｕ_ＬＦＥＴ２２ｕにはソースからドレインへ寄生ダイオード及びＵ_ＬＦＥＴ２２ｕ内部を介して還流電流が流れている。駆動回路２４ｕのツェナーダイオードのツェナー電圧をＶＺＤとすると、電圧Ｖ１はＶｃｃ−ＶＺＤになる。また、駆動回路２４ｕのダイオードの順方向電圧をＶｆとすると、電圧Ｖ２はＶｆになる。このとき、Ｕ_ＬＶｇｓは駆動回路２４ｕの駆動制御電源の電圧Ｖｃｃと等しい。
【００１４】
期間ｔ２において、Ｕ_ＬＶｓｇｎがＯＦＦ電圧になってＵ_ＬＦＥＴ２２ｕはターンＯＦＦする。Ｕ_ＨＶｓｇｎはＯＦＦ電圧のままである。期間ｔ２はデッドタイム（Ｔｄ）と呼ばれ、高電圧側アームスイッチと低電圧側アームスイッチとが同時にＯＮするのを防止するための時間である。このデッドタイムで、高電圧側アームスイッチのターンＯＮ時の直前に負バイアス発生制御信号を受けて低電圧側アームスイッチの制御端子電圧を低下させる。ハイブリッド自動車などのインバータでは数十ｋＨｚのスイッチング周波数が要求されることから、デッドタイムは１０マイクロ秒以下であることが好ましい。さらに、寄生ダイオードのみに電流を流している期間を短くしアームスイッチ部での発熱を小さくするために、デッドタイムは１〜３マイクロ秒であることが一層好ましい。
【００１５】
期間ｔ２では、駆動回路２４ｕの負バイアス発生スイッチがＯＮするので電圧Ｖ１は０Ｖになる。そのとき、駆動回路２４ｕのコンデンサに蓄積された電圧が負バイアス電圧となるため、電圧Ｖ２は瞬間的にＵ_ＬＦＥＴ２２ｕのソース電圧−（Ｖｃｃ−ＶＺＤ−Ｖｆ）になる。その後、Ｕ_ＬＦＥＴ２２ｕのゲート容量、駆動回路２４ｕのＯＦＦ駆動時の電流制御用抵抗、ＯＦＦ駆動用スイッチ、コンデンサ、負バイアス発生スイッチの経路で電流が流れるので、電圧Ｖ２は徐々に上昇していく。駆動回路２４ｕのツェナーダイオードは、電圧Ｖ２の瞬間的な負電位を調節し、ノイズ発生時の負バイアス電圧を決めている。必要以上に負バイアス電圧を印加しないようにし、駆動回路２４ｕのツェナーダイオードに接続された抵抗、コンデンサの充放電による損失を抑える作用がある。この損失が駆動回路２４ｕの損失と比較して無視できる程度のものならば、ツェナーダイオードは無くてもかまわない。
【００１６】
期間ｔ３において、Ｕ_ＨＶｓｇｎがＯＮ電圧になってＵ_ＨＦＥＴ２１ｕがターンＯＮする。Ｕ_ＨＦＥＴ２１ｕのドレインからソースに流れる電流が増加し、Ｕ_ＬＦＥＴ２２ｕのソースからドレインに流れる電流は減少し、Ｕ_ＬＦＥＴ２２ｕは完全にＯＦＦ状態になる。このとき、Ｕ_ＬＦＥＴ２２ｕのドレイン−ソース間の寄生容量を充電するために、ドレイン−ソース間電圧が急速に上昇し、Ｕ_ＬＶｇｓが一時的に持ち上がる。しかし、期間ｔ２においてＵ_ＬＶｇｓは十分な負電位となっているため、期間ｔ３におけるＵ_ＬＶｇｓの持ち上がりが発生してもＵ_ＬＦＥＴ２２ｕの閾値電圧を超えることはなく、誤動作を防止できる。
【００１７】
続いて、Ｕ_ＨＦＥＴ２１ｕをＯＮ状態からターンＯＦＦし、Ｕ_ＬＦＥＴ２２ｕをターンＯＮする場合について説明する。期間ｔ４において、Ｕ_ＨＶｓｇｎがＯＦＦ電圧となってＵ_ＨＦＥＴ２１ｕをターンＯＦＦする。期間ｔ４もデッドタイムで、ここでは低電圧側アームスイッチのターンＯＮ時の直前に負バイアス発生制御信号を受けて高電圧側アームスイッチの制御端子電圧を低下させる。
【００１８】
期間ｔ５において、Ｕ_ＬＶｓｇｎのＯＮ信号を受けて、Ｕ_ＬＶｇｓがＯＦＦ電圧となってＵ_ＬＦＥＴ２２ｕをターンＯＮする。駆動回路２４ｕの負バイアス発生スイッチがＯＦＦになるので、電圧Ｖ１は上昇して再びＶｃｃ−ＶＺＤになり、電圧Ｖ２も再びＶｆになる。
【００１９】
ここで、ＯＮ駆動電圧と損失について述べる。図４は、この実施の形態において、アームスイッチのゲート電圧Ｖｇｓ（ＯＮ駆動電圧）と、ドレイン−ソース電流が１００Ａの場合におけるアームスイッチの定常損失との関係を示した特性図である。ＯＮ駆動電圧が７Ｖ程度までの場合、ＯＮ駆動電圧が大きくなるほど損失が急激に低下する。さらに、ＯＮ駆動電圧が１０Ｖ以上では損失がほぼ一定となることから、このようなＯＮ駆動電圧を得られることが好ましい。また、ＯＮ駆動電圧が大きいと、アームスイッチの入力容量を十分に充電できる時間が短くなる。このため、ターンＯＮ時間も短くなりスイッチング時の損失も小さくなる。
【００２０】
したがって、このようなインバータでは、負バイアス回路とアームスイッチとが駆動制御電源に対して並列に接続されているため、負バイアス電圧を大きくとってもアームスイッチのＯＮ駆動電圧がその分小さくなることはない。そのため、アームスイッチの誤動作を防止したうえでＯＮ駆動電圧を十分に大きくとることができ、アームスイッチのスイッチング損失及び定常損失を最小化によって駆動回路の発熱を抑制したインバータを提供できる。
【００２１】
実施の形態２．
図５は、本発明が適用されるインバータの実施の形態２を説明するためのアーム回路図である。ここではＵ相を例とする。Ｕ_ＨＦＥＴ２１ｕ、Ｕ_ＬＦＥＴ２２ｕ、これらのアームスイッチを駆動するための駆動回路２５ｕが示されている。駆動回路２５ｕは、Ｕ_ＨＦＥＴ２１ｕに対応したＯＮ駆動用スイッチ（以下Ｕ_ＨＤｒｖＯｎ）２５１ｕ、ＯＮ駆動時の電流制限用抵抗（以下Ｕ_ＨＲｇＯＮ）２５２ｕ、ＯＦＦ駆動時の電流制限用抵抗（以下Ｕ_ＨＲｇＯＦＦ）２５３ｕ、ＯＦＦ駆動用スイッチ（以下Ｕ_ＨＤｒｖＯＦＦ）２５４ｕ、及びＵ_ＬＦＥＴ２２ｕに対応したＯＮ駆動用スイッチ（以下Ｕ_ＬＤｒｖＯｎ）２５５ｕ、ＯＮ駆動時の電流制限用抵抗（以下Ｕ_ＬＲｇＯＮ）２５６ｕ、ＯＦＦ駆動時の電流制限用抵抗（Ｕ_ＬＲｇＯＦＦ）２５７ｕ、ＯＦＦ駆動用スイッチ（Ｕ_ＬＤｒｖＯＦＦ）２５８ｕが備えられている。Ｕ_ＨＤｒｖＯｎ２５１ｕ及びＵ_ＨＤｒｖＯＦＦ２５４ｕはインバータ制御回路から送られるスイッチング制御信号Ｕ_ＨＶｓｇｎによりスイッチングし、Ｕ_ＬＤｒｖＯｎ２５５ｕ及びＵ_ＬＤｒｖＯＦＦ２５８ｕは同様にスイッチング制御信号Ｕ_ＬＶｓｇｎによりスイッチングする。
【００２２】
まず、Ｕ_ＬＦＥＴ２２ｕの誤動作防止を目的とした、低電圧側検知回路及び高電圧側制御端子電圧制御回路の構成について説明する。Ｕ_ＬＦＥＴ２２ｕのドレインに、コンデンサＺＣ２とツェナーダイオードＺＤ２との並列回路におけるツェナーダイオードＺＤ２のカソード側を接続し、この並列回路におけるツェナーダイオードＺＤ２のアノード側を抵抗Ｒ８及び抵抗Ｒ９に接続する。このコンデンサＺＣ２とツェナーダイオードＺＤ２の並列回路を低電圧側検知回路と呼び、コンデンサＺＣ２は低電圧側検知コンデンサに該当する。抵抗Ｒ９のもう一方はＵ_ＬＦＥＴ２２ｕのソースに接続され、抵抗Ｒ８のもう一方はｎｐｎバイポーラトランジスタＴｒ１のベースに接続されている。トランジスタＴｒ１のエミッタはＵ_ＬＦＥＴ２２ｕのソースに、コレクタは抵抗Ｒ６を介してｐｎｐバイポーラトランジスタＴｒ２のベースに接続され、またトランジスタＴｒ２のベースは抵抗Ｒ１を介してＵ_ＨＦＥＴ２１ｕのゲートに接続し、トランジスタＴｒ２のエミッタはＵ_ＨＦＥＴ２１ｕのゲートに、コレクタは抵抗Ｒ２を介してＵ_ＨＦＥＴ２１ｕのソースに接続されている。検知回路以外の部分すなわち抵抗Ｒ１、Ｒ２、Ｒ６、Ｒ８、Ｒ９及びトランジスタＴｒ１、Ｔｒ２を高電圧側制御端子電圧制御回路と呼ぶ。トランジスタＴｒ１は高電圧側トランジスタに該当する。同様の機能を果たす回路は適宜設計できる。
【００２３】
次に動作について説明する。Ｕ_ＬＦＥＴ２２ｕを還流状態からターンＯＦＦし、Ｕ_ＨＦＥＴ２１ｕをターンＯＮする場合について述べる。図６はこの実施の形態を説明するための電圧波形図である。Ｕ_ＬＶｇｓはＵ_ＬＦＥＴ２２ｕのゲート電圧、Ｕ_ＬＶｄｓはＵ_ＬＦＥＴ２２ｕのドレイン−ソース間電圧である。Ｕ_ＨＶｇｓはＵ_ＨＦＥＴ２１ｕのゲート電圧、Ｕ_ＨＶｄｓはＵ_ＨＦＥＴ２１ｕのドレイン−ソース間電圧である。図６において、期間Ｔ１でＵ_ＬＦＥＴ２２ｕは還流状態であり、期間Ｔ２でターンＯＦＦする。期間Ｔ２では、Ｕ_ＬＦＥＴ２２ｕ、Ｕ_ＨＦＥＴ２１ｕはともにＯＦＦである。期間Ｔ３でＵ_ＨＦＥＴ２１ｕをターンＯＮする。
【００２４】
スイッチング周波数が数十ｋＨｚと比較的高く駆動されるので、スイッチング損失を低く抑えるために、Ｕ_ＨＲｇＯＮ２５２ｕ、Ｕ_ＨＲｇＯＦＦ２５３ｕ、Ｕ_ＬＲｇＯＮ２５６ｕ、Ｕ_ＬＲｇＯＦＦ２５７ｕは数Ω〜数十Ωと低い値になっており、スイッチングの立ち上がりや立ち下がりは急峻である。Ｕ_ＬＦＥＴ２２ｕのドレイン−ソース間電圧Ｕ_ＬＶｄｓの立ち上がりが急峻であるためにコンデンサＺＣ２を介した交流の電圧がトランジスタＴｒ１の閾値電圧を超過すると、トランジスタＴｒ１がＯＮする。あるいは、この交流の電圧がツェナーダイオードＺＤ２のツェナー電圧値を超えることにより、トランジスタＴｒ１がＯＮする。トランジスタＴｒ１のＯＮに伴いトランジスタＴｒ２がＯＮする。トランジスタＴｒ２がＯＮすると、駆動回路２５ｕの高電圧側駆動制御電源の電圧Ｕ_ＨＶｃｃはＵ_ＨＲｇＯＮ２５２ｕと抵抗Ｒ２とで分圧される。このとき、抵抗Ｒ２はＵ_ＨＲｇＯＮ２５２ｕと比較して低い抵抗値であるため、Ｕ_ＨＦＥＴ２１ｕのゲート電圧Ｕ_ＨＶｇｓは急激に低下する。Ｕ_ＨＲｇＯＮ２５２ｕと抵抗Ｒ２の分圧値はいずれも、Ｕ_ＨＦＥＴ２１ｕの閾値電圧よりもわずかに高くなっている。Ｕ_ＨＶｇｓが低下すると、Ｕ_ＨＦＥＴ２１ｕのＯＮ抵抗が大きくなり、バッテリーからの配線のインダクタンスを通ってＵ_ＬＦＥＴ２２ｕのドレイン−ソース間寄生容量に充電されるエネルギーを急速に損失させるため、Ｕ_ＬＶｄｓのピーク電圧値が抑制され、またＵ_ＬＶｄｓの立ち上がりも抑制される。
【００２５】
その結果、Ｕ_ＨＦＥＴ２１ｕのターンＯＮ時において、Ｕ_ＬＦＥＴ２２ｕのドレイン−ソース間寄生容量の急速な充電現象によるＵ_ＬＶｇｓの持ち上がりも抑えることになる。したがって、Ｕ_ＬＶｇｓがＵ_ＬＦＥＴ２２ｕの閾値電圧を超えることはないため、誤ったＯＮ動作を防止できる。この検知回路の検知レベルが低くなれば、トランジスタＴｒ１、Ｔｒ２がＯＦＦし、Ｕ_ＨＦＥＴ２１ｕのゲート電圧Ｕ_ＨＶｇｓには高電圧側駆動制御電源の電圧Ｕ_ＨＶｃｃが印加され、Ｕ_ＨＦＥＴ２１ｕは完全なＯＮ状態となる。Ｕ_ＨＦＥＴ２１ｕのＯＮ抵抗が低くなり、再びＵ_ＬＦＥＴ２２ｕのドレイン−ソース間電圧Ｕ_ＬＶｄｓが急速に上昇するか、あるいはツェナーダイオードＺＤ２のツェナー電圧を超えるかすると、再度上述のような動作を繰り返し、Ｕ_ＬＦＥＴ２２ｕのゲート電圧Ｕ_ＬＶｇｓの持ち上がりを抑える。
【００２６】
次に、Ｕ_ＨＦＥＴ２１ｕの誤動作防止を目的とした、高電圧側検知回路及び低電圧側制御端子電圧制御回路の構成について説明する。Ｕ_ＨＦＥＴ２１ｕのドレインに、コンデンサＺＣ１とツェナーダイオードＺＤ１との並列回路におけるツェナーダイオードＺＤ１のカソード側を接続し、この並列回路におけるツェナーダイオードＺＤ１のアノード側を、抵抗Ｒ４を介してＵ_ＨＦＥＴ２１ｕのソースと、抵抗Ｒ３を介してｎｐｎバイポーラトランジスタＴｒ３のベースとに接続している。このコンデンサＺＣ１とツェナーダイオードＺＤ１の並列回路を高電圧側検知回路と呼び、コンデンサＺＣ１は高電圧側検知コンデンサに該当する。トランジスタＴｒ３のエミッタはＵ_ＨＦＥＴ２１ｕのソースに接続され、コレクタはｐｎｐバイポーラトランジスタＴｒ４のベースに接続されている。トランジスタＴｒ４のベースは抵抗Ｒ５を介してトランジスタＴｒ４のエミッタに接続され、トランジスタＴｒ４のエミッタは駆動回路２５ｕの高電圧側駆動制御電源の端子に接続されている。トランジスタＴｒ４のコレクタは抵抗Ｒ７を介してｎｐｎバイポーラトランジスタＴｒ５のベースに接続され、トランジスタＴｒ５のベースは抵抗Ｒ１１を介してＵ_ＬＦＥＴ２２ｕのソースに接続されている。トランジスタＴｒ５のエミッタもＵ_ＬＦＥＴ２２ｕのソースに接続され、トランジスタＴｒ５のコレクタは抵抗Ｒ１０を介してＵ_ＬＦＥＴ２２ｕのゲートに接続されている。検知回路以外の部分すなわち抵抗Ｒ３、Ｒ４、Ｒ５、Ｒ７、Ｒ１０、Ｒ１１及びトランジスタＴｒ３、Ｔｒ４、Ｔｒ５を低電圧側制御端子電圧制御回路と呼ぶ。トランジスタＴｒ３は低電圧側トランジスタに該当する。同様の機能を果たす回路は適宜設計できる。
【００２７】
動作について説明する。Ｕ_ＨＦＥＴ２１ｕを還流状態からターンＯＦＦし、Ｕ_ＬＦＥＴ２２ｕをターンＯＮする場合について述べる。スイッチング周波数が数十ｋＨｚと比較的高く駆動され、スイッチングの立ち上がりや立ち下がりは急峻である。Ｕ_ＨＦＥＴ２１ｕのドレイン−ソース間電圧Ｕ_ＨＶｄｓの立ち上がりが急峻であるためにコンデンサＺＣ１を介した交流の電圧がトランジスタＴｒ３の閾値電圧を超過すると、トランジスタＴｒ３がＯＮする。あるいは、この交流の電圧がツェナーダイオードＺＤ１のツェナー電圧値を超えることにより、トランジスタＴｒ３がＯＮする。トランジスタＴｒ３のＯＮに伴いトランジスタＴｒ４、Ｔｒ５が順次ＯＮする。このとき、トランジスタＴｒ５がＯＮすると、抵抗Ｒ１０はＵ_ＬＲｇＯＮ２５６ｕと比較して低い抵抗値であるため、Ｕ_ＬＦＥＴ２２ｕのゲート電圧Ｕ_ＬＶｇｓは急激に低下する。Ｕ_ＬＲｇＯＮ２５６ｕと抵抗Ｒ１０の分圧値はいずれも、Ｕ_ＬＦＥＴ２２ｕの閾値電圧よりもわずかに高くなっている。Ｕ_ＬＶｇｓが低下すると、Ｕ_ＬＦＥＴ２２ｕのＯＮ抵抗が大きくなり、バッテリーからの配線のインダクタンスを通ってＵ_ＨＦＥＴ２１ｕのドレイン−ソース間寄生容量に充電されるエネルギーを急速に損失させるため、Ｕ_ＨＶｄｓのピーク電圧値が抑制され、またＵ_ＨＶｄｓの立ち上がりも抑制される。
【００２８】
その結果、Ｕ_ＬＦＥＴ２２ｕのターンＯＮ時において、Ｕ_ＨＦＥＴ２１ｕのドレイン−ソース間寄生容量の急速な充電現象によるゲート電圧Ｕ_ＨＶｇｓの持ち上がりも抑えることになる。したがって、Ｕ_ＨＶｇｓがＵ_ＨＦＥＴ２１ｕの閾値電圧を超えることはないため、誤ったＯＮ動作を防止できる。この検知回路の検知レベルが低くなれば、トランジスタＴｒ３、Ｔｒ４、Ｔｒ５がＯＦＦし、Ｕ_ＬＦＥＴ２２ｕのゲート電圧Ｕ_ＬＶｇｓには低電圧側駆動制御電源の電圧Ｕ_ＬＶｃｃが印加され、Ｕ_ＬＦＥＴ２２ｕは完全なＯＮ状態となる。Ｕ_ＬＦＥＴ２２ｕのＯＮ抵抗が低くなり、再びＵ_ＨＦＥＴ２１ｕのドレイン−ソース間電圧Ｕ_ＨＶｄｓが急速に上昇するか、あるいはツェナーダイオードＺＤ１のツェナー電圧を超えるかすると、再度上述のような動作を繰り返し、Ｕ_ＨＦＥＴ２１ｕのゲート電圧Ｕ_ＨＶｇｓの持ち上がりを抑える。
【００２９】
したがって、このようなインバータでは、高電圧側検知コンデンサを介する交流の電圧が低電圧側トランジスタの閾値電圧を超過した場合に低電圧側制御端子電圧制御回路が動作し、低電圧側検知コンデンサを介する交流の電圧が高電圧側トランジスタの閾値電圧を超過した場合に高電圧側制御端子電圧制御回路が動作するため、負バイアス電圧をとる必要がない。そのため、アームスイッチの誤動作を防止したうえでＯＮ駆動電圧を十分に大きくとることができ、アームスイッチのスイッチング損失及び定常損失を最小化によって駆動回路の発熱を抑制したインバータを提供できる。
【００３０】
【発明の効果】
この発明によれば、アームスイッチの誤動作を防止したうえでＯＮ駆動電圧を十分に大きくとることができ、駆動回路の発熱を抑制したインバータを提供できる。
【図面の簡単な説明】
【図１】実施の形態１を説明するための電気駆動システム概略回路図である。
【図２】実施の形態１を説明するためのアーム回路図である。
【図３】実施の形態１を説明するための電圧波形図である。
【図４】実施の形態１を説明するためのＯＮ駆動電圧の特性図である。
【図５】実施の形態２を説明するためのアーム回路図である。
【図６】実施の形態２を説明するための電圧波形図である。
【符号の説明】
１バッテリー、２インバータ、３モータ、４インバータ制御回路、２１ｕ〜２１ｗ高電圧側アームスイッチ、２２ｕ〜２２ｗ低電圧側アームスイッチ、２３ｕ〜２３ｗ高電圧側駆動回路、２３ｕＤダイオード、２３ｕＣコンデンサ、２３ｕＳ負バイアス発生スイッチ、２３ｕＺＤツェナーダイオード、２３ｕＲＺＤ抵抗、２４ｕ〜２４ｗ低電圧側駆動回路、２５ｕ駆動回路、Ｖｓｇｎスイッチング制御信号、Ｖｂｉａｓ負バイアス発生制御信号、ＺＣ１〜ＺＣ２検知コンデンサ、ＺＤ１〜ＺＤ２ツェナーダイオード、Ｔｒ１〜Ｔｒ５トランジスタ、Ｒ１〜Ｒ１１抵抗。

Claims

高電圧側アームスイッチと高電圧側駆動回路とからなる高電圧側アームと、低電圧側アームスイッチと低電圧側駆動回路とからなる低電圧側アームとを備えるインバータにおいて、
前記高電圧側駆動回路は前記高電圧側アームスイッチと並列に接続された高電圧側負バイアス回路を有するとともに、前記低電圧側駆動回路は前記低電圧側アームスイッチと並列に接続された低電圧側負バイアス回路を有し、
前記高電圧側負バイアス回路は前記高電圧側アームスイッチをターンＯＦＦしたのち前記低電圧側アームスイッチをターンＯＮする前に負バイアス電圧を発生させ、前記低電圧側負バイアス回路は前記低電圧側アームスイッチをターンＯＦＦしたのち前記高電圧側アームスイッチをターンＯＮする前に負バイアス電圧を発生させることを特徴とするインバータ。
前記高電圧側負バイアス回路は、前記低電圧側アームスイッチをターンＯＮする１〜３マイクロ秒前に負バイアス発生制御信号を受けて前記高電圧側アームスイッチの制御端子電圧を低下させ、
前記低電圧側負バイアス回路は、前記高電圧側アームスイッチをターンＯＮする１〜３マイクロ秒前に負バイアス発生制御信号を受けて前記高電圧側アームスイッチの制御端子電圧を低下させることを特徴とする請求項１記載のインバータ。
高電圧側アームスイッチと低電圧側アームスイッチと駆動回路とからなるアームを備えるインバータにおいて、
前記駆動回路は、前記高電圧側アームスイッチの電力端子間の電圧が所定値を超過した場合を検知する高電圧側電圧超過検知手段と、前記高電圧側電圧超過検知手段によって所定値を超過したと検知された電圧を利用して低電圧側アームスイッチの制御端子電圧を低下させる低電圧側制御端子電圧制御手段とを備えるとともに、
前記低電圧側アームスイッチの電力端子間の電圧が所定値を超過した場合を検知する低電圧側電圧超過検知手段と、前記低電圧側電圧超過検知手段によって所定値を超過したと検知された電圧を利用して高電圧側アームスイッチの制御端子電圧を低下させる高電圧側制御端子電圧制御手段とを備えることを特徴としたインバータ。
前記高電圧側電圧超過検知手段は高電圧側検知コンデンサを備えるとともに、前記低電圧側電圧超過検知手段は低電圧側検知コンデンサを備え、
前記高電圧側制御端子電圧制御手段は高電圧側トランジスタを備えるとともに、前記低電圧側制御端子電圧制御手段は低電圧側トランジスタを備え、
前記高電圧側検知コンデンサを介する交流の電圧が前記低電圧側トランジスタの閾値電圧を超過した場合に前記低電圧側制御端子電圧制御手段が動作し、前記低電圧側検知コンデンサを介する交流の電圧が前記高電圧側トランジスタの閾値電圧を超過した場合に前記高電圧側制御端子電圧制御手段が動作することを特徴とする請求項３記載のインバータ。