JP4925719B2

JP4925719B2 - ゲート駆動回路

Info

Publication number: JP4925719B2
Application number: JP2006132621A
Authority: JP
Inventors: 浩一郎奥
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2006-05-11
Filing date: 2006-05-11
Publication date: 2012-05-09
Anticipated expiration: 2026-05-11
Also published as: JP2007306708A

Description

本発明は、ゲート駆動回路に関し、特に、ハイサイドスイッチのゲート駆動回路に関する。

一般的に、電子機器装置では、外来ノイズによるシステム誤動作を防止しなければならない。特に、自動車においては、車載のラジオの周波数帯へのノイズ侵入が問題となる。外来ノイズを発生させないシステム作りが求められる。

また、自動車では、ボデーアース（車体がＧＮＤ電位）のため、負荷がロウサイド側に設置される場合が多く、誘導性負荷がスイッチとＧＮＤ間に接続されるハイサイドスイッチが多用され、低オン抵抗、低コストのため、スイッチとして、Ｎチャネル型ＭＯＳＦＥＴが多用される。

負荷は、モータ、ソレノイドなどの誘導性負荷が用いられる場合も多く、ハイサイドスイッチでオン／オフ制御した場合に発生する逆起電力から、スイッチを保護することも必要となる。

ソースホロワ動作するＮチャネルＭＯＳトランジスタからなるハイサイドスイッチの駆動には、電源電圧より高いゲート電圧を印加する必要があり、このために、電源電圧を昇圧する昇圧回路を設ける必要がある。昇圧回路としては各種のものが実用乃至提案されているが、いずれもインバータや発振回路などの電子回路及びコンデンサなど複雑な回路構成を必要とする。

図３は、ハイサイドスイッチのゲートに与える昇圧電圧を生成するチャージポンプ回路の回路の概略を示す図である。図４は、図３のチャージポンプ回路の動作タイミングチャートである。図４のＶＣＰ、ＶＣ１、ＶＣ２、ＶＯＳＣは、図３のＶＣＰ、ＶＣ１、ＶＣ２、ＶＯＳＣの電圧波形である。また、図５（ａ）、図６（ａ）、図７（ａ）は、図５（ｂ）、図６（ｂ）、図７（ｂ）のハイサイドスイッチのドレイン・ソース間電圧の動作波形をそれぞれ示す図である。

チャージポンプ回路は、図３のように、電荷充電用コンデンサ（Ｃ１、Ｃ２）、逆流防止ダイオード（Ｄ１、Ｄ２）、発振回路（ＯＳＣ）、インバータ（ＩＮＶ）を備えている。

インバータＩＮＶは、ソースがＧＮＤに接続されたＮチャネルＭＯＳトランジスタＱ１と、ドレインとゲートがＮチャネルＭＯＳトランジスタＱ１のドレインとゲートにそれぞれ共通接続され、ソースが電源（バイアス電源）ＶＢに接続されたＰチャネルＭＯＳトランジスタＱ２を備えている。発振回路ＯＳＣは、インバータＩＮＶのゲート（トランジスタＱ１とＱ２の共通接続されたゲート）を駆動する。インバータＩＮＶの出力（トランジスタＱ１、Ｑ２の共通ドレイン）はコンデンサＣ１の一端に接続され、コンデンサＣ１の他端（高電位側＋）は、ダイオードＤ１、Ｄ２のカソード、アノードにそれぞれ接続されている。ダイオードＤ１、Ｄ２のアノード、カソードは電圧源Ｖ１、コンデンサＣ２の他端（高電位側＋）（昇圧電圧出力端子）に接続されている。

発振回路ＯＳＣの出力ＶＯＳＣがＨＩＧＨレベルの時、トランジスタＱ１がオンし、トランジスタＱ２はオフし、電圧Ｖ１からダイオードＤ１の順方向電圧降下（ＶＦ）を引いた電圧（Ｖ１−ＶＦ）でコンデンサＣ１が充電される（図４の電圧波形ＶＣ１の「Ｃ１充電」参照）。

次に、発振回路ＯＳＣの出力ＶＯＳＣがＬＯＷレベルとなり、トランジスタＱ１がオフし、トランジスタＱ２がオンする。この時、コンデンサＣ１に充電された電荷が、ダイオードＤ２を経由してコンデンサＣ２に移る。

ダイオードＤ２による順方向電圧降下（ＶＦ）が発生するため、コンデンサＣ２には、
ＶＣ１−ＶＦ
の電圧が充電される（図４の電圧波形ＶＣ２の「Ｃ２充電」参照）。

一方、コンデンサＣ２の低電位側の端子は、給電端子ＶＢに接続されているため、コンデンサＣ２の高電位側（＋）は、
ＶＢ＋（Ｖ１−２・ＶＦ）
の電圧が発生する（図４の電圧波形ＶＣＰ参照）。

ハイサイドスイッチで、ＮチャネルＭＯＳトランジスタ（「Ｎチャネル型ＭＯＳＦＥＴ」ともいう）を駆動する場合には、ソース電位がＶＢまで上昇するため、ゲート電圧をＶＢ以上に昇圧する必要がある。チャージポンプ回路により、前述のとおり、ゲート電位をＶＢ以上とすることが可能となり、ＮチャネルＭＯＳトランジスタによるハイサイド駆動が可能となる。

次に図５（ａ）は、誘導性負荷をハイサイドスイッチで制御した構成（図５（ｂ）参照）の動作波形を示す。図５（ｂ）を参照すると、ドレインが電源ＶＣＣに接続され、ゲートが入力端子ＶＩＮに接続されソースが出力端子ＶＯＵＴに接続されたＮチャネルＭＯＳトランジスタＴＲ（スイッチ）と、出力端子ＶＯＵＴとＧＮＤ間に接続された誘導性負荷Ｌを備えている。

ＶＩＮがＨＩＧＨからＬＯＷレベルに遷移しスイッチ（ＴＲ）がオフする時には、誘導性負荷Ｌによる逆起電力により、スイッチ（ＴＲ）のドレイン・ソース間に過大電圧が発生する。

スイッチ（ＴＲ）がオン時に、負荷電流（ｉ）とインダクタンス（Ｌ）に応じて、
Ｅ＝Ｌ・ｉ^２／２
のエネルギが誘導性負荷Ｌに蓄積される。このエネルギは、スイッチのオフ時に放電されることになるが、スイッチ・オフ時には、エネルギを放出できる経路がないため、スイッチをブレークダウンさせるべくスイッチ両端の電圧を上昇させる。

スイッチのブレークダウンは素子破壊につながることから、一般的に過電圧からスイッチを保護するために、図６（ｂ）又は図７（ｂ）に示すように、スイッチの絶対最大定格よりも低いツェナーダイオードや整流ダイオードなどが用いられる。

図６（ｂ）の例では、トランジスタＴＲのドレインとソースにカソードとアノードが接続されたツェナーダイオードＺＤを備えている。ＶＩＮがＨＩＧＨからＬＯＷレベルに遷移しスイッチ（ＴＲ）がオフする時に、ＶＯＵＴは、ツェナー電圧でクランプされ、
ＶＯＵＴ＝ＶＣＣ−ＶＺ（ただし、ＶＺはツェナー電圧）
となる。

図７（ｂ）の例では、誘導性負荷Ｌと並列に整流ダイオードＤを接続し、ＶＩＮがＨＩＧＨからＬＯＷレベルに遷移しスイッチ（ＴＲ）がオフする時に、ＶＯＵＴは、整流ダイオードの順方向ＶＦ電圧でクランプされ、
ＶＯＵＴ＝−ＶＦ
となる。

チャージポンプ回路では、コンデンサに充電された電荷の受け渡しのために発振回路が設けられる。

通常、ソレノイドやモータ等の負荷駆動に使用されるスイッチには、パワーＭＯＳＦＥＴが使用され、そのゲート電荷量は、大きいものでは、数１００ｎＣとなる。例えば２０ｋＨｚのＰＷＭ（パルス幅変調）（最小オンＤｕｔｙ１０％）で、１００ｎＣのＭＯＳＦＥＴを駆動する場合、最小オンＤｕｔｙ時のオン期間は５ｕｓとなる。

入力信号に応じた出力信号を発生させるためには、スイッチング時間をオン期間の２０％程度に抑える必要（本例では、５ｕｓ×２０％＝１ｕｓ）がある。

さて、１００ｎＣのゲート電荷量を持つＭＯＳＦＥＴを１ｕｓで作動させるためには、１００ｎＣ／１ｕｓ＝０．１Ａの出力電流を持つ出力バッファがチャージポンプ回路に必要となる。

ＭＯＳＦＥＴのゲートは容量性であるため、ゲート充電後はゲート電流は殆どゼロとなるが、充電時には、上記の通り、０．１Ａの充電電流を１ｕｓ間供給する必要がある。このため、出力部はドライブ可能なバッファサイズを確保しなければならず、チップサイズが大きくなる要因となる。

バッファサイズは、チャージポンプ回路のドライブ電流を減らすことで、縮減可能となるが、そのためには周波数を上げて充電する回数を増加させなければならない。

前出の例において、０．１Ａ出力バッファを、０．０１Ａ出力バッファ（ドライブ電流が０．１Ａの１／１０）にするためには、周波数を２０ｋＨｚから２００ｋＨｚに、高周波化する必要がある。

しかし、高周波化することで、ノイズによる問題が浮上する。

前記したように、自動車電装用途では、車載ラジオにより、ＬＷ帯（１５０〜２８０ｋＨｚ）、ＡＭ帯（５１０〜１７１０ｋＨｚ）のノイズ発生源が問題とされており、チャージポンプ回路による使用に制限がある。

誘導性負荷のオフ時に発生する過電圧によるスイッチの保護には、図６（ｂ）、図７（ｂ）に示したように、ツェナーダイオード又は整流ダイオードが用いられるが、専ら、保護のためだけに用いられている。かかる構成は、単純に、コストアップする要因となっている。

図８に、チャージポンプ回路及びツェナーダイオードによる素子保護を設けた構成を示す。図８に示す例では、チャージポンプ回路、保護用ツェナーダイオードＺＤが必要となることから回路規模が大きくなる。

なお、特許文献１には、Ｎ型チャンネル絶縁ゲートトランジスタからなるハイサイドスイッチ及びローサイドスイッチを直列接続してそれぞれ構成される一対のインバータを有し、各スイッチゲート電極に所定周期の制御電圧を印加して両インバータの出力端間の負荷（誘導性負荷）を双方向駆動するＨブリッジ回路において、昇圧量の増大、回路構成の簡易化が可能な昇圧回路を有するＨブリッジ回路が開示されている。また、特許文献２には、ハイサイドスイッチ及びローサイドスイッチを直列接続してそれぞれ構成される複数のインバータを並列接続してなるスイッチングブリッジと、前記各インバータの出力端から双方向通電されるインダクタンス負荷と、電源と前記ハイサイドスイッチの高位端との間に介設されて前記ハイサイドスイッチから前記電源への通電を禁止する逆流禁止手段と、前記高位端から充電される蓄電手段と、前記スイッチを断続して前記負荷コイルの通電を制御する通電制御手段とを備えることを特徴とするインダクタンス負荷駆動ブリッジ回路が開示されている。電源は逆流禁止手段によりハイサイドスイッチの高位端からの充電を禁止されるので、インダクタンス負荷の磁気エネルギに起因する上記還流電流は蓄電手段に蓄積され、この蓄電手段に蓄積された高電圧は次の位相期間にインダクタンス負荷に印加され、このインダクタンス負荷への供給エネルギが増大させることができ、これによりインダクタンス負荷の高電圧駆動を可能としている。また、この高電圧を例えばそれが必要な上記スイッチの制御するための通電制御手段などの電源電圧などに利用することができる。これらは、いずれもＨブリッジ回路であり、後述されるハイサイドスイッチのゲート駆動回路とは相違している。なお、誘導性負荷を駆動するスイッチのゲート駆動回路にチャージポンプ回路を使用する構成として、特許文献３等の記載が参照される。

特開平８−１６２９３４号公報特開平９−０６９４３５号公報特開平１１−００８９９４号公報

上記したように、従来の回路においては、誘導性負荷をハイサイドスイッチで制御する場合、回路規模の増大、ノイズの発生等の問題を有している。

さらに、チャージポンプ回路で、ハイサイドスイッチを制御する場合、バッファサイズの小型化のためには高周波化が必要とされノイズの増大、消費電流の増大を招いている。

本願で開示される発明は、前記課題を解決するため、概略以下の構成とされる。

本発明は、誘導性負荷のターンオフ時に発生する逆起電力を、ハイサイドスイッチのゲート容量の充電のために再利用する構成としている。より詳細には、本発明は、誘導性負荷を駆動するハイサイドスイッチのゲート駆動回路であって、前記誘導性負荷のターンオフ時に発生する逆起電力のエネルギを蓄積手段に蓄積し、前記蓄積手段に蓄積された前記逆起電力のエネルギを前記ハイサイドスイッチのゲート容量の充電のために再利用する制御を行う手段と、を備えている。

本発明に係るゲート駆動回路は、ソースフォロワ動作で誘導性負荷を駆動するトランジスタよりなるスイッチのゲート駆動回路であって、前記誘導性負荷と並列に、逆起電力エネルギ回生用の整流素子（「第１の整流素子」という）と、逆起電力による回生電流で充電される容量素子との直列回路を備え、前記容量素子の蓄積電圧に基づき、前記スイッチ素子のゲートに電源供給を行うように制御する回路を備えている。

本発明においては、前記容量素子と並列に、定電圧素子と逆流防止素子の直列回路が接続され、逆起電力による回生電流で充電される前記容量素子の端子間電圧が、所定電圧にクランプされる。

本発明においては、第１電源に一端が接続された第２の整流素子と、前記容量素子と前記第１の整流素子の接続点に一端が接続された第３の整流素子と、を備え、前記第２及び第３の整流素子の他端同士は共通接続され、制御端子に入力される制御信号によってオン・オフ制御される第１のスイッチ素子と、前記第２及び第３の整流素子の他端の共通接続点と、前記スイッチのゲートとの間に接続された第２のスイッチ素子と、を備え、前記第１のスイッチ素子は、前記第２のスイッチ素子の制御端子と第２電源間に接続されている。

本発明において、前記第１のスイッチ素子がオンのとき、前記第２のスイッチ素子はオンとされ、前記スイッチのゲートには、前記第１電源電圧から、前記第２の整流素子の順方向電圧分差し引いた電圧が供給される。

本発明において、前記第１のスイッチ素子がオンの後、前記第１のスイッチ素子をオフとし、前記第２のスイッチ素子もオフとされ、前記誘導性負荷の逆起電力による回生電流で前記容量素子を充電し、つづいて前記第１のスイッチ素子がオンとされ、前記第１電源の電圧、又は、前記容量素子と前記第１の整流素子の接続点の電圧のうち、前記第２及び第３の整流素子のＯＲ接続で規定される一方の電圧が、オン状態の前記第２のスイッチ素子を通して、前記スイッチのゲートに供給される。

本発明において、前記第１のスイッチ素子と前記第２のスイッチ素子は、互いに極性が異なるバイポーラジャンクショントランジスタよりなる。

本発明において、前記スイッチが、ＮチャネルＭＯＳトランジスタよりなる。

本発明においては、前記第１のスイッチ素子がパルス幅変調（ＰＷＭ）駆動される構成としてもよい。

本発明によれば、ハイサイドスイッチのターンオフ時の誘導性負荷の逆起電力をハイサイドスイッチのゲート容量の充電のために再利用することで、チャージポンプによる昇圧方式を不要としており、チャージポンプ回路を削除することが可能となる。このため、低コストでハイサイドスイッチの構成が可能となる。また、ノイズ発生源も削除ができる。さらに、誘導性負荷のターンオフ時に発生する高電圧を吸収することにもなり、ハイサイドスイッチの過電圧保護も同時に実現することができる。

また、本発明によれば、誘導性負荷をＰＷＭ（パルス幅変調）で制御することにより、逆起電力が発生するが、このエネルギを、蓄電用コンデンサに充電し、ハイサイドＭＯＳＦＥＴのゲート容量に供給することで、ＭＯＳＦＥＴをオンすることが可能となる。また、ハイサイドＭＯＳＦＥＴのドレイン・ソース間電圧も同時に、過電圧から保護される。

上記した本発明についてさらに詳細に説述すべく添付図面を参照して以下に説明する。本発明は、図１を参照すると、本発明は、ソースフォロワ動作で誘導性負荷（Ｌ）を駆動するトランジスタ（Ｑ１）よりなるスイッチのゲート駆動回路であって、誘導性負荷（Ｌ）とは並列に、逆起電力エネルギ回生用の整流素子（Ｄ３）と、逆起電力による回生電流で充電される容量素子（Ｃｂｓ）からなる直列回路を備え、制御信号（ＯＮ／ＯＦＦ信号）に基づき、容量素子（Ｃｂｓ）の蓄積電圧に基づき、トランジスタ（Ｑ１）のゲートに電源供給を行うように制御する回路（トランジスタＴＲ１、ＴＲ２、ダイオードＤ１、Ｄ２）を備えている。本発明において、好ましくは、容量素子（Ｃｂｓ）と並列に、定電圧素子（ＺＤ）と逆流防止素子（Ｄ４）の直列回路が接続され、逆起電力による回生電流で充電される容量素子（Ｃｂｓ）の端子間電圧が、所定電圧にクランプされる。

本発明は、第１電源（ＶＳＵＰ）に一端が接続された第２の整流素子（Ｄ１）と、前記容量素子（Ｃｂｓ）と前記第１の整流素子（Ｄ３）の接続点（ａ）に一端が接続された第３の整流素子（Ｄ２）と、を備え、前記第２及び第３の整流素子の他端同士が接続され、制御端子に入力される制御信号（ＯＮ／ＯＦＦ信号）によってオン・オフ制御される第１のスイッチ素子（ＴＲ１）と、前記第２及び第３の整流素子の他端の接続点と、前記スイッチ（Ｑ１）のゲートとの間に接続された第２のスイッチ素子（ＴＲ２）と、を備え、第１のスイッチ素子（ＴＲ１）は、第２のスイッチ素子（ＴＲ２）の制御端子と第２電源（ＧＮＤ）間に接続されている。

本発明において、第１のスイッチ素子（ＴＲ１）がオンのとき、第２のスイッチ素子（ＴＲ２）はオンとされ、スイッチ（Ｑ１）のゲートには、第１電源電圧（ＶＳＵＰ）から第２の整流素子（Ｄ１）の順方向電圧分、シフトした電圧が供給される。本発明において、前記誘導性負荷（Ｌ）の逆起電力による回生電流で容量素子（Ｃｂｓ）を充電し、つづいて第１のスイッチ素子（ＴＲ１）がオンとされ、第１電源の電圧（ＶＳＵＰ）、又は、容量素子（Ｃｂｓ）と前記第１の整流素子（Ｄ３）の接続点(ａ)の電圧のうち、第２及び第３の整流素子のＯＲ接続で規定される一方の電圧が、オン状態の前記第２のスイッチ素子（ＴＲ２）を通して、前記スイッチ（Ｑ１）のゲートに供給される。以下実施例に即して説明する。

図１は、本発明の一実施例の構成を示す図である。電力吸収用コンデンサ（Ｃｂｓ）、信号変換用トランジスタ（ＴＲ１、ＴＲ２）、ツェナーダイオード（ＺＤ）及びダイオード（Ｄ１〜Ｄ４）を備えている。ＮＰＮ型バイポーラジャンクショントランジスタＴＲ１のエミッタはＧＮＤに接続され、ベースはＯＮ／ＯＦＦ信号が入力され、コレクタは、ＰＮＰ型バイポーラジャンクショントランジスタＴＲ２のベースに接続されている。トランジスタＴＲ２のエミッタは、アノードが電圧ＶＳＵＰに接続されたダイオードＤ１のカソードに接続されている。トランジスタＴＲ２のコレクタは、ハイサイドスイッチ（トランジスタＱ１）のゲートに接続されている。トランジスタＱ１のドレインはＶＳＵＰに接続され、トランジスタＱ１のソースは、誘導性負荷Ｌの一端に接続され、誘導性負荷Ｌの他端はＧＮＤに接続されている。

本実施例では、誘導性負荷（Ｌ）と並列に、逆起エネルギ回生用ダイオード（Ｄ３）と電力吸収用コンデンサ（Ｃｂｓ）との直列回路が接続される。また、コンデンサ（Ｃｂｓ）に並列に、ツェナーダイオード（ＺＤ）と逆流防止ダイオード（Ｄ４）の直列回路が接続され、Ｃｂｓに充電される電圧が過電圧にならないようにしている。コンデンサＣｂｓの高電位側（＋）と、ダイオードＤ３のカソードとの接続点は、ダイオードＤ２を介してバイポーラジャンクショントランジスタＴＲ２のエミッタに接続される。

コンデンサＣｂｓの高電位側（＋）とダイオードＤ３のカソードの接続点（ａ）の電位は、ＶＳＵＰとダイオードＯＲ接続にて、バイポーラジャンクショントランジスタＴＲ２を通して、ＮチャネルＭＯＳトランジスタＱ１のゲートに供給される。ＮチャネルＭＯＳトランジスタＱ１のゲート駆動は、外部から入力される信号（ＯＮ／ＯＦＦ信号）により、バイポーラジャンクショントランジスタＴＲ１をオン・オフ制御することで行われる。すなわち、バイポーラジャンクショントランジスタＴＲ１のコレクタは、バイポーラジャンクショントランジスタＴＲ２のベースに接続され、トランジスタＴＲ１がオンすると、トランジスタＴＲ２がオンし、ＮチャネルＭＯＳトランジスタＱ１のゲートに電流を供給できる電流パス（Ｃｂｓ＋からダイオードＤ２、トランジスタＴＲ２へのパス（Ｂ））が確立される。

図２は、図１の動作を説明するためのタイミングチャートであり、Ｖｂ＿ＴＲ１は、ＴＲ１のベース電圧、Ｖｂ＿ＴＲ２は、ＴＲ２のベース電圧、Ｖｇ＿Ｑ１はトランジスタＱ１のゲート電圧、Ｖｓ＿Ｑ１はトランジスタＱ１のソース電圧、Ｖ＿ＣｂｓはコンデンサＣｂｓの端子間電圧である。

図２に示すように、（１）初期状態、（２）スタートアップ１、（３）スタートアップ２、（４）オン動作の４つの状態が１巡することで、ハイサイド側でのトランジスタＱ１の駆動が行われる。

バイポーラジャンクショントランジスタＴＲ１のベース電圧をＶｂ＿ＴＲ１、バイポーラジャンクショントランジスタＴＲ２のベース電圧をＶｂ＿ＴＲ２、ダイオードＤ１の電圧降下をＶＦ＿Ｄ１、ダイオードＤ２の電圧降下をＶＦ＿Ｄ２、ダイオードＤ３の電圧降下をＶＦ＿Ｄ３、ダイオードＤ４の電圧降下をＶＦ＿Ｄ４、ツェナーダイオードＺＤのツェナー電圧をＶＺ、誘導性負荷ＬのインピーダンスをＺＬ、ＭＯＳトランジスタＱ１のゲート容量をＣｉｓｓ＿Ｑ１とする。また、バイポーラジャンクショントランジスタＴＲ２のエミッタ電圧をＶ＿Ｄ１Ｄ２、コンデンサＣｂｓの端子間電圧をＶ＿Ｃｂｓ、ＭＯＳトランジスタＱ１のゲート電圧をＶｇ＿Ｑ１、ＭＯＳトランジスタＱ１のソース電圧をＶｓ＿Ｑ１、ドレイン電流をＩＬとする。

図１において、誘導性負荷Ｌによる逆起電力の回生パスを（Ａ）、コンデンサＣｂｓによるトランジスタＱ１ゲート充電パスを（Ｂ）、コンデンサＣｂｓ高電位側端子（＋）とダイオードＤ３のカソードの接続点を（ａ）とする。

各状態について、図１及び図２を用いて説明する。

（１）初期モード
初期状態では、Ｖｂ＿ＴＲ１が０Ｖであり、トランジスタＴＲ１はオフとなる。そのため、トランジスタＴＲ２はオフ状態を示す。Ｖｂ＿ＴＲ２はＶ＿Ｄ１Ｄ２電位を示す。

バイポーラジャンクショントランジスタＴＲ２がオフのため、ＭＯＳトランジスタＱ１のゲートへの電源供給はなされず、オフ状態となる。

（２）スタートアップ１（初期状態 → ＴＲ１オン）
ＯＮ／ＯＦＦ信号を５Ｖとして、バイポーラジャンクショントランジスタＴＲ１のベース・エミッタ間電圧Ｖｂ＿ＴＲ１を５Ｖとし、バイポーラジャンクショントランジスタＴＲ１をオン状態とする。トランジスタＴＲ１がオンすることにより、バイポーラジャンクショントランジスタＴＲ２のベース電流を引き込み、バイポーラジャンクショントランジスタＴＲ２がオンしてトランジスタＱ１にゲート電圧をＶＳＵＰから供給する。

Ｖｇ＿Ｑ１には、ＶＳＵＰからダイオードＤ１の順方向電圧を差し引いた電圧ＶＳＵＰ−ＶＦ＿Ｄ１が印加される。

ＭＯＳトランジスタＱ１のゲートに電源供給が行われると、ＭＯＳトランジスタＱ１の入力容量Ｃｉｓｓ＿Ｑ１を充電し、ＭＯＳトランジスタＱ１のゲート・ソース間電圧がそのスレッショルド電圧（ＶＴ）を超えると、ＭＯＳトランジスタＱ１が導通する。

ＭＯＳトランジスタＱ１が導通すると、そのドレイン電流ＩＬと、誘導性負荷ＺＬにより、Ｖｓ＿Ｑ１が上昇していく。

Ｖｓ＿Ｑ１は、０ＶからＶＳＵＰに遷移しようとするが、Ｖｇ＿Ｑ１は、ＶＳＵＰ−ＶＦ＿Ｄ１電位であるため、
ＶＳＵＰ−ＶＦ＿Ｄ１−ＶＧＳ
（ただし、ＶＧＳはＱ１のゲート・ソース間電圧）と負荷電流ＩＬ×ＺＬで均衡し、誘導性負荷Ｌに対して、十分な電流を供給することができなくなる。

この時、ＭＯＳトランジスタＱ１は飽和領域にあり、発熱量も大きく、ＭＯＳトランジスタ本来の使用領域である線形領域での動作とはなっていない。

（３）スタートアップ２（ＴＲ１オン → ＴＲ１オフ）
状態（２）の問題を解決するために、トランジスタＴＲ１を強制的にオフさせる。

ＯＮ／ＯＦＦ信号を０Ｖとし、Ｖｂ＿ＴＲ１を０Ｖとして、バイポーラジャンクショントランジスタＴＲ１をオフすることにより、状態（２）の時点で、誘導性負荷Ｌに蓄積されたエネルギが、
Ｌ→ＧＮＤ→Ｄ３→Ｃｂｓ→Ｌのパス（Ａ）で回生される。

この際、コンデンサＣｂｓは回生電流により充電され、Ｃｂｓの両端間に、Ｖ＿Ｃｂｓが発生する。

Ｃｂｓに、並列にツェナーダイオード（ＺＤ）及びダイオード（Ｄ４）が接続されており、Ｖ＿Ｃｂｓは、ＶＺ＋ＶＦ＿Ｄ４を最大値としてクランプされる。

なお、Ｖｓ＿Ｑ１電位は、−（ＶＦ＿Ｄ３＋ＶＺ＋ＶＦ＿Ｄ４）となり、ＭＯＳトランジスタＱ１のドレイン・ソース間には、
ＶＳＵＰ＋ＶＺ＋ＶＦ＿Ｄ３＋ＶＦ＿Ｄ４
の電圧が印加されることになる。この電圧以上の絶対最大定格を持つＭＯＳトランジスタを使用すれば、破壊の問題はない。

（４）オン動作（ＴＲ１オフ → ＴＲ１オン）
スタートアップ１及び２を経た後、再度、ＴＲ１をオンとする。

バイポーラジャンクショントランジスタＴＲ１とオンとすると、バイポーラジャンクショントランジスタＴＲ２もオン状態となる。ここで、バイポーラジャンクショントランジスタＴＲ２のエミッタは、（ａ）点電位とＶＳＵＰと、Ｄ１、Ｄ２によるダイオードＯＲ接続されており、Ｖｇ＿Ｑ１には、何れかの高い電位が、トランジスタＴＲ２を経て出力される。

ＭＯＳトランジスタＱ１の導通後、Ｖｓ＿Ｑ１は、ＭＯＳトランジスタＱ１のドレイン電流ＩＬとＺＬにより、状態（２）同様に、ＶＳＵＰに遷移していく。

一方、（ａ）点電位は、Ｖｓ＿Ｑ１の上昇に応じて、Ｖ＿Ｃｂｓ分持ち上がって遷移する。すなわち、（ａ）点電位は、Ｖｓ＿Ｑ１＋Ｖ＿Ｃｂｓとなる。

やがて、
（（ａ）点電位−ＶＦ＿Ｄ２）＞（ＶＳＵＰ−ＶＦ＿Ｄ１）
となると、Ｖ＿Ｄ１Ｄ２は（Ｂ）のパスにより電源供給されることとなる。

そのため、ＭＯＳトランジスタＱ１のゲート電位ＶＧ＿Ｑ１は、
Ｖｓ＿Ｑ１＋Ｖ＿Ｃｂｓ−ＶＦ＿Ｄ２
となり、ＭＯＳトランジスタＱ１のゲート・ソース間には、
Ｖ＿Ｃｂｓ−ＶＦ＿Ｄ２
の電圧が供給されることとなる。この電圧は、ＭＯＳトランジスタＱ１のドレイン電源であるＶＳＵＰに依存しないため、ＭＯＳトランジスタＱ１を線形領域で動作させることができ、負荷Ｌへ、
電流値＝ＶＳＵＰ／ＺＬ
の大電流を供給することが可能である。

本発明は、チャージポンプ回路によるゲート電圧の昇圧に代替する手法として、誘導性負荷の駆動による逆起電力を使用する。チャージポンプ回路そのものが不要となるため、チップサイズの削減及び発振回路によるノイズ源の削除が可能となる。

ＭＯＳトランジスタＱ１をオンさせるためには、製品固有のゲート容量（Ｃｉｓｓ）を１０Ｖ程度に充電する必要がある。

誘導性負荷Ｌによる逆起電力により、ＭＯＳトランジスタＱ１をオンさせるためには、この電荷量を十分に供給できるだけのエネルギ発生が条件となる。

パワーＭＯＳＦＥＴのゲート容量（Ｃｉｓｓ）は、大きいもので１５０００ｐＦ程度あり、この容量を１０Ｖで充電させるために必要なエネルギは、Ｃ・Ｖ^２／２より、
７．５×１０^−７［Ｊ］となる。

一方、ソレノイド等の誘導性負荷は、１０ｍＨ程度のインダクタンスを持ち、１Ａ程度の負荷電流となる。

これにより発生する逆起電力は、Ｌ・ｉ^２／２より、
５×１０^−３［Ｊ］となる。

オンＤｕｔｙを１％（＝１０^−２）としても、
５×１０^−５［Ｊ］
であり、パワーＭＯＳＦＥＴを駆動させるには十分なエネルギ量を発生することができる。

次に、本発明の第２の実施例として、誘導性負荷をＰＭＷ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）駆動する場合について説明する。回路構成は、前述した図１と同様である。

ＭＯＳトランジスタ（ＭＯＳＦＥＴ）Ｑ１を、ＰＷＭで駆動する場合には、バイポーラジャンクショントランジスタＴＲ１のオン／オフ制御が必須となる。そのため、実施例１で示した、スタートアップ１及び２を意識することなく、自動的にＣｂｓが充電され、ＭＯＳトランジスタＱ１のゲートには、
ＶＣｂｓ−ＶＦ＿Ｄ２
の電圧を供給することができる。

従来のチャージポンプ回路において、ハイサイドＭＯＳＦＥＴが、ＰＷＭ駆動となると、バッファサイズの縮小のため、更に高周波化する必要があり、大きなノイズ源となるだけでなく、チャージポンプ回路自身の消費電流が大きくなる。

本発明においては、チャージポンプ方式による昇圧方式を用いないため、低ノイズ、かつ、消費電流の増加もなしでハイサイドＭＯＳＦＥＴの駆動が可能となる。

上記実施例によれば、スイッチオフ時の誘導性負荷の逆起電力を活用することで、チャージポンプによる昇圧方式を不要としており、チャージポンプ回路を削除することが可能となる。この低コストでハイサイドスイッチの構成が可能となり、かつ、ノイズ発生源の削除ができる。また、誘導性負荷のターンオフ時に発生する高電圧を吸収することにもなり、ハイサイドスイッチの過電圧保護も同時に実現することができる。

以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

本発明の一実施例の回路構成を示す図である。本発明の一実施例の動作を説明するためのタイミングチャートである。従来技術（チャージポンプ回路）の回路構成を示す図である。チャージポンプ回路（図３）の動作タイミングチャートである。（ａ）、（ｂ）は、誘導性負荷オフ時のドレイン端子波形と回路を示す図である。（ａ）、（ｂ）は、誘導性負荷オフ時のドレイン端子波形（ツェナーダイオードで保護した場合）と回路を示す図である。（ａ）、（ｂ）は誘導性負荷オフ時のドレイン端子波形（整流ダイオードで保護した場合）と回路を示す図である。チャージポンプ回路を用いたハイサイドＮチャネル型ＭＯＳＦＥＴ駆動回路の構成を示す図である。

符号の説明

Ｃ１、Ｃ２、Ｃｂｓコンデンサ
Ｄ１、Ｄ２、Ｄ３、Ｄ４ダイオード
ＺＤツェナーダイオード
Ｌ誘導性負荷
ＯＳＣ発振回路
Ｑ１ＭＯＳＦＥＴ
ＴＲ１、ＴＲ２バイポーラジャンクショントランジスタ
ＶＢバイアス電源
Ｖ１電圧源

Claims

ソースフォロワ動作で誘導性負荷を駆動するトランジスタよりなるスイッチのゲート駆動回路であって、
前記誘導性負荷に並列に、逆起電力エネルギ回生用の整流素子（「第１の整流素子」という）と、逆起電力による回生電流で充電される容量素子との直列回路が接続され、
逆起電力による前記容量素子の蓄積電圧を、制御信号に基づき、前記スイッチのゲートに供給するように制御する回路を備えている、ことを特徴とするゲート駆動回路。
前記容量素子に並列に、定電圧素子と逆流防止素子との直列回路が接続され、
前記誘導性負荷のターンオフ時に発生する逆起電力による回生電流で充電される前記容量素子の端子間電圧が、所定電圧にクランプされる、ことを特徴とする請求項１記載のゲート駆動回路。
第１電源に一端が接続された第２の整流素子と、
前記容量素子と前記第１の整流素子との接続点に一端が接続された第３の整流素子と、
を備え、
前記第２及び第３の整流素子の他端同士が接続され、
制御端子に入力される制御信号によってオン・オフ制御される第１のスイッチ素子と、
前記第２及び第３の整流素子の他端同士の接続点と、前記スイッチのゲートとの間に接続された第２のスイッチ素子と、
を備え、
前記第１のスイッチ素子は、前記第２のスイッチ素子の制御端子と、第２電源との間に接続されている、ことを特徴とする請求項１又は２記載のゲート駆動回路。
前記第１のスイッチ素子がオンのとき、前記第２のスイッチ素子はオンとされ、前記スイッチのゲートには、前記第１電源電圧から前記第２の整流素子の順方向電圧分シフトした電圧が供給される、ことを特徴とする請求項３記載のゲート駆動回路。
前記第１のスイッチ素子をオンからオフとし前記第２のスイッチ素子をオフとして前記誘導性負荷の逆起電力による回生電流で前記容量素子を充電し、つづいて前記第１のスイッチ素子がオンとされ、前記第１電源の電圧、又は、前記容量素子と前記第１の整流素子の接続点の電圧のうち、前記第２及び第３の整流素子のＯＲ接続で規定される一方の電圧が、オン状態の前記第２のスイッチ素子を通して、前記スイッチのゲートに供給される、ことを特徴とする請求項３又は４記載のゲート駆動回路。
前記第１のスイッチ素子と前記第２のスイッチ素子は互いに極性が異なるバイポーラジャンクショントランジスタよりなる、ことを特徴とする請求項３記載のゲート駆動回路。
前記スイッチが、ＮチャネルＭＯＳトランジスタよりなる、ことを特徴とする請求項１乃至６のいずれか一に記載のゲート駆動回路。
前記第１のスイッチ素子がパルス幅変調（ＰＷＭ）駆動される、ことを特徴とする請求項３に記載のゲート駆動回路。
請求項１乃至８のいずれか一記載の前記ゲート駆動回路を備えたハイサイドスイッチ回路。