JP2020188673A - 電気回路及び電源装置 - Google Patents

Abstract

【課題】電池と負荷との間のハイサイドの電源ラインにＮチャンネルの電界効果トランジスタが設けられる電気回路において、その電界効果トランジスタを駆動する駆動部の大型化を抑える。【解決手段】ハイサイドの電源ラインに設けられるＭＯＳＦＥＴ１と、ＭＯＳＦＥＴ１を駆動する駆動部４と、トランスＴの２次コイルＬ２に電流が流れることによって発生するフライバック電圧及びトランスＴの漏れインダクタンスにより発生するサージ電圧をダイオードＤ３によってクランプしてコンデンサＣ２に蓄積し抵抗Ｒ１で消費させるスナバ回路６を備えるフライバック方式のＤＣＤＣコンバータ４とを備えて電気回路ＬＣを構成し、コンデンサＣ２にかかる電圧をＭＯＳＦＥＴ１のゲート端子にかける。【選択図】図１

Description

本発明は、負荷に電力を供給する電気回路及び電源装置に関する。

電気回路として、電池と負荷との間のハイサイドの電源ラインに設けられるＮチャネルの電界効果トランジスタと、その電界効果トランジスタを駆動する駆動部とを備えるものがある。

関連する技術として、例えば、特許文献１がある。

特開２００２−９６０２号公報

しかしながら、上記電気回路では、電界効果トランジスタのゲート端子に電界効果トランジスタのソース端子の電圧より高い電圧をかける必要があり、電池の電圧を昇圧して電界効果トランジスタのゲート端子にかける機能を駆動部に追加する場合、駆動部が大型化してしまうという懸念がある。

本発明の一側面に係る目的は、電池と負荷との間のハイサイドの電源ラインにＮチャンネルの電界効果トランジスタが設けられる電気回路において、電界効果トランジスタを駆動する駆動部の大型化を抑えることである。

本発明に係る一つの形態である電気回路は、電池と、負荷と、電池と負荷との間のハイサイドの電源ラインに設けられるＮチャネルの第１の電界効果トランジスタと、第１の電界効果トランジスタを駆動する駆動部と、トランスの２次コイルに電流が流れることによって発生するフライバック電圧及びトランスの漏れインダクタンスにより発生するサージ電圧をダイオードによってクランプしてコンデンサに蓄積し抵抗で消費させるスナバ回路を備えるフライバック方式のＤＣＤＣコンバータとを備え、コンデンサにかかる電圧を第１の電界効果トランジスタのゲート端子にかける。

スナバ回路のコンデンサにかかる電圧は、電池の電圧より高く、第１の電界効果トランジスタのソース端子の電圧より高い電圧になるため、第１の電界効果トランジスタのソース端子の電圧より高い電圧を第１の電界効果トランジスタのゲート端子にかけることができ、ハイサイドの電源ラインに設けられる第１の電界効果トランジスタを駆動させることができる。このように、スナバ回路から得られる電圧を流用して第１の電界効果トランジスタを駆動させることができるため、電池の電圧を昇圧して第１の電界効果トランジスタのゲート端子にかける機能を駆動部に追加する場合に比べて、駆動部の大型化を抑えることができる。

また、電気回路は、電池と負荷との間のローサイドの電源ラインに設けられるＮチャネルの第２の電界効果トランジスタを備え、駆動部は、電池から負荷に流れる電流を停止させるとき、第１及び第２の電界効果トランジスタをそれぞれオフさせるように構成してもよい。

このように、ハイサイドの電源ラインに第１の電界効果トランジスタを設け、ローサイドの電源ラインに第２の電界効果トランジスタを設けているので、電池から負荷に流れる電流を停止させるときに第１及び第２の電界効果トランジスタのうちの一方の電界効果トランジスタがオンからオフに切り替わらない状況になっても、他方の電界効果トランジスタをオンからオフにすることで、電池から負荷に流れる電流を停止させることができる。

また、ＤＣＤＣコンバータは、電池の電圧を所定電圧に変換して駆動部に供給するように構成してもよい。

また、駆動部は、コンデンサと第１の電界効果トランジスタのゲート端子との間に接続される第１のスイッチと、ＤＣＤＣコンバータから出力される電圧により起動した後、第１のスイッチをオンさせることでコンデンサにかかる電圧を第１の電界効果トランジスタのゲート端子にかけて第１の電界効果トランジスタをオンさせる制御部とを備えるように構成してもよい。

これにより、制御部が起動する前に、コンデンサに電圧がかかっても、コンデンサと第１の電界効果トランジスタのゲート端子との間に接続される第１のスイッチがオフしているため、制御部の制御に反して第１の電界効果トランジスタが誤ってオンすることを防止することができる。

また、駆動部は、第１の電界効果トランジスタのゲート端子とグランドとの間に接続される第２のスイッチを備え、制御部は、第１の電界効果トランジスタをオフさせるとき、第２のスイッチをオンさせることで第１の電界効果トランジスタのゲート端子に蓄積されていた電荷を引き抜くように構成してもよい。

これにより、第１の電界効果トランジスタを比較的早くオンからオフに切り替えることができる。

また、電気回路は、Ｐチャネルの電界効果トランジスタにより構成される第１のスイッチのソース端子とコンデンサとの接続点と、第１のスイッチのゲート端子との間に接続される第１の抵抗と、第１のスイッチのゲート端子に一方端が接続される第２の抵抗と、第２の抵抗の他方端とグランドとの間に接続される第３のスイッチと、第２の抵抗の他方端と第３のスイッチとの接続点と、第２のスイッチの制御端子との間に接続される第３の抵抗とを備え、制御部は、第１の電界効果トランジスタをオンさせるとき、ハイレベルの制御信号を第３のスイッチに出力することで第３のスイッチをオンさせ、第１の電界効果トランジスタをオフさせるとき、ローレベルの制御信号を第３のスイッチに出力することで第３のスイッチをオフさせるように構成してもよい。

このように、第１のスイッチをＰチャネルの電界効果トランジスタにより構成しているため、第１の電界効果トランジスタをオフさせるとき、第２のスイッチの制御端子に電流が流れても、第１のスイッチをオンさせないようにすることができるため、第１の電界効果トランジスタをオフさせることができる。また、第２のスイッチの制御端子が第３の抵抗を介して第２の抵抗の他方端と第３のスイッチとの接続点に接続されているため、制御部から出力される制御信号を、レベルを反転させて第２のスイッチの制御端子に入力させることができる。これにより、制御信号のレベルを反転させるための回路を備える必要がないため、電気回路の小型化を図ることができる。

本発明によれば、電池と負荷との間のハイサイドの電源ラインにＮチャンネルの電界効果トランジスタが設けられる電気回路において、電界効果トランジスタを駆動する駆動部の大型化を抑えることができる。

実施形態の電気回路の一例を示す図である。 実施形態の電気回路の変形例１を示す図である。 実施形態の電気回路の変形例２を示す図である。 実施形態の電気回路の変形例３を示す図である。 実施形態の電気回路の変形例４を示す図である。

以下図面に基づいて実施形態について詳細を説明する。
図１は、実施形態の電気回路の一例を示す図である。

図１に示す電気回路ＬＣは、負荷Ｌｏと、電源回路ＰＣとを備える。
負荷Ｌｏは、特に限定されないが、例えば、車両に備えられるサイドブレーキ（ハンドブレーキ）、フットブレーキ、または電磁式リレーなどを駆動させるインダクタを含む回路とする。

電源回路ＰＣは、電池Ｂと、スイッチＳＷと、ＮチャネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１（第１の電界効果トランジスタ）と、ＮチャネルのＭＯＳＦＥＴ２（第２の電界効果トランジスタ）と、ダイオードＤ１と、フライバック方式のＤＣＤＣコンバータ３と、駆動部４とを備える。

電池Ｂは、例えば、鉛バッテリまたはリチウムイオン電池などであり、負荷Ｌｏに電力を供給する。

スイッチＳＷは、例えば、ＭＯＳＦＥＴなどの半導体スイッチや電磁式スイッチにより構成される。電源回路ＰＣの起動時、スイッチＳＷがオフからオンに切り替わり、電池ＢからＤＣＤＣコンバータ３に電力が供給される。

ＭＯＳＦＥＴ１のドレイン端子は電池Ｂのプラス端子に接続され、ＭＯＳＦＥＴ１のソース端子は負荷Ｌｏのプラス端子に接続されている。すなわち、ＭＯＳＦＥＴ１は、電池Ｂと負荷Ｌｏとの間のハイサイドの電源ラインに設けられている。また、ＭＯＳＦＥＴ２のドレイン端子は負荷Ｌｏのマイナス端子に接続され、ＭＯＳＦＥＴ２のソース端子はグランドに接続されている。すなわち、ＭＯＳＦＥＴ２は、電池Ｂと負荷Ｌｏとの間のローサイドの電源ラインに設けられている。また、ＭＯＳＦＥＴ１が常時オンしているとき、ＭＯＳＦＥＴ２が交互にオン、オフすると、負荷Ｌｏのインダクタに磁界が発生する。例えば、負荷Ｌｏのインダクタに磁界が発生すると、サイドブレーキによるタイヤのロックが解除されるものとする。また、ＭＯＳＦＥＴ２が常時オンしているとき、ＭＯＳＦＥＴ２が常時オフすると、または、ＭＯＳＦＥＴ１、２が常時オフすると、負荷Ｌｏのインダクタに磁界が発生しない。例えば、負荷Ｌｏのインダクタに磁界が発生しなくなると、サイドブレーキによりタイヤがロックされるものとする。

ダイオードＤ１のカソード端子は負荷Ｌｏのプラス端子に接続され、ダイオードＤ１のアノード端子は負荷Ｌｏのマイナス端子に接続されている。すなわち、ダイオードＤ１は、負荷Ｌｏのインダクタに電流が流れなくなったときに発生するサージ電圧を低減するためのものである。

ＤＣＤＣコンバータ３は、電源部Ｐと、トランスＴと、ＮチャネルのＭＯＳＦＥＴ５と、ダイオードＤ２と、コンデンサＣ１と、制御部６と、スナバ回路７とを備える。

トランスＴの１次コイルＬ１の一方の端子は電池Ｂのプラス端子に接続され、トランスＴの１次コイルＬ１の他方の端子はＭＯＳＦＥＴ５のドレイン端子に接続されている。ＭＯＳＦＥＴ５のソース端子はグランドに接続されている。トランスＴの２次コイルＬ２の一方の端子はダイオードＤ２のアノード端子に接続されている。ダイオードＤ２のカソード端子はコンデンサＣ１の一方の端子に接続されている。２次コイルＬ２の他方の端子はコンデンサＣ１の他方の端子に接続されている。

電源部Ｐは、電源回路ＰＣの起動時、電池Ｂから供給される電力を所定の電力に変換して制御部６に供給する。制御部６は、所定の電力が供給されると、起動する。

制御部６は、図示しない汎用なゲートＩＣなどにより構成され、ＭＯＳＦＥＴ５を交互にオン、オフさせる。制御部６は、後述するトランスＴの二次コイルＬ２によって発生する電圧Ｖ１が入力され、電圧Ｖ１を常時フィードバックしており、電圧Ｖ１が所望の電圧となるように、ＭＯＳＦＥＴ５を交互にオン、オフする制御をしている。ＭＯＳＦＥＴ５がオンすると、トランスＴにエネルギーが蓄積され、ＭＯＳＦＥＴ５がオフすると、トランスＴに蓄積されたエネルギーがダイオードＤ２及びコンデンサＣ１を介して駆動部４などに出力される。すなわち、ＤＣＤＣコンバータ３は、ＭＯＳＦＥＴ５を交互にオン、オフさせることで電池Ｂの電圧を所定電圧Ｖ１に変換して駆動部４などに供給する。なお、制御部６は汎用なＩＣの代わりに、ＣＰＵ（Central Processing Unit）、マルチコアＣＰＵ、またはプログラマブルなデバイス（ＦＰＧＡ（Field Programmable Gate Array）やＰＬＤ（Programmable Logic Device））などにより構成されていてもよい。

スナバ回路７は、抵抗Ｒ１と、コンデンサＣ２と、ダイオードＤ３とを備え、ＭＯＳＦＥＴ５のドレイン端子に接続される。すなわち、抵抗Ｒ１の一方の端子はコンデンサＣ２の一方の端子及び１次コイルＬ１の一方の端子に接続され、抵抗Ｒ１の他方の端子はコンデンサＣ２の他方の端子及びダイオードＤ３のカソード端子に接続されている。ダイオードＤ３のアノード端子は１次コイルＬ１の他方の端子及びＭＯＳＦＥＴ５のドレイン端子に接続されている。スナバ回路７は、トランスＴの２次コイルＬ２に電流が流れることによって発生するフライバック電圧及びトランスＴの漏れインダクタンスにより発生するサージ電圧をダイオードＤ３によってクランプしてコンデンサＣ２に蓄積し抵抗Ｒ１で消費させる。これにより、過電圧によりＭＯＳＦＥＴ５が故障することを抑制することができる。

また、スナバ回路７は、コンデンサＣ２にかかる電圧Ｖ２を流用してＭＯＳＦＥＴ１を駆動させる。

駆動部４は、ＭＯＳＦＥＴ１、２をそれぞれ駆動するものであって、ｎｐｎバイポーラトランジスタＴｒと、抵抗Ｒ２、Ｒ３と、制御部８とを備える。なお、制御部８は、ＤＣＤＣコンバータ３から供給される所定電圧Ｖ１により駆動する。

ｎｐｎバイポーラトランジスタＴｒのコレクタ端子はＭＯＳＦＥＴ１のゲート端子及び抵抗Ｒ２の一方の端子に接続され、ｎｐｎバイポーラトランジスタＴｒのエミッタ端子は抵抗Ｒ３を介してグランドに接続されている。抵抗Ｒ２の他方の端子はスナバ回路７の抵抗Ｒ１の他方の端子とコンデンサＣ２の他方の端子との接続点ｐに接続されている。すなわち、ＭＯＳＦＥＴ５が交互にオン、オフしているとき、コンデンサＣ２にかかる電圧が抵抗Ｒ２を介してＭＯＳＦＥＴ１のゲート端子にかかる。このときにコンデンサＣ２にかかる電圧は常に電池Ｂの電圧より高く、ＭＯＳＦＥＴ１のソース端子の電圧より高い電圧になるため、ＭＯＳＦＥＴ１のソース端子の電圧より高い電圧をＭＯＳＦＥＴ１のゲート端子にかけることができ、ハイサイドの電源ラインに設けられるＭＯＳＦＥＴ１を駆動させることができる。

制御部８は、ＣＰＵ、マルチコアＣＰＵ、またはプログラマブルなデバイスなどにより構成され、ｎｐｎバイポーラトランジスタＴｒのオン、オフを制御するとともに、ＭＯＳＦＥＴ２のオフ、オフを制御する。ＭＯＳＦＥＴ５が交互にオン、オフしているときで、かつ、ｎｐｎバイポーラトランジスタＴｒがオフしているとき、ＭＯＳＦＥＴ１のソース端子の電圧より高い電圧がＭＯＳＦＥＴ１のゲート端子にかかり、ＭＯＳＦＥＴ１がオンする。また、ＭＯＳＦＥＴ５が交互にオン、オフしているときで、かつ、ｎｐｎバイポーラトランジスタＴｒがオンすると、ＭＯＳＦＥＴ１のゲート端子の電圧がグランドの電圧になり、ＭＯＳＦＥＴ１がオフする。また、制御部８は、電池Ｂから負荷Ｌｏに流れる電流を停止させるとき、ＭＯＳＦＥＴ１、２をそれぞれオフさせる。すなわち、駆動部４は、電池Ｂから負荷Ｌｏに流れる電流を停止させるとき、ＭＯＳＦＥＴ１、２をそれぞれオフさせる。

このように実施形態の電気回路ＬＣまたは電源回路ＰＣでは、スナバ回路７から得られる電圧Ｖ２を流用してハイサイドの電源ラインに設けられるＭＯＳＦＥＴ１を駆動させることができるため、電池Ｂの電圧を昇圧してＭＯＳＦＥＴ１のゲート端子にかける機能を駆動部４に追加する場合に比べて、駆動部４の大型化を抑えることができるとともに、エネルギーの効率を向上させることができる。

また、実施形態の電気回路ＬＣまたは電源回路ＰＣでは、ハイサイドの電源ラインにＭＯＳＦＥＴ１を設け、ローサイドの電源ラインにＭＯＳＦＥＴ２を設けているので、電池Ｂから負荷Ｌｏに流れる電流を停止させるときにＭＯＳＦＥＴ１、２のうちの一方のＭＯＳＦＥＴが故障などによってオンからオフに切り替わらない状況になっても、他方のＭＯＳＦＥＴをオンからオフにすることで、電池Ｂから負荷Ｌｏに流れる電流を停止させることができる。

また、本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。

＜変形例１＞
図２は、実施形態の電気回路の変形例１を示す図である。なお、図１に示す構成と同じ構成には同じ符号を付し、その説明を省略する。

図２に示す電気回路ＬＣにおいて、図１に示す電気回路ＬＣと異なる点は、駆動回路３が、コンデンサＣ２とＭＯＳＦＥＴ１のゲート端子との間に接続されるスイッチＳＷ１（第１のスイッチ）と、ＤＣＤＣコンバータ３から出力される電圧Ｖ１により起動した後、スイッチＳＷ１をオンさせることで、コンデンサＣ２にかかる電圧Ｖ２をＭＯＳＦＥＴ１のゲート端子にかけてＭＯＳＦＥＴ１をオンさせる制御部９とを備える点である。なお、制御部９は、ＭＯＳＦＥＴ２のオフ、オフを制御する。

また、図２に示す電気回路ＬＣにおいて、図１に示す電気回路ＬＣと異なる他の点は、駆動部４が、ＭＯＳＦＥＴ１のゲート端子とグランドとの間に接続されるスイッチＳＷ２（第２のスイッチ）を備え、制御部９が、ＭＯＳＦＥＴ１をオフさせるとき、スイッチＳＷ２をオンさせることでＭＯＳＦＥＴ１のゲート端子に蓄積されていた電荷を引き抜く点である。

すなわち、駆動部４は、スイッチＳＷ１〜ＳＷ３と、抵抗Ｒ４〜Ｒ９と、制御部９と、ＮＯＴ回路１０とを備える。ＮＯＴ回路１０は、スイッチＳＷ４と、抵抗Ｒ１０とを備える。なお、スイッチＳＷ１は、ｐｎｐバイポーラトランジスタやＰチャネルのＭＯＳＦＥＴなど特に限定されないが、図２に示す例では、ｐｎｐバイポーラトランジスタにより構成されるものとする。また、スイッチＳＷ２〜ＳＷ４は、ｎｐｎバイポーラトランジスタやＮチャネルのＭＯＳＦＥＴなど特に限定されないが、図２に示す例では、ｎｐｎバイポーラトランジスタにより構成されるものとする。また、ＮＯＴ回路１０は図２に示す回路構成に限定されない。また、図２に示す電気回路ＬＣにおいて、スイッチＳＷ２、ＳＷ４及び抵抗Ｒ５、Ｒ１０を省略してもよい。また、制御部９は、電源回路ＰＣの内部に設けられていれば、駆動部４の外部に設けられていてもよい。

スイッチＳＷ１のエミッタ端子はスナバ回路７の抵抗Ｒ１の他方の端子とコンデンサＣ２の他方の端子との接続点ｐに接続され、スイッチＳＷ１のコレクタ端子は抵抗Ｒ４を介してＭＯＳＦＥＴ１のゲート端子に接続されている。スイッチＳＷ２のコレクタ端子は抵抗Ｒ５及び抵抗Ｒ４を介してＭＯＳＦＥＴ１のゲート端子に接続され、スイッチＳＷ２のエミッタ端子はグランドに接続されている。スイッチＳＷ３（第３のスイッチ）のコレクタ端子は抵抗Ｒ６を介してスイッチＳＷ１のベース端子に接続され、スイッチＳＷ３のエミッタ端子はグランドに接続されている。スイッチＳＷ３のベース端子は抵抗Ｒ７を介して制御部９の出力端子に接続されている。抵抗Ｒ８はスイッチＳＷ１のエミッタ端子とベース端子との間に接続されている。抵抗Ｒ９は制御部９の出力端子とスイッチＳＷ３のエミッタ端子との間に接続されている。スイッチＳＷ４のコレクタ端子はスイッチＳＷ２のベース端子に接続され、スイッチＳＷ４のエミッタ端子はグランドに接続され、スイッチＳＷ４のベース端子はスイッチＳＷ３のベース端子に接続されている。なお、ＤＣＤＣコンバータ３から出力される電圧Ｖ１が抵抗Ｒ１０を介してスイッチＳＷ４のコレクタ端子にかかっているものとする。

電源回路ＰＣが駆動していないとき（スイッチＳＷがオフしているとき）、制御部９が駆動していないため、スイッチＳＷ３がオフしている。そのため、スイッチＳＷ１がオフし、コンデンサＣ２とＭＯＳＦＥＴ１のゲート端子とが電気的に切断されている。これにより、電源回路ＰＣの起動時（スイッチＳＷのオン時）、制御部９が起動する前に、電池ＢからスイッチＳＷ、１次コイルＬ１、及びダイオードＤ３を介してコンデンサＣ２に電流が流れてコンデンサＣ２に電圧Ｖ２がかかっても、その電圧Ｖ２がＭＯＳＦＥＴ１のゲート端子にかからないため、ＭＯＳＦＥＴ１がオフからオンに切り替わることを防止することができる。

また、ＤＣＤＣコンバータ３から出力される電圧Ｖ１により制御部９が起動した後、ＭＯＳＦＥＴ１をオフからオンに切り替えるとき、制御部９は、スイッチＳＷ３をオンさせる。すると、スイッチＳＷ１がオンし、ＭＯＳＦＥＴ１がオフからオンに切り替わる。このとき、スイッチＳＷ４がオンし、スイッチＳＷ２がオフしている。

また、ＭＯＳＦＥＴ１をオンからオフに切り替えるとき、制御部９は、スイッチＳＷ３をオフさせる。すると、スイッチＳＷ１がオフし、ＭＯＳＦＥＴ１がオンからオフに切り替わる。このとき、スイッチＳＷ４がオフし、スイッチＳＷ２がオンし、ＭＯＳＦＥＴ１のゲート端子に蓄積されていた電荷が引き抜かれるため、ＭＯＳＦＥＴ１を比較的早くオンからオフに切り替えることができる。

このように、変形例１の電気回路ＬＣでは、電源回路ＰＣの起動時、制御部９が起動する前に、コンデンサＣ２に電圧Ｖ２がかかっても、コンデンサＣ２とＭＯＳＦＥＴ１のゲート端子との間に接続されるスイッチＳＷ１がオフしているため、制御部９の制御に反してＭＯＳＦＥＴ１が誤ってオンすることを防止することができる。

また、変形例１の電気回路ＬＣでは、ＭＯＳＦＥＴ１をオンからオフに切り替えるとき、スイッチＳＷ２をオンさせることでＭＯＳＦＥＴ１のゲート端子に蓄積されていた電荷を引き抜く構成であるため、ＭＯＳＦＥＴ１を比較的早くオンからオフに切り替えることができる。これにより、負荷Ｌｏの故障時などにおいて、ＭＯＳＦＥＴ１をすぐにオフさせて電池Ｂから負荷Ｌｏへの電力供給をすぐに停止させることができる。

また、変形例１の電気回路ＬＣは、抵抗Ｒ５に電流が常時流れるような構成ではないため、抵抗Ｒ５の抵抗値を比較的小さくすることができ、ＭＯＳＦＥＴ１を比較的早くオフからオンに切り替えることができる。

また、変形例１の電気回路ＬＣでは、ＮＯＴ回路１０をスイッチＳＷ４及び抵抗Ｒ１０により構成しているため、スイッチＳＷ２のベース端子に流れる電流を容易に調整することができ、スイッチＳＷ２のオン、オフを容易に制御することができる。

＜変形例２＞
図３は、実施形態の電気回路の変形例２を示す図である。なお、図２に示す構成と同じ構成には同じ符号を付し、その説明を省略する。

図３に示す電気回路ＬＣにおいて、図２に示す電気回路ＬＣと異なる点は、制御部９がＮＯＴ回路１０を用いてスイッチＳＷ２をオン、オフさせるのではなく、制御部９が直接スイッチＳＷ２をオン、オフさせる点である。

すなわち、制御部９の出力端子が抵抗Ｒ１１を介してスイッチＳＷ２のベース端子に接続されているとともに抵抗Ｒ１２を介してスイッチＳＷ２のエミッタ端子に接続されている。制御部９は、スイッチＳＷ３をオンさせているとき、スイッチＳＷ２をオフさせ、スイッチＳＷ３をオフさせているとき、スイッチＳＷ２をオンさせている。これにより、ＭＯＳＦＥＴ１がオンからオフに切り替わるとき、スイッチＳＷ２をオフからオンに切り替えて、ＭＯＳＦＥＴ１のゲート端子に蓄積されていた電荷を引き抜くことができる。

このように、変形例２の電気回路ＬＣでは、制御部９が直接スイッチＳＷ２をオン、オフさせる構成であるため、制御部９がＮＯＴ回路１０を用いてスイッチＳＷ２をオン、オフさせる構成に比べてＮＯＴ回路１０の動作遅延分スイッチＳＷ２を早くオフさせることができ、ＭＯＳＦＥＴ１をオンからオフにさらに早く切り替えることができる。

＜変形例３＞
図４は、実施形態の電気回路の変形例３を示す図である。なお、図２に示す構成と同じ構成には同じ符号を付し、その説明を省略する。

図４に示す電気回路ＬＣにおいて、図２に示す電気回路ＬＣと異なる点は、抵抗Ｒ１３とツェナーダイオードＤ４がそれぞれＭＯＳＦＥＴ１のゲート端子とソース端子との間に並列接続されている点である。

このように、変形例３の電気回路ＬＣでは、抵抗Ｒ１３とツェナーダイオードＤ４がそれぞれＭＯＳＦＥＴ１のゲート端子とソース端子との間に並列接続されている構成であるため、ＭＯＳＦＥＴ１がオンしているときにＭＯＳＦＥＴ１のゲート端子とソース端子との間にかかる電圧を安定させることができるとともに、ＭＯＳＦＥＴ１のゲート端子とソース端子との間にかかる電圧が定格電圧を超えないようにすることができる。

＜変形例４＞
図５は、実施形態の電気回路の変形例４を示す図である。なお、図２に示す構成と同じ構成には同じ符号を付し、その説明を省略する。また、図５に示す電気回路ＬＣにおいて、図４に示すように、抵抗Ｒ１３とツェナーダイオードＤ４をそれぞれＭＯＳＦＥＴ１のゲート端子とソース端子との間に並列接続させてもよい。

図５に示す電気回路ＬＣにおいて、図２に示す電気回路ＬＣと異なる点は、スイッチＳＷ１がＰチャネルのＭＯＳＦＥＴ（電界効果トランジスタ）により構成されている点と、ＮＯＴ回路１０の代わりに抵抗Ｒ１４を備えている点である。すなわち、抵抗Ｒ８（第１の抵抗）の一方端はスイッチＳＷ１のソース端子とコンデンサＣ２との接続点に接続され、抵抗Ｒ８の他方端はスイッチＳＷ１のゲート端子に接続されている。また、抵抗Ｒ６（第２の抵抗）の一方端はスイッチＳＷ１のゲート端子に接続され、抵抗Ｒ６の他方端はスイッチＳＷ３のコレクタ端子に接続されている。また、抵抗Ｒ１４（第３の抵抗）の一方端は抵抗Ｒ６とスイッチＳＷ３のコレクタ端子との接続点に接続され、抵抗Ｒ１４の他方端はスイッチＳＷ２のベース端子（制御端子）に接続されている。

［ＭＯＳＦＥＴ１をオンさせるときの電気回路ＬＣの動作］
まず、制御部９からスイッチＳＷ３へ出力される制御信号がローレベルからハイレベルに切り替わると、スイッチＳＷ３がオフからオンに切り替わる。

次に、スイッチＳＷ３がオフからオンに切り替わると、スイッチＳＷ３のコレクタ端子の電圧がグランドの電圧となり、電圧Ｖ２を抵抗Ｒ８と抵抗Ｒ６で分圧した電圧がスイッチＳＷ１のゲート端子に印加される。このとき、スイッチＳＷ１のゲート端子とソース端子との間にスイッチＳＷ１の閾値電圧より高い電圧が印加され、スイッチＳＷ１がオフからオンに切り替わる。

そして、スイッチＳＷ１がオフからオンに切り替わると、ＭＯＳＦＥＴ１のゲート端子にＭＯＳＦＥＴ１の閾値電圧より高い電圧Ｖ２が印加され、ＭＯＳＦＥＴ１がオフからオンに切り替わる。

また、スイッチＳＷ３がオンしているとき、スイッチＳＷ２のベース端子に印加されている電圧はグランドの電圧であるため、スイッチＳＷ２のベース端子に電流が流れず、スイッチＳＷ２がオンしない。すなわち、ＭＯＳＦＥＴ１がオンしているとき、スイッチＳＷ２はオフしている。そのため、ＭＯＳＦＥＴ１がオンしているとき、抵抗Ｒ５に電流が流れないようにすることができる。このように、ＭＯＳＦＥＴ１をオン、オフさせる際、抵抗Ｒ５に電流が常時流れないようにすることができるため、抵抗値が比較的小さい安価な抵抗Ｒ５を採用することができ、電気回路ＬＣを小型化することができる。

［ＭＯＳＦＥＴ１をオフさせるときの電気回路ＬＣの動作］
まず、制御部９からスイッチＳＷ３へ出力される制御信号がハイレベルからローレベルに切り替わると、スイッチＳＷ３がオンからオフに切り替わる。

次に、スイッチＳＷ３がオンからオフに切り替わると、スイッチＳＷ１のゲート端子に印加される電圧が上昇し、スイッチＳＷ１のゲート端子とソース端子との間に印加される電圧が低下する。

次に、スイッチＳＷ１のゲート端子とソース端子との間に印加される電圧がスイッチＳＷ１の閾値電圧より低くなると、スイッチＳＷ１がオンからオフに切り替わる。

そして、スイッチＳＷ１がオンからオフに切り替わると、ＭＯＳＦＥＴ１のゲート端子にＭＯＳＦＥＴ１の閾値電圧より高い電圧Ｖ２が印加されなくなり、ＭＯＳＦＥＴ１がオンからオフに切り替わる。

また、スイッチＳＷ３がオンからオフに切り替わると、スイッチＳＷ２のベース端子に印加される電圧が上昇し、スイッチＳＷ２に電流が流れスイッチＳＷ２がオフからオンに切り替わる。スイッチＳＷ２がオフからオンに切り替わると、ＭＯＳＦＥＴ１のゲート端子が抵抗Ｒ４及び抵抗Ｒ５を介してグランドに接続されるため、ＭＯＳＦＥＴ１のゲート端子に蓄積されていた電荷が比較的素早く引き抜かれる。このように、ＭＯＳＦＥＴ１をオフさせるとき、ＭＯＳＦＥＴ１のゲート端子に蓄積されていた電荷が比較的素早く引き抜かれるため、ＭＯＳＦＥＴ１のターンオフ速度を上昇させることができる。

ところで、変形例４の電気回路ＬＣにおいて、スイッチＳＷ１をｐｎｐバイポーラトランジスタにより構成する場合では、ＭＯＳＦＥＴ１をオンからオフに切り替える際、スイッチＳＷ２のベース端子に電流が流れると、スイッチＳＷ１のベース端子にも電流が流れてスイッチＳＷ１をオフさせることができず、ＭＯＳＦＥＴ１をオンからオフに切り替えることができない。一方、変形例４の電気回路ＬＣにおいて、スイッチＳＷ１をＰチャネルのＭＯＳＦＥＴにより構成する場合では、ＭＯＳＦＥＴ１をオンからオフに切り替える際、スイッチＳＷ２のベース端子に電流が流れても、スイッチＳＷ１をオンさせないようにすることができるため、ＭＯＳＦＥＴ１をオンからオフに切り替えることができる。

また、変形例４の電気回路ＬＣでは、スイッチＳＷ２のベース端子が抵抗Ｒ１４を介して抵抗Ｒ６の他方端とスイッチＳＷ３のコレクタ端子との接続点に接続されているため、、制御部９から出力される制御信号を、レベルを反転させてスイッチＳＷ２のベース端子に入力させることができる。

すなわち、変形例４の電気回路ＬＣでは、スイッチＳＷ１をＰチャネルのＭＯＳＦＥＴにより構成するとともに、抵抗Ｒ６の他方端とスイッチＳＷ３のコレクタ端子との接続点と、スイッチＳＷ２のベース端子との間に抵抗Ｒ１４を接続する構成とすることにより、ＮＯＴ回路１０（スイッチＳＷ４など）を備える必要がなく、電気回路ＬＣの小型化を図ることができる。

１、２ ＭＯＳＦＥＴ
３ ＤＣＤＣコンバータ
４ 駆動部
５ ＭＯＳＦＥＴ
６ 制御部
７ スナバ回路
８、９ 制御部
ＬＣ 電気回路
ＰＣ 電源回路
Ｂ 電池
Ｌｏ 負荷

Claims (7)

1. 電池と、
   負荷と、
   前記電池と前記負荷との間のハイサイドの電源ラインに設けられる第１の電界効果トランジスタと、
   前記第１の電界効果トランジスタを駆動する駆動部と、
   トランスの２次コイルに電流が流れることによって発生するフライバック電圧及び前記トランスの漏れインダクタンスにより発生するサージ電圧をダイオードによってクランプしてコンデンサに蓄積し抵抗で消費させるスナバ回路を備えるフライバック方式のＤＣＤＣコンバータと、
   を備え、
   前記コンデンサにかかる電圧を前記第１の電界効果トランジスタのゲート端子にかける
   ことを特徴とする電気回路。
2. 請求項１に記載の電気回路であって、
   前記電池と前記負荷との間のローサイドの電源ラインに設けられるＮチャネルの第２の電界効果トランジスタを備え、
   前記駆動部は、前記電池から前記負荷に流れる電流を停止させるとき、前記第１及び第２の電界効果トランジスタをそれぞれオフさせる
   ことを特徴とする電気回路。
3. 請求項１に記載の電気回路であって、
   前記ＤＣＤＣコンバータは、前記電池の電圧を所定電圧に変換して前記駆動部に供給する
   ことを特徴とする電気回路。
4. 請求項１に記載の電気回路であって、
   前記駆動部は、
   前記コンデンサと前記第１の電界効果トランジスタのゲート端子との間に接続される第１のスイッチと、
   前記ＤＣＤＣコンバータから出力される電圧により起動した後、前記第１のスイッチをオンさせることで前記コンデンサにかかる電圧を前記第１の電界効果トランジスタのゲート端子にかけて前記第１の電界効果トランジスタをオンさせる制御部と、
   を備えることを特徴とする電気回路。
5. 請求項４に記載の電気回路であって、
   前記駆動部は、前記第１の電界効果トランジスタのゲート端子とグランドとの間に接続される第２のスイッチを備え、
   前記制御部は、前記第１の電界効果トランジスタをオフさせるとき、前記第２のスイッチをオンさせることで前記第１の電界効果トランジスタのゲート端子の電荷を引き抜く
   ことを特徴とする電気回路。
6. 請求項５に記載の電気回路であって、
   Ｐチャネルの電界効果トランジスタにより構成される前記第１のスイッチのソース端子と前記コンデンサとの接続点と、前記第１のスイッチのゲート端子との間に接続される第１の抵抗と、
   前記第１のスイッチのゲート端子に一方端が接続される第２の抵抗と、
   前記第２の抵抗の他方端と前記グランドとの間に接続される第３のスイッチと、
   前記第２の抵抗の他方端と前記第３のスイッチとの接続点と、前記第２のスイッチの制御端子との間に接続される第３の抵抗と、
   を備え、
   前記制御部は、前記第１の電界効果トランジスタをオンさせるとき、ハイレベルの制御信号を前記第３のスイッチに出力することで前記第３のスイッチをオンさせ、前記第１の電界効果トランジスタをオフさせるとき、ローレベルの制御信号を前記第３のスイッチに出力することで前記第３のスイッチをオフさせる
   ことを特徴とする電気回路。
7. 接続される負荷に対して電力を供給する電池と、
   前記電池と前記負荷との間のハイサイドの電源ラインに設けられる第１の電界効果トランジスタと、
   前記第１の電界効果トランジスタを駆動する駆動部と、
   トランスの２次コイルに電流が流れることによって発生するフライバック電圧及び前記トランスの漏れインダクタンスにより発生するサージ電圧をダイオードによってクランプしてコンデンサに蓄積し抵抗で消費させるスナバ回路を備えるフライバック方式のＤＣＤＣコンバータと、
   前記コンデンサにかかる電圧を前記第１の電界効果トランジスタのゲート端子にかける制御部と、
   を有することを特徴とする電源装置。
   

Images