JP3756353B2 - 半導体素子駆動回路 - Google Patents
半導体素子駆動回路 Download PDFInfo
- Publication number
- JP3756353B2 JP3756353B2 JP20054399A JP20054399A JP3756353B2 JP 3756353 B2 JP3756353 B2 JP 3756353B2 JP 20054399 A JP20054399 A JP 20054399A JP 20054399 A JP20054399 A JP 20054399A JP 3756353 B2 JP3756353 B2 JP 3756353B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- gto
- voltage
- wide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thyristor Switches And Gates (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えばゲートターンオフ・サイリスタ（以下ＧＴＯと略す）などの電力用の半導体素子のオン・オフを制御する半導体素子駆動回路に関するものである。
【０００２】
【従来の技術】
一般に、ＧＴＯを主開閉素子として用いたインバータ装置においては、当該ＧＴＯおよびこれと逆並列に接続したダイオードとからなるＧＴＯ回路に流れる負荷電流が、インバータ出力の半サイクル期間で負の方向から正の方向に移り変わる時点で、ＧＴＯにオンゲート信号を供給する必要がある。その場合、ＧＴＯに流れる負荷電流の正、負方向を任意の時点で判別するのが面倒なため、ゲート回路にパルストランスを用いる従来のオンゲート制御装置では、インバータ出力の半サイクル期間の全体にわたって高周波でパルストランスの１次側励磁回路を駆動して、当該パルストランスの２次側に連続的な交流矩形波を発生させ、それを整流して直流のオンゲート信号とし、それをＧＴＯのゲート−カソード間に印加していた。このように半サイクルの期間、連続の直流信号によりオンゲート制御する方式を広幅パルス信号制御方式と称する。
【０００３】
このような広幅パルス信号制御方式を行う従来の半導体素子駆動回路として、例えば特開昭６０−１３７１２６号公報に示された、パルストランス式のオンゲート制御装置などがある。図１５は上記従来のゲート制御装置の一例を示す回路図であり、ＧＴＯを主開閉用の半導体素子とし、そのＧＴＯの駆動回路（ゲート回路）の広幅パルス信号制御方式をパルストランスを用いて行うものである。
【０００４】
図において、１０は広幅オンゲート信号発生回路であり、２０は単一パルスのオーバードライブ信号およびオフゲート信号を発生する単一パルスゲート信号発生回路である。７はインバータ装置の主開閉素子として用いられるＧＴＯ、８はこのＧＴＯ７に逆極性で並列接続されたダイオード、９ａはコンデンサ、９ｂは抵抗である。これらコンデンサ９ａ、抵抗９ｂと、広幅オンゲート信号発生回路１０、および単一パルスゲート信号発生回路２０の出力端は、ＧＴＯ７のゲート−カソード間にそれぞれ並列接続されている。Ｅはこのパルストランス方式オンゲート制御装置に直流電力を供給する直流電源である。
【０００５】
上記広幅オンゲート信号発生回路１０内において、１１はパルストランスであり、１２および１３はトランジスタ、１４および１５は整流ダイオード、１６は抵抗である。また、上記単一パルスゲート信号発生回路２０内において、２１はパルストランス、２２および２３はトランジスタであり、２４はオフゲート用サイリスタ、２５はオーバードライブ用サイリスタである。
【０００６】
次に動作について説明する。
広幅オンゲート信号発生回路１０におけるトランジスタ１２，１３を高周波で所要時間だけ交互にオン・オフ動作させて、パルストランス１１の２次巻線に交流矩形波電圧を誘起させ、この電圧をダイオード１４，１５により整流して得た直流電圧を抵抗１６を介してＧＴＯ７のゲート−カソード間に加える。この直流電圧は広幅オンゲート信号であり、インバータ出力の半サイクルの期間連続するので、ＧＴＯアームに流れる負荷電流の方向が正、負いずれの方向でもよく、負荷電流の方向判別を必要としない。
【０００７】
また、単一パルスゲート信号発生回路２０においては、トランジスタ２２をオンさせて、パルストランス２１の２次巻線に図示の・印の極性で誘起電圧を発生させ、この電圧をオーバードライブ用サイリスタ２５を介して単一のオンゲートパルス（オーバードライブ用オンゲート信号）としてＧＴＯ７のゲート−カソード間に印加する。このオンゲートパルスはＧＴＯ７をオーバードライブするための信号である。次にトランジスタ２３をオンさせて、パルストランス２１の２次巻線に上記とは逆極性の誘起電圧を発生させ、この電圧をオフゲート用サイリスタ２４を介して単一のオフゲートパルス（オフゲート信号）としてＧＴＯ７のゲート−カソード間に印加する。このオフゲートパルスはＧＴＯ７をオフさせるための信号である。
【０００８】
ここで、図１６は上記のようにしてＧＴＯ７に印加されるゲート信号の波形を示したものである。この図１６におけるａは前記広幅オンゲート信号である。また、ｂはＧＴＯ７のゲートに入力される信号であり、この図１６ｂのイは前述のオーバードライブ用オンゲート信号、ロはオフゲート信号の各波形である。さらに、図１６のｃは上記ａ，ｂの信号波形を合成した、図１５に示すパルストランス方式オンゲート制御装置の出力信号波形である。
【０００９】
なお、オンゲート制御装置（半導体素子駆動回路）としては、従来より図１７に示すような回路方式も用いられている。図において、１０は広幅オンゲート信号発生回路、２０は単一パルスゲート信号発生回路、７はインバータ装置の主開閉素子として用いられるＧＴＯ、８はこのＧＴＯ７に逆極性で並列接続されたダイオードである。広幅オンゲート信号発生回路１０、単一パルスゲート信号発生回路２０の出力端は、ＧＴＯ７のゲート−カソード間にそれぞれ並列接続されている。なお、図１５に示すパルストランスを用いたオンゲート制御装置にあったコンデンサ９ａ、抵抗９ｂはゲートリードの配線インダクタンスによるゲート発生回路の電圧不安定を防止するものであり、この図１７のオンゲート制御装置では表記しない。
【００１０】
上記広幅オンゲート信号発生回路１０内において、１２ａはオンゲート用スイッチ、１６は抵抗であり、１７は広幅オンゲート用電圧源、１８はその平滑コンデンサである。また、単一パルスゲート信号発生回路２０内において、２２ａはオーバードライブ用スイッチ、２３ａはオフゲート用スイッチ、２６は抵抗であり、２７はオーバードライブ用電圧源、２８はその平滑コンデンサ、２９はオフゲート用電圧源、３０はその平滑コンデンサである。また、３ａはＧＴＯ７のオン・オフ指令に従って、上記オンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、およびオフゲート用スイッチ２３ａを制御するための指令信号を生成する指令信号生成回路である。
【００１１】
次に動作について説明する。
指令信号生成回路３ａからの指令信号に基づいて、広幅オンゲート信号発生回路１０内のオンゲート用スイッチ１２ａを所要時間だけオン動作させ、広幅オンゲート用電圧源１７からの直流電圧をＧＴＯ７のゲート−カソード間に加える。この直流電圧は広幅オンゲート信号であり、インバータ出力の半サイクルの期間連続するので、ＧＴＯアームに流れる負荷電流の方向が正、負いずれの方向でもよく、負荷電流の方向判別を必要としない。
【００１２】
また、単一パルスゲート信号発生回路２０においては、オーバードライブ用スイッチ２２ａをオンさせて、オーバードライブ電圧源２７の電圧を単一のオンゲートパルスとしてＧＴＯ７のゲート−カソード間に加える。このオンゲートパルスはＧＴＯ７をオーバードライブするためのオーバードライブ用オンゲート信号である。次にオフゲート用スイッチ２３ａをオンさせて、オフゲート電圧源２９の電圧を単一のオフゲートパルスとしてＧＴＯ７のゲート−カソード間に加える。このオフゲートパルスはＧＴＯ７をオフさせるためのオフゲート信号である。なお、その際の信号波形は図１６に示したパルストランスを用いた場合と同じになる。
【００１３】
ここで、このような広幅パルス信号制御方式ではインバータ出力の半サイクルの期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているので、ゲート回路の消費電力が大きく、ゲート制御装置が大型で、高価となる欠点があった。図１８は、上記特開昭６０−１３７１２６号公報に示された、そのような従来のパルストランスを用いた広幅パルス信号制御方式のオンゲート制御装置の改良例を示す回路図である。
【００１４】
図において、７はＧＴＯ、８はダイオードであり、１はＧＴＯ７のアノード−カソード間の電圧レベルを判別する電圧レベル判別回路、２は信号遅延回路、３はゲート制御信号、４はアンド回路、５はゲート回路である。上記電圧レベル判別回路１内にて、１ａは定電圧ダイオード、１ｂ，１ｃ，１ｆは抵抗、１ｄはトランジスタ、１ｅはそのバイアス電源、１ｇはダイオードである。また信号遅延回路２内にて、２ａはアンド機能を有する集積回路、２ｂ，２ｃは抵抗、２ｄはコンデンサ、２ｅ，２ｆ，２ｇ，２ｈはダイオードである。さらに、ゲート回路５内の５ａ，５ｂはトランジスタ、５ｃはパルストランス、５ｄはゲート電源である。
【００１５】
電圧レベル判別回路１はＧＴＯ７のアノード−カソード間電圧レベルが所定のレベルよりも高いか低いかを判別して、ハイ（Ｈ）またはロウ（Ｌ）レベルの判別信号を出力する。すなわち、ＧＴＯ７がオフ状態にあってそのアノード−カソード間電圧か定電圧ダイオード１ａのツェナー電圧よりも高い場合には、トランジスタ１ｄのバイアス電源１ｅより抵抗１ｂ−定電圧ダイオード１ａ−抵抗１ｃを通って電流が流れ、トランジスタ１ｄがオンになって抵抗１ｆの両端からＨレベルの出力信号が得られる。また、ＧＴＯ７がオフ状態にあってそのアノード−カソード間電圧が定電圧ダイオード１ａのツェナー電圧よりも低い場合には、バイアス電源１ｅよりＧＴＯ７−ダイオード１ｇ−抵抗１ｃを通って電流が流れ、抵抗１ｂには電流が流れない。従って、トランジスタ１ｄはオフになって抵抗１ｆの両端からＬレベルの出力信号が得られる。
【００１６】
信号遅延回路２は電圧レベル判別回路１の出力信号を受けて、上記各レベルの判別信号をそれぞれ異なる所定の時間遅延させて出力する。すなわち、アンド機能を有する集積回路２ａはそれに設定されたスレッシュホールド電圧に対する、電圧レベル判定回路１の出力信号レベルの高低に応じてＨまたはＬレベルの信号を出力する。信号入力がＨレベルからＬレベルに変化する場合には、抵抗２ｃおよびコンデンサ２ｄによる時定数によって定まる所定の時間だけＨレベルの入力信号を遅延させて信号出力端より出力する。また信号入力レベルがＬレベルからＨレベルに変化する場合には、抵抗２ｂおよびコンデンサ２ｄによる時定数によって定まる所定の時間だけＬレベルの入力信号を遅延させて信号出力端より出力する。
【００１７】
また、ゲート制御信号３は図示しない指令回路から与えられるＧＴＯ７のオン・オフ動作期間を指令制御するための信号であり、アンド回路４はこのゲート制御信号３および上記信号遅延回路２の出力信号を入力信号として、それらの論理積を演算する。ゲート回路５は１次巻線の電流が断続するパルストランス５ｃを備えて、当該パルストランス５ｃの２次巻線よりＧＴＯ７にオンゲート信号を供給する。このゲート回路５は図１５に示したゲート信号発生回路２０から、オフゲート用サイリスタ２４、およびオーバードライブ用サイリスタ２５を除去したものに相当する。図示のオンゲート信号入力端にアンド回路４よりの信号を受けるとトランジスタ５ａがオンになり、パルストランス５ｃの２次側よりオンゲート信号が出力されてＧＴＯ７にゲートに加えられる。また、オフゲート信号入力端にアンド回路４よりの信号を受けるとトランジスタ５ｂがオンになり、パルストランス５ｃの２次側よりオフゲート信号が出力されてＧＴＯ７のゲートに加えられる。
【００１８】
次にその動作について図１９を用いて説明する。
ここで、図１９は図１８に示したパルストランスを用いる狭幅パルス信号制御方式のオンゲート制御装置の動作を説明するための波形図である。この図１９のＶはＧＴＯ７のアノード−カソード間電圧の一例を示したもので、この電圧はＧＴＯ７のオフ時にはＨレベル、オン時にはＬレベルとなる。
【００１９】
図１９の▲１▼はこのアノード−カソード間電圧Ｖを受けて電圧レベル判別回路１より出力される信号を示したもので、この信号もＧＴＯ７のオフ時にはＨレベル、オン時にはＬレベルとなる。この信号▲１▼を受ける信号遅延回路２は、信号▲１▼のレベルがＨからＬに変わるときにはＨレベルの信号を所定の時間（この例では略１０μｓ）遅延させ、逆にＬからＨに変わるときにはＬレベルの信号を所定の時間ｔ（略３０μｓ）遅延させて出力させる作用をする。このような遅延作用により、信号遅延回路２からは図１９の▲２▼に示すような波形の信号が出力されて、アンド回路４の一方の入力となる。
【００２０】
図１９の▲３▼は図示しない指令回路からインバータ出力の周期に対応してアンド回路４の他方の入力端に与えられ、図１８に符号３を付して示した広幅のゲート制御信号である。この信号▲３▼のＨレベルはＧＴＯ７のオン期間を指令し、ＬレベルはＧＴＯ７のオフ期間を指令するものである。この信号▲３▼のＨレベルの信号がアンド回路４に印加されると、一方の入力端に信号遅延回路２より信号▲２▼のＨレベルの信号を受けているアンド回路４からは、図１９の▲４▼に示した信号の最初のパルスが出力されてゲート回路５を駆動する。この信号▲４▼の最初のパルスで駆動されたゲート回路５からは、図１９の▲５▼に示したオンゲート信号の最初のパルスが出力され、ＧＴＯ７はこの信号▲５▼の最初のパルスによってオン動作する。これによって、電圧レベル判別回路１の出力信号▲１▼がＬレベルとなり、それより略１０μｓ遅れて信号遅延回路２の出力信号▲２▼がＬレベルとなる。従って、アンド回路４の出力信号▲４▼もＬレベルとなる、その結果、信号▲４▼のＨレベル信号は時間幅略１０μｓの狭幅信号となり、ゲート回路５よりＧＴＯ７に出力されるオンゲート信号▲５▼も同様な狭幅信号となる。
【００２１】
ここで、前述のＧＴＯ７に流れていた電流が、ＧＴＯ７の保持電流以下になった場合にはＧＴＯ７はオフになる。図１９の信号▲１▼における第２番目のＨレベルは、このＧＴＯ７のオフにより生じた例を示したものである。信号▲１▼のレベルがＬからＨに変化すると、信号▲２▼のレベルは信号▲１▼よりも略３０μｓ遅れてＬからＨに変化する。従って、アンド回路４からは信号▲４▼の第２番目のＨレベルの信号が出力され、これによって、ゲート回路５より信号▲５▼の第２番目のオンゲート信号が出力されてＧＴＯ７をオン動作させる。その結果、略１０μｓ遅れて信号▲２▼がＬレベルとなる。従って、信号▲４▼、および信号▲５▼の第２番目のＨレベルの信号も、最初のＨレベルと同様に、略１０μｓの時間幅の狭幅信号となる。この信号▲５▼で駆動されてオンになったＧＴＯ７は、オンゲート信号がなくなったときアノード電流がＧＴＯ７の保持電流以下であれば再びオフになる。
【００２２】
以後、上述の信号▲５▼の第２番目のＨレベルの信号が得られたときと同様な動作で、第３番目のＨレベルのオンゲート信号が得られる。そして、ＧＴＯ７のアノード電流がたとえ保持電流以下になっても、信号▲５▼のオンゲート信号が印加される限りはＧＴＯ７はオン動作を継続する。
【００２３】
次に上述の信号▲１▼〜信号▲５▼とＧＴＯ７のオン・オフ動作との関係を理解しやすくするために、上述の各信号と関連させてインバータ装置におけるＧＴＯ回路に流れる電流の一例を示した図１９の▲６▼について説明する。この電流▲６▼のうちの正方向の電流がＧＴＯ７に流れる電流であり、負方向の電流はＧＴＯ７に逆並列に接続されたダイオード８に流れる電流である。図の横方向の破線ｈはＧＴＯ７の保持電流レベルを示したもので、このレベル以下ではオンゲート信号が印加されない限りＧＴＯ７はオフになる。
【００２４】
なお、ＧＴＯ７のオフゲート制御は、従来のパルストランスを用いた広幅パルス信号制御方式のゲート制御装置の場合と同様の手段で行われる。すなわち、図１８のトランジスタ５ｂのべースに、図１６の信号ｂのロのごときオフゲート信号を加えることによって行われる。
【００２５】
上記動作説明からも理解されるように、この狭幅パルス信号制御方式によるオンゲート制御装置では、図１９の信号▲５▼の狭幅オンゲート信号は、少なくとも信号▲１▼のＬレベルがＨレベルに変わるときの信号遅延時間ｔ（ここでは３０μｓ）に相当する時間だけ間隔をおいて生ずるように設定されている。すなわち、従来のパルストランスを用いる広幅パルス信号制御方式のオンゲート制御装置に比べ、制御に有する消費電力が数分の一に低減され装置が小型化される。
【００２６】
【発明が解決しようとする課題】
従来の半導体素子駆動回路（オンゲート制御装置）は以上のように構成されているので、図１５に示すパルストランスを用いた広幅パルス信号制御方式のオンゲート制御装置では、インバータ出力の半サイクルの期間、連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、オンゲート制御装置が大型で、高価となるという課題があった。
【００２７】
同様に、図１７に示した広幅パルス信号制御方式のオンゲート制御装置でも、インバータ出力の半サイクル期間、連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているので、ゲート回路の消費電力が大きく、オンゲート制御装置が大型で、高価となるという課題があった。
【００２８】
また、図１８に示すパルストランスを用いた狭幅パルス信号制御方式のオンゲート制御装置においては、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、オンゲート信号を出力しないので消費電力が少なくなり効率的になるが、電圧レベル判別回路１がＧＴＯ７のアノード−カソード間電圧を監視する必要があるため、ＧＴＯ７のオフ期間にはインバータの直流電圧に対する耐圧が必要となり、特に電圧レベル判別回路１内のダイオード１ｇに十分な耐圧を必要とするため、ダイオード１ｇが大型となり、その結果、電圧レベル判別回路１自身が大型となって高価となるばかりか、オンゲート信号をパルス状にするためにＧＴＯ７のゲートラッチに期待する回路方式となるため、高耐圧回路や高信頼性回路には不向きであるなどの課題があった。
【００２９】
この発明は上記のような課題を解決するためになされたものであり、簡単な回路で、アノード・エミッタショート型ＧＴＯを用いたＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間に、オンゲート信号を出力しない、またはオンゲート信号によるゲート電流値を減少させてオンゲート用スイッチで発生する損失を減少させることができ、ゲート回路の消費電力が小さく、オンゲート制御装置（半導体素子駆動回路）の小型化、低価格化が可能で、高信頼性が期待される回路にも向いた、半導体素子駆動回路を得ることを目的とする。
【００３０】
【課題を解決するための手段】
この発明に係る半導体素子駆動回路は、広幅オンゲート信号発生回路と、単一パルスゲート信号発生回路とを有し、ゲート−カソード間電圧レベル判別回路にてＧＴＯのゲート−カソード間電圧レベルが所定のレベルより高いか低いかを判別してＨまたはＬレベルの判別信号を出力し、オンＧＴＯの広幅オンゲート指令信号とゲート−カソード間電圧レベル判別回路の出力とを入力とする第１のアンド回路で、指令信号生成回路からの広幅オンゲート指令信号がオン時でかつ、ＧＴＯ回路のＧＴＯに逆並列接続したダイオードに電流が流れるのをゲート−カソード間電圧レベル判別回路が判別したとき、広幅オンゲート信号発生回路をオフさせるとともに、ＧＴＯのゲート−カソード間にアノード・エミッタショート型ＧＴＯを用いたＧＴＯ回路に流れる電流の負方向期間が終了する際、ゲート−カソード間の電圧差をなくすためのプルアップ抵抗を備え、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間、広幅オンゲート信号発生回路で発生する損失を減少させることができるようにしたものである。
【００３１】
この発明に係る半導体素子駆動回路は、広幅オンゲート信号発生回路と、単一パルスゲート信号発生回路とを有し、ゲート−カソード間電圧レベル判別回路にてＧＴＯのゲート−カソード間電圧レベルが所定のレベルより高いか低いかを判別してＨまたはＬレベルの判別信号を出力し、オンＧＴＯの広幅オンゲート指令信号とゲート−カソード間電圧レベル判別回路の出力とを入力とする第１のアンド回路で、指令信号生成回路からの広幅オンゲート指令信号がオン時でかつ、ＧＴＯ回路のＧＴＯに逆並列接続したダイオードに電流が流れるのをゲート−カソード間電圧レベル判別回路が判別したとき、広幅オンゲート信号発生回路をオフさせるとともに、広幅オンゲート信号発生回路のオンゲート用スイッチに第１のバイパス抵抗を並列に接続して、そのオンゲート用スイッチに流れる電流をバイパスさせて、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間は、広幅オンゲート信号発生回路で発生する損失を減少させることができるようにしたものである。
【００３２】
この発明に係る半導体素子駆動回路は、オンゲート用スイッチに第１のバイパス抵抗が並列に接続された広幅オンゲート信号発生回路と、ＧＴＯ回路のＧＴＯのゲートとの間に、指令信号生成回路からの広幅オンゲート指令信号と同期してオン・オフするゲート電流遮断用スイッチを直列に接続して、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間は、広幅オンゲート信号発生回路で発生する損失を減少させることができるようにしたものである。
【００３３】
この発明に係る半導体素子駆動回路は、広幅オンゲート信号発生回路のオンゲート用スイッチに並列接続されて、そこに流れる電流をバイパスさせる第１のバイパス抵抗に、指令信号生成回路からの広幅オンゲート指令信号と同期してオン・オフする第１のバイパス用スイッチを直列に接続して、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間は、広幅オンゲート信号発生回路で発生する損失を減少させることができるようにしたものである。
【００３４】
この発明に係る半導体素子駆動回路は、広幅オンゲート信号発生回路のオンゲート用スイッチに並列接続され第１のバイパス抵抗に直列に接続された第１のバイパス用スイッチを、一方の入力である広幅オンゲート指令信号がオンでかつ、もう一方の入力である第１のアンド回路の出力が広幅オンゲート信号発生回路をオフさせる出力である場合に、第１のバイパス用スイッチにオン信号を出力するアンド機能を持った第２のアンド回路によって制御することにより、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間は、広幅オンゲート信号発生回路で発生する損失を減少させることができるようにしたものである。
【００３５】
この発明に係る半導体素子駆動回路は、広幅オンゲート信号発生回路と、単一パルスゲート信号発生回路とを有し、ゲート−カソード間電圧レベル判別回路にてＧＴＯのゲート−カソード間電圧レベルが所定のレベルより高いか低いかを判別してＨまたはＬレベルの判別信号を出力し、オンＧＴＯの広幅オンゲート指令信号とゲート−カソード間電圧レベル判別回路の出力とを入力とする第１のアンド回路で、指令信号生成回路からの広幅オンゲート指令信号がオン時でかつ、ＧＴＯ回路のＧＴＯに逆並列接続したダイオードに電流が流れるのをゲート−カソード間電圧レベル判別回路が判別したとき、広幅オンゲート信号発生回路をオフさせるとともに、第２のバイパス抵抗と第２のバイパス用スイッチとの直列接続体を、ＧＴＯのゲート−カソード間に並列に接続し、この第２のバイパス用スイッチを、一方の入力である広幅オンゲート指令信号がオンでかつ、もう一方の入力である第１のアンド回路の出力が広幅オンゲート信号発生回路をオフさせる信号であった場合に、第２のバイパス用スイッチにオン信号を出力するアンド機能を持った第２のアンド回路にて制御することにより、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間は、広幅オンゲート信号発生回路で発生する損失を減少させることができるようにしたものである。
【００３６】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による半導体素子駆動回路の構成を示す回路図である。図において、７はこの半導体素子駆動回路にて駆動制御される半導体素子であり、ここではインバータ装置の主開閉素子として用いられるＧＴＯが例示されている。８はこのＧＴＯ７に逆極性で並列に接続されたダイオードであり、上記ＧＴＯ７とこのダイオード８とでＧＴＯ回路を構成している。１０はこのＧＴＯ７のゲート−カソード間に印加する広幅オンゲート信号を発生する広幅オンゲート信号発生回路である。２０はＧＴＯ７のゲート−カソード間に印加するオーバードライブ信号、およびオフゲート信号を発生する単一パルスゲート信号発生回路である。
【００３７】
上記広幅オンゲート信号発生回路１０内において、１７は広幅オンゲート信号用の直流電圧を生成する広幅オンゲート用電圧源であり、１８はこの広幅オンゲート用電圧源１７からの直流電圧を平滑化する平滑コンデンサである。１２ａは所要時間だけオン動作して、広幅オンゲート用電圧源１７からの直流電圧より広幅オンゲート信号を生成するオンゲート用スイッチであり、１６はこのオンゲート用スイッチ１２ａと広幅オンゲート用電圧源１７、平滑コンデンサ１８との間に接続された抵抗である。
【００３８】
また、単一パルスゲート信号発生回路２０内において、２７は単一パルスによるオーバードライブ信号用の直流電圧を生成するオーバードライブ用電圧源、２８はこのオーバードライブ用電圧源２７からの直流電圧を平滑化する平滑コンデンサであり、２２ａはオーバードライブ用電圧源２７からの直流電圧のオン・オフを行って、単一パルスのオーバードライブ信号を生成するオーバードライブ用スイッチ、２６はこのオーバードライブ用スイッチ２２ａとオーバードライブ用電圧源２７、平滑コンデンサ２８との間に接続された抵抗である。２９は単一パルスによるオフゲート信号用の直流電圧を生成するオフゲート用電圧源、３０はこのオフゲート用電圧源２９からの直流電圧を平滑化する平滑コンデンサであり、２３ａはオフゲート用電圧源２９からの直流電圧のオン・オフを行って、単一パルスのオフゲート信号を生成するオフゲート用スイッチである。５０は上記オーバードライブ用スイッチ２２ａ、抵抗２６、オーバードライブ用電圧源２７、平滑コンデンサ２８よりなるオーバードライブ信号発生回路であり、６０は上記オフゲート用スイッチ２３ａ、オフゲート用電圧源２９、平滑コンデンサ３０よりなるオフゲート信号発生回路である。
【００３９】
また、３ａはＧＴＯ７のオン・オフ指令に従って、上記オンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、およびオフゲート用スイッチ２３ａを制御するための指令信号を生成する指令信号生成回路である。４１はＧＴＯ７のゲート−カソード間の電圧を監視し、所定のレベルより高いか低いかを判別して、ＨまたはＬレベルの判別信号を出力するゲート−カソード間電圧レベル判別回路である。４２は指令信号生成回路３ａからのオンＧＴＯの広幅オンゲート指令信号と、前記ゲート−カソード間電圧レベル判別回路４１の出力とを入力とし、広幅オンゲート指令信号がオン時でかつ、ＧＴＯ回路のＧＴＯ７に逆並列接続されたダイオード８に電流が流れるのをゲート−カソード間電圧レベル判別回路４１が判別したとき、広幅オンゲート信号発生回路１０のオンゲート用スイッチ１２ａをオフさせる信号を出力するアンド機能を持った第１のアンド回路４２である。９ｃはＧＴＯ回路に流れる電流の負方向期間が終了する際、ゲート−カソード間の電圧差をなくすためにゲート−カソード間に並列接続されたプルアップ抵抗である。
【００４０】
次に動作について説明する。
ここで、この実施の形態１による半導体素子駆動回路の動作を説明するための波形図を図２に示す。図２のａはＧＴＯ回路の電流波形の一例を示したものである。この電流波形ａ中の破線部は図中に表されないインバータの他のＧＴＯ回路に流れる電流である。また、電流波形ａの正側部分の電流はＧＴＯ回路のＧＴＯ７がアノードからカソードにインバータ電流を流していることを表し、負側部分はＧＴＯ回路のダイオード８がアノードからカソードにインバータ電流を流していることを表している。また図２のｂ，ｃ，ｄは図１の指令信号生成回路３ａより出力される各指令信号にあたる各ゲート信号発生回路のオン・オフ指令信号である。この指令信号ｂは第１のアンド回路４２を介してオンゲート用スイッチ１２ａを制御し、広幅オンゲート信号発生回路１０を動作させるためのもととなる広幅オンゲート指令信号である。指令信号ｃはオーバードライブ用スイッチ２２ａを制御して、単一パルスによるＧＴＯ７のオーバードライブ信号発生回路５０を動作させるオーバードライブ指令信号である。指令信号ｄはオフゲート用スイッチ２３ａを制御して、オフゲート信号発生回路６０を動作させるオフゲート指令信号である。なお、図１に示すオンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、およびオフゲート用スイッチ２３ａは全てロウアクティブで動作するようになっている。
【００４１】
図２に示す時刻ｔ０においては、ＧＴＯ回路を動作させる広幅オンゲート指令信号ｂはＨレベルとなっている。その時、オーバードライブ指令信号ｃもＨレベルとなっているため、オーバードライブ信号発生回路５０はオフとなり、オフゲート信号ｄはＬレベルなので、オフゲート信号発生回路６０がオンとなっている。従って、図２に示すＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９からの直流電圧で逆バイアスされ、スレッシュホールド電圧ｈよりも低くなる。そのため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなり、よって第１のアンド回路４２の出力ｇはＨレベルとなる。この第１のアンド回路４２の出力ｇのＨレベルによってオンゲート用スイッチ１２ａが制御され、広幅オンゲート信号発生回路１０はオフ動作になる。
【００４２】
時刻ｔ１において、ＧＴＯ回路を動作させる広幅オンゲート信号ｂ、およびオーバードライブ指令信号ｃがＬレベルになる。オーバードライブ指令信号ｃがＬレベルになると、オーバードライブ信号発生回路５０がオンになり、そのときオフゲート指令信号ｄはＨレベルになるので、オフゲート信号発生回路６０がオフとなる。ＧＴＯ回路では図２のａに示すように、ＧＴＯ７側に電流が流れているので、ＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなる。従って、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなり、よって第１のアンド回路４２の出力ｇはＬレベルとなる。この第１のアンド回路４２の出力ｇのＬレベルによってオンゲート用スイッチ１２ａが制御され、広幅オンゲート信号発生回路１０はオン動作になる。
【００４３】
時刻ｔ２になると、ＧＴＯ回路を動作させる広幅オンゲート指令信号ｂはＬレベルであるが、オーバードライブ指令信号ｃはＨレベルとなる。オーバードライブ指令信号ｃがＨレベルになると、オーバードライブ信号発生回路５０はオフとなる。なお、オフゲート指令信号ｄはＨレベルなのでオフゲート信号発生回路６０はオフする。そのとき、ＧＴＯ回路ではＧＴＯ７側に電流が流れているので、この期間もＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなっている。従って、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなり、第１のアンド回路４２の出力ｇはＬレベルとなる。この第１のアンド回路４２の出力ｇのＬレベルによって広幅オンゲート信号発生回路１０はオン動作になり、ＧＴＯ７のオンを維持するゲート電流ＩｇがＧＴＯ７のゲートに供給される。
【００４４】
時刻ｔ３においては、ＧＴＯ回路を動作させる広幅オンゲート指令信号ｂがＨレベルとなり、オーバードライブ指令信号ｃはＨレベルを維持している。このオーバードライブ指令信号ｃのＨレベルによって、オーバードライブ信号発生回路５０はオフとなる。また、オフゲート指令信号ｄはＬレベルとなるのでオフゲート信号発生回路６０はオンする。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされるため、スレッシュホールド電圧ｈよりも低くなり、ＧＴＯ７はオフ動作に入る。これによって、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベル、第１のアンド回路４２の出力ｇはＨレベルとなって、広幅オンゲート信号発生回路１０はオフ動作になる。
【００４５】
時刻ｔ３から時刻ｔ４への期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ４においてＧＴＯ７のオフ動作は完了し、以後時刻ｔ５までの間、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００４６】
時刻ｔ５ではＧＴＯ回路の電流ａが正方向であるので、この電流ａの方向が負方向に変化する時刻ｔ７に到達する前までの間、再び時刻ｔ１から時刻ｔ３と同様の動作を繰り返す。時刻ｔ７付近においてゲート−カソード間電圧レベル判別回路４１の出力ｆは、ダイオード８に電流が流れはじめてからわずかな時間差をもたせて時刻ｔ７でＨレベルになる。このようにする理由は、実際にはＧＴＯ回路のＧＴＯ７側の電流とダイオード８側の電流がクロスする付近の電圧が不安定になるおそれがあるため、スレッシュホールド電圧ｈをダイオード８側に電流が流れ始めてダイオード８の順方向オン電圧が確立する程度のマイナス電圧に設定したほうがよいためである。また、実際にはこのスレッシュホールド電圧ｈにはヒステリシスを持たせた方がよい。よって、この時刻ｔ７において第１のアンド回路４２の出力ｇはＨレベルとなり、広幅オンゲート信号発生回路１０はオフ動作になる。
【００４７】
時刻ｔ８に至るまでのＧＴＯ７のゲート−カソード間電圧ｅについては、オフゲート用スイッチ２３ａが理想スイッチであれば、オンゲート用スイッチ１２ａが切り離されるので、ＧＴＯ７のゲート−カソード間の電圧はプルアップ抵抗９ｃによりカソード電位まで引き上げられようとするが、カソード電位まで引き上げられて、再び広幅オンゲート信号発生回路１０がオンしようとすると、ＧＴＯ７のアノードショート部に流れている電流によりアノードショート部の順方向オン電圧が上昇し、再び広幅オンゲート信号発生回路１０がオフになる動作を繰り返し、ＧＴＯ７のゲート−カソード間電圧ｅは時刻ｔ８に至るまでの期間、スレッシュホールド電圧ｈで固定されるようになる。
【００４８】
時刻ｔ８から時刻ｔ９までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ９でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１０までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００４９】
時刻ｔ１０においてはＧＴＯ回路の電流ａが負方向となっているが、この時刻ｔ１０から時刻ｔ１１では再び時刻ｔ１から時刻ｔ２と同様の動作を繰り返す。なお、時刻ｔ１０になると、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせて、ゲート−カソード間電圧ｅをスレッシュホールド電圧ｈに固定しておく。この期間は広幅オンゲート指令信号ｂがＨレベルになる時刻ｔ１２まで継続する。このようにゲート−カソード間電圧ｅをスレッシュホールド電圧ｈに固定しておくのは、ゲート−カソード間電圧レベル判別回路４１による電圧判別を例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用し、当該スイッチの両端に寄生する容量により発生するプルアップ抵抗９ｃとの時定数分の動作遅延されないようにするためである。
【００５０】
時刻ｔ１２から時刻ｔ１３までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１３にてＧＴＯ７のオフ動作が完了し、以後時刻ｔ１４までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００５１】
時刻ｔ１４においてもＧＴＯ回路の電流ａは負方向であり、この時刻ｔ１４から時刻ｔ１５までの期間では時刻ｔ１０から時刻ｔ１１と同様の動作を繰り返す。なお、時刻ｔ１４になると、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用し、その両端に寄生する容量により発生するプルアップ抵抗９ｃとの時定数分の動作遅延されないように行うために、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを時刻ｔ１６までスレッシュホールド電圧ｈで固定しておく。
【００５２】
時刻ｔ１６はＧＴＯ回路の電流ａの方向が負から正に切り替わるときであり、ゲート−カソード間電圧レベル判別回路４１のスレッシュホールド電圧ｈをマイナスにしておくことにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆに、ダイオード８に電流が流れ終わる前にわずかな時間差をもたせることができ、時刻ｔ１６においてゲート−カソード間電圧レベル判別回路４１の出力ｆをＬレベル、第１のアンド回路４２の出力ｇをＬレベルにし、広幅オンゲート信号発生回路１０をオン動作にして、ＧＴＯ７の正方向電流を流すためのオン定常ゲート信号として待機するようになる。よって時刻ｔ１６から時刻ｔ１７までの期間は、ＧＴＯ７はオン動作をすることになる。
【００５３】
時刻ｔ１７から時刻ｔ１８までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１８にてＧＴＯ７のオフ動作が完了し、以後、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００５４】
以上のように、この実施の形態１によれば、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、広幅オンゲート信号発生回路１０で発生する損失をなくすことができるようになるため、図１５に示した従来のＧＴＯのパルストランス方式のオンゲート制御装置における、インバータ出力の半サイクル期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、同様に、図１７に示す従来のオンゲート制御装置についても、インバータ出力の半サイクル期間連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、また、図１８に示す従来の狭幅パルス信号制御方式トランス方式のオンゲート制御装置による電圧レベル判別回路における、アノード−カソード間電圧を監視するためにＧＴＯオフ期間にはインバータの直流電圧に対する耐圧が必要なり、特に判別回路１内のダイオード１ｇが耐圧を必要となるという課題を解消することが可能となるなどの効果が得られ、また広幅式広幅オンゲート信号発生回路の安定性をもつ理想的な回路が実現できる。
【００５５】
実施の形態２．
次にこの発明の実施の形態２について説明する。
図３はこの発明の実施の形態２による半導体素子駆動回路の構成を示す回路図である。図において、７は半導体素子としてのＧＴＯ、８はこのＧＴＯ７とＧＴＯ回路を構成しているダイオードである。１０はオンゲート用スイッチ１２ａ、抵抗１６、広幅オンゲート用電圧源１７、および平滑コンデンサ１８よりなる広幅オンゲート信号発生回路である。２０はオーバードライブ用スイッチ２２ａ、抵抗２６、オーバードライブ用電圧源２７、平滑コンデンサ２８を備えたオーバードライブ信号発生回路５０と、オフゲート用スイッチ２３ａ、オフゲート電圧源２９、平滑コンデンサ３０を備えたオフゲート信号発生回路６０よりなる単一パルスゲート信号発生回路である。
【００５６】
また、３ａはＧＴＯ７のオン・オフ指令に応じた指令信号を生成する指令信号生成回路であり、４１はＧＴＯ７のゲート−カソード間の電圧が所定のレベルより高いか低いかを判別するゲート−カソード間電圧レベル判別回路、４２は広幅オンゲート指令信号がオンであり、かつＧＴＯ回路のダイオード８に電流が流れるのが検出された場合に、オンゲート用スイッチ１２ａをオフさせる第１のアンド回路である。なお、これら各部は、図１に同一符号を付して示した実施の形態１のそれらと同等の部分である。
【００５７】
４３はオンゲート用スイッチ１２ａに並列接続された第１のバイパス抵抗であり、オンゲート用スイッチ１２ａがオフした後に、抵抗１６とこの第１のバイパス抵抗４３の直列接続体によりオンゲート用電圧源１７を利用して、ＧＴＯ７のゲートに微少電流を流すようにするためのものである。なお、この実施の形態２の半導体素子駆動回路では、ＧＴＯ７のゲート−カソード間には、ＧＴＯ回路に流れる電流の負方向期間が終了する際に、ＧＴＯ７のゲート−カソード間の電圧差をなくすためのプルアップ抵抗９ｃは並列に接続されていない。このように、この実施の形態２の半導体素子駆動回路は、プルアップ抵抗９ｃを省き、オンゲート用スイッチ１２ａに第１のバイパス抵抗４３を並列に接続している点で、実施の形態１のそれとは異なっている。
【００５８】
次に動作について説明する。
ここで、この実施の形態２による半導体素子駆動回路の動作を説明するための波形図を図４に示す。図４のａはＧＴＯ回路の電流波形の一例を示したものである。この電流波形ａ中の破線部は図中に表されないインバータの他のＧＴＯ回路に流れる電流である。また、電流ａの正側部分はＧＴＯ回路のＧＴＯ７がアノードからカソードにインバータ電流を流していることを表し、負側部分はＧＴＯ回路のダイオード８がアノードからカソードにインバータ電流を流していることを表している。図４のｂ，ｃ，ｄは図３の指令信号生成回路３ａから送出される各ゲート信号発生回路のオン・オフ指令信号であり、ｂは広幅オンゲート信号発生回路１０を動作させるためのもととなる広幅オンゲート指令信号、ｃは単一パルスによるＧＴＯ７のオーバードライブ信号発生回路５０を動作させるオーバードライブ指令信号、ｄはオフゲート信号発生回路６０を動作させるオフゲート指令信号である。また、図３に示すオンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、オフゲート用スイッチ２３ａは全てロウアクティブで動作するようになっている。
【００５９】
図４の時刻ｔ０においては、広幅オンゲート指令信号ｂはＨレベル、オーバードライブ指令信号ｃもＨレベルであり、このオーバードライブ指令信号ｃのＨレベルによって、オーバードライブ信号発生回路５０がオフとなる。そのときオフゲート指令信号ｄがＬレベルなので、オフゲート信号発生回路６０し、オンとなっている。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされて、スレッシュホールド電圧ｈよりも低くなる。そのため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなり、よって第１のアンド回路４２の出力ｇはＨレベルとなる。これによりオンゲート用スイッチ１２ａがオフとなり、広幅オンゲート信号発生回路１０はオフ動作になる。
【００６０】
時刻ｔ１において、広幅オンゲート指令信号ｂとオーバードライブ指令信号ｃがＬレベルになり、このオーバードライブ指令信号ｃのＬレベルによって、オーバードライブ信号発生回路５０がオンとなる。そのときオフゲート信号指令ｄがＨレベルになるのでオフゲート信号発生回路６０がオフとなる。ＧＴＯ回路では図２のａのように、ＧＴＯ７側に電流が流れているので、ＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなる。従って、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなるため、第１のアンド回路４２の出力ｇはＬレベルとなる。これによりオンゲート用スイッチ１２ａがオンとなり、広幅オンゲート信号発生回路１０はオン動作になる。
【００６１】
時刻ｔ２になると、広幅オンゲート指令信号ｂはＬレベルであるが、オーバードライブ指令信号ｃはＨレベルとなる。オーバードライブ指令信号ｃがＨレベルになると、オーバードライブ信号発生回路５０はオフとなる。なお、オフゲート指令信号ｄはＨレベルのままなのでオフゲート信号発生回路６０はオフとなっている。そのとき、ＧＴＯ回路ではＧＴＯ７側に電流が流れているので、この期間もＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなる。従って、ゲート−カソード間電圧レベル判別回路４１の出力ｆと、第１のアンド回路４２の出力ｇはともにＬレベルとなる。この第１のアンド回路４２の出力ｇのＬレベルによって広幅オンゲート信号発生回路１０はオン動作になり、ＧＴＯ７のオンを維持するゲート電流ＩｇがＧＴＯ７のゲートに供給される。
【００６２】
時刻ｔ３においては、広幅オンゲート指令信号ｂがＨレベルとなり、オーバードライブ指令信号ｃはＨレベルをそのまま維持している。このオーバードライブ指令信号ｃのＨレベルによって、オーバードライブ信号発生回路５０はオフのままとなる。また、オフゲート指令信号ｄはＬレベルとなるのでオフゲート信号発生回路６０はオンする。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされて、スレッシュホールド電圧ｈよりも低くなり、ＧＴＯ７はオフ動作に入る。これにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベル、第１のアンド回路４２の出力ｇはＨレベルとなって、広幅オンゲート信号発生回路１０はオフ動作になる。
【００６３】
時刻ｔ３から時刻ｔ４への期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ４においてＧＴＯ７のオフ動作は完了し、以後時刻ｔ５までの間、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００６４】
時刻ｔ５においてはＧＴＯ回路の電流ａが正の方向であるので、再び時刻１から時刻ｔ３と同様な動作を時刻ｔ７に到達する前まで繰り返す。時刻ｔ７付近においてゲート−カソード間電圧レベル判別回路４１の出力ｆは、ダイオード８に電流が流れはじめてからわずかな時間差をもたせ、時刻ｔ７でＨレベルになる。このようにする理由は、実際にはスレッシュホールド電圧ｈをＧＴＯ回路のＧＴＯ７側の電流とダイオード８側の電流がクロスする付近の電圧が不安定になるおそれがあるため、ダイオード８側に電流が流れ始めてダイオード８の順方向オン電圧が確立する程度のマイナス電圧に設定したほうがよいためである。よって、この時刻ｔ７において第１のアンド回路４２の出力ｇはＨレベルとなり、広幅オンゲート信号発生回路１０はオフ動作になる。
【００６５】
次に時刻ｔ８に至るまでの動作について説明する。ここで、図５はＧＴＯの内部モデルと回路モデルを示した説明図であり、同図のａ１は重金属ドープ型ＧＴＯの内部モデルを、ａ２は重金属ドープ型ＧＴＯの回路モデルを示しており、同図のｂ１はアノード・エミッタショート型ＧＴＯの内部モデルを、ｂ２はアノード・エミッタショート型ＧＴＯの回路モデルを示している。また、図６はＧＴＯ回路のダイオード８に電流が流れて順方向オン電圧が発生したときの回路図を示している。この図６において、７ａはアノード・エミッタショート型のＧＴＯ７のアノード−ゲート間に寄生するダイオード、８ａはダイオード８に電流が流れたときに発生する順方向オン電圧、２３ｂはオフゲート用スイッチ２３ａに寄生する容量である。
【００６６】
この発明は、特にアノード・エミッタショート型ＧＴＯに関するものであるため、その内部モデルは図５のｂ１に示す通りであり、ＧＴＯ７のアノードＡとゲートＧとの間には逆並列にダイオードが寄生しているため、回路図モデルは図５のｂ２のように表される。ここで、ＧＴＯ７のアノードＡを基準にすると、ダイオード８の順方向オン電圧８ａの電圧値をＶＦ１、オンゲート用電圧源１７の電圧値をＶ２、ＧＴＯ７のアノードＡ−ゲートＧ間に寄生するダイオード７ａの順方向オン電圧値をＶＦ３とし、抵抗１６の抵抗値をＲ１、第１のバイパス抵抗４３の抵抗値をＲ２とすると、Ｉｇ＝（ＶＦ１＋Ｖ２−ＶＦ３）／（Ｒ１＋Ｒ２）で決まる電流がＧＴＯ７のゲートよりアノードヘ流れる。この電流は通常のゲート電流Ｉｇ＝Ｖ２／Ｒ１より低く、例えば１／１００程度に設定するので、この期間の広幅オンゲート信号発生回路１０の発生ロスは極小になる。これより、時刻ｔ８に至るまでのゲート−カソード間電圧ｅについては−（ＶＦ１−ＶＦ３）が発生することになる。
【００６７】
なお、この実施の形態２において、実施の形態１の場合のように、広幅オンゲート信号発生回路１０をＧＴＯ回路のダイオード８側に電流が流れる際に完全にオフしないのは次の理由からである。すなわち、上記図６に示すオフゲート用スイッチ２３ａに、例えばＦＥＴ等を使用した場合、このオフゲート用スイッチ２３ａの両端に寄生する容量２３ｂが、オフゲート信号発生回路６０がオンの期間中にオフゲート電圧源２９の電圧まで充電されていた電圧よりダイオード８に電流が流れる際に発生する順方向オン電圧８ａ分だけ減少し、再充電しないとＧＴＯ７のゲート電圧が負電圧のままになってしまうためであり、実施の形態１のようにカソード電位より充電するよりも、オンゲート電圧源２９の電圧より充電した方が遅延せずにすむからである。
【００６８】
時刻ｔ８から時刻ｔ９までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ９でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１０までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００６９】
時刻ｔ１１においてはＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。
【００７０】
時刻ｔ１２から時刻ｔ１３までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１３でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１４までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００７１】
時刻ｔ１４においてもＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。
【００７２】
時刻ｔ１６はＧＴＯ回路の電流ａの方向が負から正に切り替わるときであり、ゲート−カソード間電圧レベル判別回路４１のスレッシュホールド電圧ｈをマイナスにしておくことにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆに、ダイオード８に電流が流れ終わる前にわずかな時間差をもたせることができ、時刻ｔ１６においてゲート−カソード間電圧レベル判別回路４１の出力ｆをＬレベル、第１のアンド回路４２の出力ｇをＬレベルにし、広幅オンゲート信号発生回路１０はオン動作にして、ＧＴＯ７の正方向電流を流すためのオン定常ゲート信号として待機するようになり、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合の当該スイッチの両端に寄生する容量２３ｂを急速に充電する。よって時刻ｔ１６から時刻ｔ１７までの期間は、ＧＴＯ７はオン動作をすることになる。
【００７３】
時刻ｔ１７から時刻ｔ１８までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１８でＧＴＯ７のオフ動作が完了し、以後、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００７４】
以上のように、この実施の形態２においても、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、広幅オンゲート信号発生回路１０で発生する損失をなくすことができるようになるため、図１５に示した従来のＧＴＯのパルストランス方式のオンゲート制御装置における、インバータ出力の半サイクル期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、同様に、図１７に示す従来のオンゲート制御装置についても、インバータ出力の半サイクル期間連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、また、図１８に示す従来の狭幅パルス信号制御方式トランス方式のオンゲート制御装置による電圧レベル判別回路における、アノード−カソード間電圧を監視するためにＧＴＯオフ期間にはインバータの直流電圧に対する耐圧が必要になり、特に判別回路１内のダイオード１ｇが耐圧を必要とするという課題を解消することが可能となるなどの効果が得られ、また広幅式広幅オンゲート信号発生回路の安定性をもつ理想的な回路が実現できる。
【００７５】
実施の形態３．
次にこの発明の実施の形態３について説明する。
図７はこの発明の実施の形態３による半導体素子駆動回路の構成を示す回路図であり、実施の形態２の各部分に相当する部分には図３と同一符号を付してその説明を省略する。この実施の形態３による半導体素子駆動回路は実施の形態２の場合と同様に、オンゲート用スイッチ１２ａに第１のバイパス抵抗４３を並列に接続しておき、ゲート−カソード間電圧レベル判別回路４１でＧＴＯ７のゲート−カソード間電圧を監視し、広幅オンゲート指令信号がオンのときにＧＴＯ回路のＧＴＯ７に逆並列接続されたダイオード８に電流が流れると、第１のアンド回路４２の出力で広幅オンゲート信号発生回路１０のオンゲート用スイッチ１２ａをオフさせ、オンゲート用スイッチ１２ａがオフした後に、抵抗１６と第１のバイパス抵抗４３の直列接続体を介してＧＴＯ７のゲートに微少電流を流し、アノード・エミッタショート型ＧＴＯを用いたＧＴＯ回路のＧＴＯ７に逆並列されたダイオード８に電流が流れる期間、広幅オンゲート信号発生回路１０を動作させないようにする回路であるが、オンゲート用スイッチ１２ａには、さらにスイッチが直列に接続されている。
【００７６】
図において、４４がそのオンゲート用スイッチ１２ａに直列に接続されたゲート電流遮断用スイッチであり、指令信号生成回路３ａからの広幅オンゲート指令信号に同期してオン・オフし、ＧＴＯ７がオフしている期間に、オフゲート用スイッチ２３ａをオンさせるために広幅オンゲート信号発生回路１０からオフゲート電圧源２９に向かって流れる電流を遮断するためのものである。この実施の形態３の半導体素子駆動回路は、当該ゲート電流遮断用スイッチ４４が設けられている点で実施の形態２とは異なっている。
【００７７】
次に動作について説明する。
ここで、この実施の形態３による半導体素子駆動回路の動作波形も図４に示すものと同一になる。図４のａはＧＴＯ回路の電流波形の一例を示したもので、この電流波形ａ中の破線部は図中に表されないインバータの他のＧＴＯ回路に流れる電流を表し、正側部分はＧＴＯ回路のＧＴＯ７が、負側部分はＧＴＯ回路のダイオード８がそれぞれインバータ電流を流していることを表している。図４のｂ，ｃ，ｄは図７の指令信号生成回路３ａからの各ゲート信号発生回路のオン・オフ指令信号であり、ｂは広幅オンゲート指令信号、ｃはオーバードライブ指令信号、ｄはオフゲート指令信号である。また、図７に示すオンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、オフゲート用スイッチ２３ａ、およびゲート電流遮断用スイッチ４４は全てロウアクティブで動作するようになっている。
【００７８】
図４の時刻ｔ０においては、広幅オンゲート指令信号ｂがＨレベルなのでゲート電流遮断用スイッチ４４はオフとなり、オーバードライブ指令信号ｃもＨレベルなのでオーバードライブ信号発生回路５０もオフとなる。そのときオフゲート指令信号ｄがＬレベルなのでオフゲート信号発生回路６０はオンしている。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされていてスレッシュホールド電圧ｈよりも低いために、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、広幅オンゲート信号発生回路１０はオフ動作している。
【００７９】
時刻ｔ１においては、広幅オンゲート指令信号ｂがＬレベルになるのでゲート電流遮断用スイッチ４４はオンとなり、オーバードライブ指令信号ｃもＬレベルになり、オーバードライブ信号発生回路５０もオンとなる。また、オフゲート指令信号ｄがＨレベルになるのでオフゲート信号発生回路６０がオフする。そのときＧＴＯ７側に電流が流れているので、ＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなるため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなり、広幅オンゲート信号発生回路１０はオン動作している。
【００８０】
時刻ｔ２になると、広幅オンゲート指令信号ｂはＬレベルのままであるが、オーバードライブ指令信号ｃはＨレベルとなるため、ゲート電流遮断用スイッチ４４はオンとなり、オーバードライブ信号発生回路５０はオフとなる。また、オフゲート指令信号ｄはＨレベルのままなのでオフゲート信号発生回路６０はオフとなっている。そのときＧＴＯ７側に電流が流れているので、この期間もＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分正方向に順バイアスされていて、スレッシュホールド電圧ｈよりも高いため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルになる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなる。これにより、広幅オンゲート信号発生回路１０がオン動作し、ＧＴＯ７のゲートにゲート電流Ｉｇが供給され、ＧＴＯ７のオンは維持される。
【００８１】
時刻ｔ３においては、広幅オンゲート指令信号ｂがＨレベルになってゲート電流遮断用スイッチ４４はオフとなり、オーバードライブ指令信号ｃはそのままＨレベルであるためオーバードライブ信号発生回路５０はオフとなる。また、オフゲート指令信号ｄはＬレベルになるのでオフゲート信号発生回路６０はオンとなる。そのため、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされてスレッシュホールド電圧ｈよりも低くなる。従って、ＧＴＯ７はオフ動作に入り、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａもオフとなるため、広幅オンゲート信号発生回路１０はオフ動作になる。
【００８２】
時刻ｔ３から時刻ｔ４までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ４でＧＴＯ７のオフ動作が完了し、以後時刻ｔ５までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００８３】
時刻ｔ５においてはＧＴＯ回路の電流ａが正の方向であるので、再び時刻１から時刻ｔ３と同様な動作を時刻ｔ７に到達する前まで繰り返す。時刻ｔ７付近においてゲート−カソード間電圧レベル判別回路４１の出力ｆは、ダイオード８に電流が流れはじめてからわずかな時間差をもたせ、時刻ｔ７でＨレベルになる。このようにする理由は、実際にはスレッシュホールド電圧ｈをＧＴＯ回路のＧＴＯ７側の電流とダイオード８側の電流がクロスする付近の電圧が不安定になるおそれがあるため、ダイオード８側に電流が流れ始めてダイオード８の順方向オン電圧が確立する程度のマイナス電圧に設定したほうがよいためである。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａはオフとなって広幅オンゲート信号発生回路１０はオフ動作になる。
【００８４】
次に時刻ｔ８に至るまでの動作について説明する。なお、図８はＧＴＯ回路のダイオード８に電流が流れて順方向オン電圧が発生したときの回路図を示しており、各部には図６の相当部分と同一の符号を付してその説明を省略する。この場合もアノード・エミッタショート型ＧＴＯに関するもので、ＧＴＯ７の内部モデルは図５のｂ１に示す通りであり、そのアノードＡとゲートＧの間に逆並列にダイオードが寄生しているため、回路図モデルは図５のｂ２のように表される。ＧＴＯ７のアノードＡを基準にすると、ダイオード８の順方向オン電圧８ａの電圧値をＶＦ１、オンゲート用電圧源１７の電圧値をＶ２、ＧＴＯ７の寄生ダイオード７ａの順方向オン電圧値をＶＦ３とし、抵抗１６の抵抗値をＲ１、第１のバイパス抵抗４３の抵抗値をＲ２とすると、Ｉｇ＝（ＶＦ１＋Ｖ２−ＶＦ３）／（Ｒ１＋Ｒ２）で決まる電流がＧＴＯ７のゲートよりアノードヘ流れる。この電流は通常のゲート電流Ｉｇ＝Ｖ２／Ｒ１より低く、例えば１／１００程度に設定するので、この期間の広幅オンゲート信号発生回路１０の発生ロスは極小になる。これより、時刻ｔ８に至るまでのゲート−カソード間電圧ｅについては−（ＶＦ１−ＶＦ３）が発生することになる。
【００８５】
なお、この実施の形態３においては、実施の形態１の場合のように、広幅オンゲート信号発生回路１０をダイオード８側に電流が流れる際に完全にオフしないのは、例えば図８に示すようにオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合、その両端に寄生する容量２３ｂが、オフゲート信号発生回路６０がオンの期間中にオフゲート電圧源２９の電圧まで充電されていた電圧よりダイオード８に電流が流れる際に発生する順方向オン電圧８ａ分だけ減少し、再充電しないとゲート電圧が負電圧のままになってしまうためであり、実施の形態１のようにカソード電位より充電するよりも、オンゲート電圧源２９の電圧より充電した方が遅延せずにすむからである。
【００８６】
実施の形態２の半導体素子駆動回路では、ＧＴＯ７がオフしている期間はオフゲート用スイッチ２３ａがオンするため、広幅オンゲート信号発生回路１０からは電流がオフゲート用電圧源２９に向かって流れることになり、それによる損失が抵抗１６と第１のバイパス抵抗４３に発生しているが、この実施の形態３のように、ゲート電流遮断用スイッチ４４を設けることよって、その損失を抑えることが可能となる。
【００８７】
時刻ｔ８から時刻ｔ９までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ９でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１０までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００８８】
時刻ｔ１１においてはＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。またゲート電流遮断用スイッチ４４をオンにして、ＧＴＯ７のゲートに微少なゲート電流Ｉｇを流している。
【００８９】
時刻ｔ１２から時刻ｔ１３までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１３でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１４までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００９０】
時刻ｔ１４においてもＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。またゲート電流遮断用スイッチ４４をオンにして、ＧＴＯ７のゲートに微少なゲート電流Ｉｇを流している。
【００９１】
時刻ｔ１６はＧＴＯ回路の電流ａの方向が負から正に切り替わるときであり、ゲート−カソード間電圧レベル判別回路４１のスレッシュホールド電圧ｈをマイナスにしておくことにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆに、ダイオード８に電流が流れ終わる前にわずかな時間差をもたせることができ、時刻ｔ１６でゲート−カソード間電圧レベル判別回路４１の出力ｆをＬレベル、第１のアンド回路４２の出力ｇをＬレベルにし、広幅オンゲート信号発生回路１０はオン動作にして、ＧＴＯ７の正方向電流を流すためのオン定常ゲート信号として待機するようになり、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合の当該スイッチの両端に寄生する容量２３ｂを急速に充電する。これによって、時刻ｔ１６から時刻ｔ１７までの期間は、ＧＴＯ７はオン動作をすることになる。
【００９２】
時刻ｔ１７から時刻ｔ１８までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１８でＧＴＯ７のオフ動作が完了し、以後、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００９３】
以上のように、この実施の形態３においても、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、広幅オンゲート信号発生回路１０で発生する損失をなくすことができるようになるため、図１５に示した従来のＧＴＯのパルストランス方式のオンゲート制御装置における、インバータ出力の半サイクル期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、同様に、図１７に示す従来のオンゲート制御装置についても、インバータ出力の半サイクル期間連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、また、図１８に示す従来の狭幅パルス信号制御方式トランス方式のオンゲート制御装置による電圧レベル判別回路における、アノード−カソード間電圧を監視するためにＧＴＯオフ期間にはインバータの直流電圧に対する耐圧が必要になり、特に判別回路１内のダイオード１ｇが耐圧を必要とするという課題を解消することが可能となるなどの効果が得られ、また広幅式広幅オンゲート信号発生回路の安定性をもつ理想的な回路が実現できる。
【００９４】
実施の形態４．
次にこの発明の実施の形態４について説明する。
図９はこの発明の実施の形態４による半導体素子駆動回路の構成を示す回路図であり、実施の形態２の各部分に相当する部分には図３と同一符号を付してその説明を省略する。この実施の形態４による半導体素子駆動回路は実施の形態２の場合と同様に、オンゲート用スイッチ１２ａに第１のバイパス抵抗４３を並列に接続しておき、ゲート−カソード間電圧レベル判別回路４１でＧＴＯ７のゲート−カソード間電圧を監視し、広幅オンゲート指令信号がオンのときにＧＴＯ回路のＧＴＯ７に逆並列接続されたダイオード８に電流が流れると、第１のアンド回路４２の出力で広幅オンゲート信号発生回路１０のオンゲート用スイッチ１２ａをオフさせ、オンゲート用スイッチ１２ａがオフした後に、抵抗１６と第１のバイパス抵抗４３の直列接続体を介してＧＴＯ７のゲートに微少電流を流し、アノード・エミッタショート型ＧＴＯを用いたＧＴＯ回路のＧＴＯ７に逆並列されたダイオード８に電流が流れる期間、広幅オンゲート信号発生回路１０を動作させないようにする回路であるが、オンゲート用スイッチ１２ａには第１のバイパス抵抗４３とスイッチの直列接続体が並列に接続されている。
【００９５】
図において、４５がそのオンゲート用スイッチ１２ａに並列に接続された第１のバイパス抵抗４３に直列接続された第１のバイパス用スイッチであり、指令信号生成回路３ａからの広幅オンゲート指令信号に同期して動作し、オンゲート用電圧源１７より抵抗１６と第１のバイパス抵抗４３との直列接続体を介してＧＴＯ７のゲートに流している微少電流をオン・オフするものである。この実施の形態４による半導体素子駆動回路は、この第１のバイパス用スイッチ４５と第１のバイパス抵抗４３との直列接続体がオンゲート用スイッチ１２ａに並列に接続されている点で実施の形態２とは異なっている。
【００９６】
次に動作について説明する。
ここで、この実施の形態４による半導体素子駆動回路の動作波形も図４に示すものと同一になる。図４のａはＧＴＯ回路の電流波形の一例を示したもので、この電流波形ａ中の破線部は図中に表されないインバータの他のＧＴＯ回路に流れる電流を表し、正側部分はＧＴＯ回路のＧＴＯ７が、負側部分はＧＴＯ回路のダイオード８がそれぞれインバータ電流を流していることを表している。図４のｂ，ｃ，ｄは図９の指令信号生成回路３ａからの各ゲート信号発生回路のオン・オフ指令信号であり、ｂは広幅オンゲート指令信号、ｃはオーバードライブ指令信号、ｄはオフゲート指令信号である。また、図９に示すオンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、オフゲート用スイッチ２３ａ、および第１のバイパス用スイッチ４５は全てロウアクティブで動作するようになっている。
【００９７】
図４の時刻ｔ０においては、広幅オンゲート指令信号ｂがＨレベルなので第１のバイパス用スイッチ４５はオフとなり、オーバードライブ指令信号ｃもＨレベルなのでオーバードライブ信号発生回路５０もオフとなる。そのときオフゲート指令信号ｄはＬレベルなのでオフゲート信号発生回路６０はオンしている。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされていてスレッシュホールドレベルｈよりも低いために、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａおよび第１のバイパス用スイッチ４５がともにオフとなって、広幅オンゲート信号発生回路１０はオフ動作している。
【００９８】
時刻ｔ１においては、広幅オンゲート指令信号ｂがＬレベルになるので第１のバイパス用スイッチ４５はオンとなり、オーバードライブ指令信号ｃもＬレベルになってオーバードライブ信号発生回路５０もオンとなる。また、オフゲート指令信号ｄがＨレベルになるのでオフゲート信号発生回路６０がオフする。そのときＧＴＯ７側に電流が流れているので、ＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなるため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなり、広幅オンゲート信号発生回路１０はオン動作している。
【００９９】
時刻ｔ２になると、広幅オンゲート指令信号ｂはＬレベルのままであるが、オーバードライブ指令信号ｃはＨレベルとなるため、第１のバイパス用スイッチ４５はオンとなり、オーバードライブ信号発生回路５０はオフとなる。また、オフゲート指令信号ｄはＨレベルのままなのでオフゲート信号発生回路６０はオフとなっている。そのときＧＴＯ７側に電流が流れているので、この期間もＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分正方向に順バイアスされていて、スレッシュホールド電圧ｈよりも高いため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルになる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなる。これにより、広幅オンゲート信号発生回路１０がオン動作し、ＧＴＯ７のゲートにゲート電流Ｉｇが供給され、ＧＴＯ７のオンは維持される。
【０１００】
時刻ｔ３においては、広幅オンゲート指令信号ｂがＨレベルになって第１のバイパス用スイッチ４５はオフとなり、オーバードライブ指令信号ｃはそのままＨレベルであるためオーバードライブ信号発生回路５０はオフとなる。また、オフゲート指令信号ｄはＬレベルになるのでオフゲート信号発生回路６０はオンとなる。そのため、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされてスレッシュホールド電圧ｈよりも低くなる。従って、ＧＴＯ７はオフ動作に入り、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａもオフとなるため、広幅オンゲート信号発生回路１０はオフ動作になる。
【０１０１】
時刻ｔ３から時刻ｔ４までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ４でＧＴＯ７のオフ動作が完了し、以後時刻ｔ５までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１０２】
時刻ｔ５においては、ＧＴＯ回路の電流ａが正の方向であるので、再び時刻１から時刻ｔ３と同様な動作を時刻ｔ７に到達する前まで繰り返す。時刻ｔ７付近においてゲート−カソード間電圧レベル判別回路４１の出力ｆは、ダイオード８に電流が流れはじめてからわずかな時間差をもたせ、時刻ｔ７でＨレベルになる。このようにする理由は、実際にはスレッシュホールド電圧ｈをＧＴＯ回路のＧＴＯ７側の電流とダイオード８側の電流がクロスする付近の電圧が不安定になるおそれがあるため、ダイオード８側に電流が流れ始めてダイオード８の順方向オン電圧が確立する程度のマイナス電圧に設定したほうがよいためである。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａはオフとなって広幅オンゲート信号発生回路１０はオフ動作になる。なお、その時、第１のバイパス用スイッチ４５はオンしているので、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１０３】
次に時刻ｔ８に至るまでの動作について説明する。なお、図１０はＧＴＯ回路のダイオード８に電流が流れて順方向オン電圧が発生したときの回路図を示しており、各部には図６の相当部分と同一の符号を付してその説明を省略する。この場合もアノード・エミッタショート型ＧＴＯに関するもので、ＧＴＯ７部モデルは図５のｂ１に示す通りであり、そのアノードＡとゲートＧの間に逆並列にダイオードが寄生しているため、回路図モデルは図５のｂ２のように表される。ＧＴＯ７のアノードＡを基準にすると、ダイオード８の順方向オン電圧８ａの電圧値をＶＦ１、オンゲート用電圧源１７の電圧値をＶ２、ＧＴＯ７の寄生ダイオード７ａの順方向オン電圧値をＶＦ３とし、抵抗１６の抵抗値をＲ１、第１のバイパス抵抗４３の抵抗値をＲ２とすると、Ｉｇ＝（ＶＦ１＋Ｖ２−ＶＦ３）／（Ｒ１＋Ｒ２）で決まる電流がＧＴＯ７のゲートよりアノードヘ流れる。この電流は通常のゲート電流Ｉｇ＝Ｖ２／Ｒ１より低く、例えば１／１００程度に設定するので、この期間の広幅オンゲート信号発生回路１０の発生ロスは極小になる。これより、時刻ｔ８に至るまでのゲート−カソード間電圧ｅについては−（ＶＦ１−ＶＦ３）が発生することになる。
【０１０４】
なお、この実施の形態４においては、実施の形態１の場合のように、広幅オンゲート信号発生回路１０をダイオード８側に電流が流れる際に完全にオフしないのは、例えば図１０に示すようにオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合、その両端に寄生する容量２３ｂが、オフゲート信号発生回路６０がオンの期間中にオフゲート電圧源２９の電圧まで充電されていた電圧よりダイオード８に電流が流れる際に発生する順方向オン電圧８ａ分だけ減少し、再充電しないとゲート電圧が負電圧のままになってしまうためであり、実施の形態１のようにカソード電位より充電するよりも、オンゲート電圧源２９の電圧より充電した方が遅延せずにすむからである。
【０１０５】
ここで、例えば上記実施の形態３の場合には、ゲート電流遮断用スイッチ４４が広幅オンゲート信号発生回路１０の出力に直列に接続されているので、それにＦＥＴ等のスイッチング素子を利用した場合には、そのオン抵抗によって通常の広幅オンゲート信号出力の時のロスがその分だけ大きくなるが、この実施の形態４のように、第１のバイパス抵抗４３と第１のバイパス用スイッチ４５の直列接続体をオンゲート用スイッチ１２ａに並列に接続することにより、広幅オンゲート信号発生回路１０の出力を直接ＧＴＯ７のゲートに接続することができ、実施の形態３のゲート電流遮断用スイッチ４４による損失を抑えることが可能となる。
【０１０６】
時刻ｔ８から時刻ｔ９までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ９でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１０までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１０７】
時刻ｔ１１においてはＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。なお、その時、第１のバイパス用スイッチ４５は広幅オンゲート指令信号ｂがＬレベルであるためオンしており、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１０８】
時刻ｔ１２から時刻ｔ１３までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１３でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１４までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１０９】
時刻ｔ１４においてもＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。なお、その時、第１のバイパス用スイッチ４５は広幅オンゲート指令信号ｂがＬレベルになるためオンとなり、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１１０】
時刻ｔ１６はＧＴＯ回路の電流ａの方向が負から正に切り替わるときであり、ゲート−カソード間電圧レベル判別回路４１のスレッシュホールド電圧ｈをマイナスにしておくことにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆに、ダイオード８へ電流が流れ終わる前にわずかな時間差をもたせることができ、時刻ｔ１６でゲート−カソード間電圧レベル判別回路４１の出力ｆ、および第１のアンド回路４２の出力ｇをＬレベルにし、広幅オンゲート信号発生回路１０はオン動作にして、ＧＴＯ７の正方向電流を流すためのオン定常ゲート信号として待機するようになり、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合の当該スイッチの両端に寄生する容量２３ｂを急速に充電する。これによって、時刻ｔ１６から時刻ｔ１７までの期間、ＧＴＯ７はオン動作をすることになる。
【０１１１】
時刻ｔ１７から時刻ｔ１８までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１８でＧＴＯ７のオフ動作が完了し、以後、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１１２】
以上のように、この実施の形態４においても、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、広幅オンゲート信号発生回路１０で発生する損失をなくすことができるようになるため、図１５に示した従来のＧＴＯのパルストランス方式のオンゲート制御装置における、インバータ出力の半サイクル期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、同様に、図１７に示す従来のオンゲート制御装置についても、インバータ出力の半サイクル期間連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、また、図１８に示す従来の狭幅パルス信号制御方式トランス方式ゲート制御装置による電圧レベル判別回路における、アノード−カソード間電圧を監視するためにＧＴＯオフ期間にはインバータの直流電圧に対する耐圧が必要となり、特に判別回路１内のダイオード１ｇが耐圧を必要とするという課題を解消することが可能となるなどの効果が得られ、また広幅式広幅オンゲート信号発生回路の安定性をもつ理想的な回路が実現できる。
【０１１３】
実施の形態５
次にこの発明の実施の形態５について説明する。
図１１はこの発明の実施の形態５による半導体素子駆動回路の構成を示す回路図であり、実施の形態４の各部分に相当する部分には図９と同一符号を付してその説明を省略する。この実施の形態５による半導体素子駆動回路は実施の形態４の場合と同様に、オンゲート用スイッチ１２ａに第１のバイパス抵抗４３と第１のバイパス用スイッチ４５の直列接続体を並列に接続しておき、ゲート−カソード間電圧レベル判別回路４１でＧＴＯ７のゲート−カソード間電圧を監視し、広幅オンゲート指令信号がオンのときにＧＴＯ回路のＧＴＯ７に逆並列接続されたダイオード８に電流が流れると、第１のアンド回路４２の出力で広幅オンゲート信号発生回路１０のオンゲート用スイッチ１２ａをオフさせ、オンゲート用スイッチ１２ａがオフした後に抵抗１６と第１のバイパス抵抗４３の直列接続体を介してＧＴＯ７のゲートに流す微少電流を第１のバイパス用スイッチ４５でオン・オフし、アノード・エミッタショート型ＧＴＯを用いたＧＴＯ回路のＧＴＯ７に逆並列されたダイオード８に電流が流れる期間、広幅オンゲート信号発生回路１０を動作させないようにする回路であるが、第１のバイパス抵抗４３と直列接続された第１のバイパス用スイッチ４５を指令信号生成回路３ａからの広幅オンゲート指令信号にて直接制御せず、第１のアンド回路４２の出力との論理積によって制御している。
【０１１４】
図において、４６がその第１のバイパス抵抗４３に直列接続された第１のバイパス用スイッチ４５のオン・オフを制御する第２のアンド回路であり、第１のバイパス用スイッチ４５をオンさせるために、第１のアンド回路４２の出力と指令信号生成回路３ａからの広幅オンゲート指令信号を入力とし、第１のアンド回路４２の出力がオンゲート用スイッチ１２ａをオフさせる信号を出力し、かつ広幅オンゲート信号がＧＴＯ７をオンさせる信号を出力しているときに、第１のバイパス用スイッチ４５をオンさせる出力になるアンド機能を持っている。この実施の形態５による半導体素子駆動回路は、この第２のアンド回路４６の出力で第１のバイパス用スイッチ４４のオン・オフを制御している点で実施の形態４とは異なっている。
【０１１５】
次に動作について説明する。
ここで、この実施の形態５による半導体素子駆動回路の動作を説明するための波形図を図１２に示す。図１２のａはＧＴＯ回路の電流波形の一例を示したものである。この電流波形ａ中の破線部は図中に表されないインバータの他のＧＴＯ回路に流れる電流である。また、電流ａの正側部分はＧＴＯ回路のＧＴＯ７がアノードからカソードにインバータ電流を流していることを表し、負側部分はＧＴＯ回路のダイオード８がアノードからカソードにインバータ電流を流していることを表している。図１２のｂ，ｃ，ｄは図１１の指令信号生成回路３ａからの各ゲート信号発生回路のオン・オフ指令信号であり、ｂは広幅オンゲート信号発生回路１０を動作させるためのもととなる広幅オンゲート指令信号、ｃは単一パルスによるＧＴＯ７のオーバードライブ信号発生回路５０を動作させるオーバードライブ指令信号、ｄはオフゲート信号発生回路６０を動作させるオフゲート指令信号である。また、図１１に示すオンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、オフゲート用スイッチ２３ａ、および第１のバイパス用スイッチ４５は全てロウアクティブで動作するようになっている。
【０１１６】
図１２の時刻ｔ０においては、広幅オンゲート指令信号ｂおよびオーバードライブ指令信号ｃはともにＨレベルとなっている。このオーバードライブ指令信号ｃのＨレベルによって、オーバードライブ信号発生回路５０はオフとなっている。そのときオフゲート指令信号ｄはＬレベルなのでオフゲート信号発生回路６０がオンしている。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされてスレッシュホールド電圧ｈよりも低いために、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａはオフとなる。また、この時には広幅オンゲート指令信号ｂがＨレベルであるため、第２のアンド回路４６の出力ｉもＨレベルになる。従って、第１のバイパス用スイッチ４５もオフとなって広幅オンゲート信号発生回路１０はオフ動作している。
【０１１７】
時刻ｔ１においては、広幅オンゲート指令信号ｂとオーバードライブ指令信号ｃがともにＬレベルになるので、オーバードライブ信号発生回路５０はオーバードライブ指令信号ｃのＬレベルによってオンになる。また、オフゲート指令信号ｄがＨレベルになるのでオフゲート信号発生回路６０がオフする。そのときＧＴＯ７側に電流が流れているので、ＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなるため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなり、広幅オンゲート信号発生回路１０はオン動作している。
【０１１８】
時刻ｔ２になると、広幅オンゲート指令信号ｂはＬレベルのままであるが、オーバードライブ指令信号ｃはＨレベルになる。このオーバードライブ指令信号ｃはＨレベルによって、オーバードライブ信号発生回路５０がオフとなる。また、オフゲート指令信号ｄはＨレベルのままなのでオフゲート信号発生回路６０がオフとなっている。そのときＧＴＯ７側に電流が流れているので、この期間もＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分正方向に順バイアスされており、スレッシュホールド電圧ｈよりも高いため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルになる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなる。これにより、広幅オンゲート信号発生回路１０はオン動作し、ＧＴＯ７のゲートにゲート電流Ｉｇが供給され、ＧＴＯ７のオンは維持される。
【０１１９】
時刻ｔ３においては、広幅オンゲート指令信号ｂがＨレベルになり、オーバードライブ指令信号ｃはそのままＨレベルを維持している。このオーバードライブ指令信号ｃのＨレベルによってオーバードライブ信号発生回路５０はオフのままとなる。また、オフゲート指令信号ｄはＬレベルになるのでオフゲート信号発生回路６０はオンとなる。そのため、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされてスレッシュホールド電圧ｈよりも低くなる。従って、ＧＴＯ７はオフ動作に入り、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａもオフとなるため、広幅オンゲート信号発生回路１０はオフ動作になる。
【０１２０】
時刻ｔ３から時刻ｔ４までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ４でＧＴＯ７のオフ動作が完了し、以後時刻ｔ５までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１２１】
時刻ｔ５においては、ＧＴＯ回路の電流ａが正の方向であるので、再び時刻１から時刻ｔ３と同様な動作を時刻ｔ７に到達する前まで繰り返す。時刻ｔ７付近においてゲート−カソード間電圧レベル判別回路４１の出力ｆは、ダイオード８に電流が流れはじめてからわずかな時間差をもたせ、時刻ｔ７でＨレベルになる。このようにする理由は、実際にはスレッシュホールド電圧ｈをＧＴＯ回路のＧＴＯ７側の電流とダイオード８側の電流がクロスする付近の電圧が不安定になるおそれがあるため、ダイオード８側に電流が流れ始めてダイオード８の順方向オン電圧が確立する程度のマイナス電圧に設定したほうがよいためである。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａはオフとなって広幅オンゲート信号発生回路１０はオフ動作になる。なお、このときはじめて、第２のアンド回路４６に入力されている第１のアンド回路４２の出力ｇがＨレベルとなり、指令信号生成回路３ａからの広幅オンゲート指令信号ｂがＬレベルとなるので、第２のアンド回路４６の出力ｉはＬレベルになる。そのため、これまでオフしていた第１のバイパス用スイッチ４５がオンとなり、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１２２】
次に時刻ｔ８に至るまでの動作について説明する。この場合もアノード・エミッタショート型ＧＴＯに関するもので、ＧＴＯ７の内部モデルは図５のｂ１に示す通りであり、そのアノードＡとゲートＧの間に逆並列にダイオードが寄生しているため、回路図モデルは図５のｂ２のように表される。ＧＴＯ７のアノードＡを基準にすると、ダイオード８の順方向オン電圧８ａの電圧値をＶＦ１、オンゲート用電圧源１７の電圧値をＶ２、ＧＴＯ７の寄生ダイオード７ａの順方向オン電圧値をＶＦ３とし、抵抗１６の抵抗値をＲ１、第１のバイパス抵抗４３の抵抗値をＲ２とすると、Ｉｇ＝（ＶＦ１＋Ｖ２−ＶＦ３）／（Ｒ１＋Ｒ２）で決まる電流がＧＴＯ７のゲートＧよりアノードＡヘ流れる。この電流は通常のゲート電流Ｉｇ＝Ｖ２／Ｒ１より低く、例えば１／１００程度に設定するので、この期間の広幅オンゲート信号発生回路１０の発生ロスは極小になる。これより、時刻ｔ８に至るまでのゲート−カソード間電圧ｅについては−（ＶＦ１−ＶＦ３）が発生することになる。
【０１２３】
なお、この実施の形態５においては、実施の形態１の場合のように、広幅オンゲート信号発生回路１０をダイオード８側に電流が流れる際に完全にオフしないのは、例えば図１０に示すようにオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合、その両端に寄生する容量２３ｂが、オフゲート信号発生回路６０がオンの期間中にオフゲート電圧源２９の電圧まで充電されていた電圧よりダイオード８に電流が流れる際に発生する順方向オン電圧８ａ分だけ減少し、再充電しないとゲート電圧が負電圧のままになってしまうためであり、実施の形態１のようにカソード電位より充電するよりも、オンゲート電圧源２９の電圧より充電した方が遅延せずにすむためである。
【０１２４】
ここで、上記実施の形態４の場合は、通常のＧＴＯ７のオン期間にＧＴＯ７のゲートに流れるゲート電流Ｉｇは、オンゲート用スイッチ１２ａ側と第１のバイパス用スイッチ４５側とに分流して流れているため、第１のバイパス用スイッチ４５として電流容量に余裕を持ったスイッチ素子の選定が必要となるが、第２のアンド回路４６を設けて第１のバイパス用スイッチ４５を制御することにより、ダイオード８に電流が流れる期間だけを考慮すると、おおよそ実施の形態４の場合の半分の電流容量のスイッチ素子を選択できるようになる。
【０１２５】
時刻ｔ８から時刻ｔ９までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ９でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１０までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。また、このとき指令信号生成回路３ａより第２のアンド回路４６に入力されている広幅オンゲート指令信号ｂがＨレベルとなっているので、第２のアンド回路４６の出力はＨレベルとなり、第１のバイパス用スイッチ４５はオフとなる。
【０１２６】
時刻ｔ１１においてはＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。なお、その時、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂはＬレベル、第１のアンド回路４２の出力ｇはＨレベルとなる。従って、第２のアンド回路４６の出力ｉはＬレベル出力となって第１のバイパス用スイッチ４５はオンとなり、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１２７】
時刻ｔ１２から時刻ｔ１３までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１３でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１４までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。またこの期間では、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂがＨレベルとなるので、第２のアンド回路４６の出力ｉはＨレベルとなり、第１のバイパス用スイッチ４５はオフする。
【０１２８】
時刻ｔ１４においてもＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。また、その時、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂがＬレベル、第１のアンド回路４２の出力ｇがＨレベルとなるので、第２のアンド回路４６の出力ｉはＬレベルとなり、第１のバイパス用スイッチ４５はオンして、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１２９】
時刻ｔ１６はＧＴＯ回路の電流ａの方向が負から正に切り替わるときであり、ゲート−カソード間電圧レベル判別回路４１のスレッシュホールド電圧ｈをマイナスにしておくことにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆに、ダイオード８に電流が流れ終わる前にわずかな時間差をもたせることができ、時刻ｔ１６でゲート−カソード間電圧レベル判別回路４１の出力ｆ、および第１のアンド回路４２の出力ｇをＬレベルにし、広幅オンゲート信号発生回路１０はオン動作にして、ＧＴＯ７の正方向電流を流すためのオン定常ゲート信号として待機するようになり、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合の、当該スイッチの両端に寄生する容量２３ｂを急速に充電する。これによって時刻ｔ１６から時刻ｔ１７までの期間、ＧＴＯ７はオン動作をすることになる。また、その時、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂがＬレベル、第１のアンド回路４２の出力ｇがＬレベルとなるので、第２のアンド回路４６の出力ｉはＨレベルとなり、第１のバイパス用スイッチ４５はオフする。
【０１３０】
時刻ｔ１７から時刻ｔ１８までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１８でＧＴＯ７のオフ動作が完了し、以後、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１３１】
以上のように、この実施の形態５においても、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、広幅オンゲート信号発生回路１０で発生する損失をなくすことができるようになるため、図１５に示した従来のＧＴＯのパルストランス方式のオンゲート制御装置における、インバータ出力の半サイクル期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、同様に、図１７に示す従来のオンゲート制御装置についても、インバータ出力の半サイクル期間連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、また、図１８に示す従来の狭幅パルス信号制御方式トランス方式ゲート制御装置による電圧レベル判別回路における、アノード−カソード間電圧を監視するためにＧＴＯオフ期間にはインバータの直流電圧に対する耐圧が必要となり、特に判別回路１内のダイオード１ｇが耐圧を必要とするという課題を解消することが可能となるなどの効果が得られ、また広幅式広幅オンゲート信号発生回路の安定性をもつ理想的な回路が実現できる。
【０１３２】
実施の形態６．
次にこの発明の実施の形態６について説明する。
図１３はこの発明の実施の形態６による半導体素子駆動回路の構成を示す回路図である。図において、７，８はＧＴＯ回路を構成しているＧＴＯとダイオードであり、１０はオンゲート用スイッチ１２ａ、抵抗１６、広幅オンゲート用電圧源１７、および平滑コンデンサ１８よりなる広幅オンゲート信号発生回路、２０はオーバードライブ用スイッチ２２ａ、抵抗２６、オーバードライブ用電圧源２７、平滑コンデンサ２８を備えたオーバードライブ信号発生回路５０と、オフゲート用スイッチ２３ａ、オフゲート電圧源２９、平滑コンデンサ３０を備えたオフゲート信号発生回路６０よりなる単一パルスゲート信号発生回路である。また、３ａは指令信号生成回路、４１はゲート−カソード間電圧レベル判別回路、４２は第１のアンド回路である。なお、これら各部は、図１に同一符号を付して示した実施の形態１のそれらと同等の部分である。
【０１３３】
９ｄはＧＴＯ回路を形成しているＧＴＯ７のゲートとカソードの間に並列に接続される、ＧＴＯ７のカソードからゲートへ流れる電流をバイパスさせるための第２のバイパス抵抗であり、４７はこの第２のバイパス抵抗９ｄのＧＴＯ７のゲート−カソード間への並列接続をオン・オフする第２のバイパス用スイッチである。なお、４６は図１１に同一符号を付して示した実施の形態５におけるそれと同等のアンド機能を持ち、上記第２のバイパス用スイッチ４７のオン・オフを制御する第２のアンド回路である。このように、この実施の形態６の半導体素子駆動回路は、プルアップ抵抗９ｃに代えて第２のバイパス抵抗９ｄと第２のバイパス用スイッチ４７の直列接続体をＧＴＯ７のゲート−カソード間に並列に接続し、その第２のバイパス用スイッチ４７のオン・オフを第２のアンド回路４６で制御している点で、実施の形態１とは異なっている。
【０１３４】
次に動作について説明する。
ここで、この実施の形態６による半導体素子駆動回路の動作波形も図１２に示すものと同一になる。図１２のａはＧＴＯ回路の電流波形の一例を示したもので、この電流波形ａ中の破線部は図中に表されないインバータの他のＧＴＯ回路に流れる電流を表し、正側部分はＧＴＯ回路のＧＴＯ７が、負側部分はＧＴＯ回路のダイオード８がそれぞれインバータ電流を流していることを表している。図１２のｂ，ｃ，ｄは図１３の指令信号生成回路３ａからの各ゲート信号発生回路のオン・オフ指令信号であり、ｂは広幅オンゲート指令信号、ｃはオーバードライブ指令信号、ｄはオフゲート指令信号である。また、図１３に示すオンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、オフゲート用スイッチ２３ａ、および第２のバイパス用スイッチ４７は全てロウアクティブで動作するようになっている。
【０１３５】
図１２の時刻ｔ０においては、広幅オンゲート指令信号ｂおよびオーバードライブ指令信号ｃはともにＨレベルとなっている。このオーバードライブ指令信号ｃのＨレベルによってオーバードライブ信号発生回路５０はオフとなっている。そのときオフゲート指令信号ｄはＬレベルなのでオフゲート信号発生回路６０がオンしている。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされてスレッシュホールド電圧ｈよりも低いために、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａはオフとなって、広幅オンゲート信号発生回路１０はオフ動作している。
【０１３６】
時刻ｔ１においては、広幅オンゲート指令信号ｂとオーバードライブ指令信号ｃがともにＬレベルになるので、オーバードライブ信号発生回路５０はこのオーバードライブ指令信号ｃのＬレベルによってオンになる。また、オフゲート指令信号ｄがＨレベルになるのでオフゲート信号発生回路６０がオフする。そのときＧＴＯ７側に電流が流れているので、ＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなるため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなり、広幅オンゲート信号発生回路１０はオン動作している。
【０１３７】
時刻ｔ２になると、広幅オンゲート指令信号ｂはＬレベルのままであるが、オーバードライブ指令信号ｃはＨレベルになる。このオーバードライブ指令信号ｃのＨレベルによってオーバードライブ信号発生回路５０がオフとなる。また、オフゲート指令信号ｄはＨレベルのままなのでオフゲート信号発生回路６０がオフとなっている。そのときＧＴＯ７側に電流が流れているので、この期間もＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分正方向に順バイアスされており、スレッシュホールド電圧ｈよりも高いため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルになる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなる。これにより、広幅オンゲート信号発生回路１０はオン動作し、ＧＴＯ７のゲートにゲート電流Ｉｇが供給され、ＧＴＯ７のオンは維持される。
【０１３８】
時刻ｔ３においては、広幅オンゲート指令信号ｂがＨレベルになり、オーバードライブ指令信号ｃはそのままＨレベルを維持している。このオーバードライブ指令信号ｃのＨレベルによって、オーバードライブ信号発生回路５０はオフのままとなる。また、オフゲート指令信号ｄはＬレベルになるのでオフゲート信号発生回路６０はオンとなる。そのため、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされてスレッシュホールド電圧ｈよりも低くなる。従って、ＧＴＯ７はオフ動作に入り、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａもオフとなるため、広幅オンゲート信号発生回路１０はオフ動作になる。
【０１３９】
時刻ｔ３から時刻ｔ４までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ４でＧＴＯ７のオフ動作が完了し、以後時刻ｔ５までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１４０】
時刻ｔ５においては、ＧＴＯ回路の電流ａが正の方向であるので、再び時刻１から時刻ｔ３と同様な動作を時刻ｔ７に到達する前まで繰り返す。時刻ｔ７付近においてゲート−カソード間電圧レベル判別回路４１の出力ｆは、ダイオード８に電流が流れはじめてからわずかな時間差をもたせ、時刻ｔ７でＨレベルになる。このようにする理由は、実際にはスレッシュホールド電圧ｈをＧＴＯ回路のＧＴＯ７側の電流とダイオード８側の電流がクロスする付近の電圧が不安定になるおそれがあるため、ダイオード８側に電流が流れ始めてダイオード８の順方向オン電圧が確立する程度のマイナス電圧に設定したほうがよいためである。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａはオフとなって広幅オンゲート信号発生回路１０はオフ動作になる。なお、このときはじめて、第２のアンド回路４６に入力されている第１のアンド回路４２の出力ｇがＨレベルとなり、指令信号生成回路３ａからの広幅オンゲート指令信号ｂがＬレベルとなるので、第２のアンド回路４６の出力ｉはＬレベルになる。これによって、それまでオフしていた第２のバイパス用スイッチ４７がオンとなって、ＧＴＯ回路のＧＴＯ７に逆並列に接続したダイオード８の順方向オン電圧により、第２のバイパス抵抗９ｄを介してＧＴＯ７のカソードからの電流がバイパスされ、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１４１】
次に時刻ｔ８に至るまでの動作について説明する。なお、図１４はＧＴＯ回路のダイオード８に電流が流れて順方向オン電圧が発生したときの回路図を示しており、各部には図６の相当部分と同一の符号を付してその説明を省略する。この場合もアノード・エミッタショート型ＧＴＯに関するもので、ＧＴＯ７の内部モデルは図５のｂ１に示す通りであり、そのアノードＡとゲートＧの間に逆並列にダイオードが寄生しているため、回路図モデルは図５のｂ２のように表される。ＧＴＯ７のアノードＡを基準にすると、ダイオード８の順方向オン電圧８ａの電圧値をＶＦ１、ＧＴＯ７の寄生ダイオード７ａの順方向オン電圧値をＶＦ３とし、第２のバイパス抵抗９ｄの抵抗値をＲ３とすると、Ｉｇ＝（ＶＦ１−ＶＦ３）／Ｒ３で決まる電流がＧＴＯ７のゲートＧよりアノードＡヘ流れる。この電流は通常のゲート電流Ｉｇ＝Ｖ２／Ｒ１より低く、例えば１／１００程度に設定するので、この期間の広幅オンゲート信号発生回路１０の発生ロスは極小になる。これにより、時刻ｔ８に至るまでのゲート−カソード間電圧ｅについては−（ＶＦ１−ＶＦ３）が発生することになる。
【０１４２】
このように、この実施の形態６においては、例えば図１４に示すようにオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合、その両端に寄生する容量２３ｂが、オフゲート信号発生回路６０のオン期間中にオフゲート電圧源２９の直流電圧まで充電されていた電圧よりダイオード８に電流が流れる際に発生する順方向オン電圧８ａ分だけ減少して、再充電しないとゲート電圧が負電圧のままになってしまうのを防止する際、実施の形態１で用いたプルアップ抵抗９ｃでは、抵抗値が高くないとオフ期間中にも損失が発生するのに対して、第２のアンド回路４６の出力でオン・オフされる第２のバイパス用スイッチ４７を設けることにより、第２のバイパス抵抗９ｄの抵抗値を低くすることを可能にし、オフゲート用スイッチ２３ａに寄生する容量２３ｂの再充電のための遅延を防止している。
【０１４３】
時刻ｔ８から時刻ｔ９までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ９でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１０までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。また、このとき指令信号生成回路３ａより第２のアンド回路４６に入力されている広幅オンゲート指令信号ｂがＨレベルとなっているので、第２のアンド回路４６の出力ｉはＨレベルとなり、第２のバイパス用スイッチ４７はオフとなる。
【０１４４】
時刻ｔ１１においてはＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第２のバイパス抵抗９ｄの時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。なお、その時、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂはＬレベル、第１のアンド回路の出力ｇはＨレベルとなる。従って、それらが入力される第２のアンド回路４６の出力ｉはＬレベルとなって第２のバイパス用スイッチ４７はオンとなる。第２のバイパス用スイッチ４７がオンすると、ＧＴＯ回路のＧＴＯ７に逆並列に接続したダイオード８の順方向オン電圧８ａによって、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１４５】
時刻ｔ１２から時刻ｔ１３までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１３でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１４までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。またこの期間では、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂがＨレベルとなるので、第２のアンド回路４６の出力ｉはＨレベルとなり、第２のバイパス用スイッチ４７はオフする。
【０１４６】
時刻ｔ１４においてもＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第２のバイパス抵抗９ｄの時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。また、その時、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂがＬレベル、第１のアンド回路４２の出力がＨレベルとなるので、第２のアンド回路４６の出力ｉはＬレベルとなり、第２のバイパス用スイッチ４７はオンして、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１４７】
時刻ｔ１６はＧＴＯ回路の電流ａの方向が負から正に切り替わるときであり、ゲート−カソード間電圧レベル判別回路４１のスレッシュホールド電圧ｈをマイナスにしておくことにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆに、ダイオード８に電流が流れ終わる前にわずかな時間差をもたせることができ、時刻ｔ１６でゲート−カソード間電圧レベル判別回路４１の出力ｆ、および第１のアンド回路４２の出力ｇをＬレベルにし、広幅オンゲート信号発生回路１０はオン動作にして、ＧＴＯ７の正方向電流を流すためのオン定常ゲート信号として待機するようになり、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合の、当該スイッチの両端に寄生する容量２３ｂを急速に充電する。これによって時刻ｔ１６から時刻ｔ１７までの期間、ＧＴＯ７はオン動作をすることになる。また、その時、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂがＬレベル、第１のアンド回路４２の出力ｇがＬレベルとなるので、第２のアンド回路４６の出力ｉはＨレベルとなり、第２のバイパス用スイッチ４７はオフする。
【０１４８】
時刻ｔ１７から時刻ｔ１８までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１８でＧＴＯ７のオフ動作が完了し、以後、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１４９】
以上のように、この実施の形態５においても、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、広幅オンゲート信号発生回路１０で発生する損失をなくすことができるようになるため、図１５に示した従来のＧＴＯのパルストランス方式のオンゲート制御装置における、インバータ出力の半サイクル期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、同様に、図１７に示す従来のオンゲート制御装置についても、インバータ出力の半サイクル期間連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、また、図１８に示す従来の狭幅パルス信号制御方式トランス方式ゲート制御装置による電圧レベル判別回路における、アノード−カソード間電圧を監視するためにＧＴＯオフ期間にはインバータの直流電圧に対する耐圧が必要になり、特に判別回路１内のダイオード１ｇが耐圧を必要とするという課題を解消することが可能となるなどの効果が得られ、また広幅式広幅オンゲート信号発生回路の安定性をもつ理想的な回路が実現できる。
【０１５０】
【発明の効果】
以上のように、この発明によれば、ＧＴＯのゲートとカソードの間にプルアップ抵抗を接続するように構成したので、ＧＴＯ回路に流れる電流の負方向期間が終了する際、ＧＴＯのゲート−カソード間の電位差がなくなるため、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れている期間は、オンゲート信号が出力されなくなってゲート電流値が減少し、オンゲート用スイッチで発生する損失をなくすことが可能になる効果がある。
【０１５１】
この発明によれば、オンゲート用スイッチに第１のバイパス抵抗を並列に接続するように構成したので、オンゲート用スイッチがオフした後、広幅オンゲート信号発生回路の抵抗とこのバイパス抵抗の直流接続体によって微少電流が流れ、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れている期間は、ゲート電流値が減少し、オンゲート用スイッチで発生する損失を少なくすることが可能となる効果がある。
【０１５２】
この発明によれば、オンゲート用スイッチに第１のバイパス抵抗を並列に接続するとともに、広幅オンゲート信号発生回路とＧＴＯのゲートの間にゲート電流遮断用スイッチを直列に接続するように構成したので、オンゲート用スイッチで発生する損失を少なくすることが可能となるばかりか、ＧＴＯがオフしている期間にオフゲート用スイッチがオンするため、オンゲート信号発生回路からオフゲート電圧源に向かって流れる電流を遮断することによって、当該電流によって発生する広幅オンゲート信号発生回路の抵抗と第１のバイパス抵抗による損失を抑えることが可能になるなどの効果がある。
【０１５３】
この発明によれば、オンゲート用スイッチに第１のバイパス抵抗を並列に接続するとともに、この第１のバイパス抵抗に直列に第１のバイパス用スイッチを接続するように構成したので、オンゲート用スイッチで発生する損失を少なくすることが可能となるばかりか、オンゲート用スイッチがＧＴＯのゲートに直接接続されるため、スイッチ素子としてＦＥＴスイッチ等を利用してもそのオン抵抗の影響はなくなり、通常のオンゲート信号電流によってこのＦＥＴスイッチ等のオン抵抗による損失をなくすことが可能になるなどの効果がある。
【０１５４】
この発明によれば、第１のバイパス抵抗と第１のバイパス用スイッチの直列接続体をオンゲート用スイッチと並列に接続するとともに、この第１のバイパス用スイッチを第２のアンド回路の出力で制御するように構成したので、オンゲート用スイッチで発生する損失を少なくすることが可能となり、ＦＥＴスイッチ等のオン抵抗による損失をなくすことが可能になるばかりか、第１のバイパス用スイッチの電流容量に余裕を持たせる必要がなくなり、小さな電流容量のスイッチ素子を選択することが可能となるなどの効果がある。
【０１５５】
この発明によれば、ＧＴＯのゲートとカソードの間に第２のバイパス抵抗と第２のバイパス用スイッチの直列接続体を接続するように構成したので、ＧＴＯ回路に流れる電流の負方向期間が終了する際、ＧＴＯのゲート−カソード間の電位差がなくなって、オンゲート用スイッチで発生する損失をなくすことが可能となり、また、オフゲート用スイッチにＦＥＴ等使用した場合でも、そのスイッチ両端に寄生する容量の影響を防止するため、高抵抗値が要求されていたプルアップ抵抗の位置に、低抵抗値の第２のバイパス抵抗を挿入すればよくなり、オフゲート用スイッチの寄生容量を再充電するための遅延がなくなるなどの効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体素子駆動回路を示す回路図である。
【図２】 実施の形態１の半導体素子駆動回路の動作を説明するための波形図である。
【図３】 この発明の実施の形態２による半導体素子駆動回路を示す回路図である。
【図４】 実施の形態２，３および４の半導体素子駆動回路の動作を説明するための波形図である。
【図５】 ＧＴＯの内部モデルと回路モデルを示す説明図である。
【図６】 実施の形態２のＧＴＯ回路のダイオードに電流が流れて、順方向オン電圧が発生したときの回路図である。
【図７】 この発明の実施の形態３による半導体素子駆動回路を示す回路図である。
【図８】 実施の形態３のＧＴＯ回路のダイオードに電流が流れて、順方向オン電圧が発生したときの回路図である。
【図９】 この発明の実施の形態４による半導体素子駆動回路を示す回路図である。
【図１０】 実施の形態４および５のＧＴＯ回路のダイオードに電流が流れて、順方向オン電圧が発生したときの回路図である。
【図１１】 この発明の実施の形態５による半導体素子駆動回路を示す回路図である。
【図１２】 実施の形態５および６の半導体素子駆動回路の動作を説明するための波形図である。
【図１３】 この発明の実施の形態６による半導体素子駆動回路を示す回路図である。
【図１４】 実施の形態６のＧＴＯ回路のダイオードに電流が流れて、順方向オン電圧が発生したときの回路図である。
【図１５】 従来のパルストランスを用いた広幅パルス信号制御方式のオンゲート制御装置を示す回路図である。
【図１６】 上記従来のパルストランスを用いた広幅パルス信号制御方式のオンゲート制御装置の信号波形図である。
【図１７】 従来の他の広幅パルス信号制御方式のオンゲート制御装置を示す回路図である。
【図１８】 従来のパルストランスを用いた狭幅パルス信号制御方式のオンゲート制御装置を示す回路図である。
【図１９】 上記従来のパルストランスを用いた狭幅パルス信号制御方式のオンゲート制御装置の動作を説明するための波形図である。
【符号の説明】
３ａ 指令信号生成回路、７ ＧＴＯ、８ ダイオード、９ｃ プルアップ抵抗、９ｄ 第２のバイパス抵抗、１０ 広幅オンゲート信号発生回路、２０ 単一パルスゲート信号発生回路、４１ ゲート−カソード間電圧レベル判別回路、４２ 第１のアンド回路、４３ 第１のバイパス抵抗、４４ ゲート電流遮断用スイッチ、４５ 第１のバイパス用スイッチ、４６ 第２のアンド回路、４７ 第２のバイパス用スイッチ。
【発明の属する技術分野】
この発明は、例えばゲートターンオフ・サイリスタ（以下ＧＴＯと略す）などの電力用の半導体素子のオン・オフを制御する半導体素子駆動回路に関するものである。
【０００２】
【従来の技術】
一般に、ＧＴＯを主開閉素子として用いたインバータ装置においては、当該ＧＴＯおよびこれと逆並列に接続したダイオードとからなるＧＴＯ回路に流れる負荷電流が、インバータ出力の半サイクル期間で負の方向から正の方向に移り変わる時点で、ＧＴＯにオンゲート信号を供給する必要がある。その場合、ＧＴＯに流れる負荷電流の正、負方向を任意の時点で判別するのが面倒なため、ゲート回路にパルストランスを用いる従来のオンゲート制御装置では、インバータ出力の半サイクル期間の全体にわたって高周波でパルストランスの１次側励磁回路を駆動して、当該パルストランスの２次側に連続的な交流矩形波を発生させ、それを整流して直流のオンゲート信号とし、それをＧＴＯのゲート−カソード間に印加していた。このように半サイクルの期間、連続の直流信号によりオンゲート制御する方式を広幅パルス信号制御方式と称する。
【０００３】
このような広幅パルス信号制御方式を行う従来の半導体素子駆動回路として、例えば特開昭６０−１３７１２６号公報に示された、パルストランス式のオンゲート制御装置などがある。図１５は上記従来のゲート制御装置の一例を示す回路図であり、ＧＴＯを主開閉用の半導体素子とし、そのＧＴＯの駆動回路（ゲート回路）の広幅パルス信号制御方式をパルストランスを用いて行うものである。
【０００４】
図において、１０は広幅オンゲート信号発生回路であり、２０は単一パルスのオーバードライブ信号およびオフゲート信号を発生する単一パルスゲート信号発生回路である。７はインバータ装置の主開閉素子として用いられるＧＴＯ、８はこのＧＴＯ７に逆極性で並列接続されたダイオード、９ａはコンデンサ、９ｂは抵抗である。これらコンデンサ９ａ、抵抗９ｂと、広幅オンゲート信号発生回路１０、および単一パルスゲート信号発生回路２０の出力端は、ＧＴＯ７のゲート−カソード間にそれぞれ並列接続されている。Ｅはこのパルストランス方式オンゲート制御装置に直流電力を供給する直流電源である。
【０００５】
上記広幅オンゲート信号発生回路１０内において、１１はパルストランスであり、１２および１３はトランジスタ、１４および１５は整流ダイオード、１６は抵抗である。また、上記単一パルスゲート信号発生回路２０内において、２１はパルストランス、２２および２３はトランジスタであり、２４はオフゲート用サイリスタ、２５はオーバードライブ用サイリスタである。
【０００６】
次に動作について説明する。
広幅オンゲート信号発生回路１０におけるトランジスタ１２，１３を高周波で所要時間だけ交互にオン・オフ動作させて、パルストランス１１の２次巻線に交流矩形波電圧を誘起させ、この電圧をダイオード１４，１５により整流して得た直流電圧を抵抗１６を介してＧＴＯ７のゲート−カソード間に加える。この直流電圧は広幅オンゲート信号であり、インバータ出力の半サイクルの期間連続するので、ＧＴＯアームに流れる負荷電流の方向が正、負いずれの方向でもよく、負荷電流の方向判別を必要としない。
【０００７】
また、単一パルスゲート信号発生回路２０においては、トランジスタ２２をオンさせて、パルストランス２１の２次巻線に図示の・印の極性で誘起電圧を発生させ、この電圧をオーバードライブ用サイリスタ２５を介して単一のオンゲートパルス（オーバードライブ用オンゲート信号）としてＧＴＯ７のゲート−カソード間に印加する。このオンゲートパルスはＧＴＯ７をオーバードライブするための信号である。次にトランジスタ２３をオンさせて、パルストランス２１の２次巻線に上記とは逆極性の誘起電圧を発生させ、この電圧をオフゲート用サイリスタ２４を介して単一のオフゲートパルス（オフゲート信号）としてＧＴＯ７のゲート−カソード間に印加する。このオフゲートパルスはＧＴＯ７をオフさせるための信号である。
【０００８】
ここで、図１６は上記のようにしてＧＴＯ７に印加されるゲート信号の波形を示したものである。この図１６におけるａは前記広幅オンゲート信号である。また、ｂはＧＴＯ７のゲートに入力される信号であり、この図１６ｂのイは前述のオーバードライブ用オンゲート信号、ロはオフゲート信号の各波形である。さらに、図１６のｃは上記ａ，ｂの信号波形を合成した、図１５に示すパルストランス方式オンゲート制御装置の出力信号波形である。
【０００９】
なお、オンゲート制御装置（半導体素子駆動回路）としては、従来より図１７に示すような回路方式も用いられている。図において、１０は広幅オンゲート信号発生回路、２０は単一パルスゲート信号発生回路、７はインバータ装置の主開閉素子として用いられるＧＴＯ、８はこのＧＴＯ７に逆極性で並列接続されたダイオードである。広幅オンゲート信号発生回路１０、単一パルスゲート信号発生回路２０の出力端は、ＧＴＯ７のゲート−カソード間にそれぞれ並列接続されている。なお、図１５に示すパルストランスを用いたオンゲート制御装置にあったコンデンサ９ａ、抵抗９ｂはゲートリードの配線インダクタンスによるゲート発生回路の電圧不安定を防止するものであり、この図１７のオンゲート制御装置では表記しない。
【００１０】
上記広幅オンゲート信号発生回路１０内において、１２ａはオンゲート用スイッチ、１６は抵抗であり、１７は広幅オンゲート用電圧源、１８はその平滑コンデンサである。また、単一パルスゲート信号発生回路２０内において、２２ａはオーバードライブ用スイッチ、２３ａはオフゲート用スイッチ、２６は抵抗であり、２７はオーバードライブ用電圧源、２８はその平滑コンデンサ、２９はオフゲート用電圧源、３０はその平滑コンデンサである。また、３ａはＧＴＯ７のオン・オフ指令に従って、上記オンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、およびオフゲート用スイッチ２３ａを制御するための指令信号を生成する指令信号生成回路である。
【００１１】
次に動作について説明する。
指令信号生成回路３ａからの指令信号に基づいて、広幅オンゲート信号発生回路１０内のオンゲート用スイッチ１２ａを所要時間だけオン動作させ、広幅オンゲート用電圧源１７からの直流電圧をＧＴＯ７のゲート−カソード間に加える。この直流電圧は広幅オンゲート信号であり、インバータ出力の半サイクルの期間連続するので、ＧＴＯアームに流れる負荷電流の方向が正、負いずれの方向でもよく、負荷電流の方向判別を必要としない。
【００１２】
また、単一パルスゲート信号発生回路２０においては、オーバードライブ用スイッチ２２ａをオンさせて、オーバードライブ電圧源２７の電圧を単一のオンゲートパルスとしてＧＴＯ７のゲート−カソード間に加える。このオンゲートパルスはＧＴＯ７をオーバードライブするためのオーバードライブ用オンゲート信号である。次にオフゲート用スイッチ２３ａをオンさせて、オフゲート電圧源２９の電圧を単一のオフゲートパルスとしてＧＴＯ７のゲート−カソード間に加える。このオフゲートパルスはＧＴＯ７をオフさせるためのオフゲート信号である。なお、その際の信号波形は図１６に示したパルストランスを用いた場合と同じになる。
【００１３】
ここで、このような広幅パルス信号制御方式ではインバータ出力の半サイクルの期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているので、ゲート回路の消費電力が大きく、ゲート制御装置が大型で、高価となる欠点があった。図１８は、上記特開昭６０−１３７１２６号公報に示された、そのような従来のパルストランスを用いた広幅パルス信号制御方式のオンゲート制御装置の改良例を示す回路図である。
【００１４】
図において、７はＧＴＯ、８はダイオードであり、１はＧＴＯ７のアノード−カソード間の電圧レベルを判別する電圧レベル判別回路、２は信号遅延回路、３はゲート制御信号、４はアンド回路、５はゲート回路である。上記電圧レベル判別回路１内にて、１ａは定電圧ダイオード、１ｂ，１ｃ，１ｆは抵抗、１ｄはトランジスタ、１ｅはそのバイアス電源、１ｇはダイオードである。また信号遅延回路２内にて、２ａはアンド機能を有する集積回路、２ｂ，２ｃは抵抗、２ｄはコンデンサ、２ｅ，２ｆ，２ｇ，２ｈはダイオードである。さらに、ゲート回路５内の５ａ，５ｂはトランジスタ、５ｃはパルストランス、５ｄはゲート電源である。
【００１５】
電圧レベル判別回路１はＧＴＯ７のアノード−カソード間電圧レベルが所定のレベルよりも高いか低いかを判別して、ハイ（Ｈ）またはロウ（Ｌ）レベルの判別信号を出力する。すなわち、ＧＴＯ７がオフ状態にあってそのアノード−カソード間電圧か定電圧ダイオード１ａのツェナー電圧よりも高い場合には、トランジスタ１ｄのバイアス電源１ｅより抵抗１ｂ−定電圧ダイオード１ａ−抵抗１ｃを通って電流が流れ、トランジスタ１ｄがオンになって抵抗１ｆの両端からＨレベルの出力信号が得られる。また、ＧＴＯ７がオフ状態にあってそのアノード−カソード間電圧が定電圧ダイオード１ａのツェナー電圧よりも低い場合には、バイアス電源１ｅよりＧＴＯ７−ダイオード１ｇ−抵抗１ｃを通って電流が流れ、抵抗１ｂには電流が流れない。従って、トランジスタ１ｄはオフになって抵抗１ｆの両端からＬレベルの出力信号が得られる。
【００１６】
信号遅延回路２は電圧レベル判別回路１の出力信号を受けて、上記各レベルの判別信号をそれぞれ異なる所定の時間遅延させて出力する。すなわち、アンド機能を有する集積回路２ａはそれに設定されたスレッシュホールド電圧に対する、電圧レベル判定回路１の出力信号レベルの高低に応じてＨまたはＬレベルの信号を出力する。信号入力がＨレベルからＬレベルに変化する場合には、抵抗２ｃおよびコンデンサ２ｄによる時定数によって定まる所定の時間だけＨレベルの入力信号を遅延させて信号出力端より出力する。また信号入力レベルがＬレベルからＨレベルに変化する場合には、抵抗２ｂおよびコンデンサ２ｄによる時定数によって定まる所定の時間だけＬレベルの入力信号を遅延させて信号出力端より出力する。
【００１７】
また、ゲート制御信号３は図示しない指令回路から与えられるＧＴＯ７のオン・オフ動作期間を指令制御するための信号であり、アンド回路４はこのゲート制御信号３および上記信号遅延回路２の出力信号を入力信号として、それらの論理積を演算する。ゲート回路５は１次巻線の電流が断続するパルストランス５ｃを備えて、当該パルストランス５ｃの２次巻線よりＧＴＯ７にオンゲート信号を供給する。このゲート回路５は図１５に示したゲート信号発生回路２０から、オフゲート用サイリスタ２４、およびオーバードライブ用サイリスタ２５を除去したものに相当する。図示のオンゲート信号入力端にアンド回路４よりの信号を受けるとトランジスタ５ａがオンになり、パルストランス５ｃの２次側よりオンゲート信号が出力されてＧＴＯ７にゲートに加えられる。また、オフゲート信号入力端にアンド回路４よりの信号を受けるとトランジスタ５ｂがオンになり、パルストランス５ｃの２次側よりオフゲート信号が出力されてＧＴＯ７のゲートに加えられる。
【００１８】
次にその動作について図１９を用いて説明する。
ここで、図１９は図１８に示したパルストランスを用いる狭幅パルス信号制御方式のオンゲート制御装置の動作を説明するための波形図である。この図１９のＶはＧＴＯ７のアノード−カソード間電圧の一例を示したもので、この電圧はＧＴＯ７のオフ時にはＨレベル、オン時にはＬレベルとなる。
【００１９】
図１９の▲１▼はこのアノード−カソード間電圧Ｖを受けて電圧レベル判別回路１より出力される信号を示したもので、この信号もＧＴＯ７のオフ時にはＨレベル、オン時にはＬレベルとなる。この信号▲１▼を受ける信号遅延回路２は、信号▲１▼のレベルがＨからＬに変わるときにはＨレベルの信号を所定の時間（この例では略１０μｓ）遅延させ、逆にＬからＨに変わるときにはＬレベルの信号を所定の時間ｔ（略３０μｓ）遅延させて出力させる作用をする。このような遅延作用により、信号遅延回路２からは図１９の▲２▼に示すような波形の信号が出力されて、アンド回路４の一方の入力となる。
【００２０】
図１９の▲３▼は図示しない指令回路からインバータ出力の周期に対応してアンド回路４の他方の入力端に与えられ、図１８に符号３を付して示した広幅のゲート制御信号である。この信号▲３▼のＨレベルはＧＴＯ７のオン期間を指令し、ＬレベルはＧＴＯ７のオフ期間を指令するものである。この信号▲３▼のＨレベルの信号がアンド回路４に印加されると、一方の入力端に信号遅延回路２より信号▲２▼のＨレベルの信号を受けているアンド回路４からは、図１９の▲４▼に示した信号の最初のパルスが出力されてゲート回路５を駆動する。この信号▲４▼の最初のパルスで駆動されたゲート回路５からは、図１９の▲５▼に示したオンゲート信号の最初のパルスが出力され、ＧＴＯ７はこの信号▲５▼の最初のパルスによってオン動作する。これによって、電圧レベル判別回路１の出力信号▲１▼がＬレベルとなり、それより略１０μｓ遅れて信号遅延回路２の出力信号▲２▼がＬレベルとなる。従って、アンド回路４の出力信号▲４▼もＬレベルとなる、その結果、信号▲４▼のＨレベル信号は時間幅略１０μｓの狭幅信号となり、ゲート回路５よりＧＴＯ７に出力されるオンゲート信号▲５▼も同様な狭幅信号となる。
【００２１】
ここで、前述のＧＴＯ７に流れていた電流が、ＧＴＯ７の保持電流以下になった場合にはＧＴＯ７はオフになる。図１９の信号▲１▼における第２番目のＨレベルは、このＧＴＯ７のオフにより生じた例を示したものである。信号▲１▼のレベルがＬからＨに変化すると、信号▲２▼のレベルは信号▲１▼よりも略３０μｓ遅れてＬからＨに変化する。従って、アンド回路４からは信号▲４▼の第２番目のＨレベルの信号が出力され、これによって、ゲート回路５より信号▲５▼の第２番目のオンゲート信号が出力されてＧＴＯ７をオン動作させる。その結果、略１０μｓ遅れて信号▲２▼がＬレベルとなる。従って、信号▲４▼、および信号▲５▼の第２番目のＨレベルの信号も、最初のＨレベルと同様に、略１０μｓの時間幅の狭幅信号となる。この信号▲５▼で駆動されてオンになったＧＴＯ７は、オンゲート信号がなくなったときアノード電流がＧＴＯ７の保持電流以下であれば再びオフになる。
【００２２】
以後、上述の信号▲５▼の第２番目のＨレベルの信号が得られたときと同様な動作で、第３番目のＨレベルのオンゲート信号が得られる。そして、ＧＴＯ７のアノード電流がたとえ保持電流以下になっても、信号▲５▼のオンゲート信号が印加される限りはＧＴＯ７はオン動作を継続する。
【００２３】
次に上述の信号▲１▼〜信号▲５▼とＧＴＯ７のオン・オフ動作との関係を理解しやすくするために、上述の各信号と関連させてインバータ装置におけるＧＴＯ回路に流れる電流の一例を示した図１９の▲６▼について説明する。この電流▲６▼のうちの正方向の電流がＧＴＯ７に流れる電流であり、負方向の電流はＧＴＯ７に逆並列に接続されたダイオード８に流れる電流である。図の横方向の破線ｈはＧＴＯ７の保持電流レベルを示したもので、このレベル以下ではオンゲート信号が印加されない限りＧＴＯ７はオフになる。
【００２４】
なお、ＧＴＯ７のオフゲート制御は、従来のパルストランスを用いた広幅パルス信号制御方式のゲート制御装置の場合と同様の手段で行われる。すなわち、図１８のトランジスタ５ｂのべースに、図１６の信号ｂのロのごときオフゲート信号を加えることによって行われる。
【００２５】
上記動作説明からも理解されるように、この狭幅パルス信号制御方式によるオンゲート制御装置では、図１９の信号▲５▼の狭幅オンゲート信号は、少なくとも信号▲１▼のＬレベルがＨレベルに変わるときの信号遅延時間ｔ（ここでは３０μｓ）に相当する時間だけ間隔をおいて生ずるように設定されている。すなわち、従来のパルストランスを用いる広幅パルス信号制御方式のオンゲート制御装置に比べ、制御に有する消費電力が数分の一に低減され装置が小型化される。
【００２６】
【発明が解決しようとする課題】
従来の半導体素子駆動回路（オンゲート制御装置）は以上のように構成されているので、図１５に示すパルストランスを用いた広幅パルス信号制御方式のオンゲート制御装置では、インバータ出力の半サイクルの期間、連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、オンゲート制御装置が大型で、高価となるという課題があった。
【００２７】
同様に、図１７に示した広幅パルス信号制御方式のオンゲート制御装置でも、インバータ出力の半サイクル期間、連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているので、ゲート回路の消費電力が大きく、オンゲート制御装置が大型で、高価となるという課題があった。
【００２８】
また、図１８に示すパルストランスを用いた狭幅パルス信号制御方式のオンゲート制御装置においては、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、オンゲート信号を出力しないので消費電力が少なくなり効率的になるが、電圧レベル判別回路１がＧＴＯ７のアノード−カソード間電圧を監視する必要があるため、ＧＴＯ７のオフ期間にはインバータの直流電圧に対する耐圧が必要となり、特に電圧レベル判別回路１内のダイオード１ｇに十分な耐圧を必要とするため、ダイオード１ｇが大型となり、その結果、電圧レベル判別回路１自身が大型となって高価となるばかりか、オンゲート信号をパルス状にするためにＧＴＯ７のゲートラッチに期待する回路方式となるため、高耐圧回路や高信頼性回路には不向きであるなどの課題があった。
【００２９】
この発明は上記のような課題を解決するためになされたものであり、簡単な回路で、アノード・エミッタショート型ＧＴＯを用いたＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間に、オンゲート信号を出力しない、またはオンゲート信号によるゲート電流値を減少させてオンゲート用スイッチで発生する損失を減少させることができ、ゲート回路の消費電力が小さく、オンゲート制御装置（半導体素子駆動回路）の小型化、低価格化が可能で、高信頼性が期待される回路にも向いた、半導体素子駆動回路を得ることを目的とする。
【００３０】
【課題を解決するための手段】
この発明に係る半導体素子駆動回路は、広幅オンゲート信号発生回路と、単一パルスゲート信号発生回路とを有し、ゲート−カソード間電圧レベル判別回路にてＧＴＯのゲート−カソード間電圧レベルが所定のレベルより高いか低いかを判別してＨまたはＬレベルの判別信号を出力し、オンＧＴＯの広幅オンゲート指令信号とゲート−カソード間電圧レベル判別回路の出力とを入力とする第１のアンド回路で、指令信号生成回路からの広幅オンゲート指令信号がオン時でかつ、ＧＴＯ回路のＧＴＯに逆並列接続したダイオードに電流が流れるのをゲート−カソード間電圧レベル判別回路が判別したとき、広幅オンゲート信号発生回路をオフさせるとともに、ＧＴＯのゲート−カソード間にアノード・エミッタショート型ＧＴＯを用いたＧＴＯ回路に流れる電流の負方向期間が終了する際、ゲート−カソード間の電圧差をなくすためのプルアップ抵抗を備え、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間、広幅オンゲート信号発生回路で発生する損失を減少させることができるようにしたものである。
【００３１】
この発明に係る半導体素子駆動回路は、広幅オンゲート信号発生回路と、単一パルスゲート信号発生回路とを有し、ゲート−カソード間電圧レベル判別回路にてＧＴＯのゲート−カソード間電圧レベルが所定のレベルより高いか低いかを判別してＨまたはＬレベルの判別信号を出力し、オンＧＴＯの広幅オンゲート指令信号とゲート−カソード間電圧レベル判別回路の出力とを入力とする第１のアンド回路で、指令信号生成回路からの広幅オンゲート指令信号がオン時でかつ、ＧＴＯ回路のＧＴＯに逆並列接続したダイオードに電流が流れるのをゲート−カソード間電圧レベル判別回路が判別したとき、広幅オンゲート信号発生回路をオフさせるとともに、広幅オンゲート信号発生回路のオンゲート用スイッチに第１のバイパス抵抗を並列に接続して、そのオンゲート用スイッチに流れる電流をバイパスさせて、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間は、広幅オンゲート信号発生回路で発生する損失を減少させることができるようにしたものである。
【００３２】
この発明に係る半導体素子駆動回路は、オンゲート用スイッチに第１のバイパス抵抗が並列に接続された広幅オンゲート信号発生回路と、ＧＴＯ回路のＧＴＯのゲートとの間に、指令信号生成回路からの広幅オンゲート指令信号と同期してオン・オフするゲート電流遮断用スイッチを直列に接続して、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間は、広幅オンゲート信号発生回路で発生する損失を減少させることができるようにしたものである。
【００３３】
この発明に係る半導体素子駆動回路は、広幅オンゲート信号発生回路のオンゲート用スイッチに並列接続されて、そこに流れる電流をバイパスさせる第１のバイパス抵抗に、指令信号生成回路からの広幅オンゲート指令信号と同期してオン・オフする第１のバイパス用スイッチを直列に接続して、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間は、広幅オンゲート信号発生回路で発生する損失を減少させることができるようにしたものである。
【００３４】
この発明に係る半導体素子駆動回路は、広幅オンゲート信号発生回路のオンゲート用スイッチに並列接続され第１のバイパス抵抗に直列に接続された第１のバイパス用スイッチを、一方の入力である広幅オンゲート指令信号がオンでかつ、もう一方の入力である第１のアンド回路の出力が広幅オンゲート信号発生回路をオフさせる出力である場合に、第１のバイパス用スイッチにオン信号を出力するアンド機能を持った第２のアンド回路によって制御することにより、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間は、広幅オンゲート信号発生回路で発生する損失を減少させることができるようにしたものである。
【００３５】
この発明に係る半導体素子駆動回路は、広幅オンゲート信号発生回路と、単一パルスゲート信号発生回路とを有し、ゲート−カソード間電圧レベル判別回路にてＧＴＯのゲート−カソード間電圧レベルが所定のレベルより高いか低いかを判別してＨまたはＬレベルの判別信号を出力し、オンＧＴＯの広幅オンゲート指令信号とゲート−カソード間電圧レベル判別回路の出力とを入力とする第１のアンド回路で、指令信号生成回路からの広幅オンゲート指令信号がオン時でかつ、ＧＴＯ回路のＧＴＯに逆並列接続したダイオードに電流が流れるのをゲート−カソード間電圧レベル判別回路が判別したとき、広幅オンゲート信号発生回路をオフさせるとともに、第２のバイパス抵抗と第２のバイパス用スイッチとの直列接続体を、ＧＴＯのゲート−カソード間に並列に接続し、この第２のバイパス用スイッチを、一方の入力である広幅オンゲート指令信号がオンでかつ、もう一方の入力である第１のアンド回路の出力が広幅オンゲート信号発生回路をオフさせる信号であった場合に、第２のバイパス用スイッチにオン信号を出力するアンド機能を持った第２のアンド回路にて制御することにより、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れる期間は、広幅オンゲート信号発生回路で発生する損失を減少させることができるようにしたものである。
【００３６】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による半導体素子駆動回路の構成を示す回路図である。図において、７はこの半導体素子駆動回路にて駆動制御される半導体素子であり、ここではインバータ装置の主開閉素子として用いられるＧＴＯが例示されている。８はこのＧＴＯ７に逆極性で並列に接続されたダイオードであり、上記ＧＴＯ７とこのダイオード８とでＧＴＯ回路を構成している。１０はこのＧＴＯ７のゲート−カソード間に印加する広幅オンゲート信号を発生する広幅オンゲート信号発生回路である。２０はＧＴＯ７のゲート−カソード間に印加するオーバードライブ信号、およびオフゲート信号を発生する単一パルスゲート信号発生回路である。
【００３７】
上記広幅オンゲート信号発生回路１０内において、１７は広幅オンゲート信号用の直流電圧を生成する広幅オンゲート用電圧源であり、１８はこの広幅オンゲート用電圧源１７からの直流電圧を平滑化する平滑コンデンサである。１２ａは所要時間だけオン動作して、広幅オンゲート用電圧源１７からの直流電圧より広幅オンゲート信号を生成するオンゲート用スイッチであり、１６はこのオンゲート用スイッチ１２ａと広幅オンゲート用電圧源１７、平滑コンデンサ１８との間に接続された抵抗である。
【００３８】
また、単一パルスゲート信号発生回路２０内において、２７は単一パルスによるオーバードライブ信号用の直流電圧を生成するオーバードライブ用電圧源、２８はこのオーバードライブ用電圧源２７からの直流電圧を平滑化する平滑コンデンサであり、２２ａはオーバードライブ用電圧源２７からの直流電圧のオン・オフを行って、単一パルスのオーバードライブ信号を生成するオーバードライブ用スイッチ、２６はこのオーバードライブ用スイッチ２２ａとオーバードライブ用電圧源２７、平滑コンデンサ２８との間に接続された抵抗である。２９は単一パルスによるオフゲート信号用の直流電圧を生成するオフゲート用電圧源、３０はこのオフゲート用電圧源２９からの直流電圧を平滑化する平滑コンデンサであり、２３ａはオフゲート用電圧源２９からの直流電圧のオン・オフを行って、単一パルスのオフゲート信号を生成するオフゲート用スイッチである。５０は上記オーバードライブ用スイッチ２２ａ、抵抗２６、オーバードライブ用電圧源２７、平滑コンデンサ２８よりなるオーバードライブ信号発生回路であり、６０は上記オフゲート用スイッチ２３ａ、オフゲート用電圧源２９、平滑コンデンサ３０よりなるオフゲート信号発生回路である。
【００３９】
また、３ａはＧＴＯ７のオン・オフ指令に従って、上記オンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、およびオフゲート用スイッチ２３ａを制御するための指令信号を生成する指令信号生成回路である。４１はＧＴＯ７のゲート−カソード間の電圧を監視し、所定のレベルより高いか低いかを判別して、ＨまたはＬレベルの判別信号を出力するゲート−カソード間電圧レベル判別回路である。４２は指令信号生成回路３ａからのオンＧＴＯの広幅オンゲート指令信号と、前記ゲート−カソード間電圧レベル判別回路４１の出力とを入力とし、広幅オンゲート指令信号がオン時でかつ、ＧＴＯ回路のＧＴＯ７に逆並列接続されたダイオード８に電流が流れるのをゲート−カソード間電圧レベル判別回路４１が判別したとき、広幅オンゲート信号発生回路１０のオンゲート用スイッチ１２ａをオフさせる信号を出力するアンド機能を持った第１のアンド回路４２である。９ｃはＧＴＯ回路に流れる電流の負方向期間が終了する際、ゲート−カソード間の電圧差をなくすためにゲート−カソード間に並列接続されたプルアップ抵抗である。
【００４０】
次に動作について説明する。
ここで、この実施の形態１による半導体素子駆動回路の動作を説明するための波形図を図２に示す。図２のａはＧＴＯ回路の電流波形の一例を示したものである。この電流波形ａ中の破線部は図中に表されないインバータの他のＧＴＯ回路に流れる電流である。また、電流波形ａの正側部分の電流はＧＴＯ回路のＧＴＯ７がアノードからカソードにインバータ電流を流していることを表し、負側部分はＧＴＯ回路のダイオード８がアノードからカソードにインバータ電流を流していることを表している。また図２のｂ，ｃ，ｄは図１の指令信号生成回路３ａより出力される各指令信号にあたる各ゲート信号発生回路のオン・オフ指令信号である。この指令信号ｂは第１のアンド回路４２を介してオンゲート用スイッチ１２ａを制御し、広幅オンゲート信号発生回路１０を動作させるためのもととなる広幅オンゲート指令信号である。指令信号ｃはオーバードライブ用スイッチ２２ａを制御して、単一パルスによるＧＴＯ７のオーバードライブ信号発生回路５０を動作させるオーバードライブ指令信号である。指令信号ｄはオフゲート用スイッチ２３ａを制御して、オフゲート信号発生回路６０を動作させるオフゲート指令信号である。なお、図１に示すオンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、およびオフゲート用スイッチ２３ａは全てロウアクティブで動作するようになっている。
【００４１】
図２に示す時刻ｔ０においては、ＧＴＯ回路を動作させる広幅オンゲート指令信号ｂはＨレベルとなっている。その時、オーバードライブ指令信号ｃもＨレベルとなっているため、オーバードライブ信号発生回路５０はオフとなり、オフゲート信号ｄはＬレベルなので、オフゲート信号発生回路６０がオンとなっている。従って、図２に示すＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９からの直流電圧で逆バイアスされ、スレッシュホールド電圧ｈよりも低くなる。そのため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなり、よって第１のアンド回路４２の出力ｇはＨレベルとなる。この第１のアンド回路４２の出力ｇのＨレベルによってオンゲート用スイッチ１２ａが制御され、広幅オンゲート信号発生回路１０はオフ動作になる。
【００４２】
時刻ｔ１において、ＧＴＯ回路を動作させる広幅オンゲート信号ｂ、およびオーバードライブ指令信号ｃがＬレベルになる。オーバードライブ指令信号ｃがＬレベルになると、オーバードライブ信号発生回路５０がオンになり、そのときオフゲート指令信号ｄはＨレベルになるので、オフゲート信号発生回路６０がオフとなる。ＧＴＯ回路では図２のａに示すように、ＧＴＯ７側に電流が流れているので、ＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなる。従って、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなり、よって第１のアンド回路４２の出力ｇはＬレベルとなる。この第１のアンド回路４２の出力ｇのＬレベルによってオンゲート用スイッチ１２ａが制御され、広幅オンゲート信号発生回路１０はオン動作になる。
【００４３】
時刻ｔ２になると、ＧＴＯ回路を動作させる広幅オンゲート指令信号ｂはＬレベルであるが、オーバードライブ指令信号ｃはＨレベルとなる。オーバードライブ指令信号ｃがＨレベルになると、オーバードライブ信号発生回路５０はオフとなる。なお、オフゲート指令信号ｄはＨレベルなのでオフゲート信号発生回路６０はオフする。そのとき、ＧＴＯ回路ではＧＴＯ７側に電流が流れているので、この期間もＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなっている。従って、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなり、第１のアンド回路４２の出力ｇはＬレベルとなる。この第１のアンド回路４２の出力ｇのＬレベルによって広幅オンゲート信号発生回路１０はオン動作になり、ＧＴＯ７のオンを維持するゲート電流ＩｇがＧＴＯ７のゲートに供給される。
【００４４】
時刻ｔ３においては、ＧＴＯ回路を動作させる広幅オンゲート指令信号ｂがＨレベルとなり、オーバードライブ指令信号ｃはＨレベルを維持している。このオーバードライブ指令信号ｃのＨレベルによって、オーバードライブ信号発生回路５０はオフとなる。また、オフゲート指令信号ｄはＬレベルとなるのでオフゲート信号発生回路６０はオンする。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされるため、スレッシュホールド電圧ｈよりも低くなり、ＧＴＯ７はオフ動作に入る。これによって、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベル、第１のアンド回路４２の出力ｇはＨレベルとなって、広幅オンゲート信号発生回路１０はオフ動作になる。
【００４５】
時刻ｔ３から時刻ｔ４への期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ４においてＧＴＯ７のオフ動作は完了し、以後時刻ｔ５までの間、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００４６】
時刻ｔ５ではＧＴＯ回路の電流ａが正方向であるので、この電流ａの方向が負方向に変化する時刻ｔ７に到達する前までの間、再び時刻ｔ１から時刻ｔ３と同様の動作を繰り返す。時刻ｔ７付近においてゲート−カソード間電圧レベル判別回路４１の出力ｆは、ダイオード８に電流が流れはじめてからわずかな時間差をもたせて時刻ｔ７でＨレベルになる。このようにする理由は、実際にはＧＴＯ回路のＧＴＯ７側の電流とダイオード８側の電流がクロスする付近の電圧が不安定になるおそれがあるため、スレッシュホールド電圧ｈをダイオード８側に電流が流れ始めてダイオード８の順方向オン電圧が確立する程度のマイナス電圧に設定したほうがよいためである。また、実際にはこのスレッシュホールド電圧ｈにはヒステリシスを持たせた方がよい。よって、この時刻ｔ７において第１のアンド回路４２の出力ｇはＨレベルとなり、広幅オンゲート信号発生回路１０はオフ動作になる。
【００４７】
時刻ｔ８に至るまでのＧＴＯ７のゲート−カソード間電圧ｅについては、オフゲート用スイッチ２３ａが理想スイッチであれば、オンゲート用スイッチ１２ａが切り離されるので、ＧＴＯ７のゲート−カソード間の電圧はプルアップ抵抗９ｃによりカソード電位まで引き上げられようとするが、カソード電位まで引き上げられて、再び広幅オンゲート信号発生回路１０がオンしようとすると、ＧＴＯ７のアノードショート部に流れている電流によりアノードショート部の順方向オン電圧が上昇し、再び広幅オンゲート信号発生回路１０がオフになる動作を繰り返し、ＧＴＯ７のゲート−カソード間電圧ｅは時刻ｔ８に至るまでの期間、スレッシュホールド電圧ｈで固定されるようになる。
【００４８】
時刻ｔ８から時刻ｔ９までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ９でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１０までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００４９】
時刻ｔ１０においてはＧＴＯ回路の電流ａが負方向となっているが、この時刻ｔ１０から時刻ｔ１１では再び時刻ｔ１から時刻ｔ２と同様の動作を繰り返す。なお、時刻ｔ１０になると、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせて、ゲート−カソード間電圧ｅをスレッシュホールド電圧ｈに固定しておく。この期間は広幅オンゲート指令信号ｂがＨレベルになる時刻ｔ１２まで継続する。このようにゲート−カソード間電圧ｅをスレッシュホールド電圧ｈに固定しておくのは、ゲート−カソード間電圧レベル判別回路４１による電圧判別を例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用し、当該スイッチの両端に寄生する容量により発生するプルアップ抵抗９ｃとの時定数分の動作遅延されないようにするためである。
【００５０】
時刻ｔ１２から時刻ｔ１３までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１３にてＧＴＯ７のオフ動作が完了し、以後時刻ｔ１４までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００５１】
時刻ｔ１４においてもＧＴＯ回路の電流ａは負方向であり、この時刻ｔ１４から時刻ｔ１５までの期間では時刻ｔ１０から時刻ｔ１１と同様の動作を繰り返す。なお、時刻ｔ１４になると、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用し、その両端に寄生する容量により発生するプルアップ抵抗９ｃとの時定数分の動作遅延されないように行うために、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを時刻ｔ１６までスレッシュホールド電圧ｈで固定しておく。
【００５２】
時刻ｔ１６はＧＴＯ回路の電流ａの方向が負から正に切り替わるときであり、ゲート−カソード間電圧レベル判別回路４１のスレッシュホールド電圧ｈをマイナスにしておくことにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆに、ダイオード８に電流が流れ終わる前にわずかな時間差をもたせることができ、時刻ｔ１６においてゲート−カソード間電圧レベル判別回路４１の出力ｆをＬレベル、第１のアンド回路４２の出力ｇをＬレベルにし、広幅オンゲート信号発生回路１０をオン動作にして、ＧＴＯ７の正方向電流を流すためのオン定常ゲート信号として待機するようになる。よって時刻ｔ１６から時刻ｔ１７までの期間は、ＧＴＯ７はオン動作をすることになる。
【００５３】
時刻ｔ１７から時刻ｔ１８までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１８にてＧＴＯ７のオフ動作が完了し、以後、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００５４】
以上のように、この実施の形態１によれば、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、広幅オンゲート信号発生回路１０で発生する損失をなくすことができるようになるため、図１５に示した従来のＧＴＯのパルストランス方式のオンゲート制御装置における、インバータ出力の半サイクル期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、同様に、図１７に示す従来のオンゲート制御装置についても、インバータ出力の半サイクル期間連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、また、図１８に示す従来の狭幅パルス信号制御方式トランス方式のオンゲート制御装置による電圧レベル判別回路における、アノード−カソード間電圧を監視するためにＧＴＯオフ期間にはインバータの直流電圧に対する耐圧が必要なり、特に判別回路１内のダイオード１ｇが耐圧を必要となるという課題を解消することが可能となるなどの効果が得られ、また広幅式広幅オンゲート信号発生回路の安定性をもつ理想的な回路が実現できる。
【００５５】
実施の形態２．
次にこの発明の実施の形態２について説明する。
図３はこの発明の実施の形態２による半導体素子駆動回路の構成を示す回路図である。図において、７は半導体素子としてのＧＴＯ、８はこのＧＴＯ７とＧＴＯ回路を構成しているダイオードである。１０はオンゲート用スイッチ１２ａ、抵抗１６、広幅オンゲート用電圧源１７、および平滑コンデンサ１８よりなる広幅オンゲート信号発生回路である。２０はオーバードライブ用スイッチ２２ａ、抵抗２６、オーバードライブ用電圧源２７、平滑コンデンサ２８を備えたオーバードライブ信号発生回路５０と、オフゲート用スイッチ２３ａ、オフゲート電圧源２９、平滑コンデンサ３０を備えたオフゲート信号発生回路６０よりなる単一パルスゲート信号発生回路である。
【００５６】
また、３ａはＧＴＯ７のオン・オフ指令に応じた指令信号を生成する指令信号生成回路であり、４１はＧＴＯ７のゲート−カソード間の電圧が所定のレベルより高いか低いかを判別するゲート−カソード間電圧レベル判別回路、４２は広幅オンゲート指令信号がオンであり、かつＧＴＯ回路のダイオード８に電流が流れるのが検出された場合に、オンゲート用スイッチ１２ａをオフさせる第１のアンド回路である。なお、これら各部は、図１に同一符号を付して示した実施の形態１のそれらと同等の部分である。
【００５７】
４３はオンゲート用スイッチ１２ａに並列接続された第１のバイパス抵抗であり、オンゲート用スイッチ１２ａがオフした後に、抵抗１６とこの第１のバイパス抵抗４３の直列接続体によりオンゲート用電圧源１７を利用して、ＧＴＯ７のゲートに微少電流を流すようにするためのものである。なお、この実施の形態２の半導体素子駆動回路では、ＧＴＯ７のゲート−カソード間には、ＧＴＯ回路に流れる電流の負方向期間が終了する際に、ＧＴＯ７のゲート−カソード間の電圧差をなくすためのプルアップ抵抗９ｃは並列に接続されていない。このように、この実施の形態２の半導体素子駆動回路は、プルアップ抵抗９ｃを省き、オンゲート用スイッチ１２ａに第１のバイパス抵抗４３を並列に接続している点で、実施の形態１のそれとは異なっている。
【００５８】
次に動作について説明する。
ここで、この実施の形態２による半導体素子駆動回路の動作を説明するための波形図を図４に示す。図４のａはＧＴＯ回路の電流波形の一例を示したものである。この電流波形ａ中の破線部は図中に表されないインバータの他のＧＴＯ回路に流れる電流である。また、電流ａの正側部分はＧＴＯ回路のＧＴＯ７がアノードからカソードにインバータ電流を流していることを表し、負側部分はＧＴＯ回路のダイオード８がアノードからカソードにインバータ電流を流していることを表している。図４のｂ，ｃ，ｄは図３の指令信号生成回路３ａから送出される各ゲート信号発生回路のオン・オフ指令信号であり、ｂは広幅オンゲート信号発生回路１０を動作させるためのもととなる広幅オンゲート指令信号、ｃは単一パルスによるＧＴＯ７のオーバードライブ信号発生回路５０を動作させるオーバードライブ指令信号、ｄはオフゲート信号発生回路６０を動作させるオフゲート指令信号である。また、図３に示すオンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、オフゲート用スイッチ２３ａは全てロウアクティブで動作するようになっている。
【００５９】
図４の時刻ｔ０においては、広幅オンゲート指令信号ｂはＨレベル、オーバードライブ指令信号ｃもＨレベルであり、このオーバードライブ指令信号ｃのＨレベルによって、オーバードライブ信号発生回路５０がオフとなる。そのときオフゲート指令信号ｄがＬレベルなので、オフゲート信号発生回路６０し、オンとなっている。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされて、スレッシュホールド電圧ｈよりも低くなる。そのため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなり、よって第１のアンド回路４２の出力ｇはＨレベルとなる。これによりオンゲート用スイッチ１２ａがオフとなり、広幅オンゲート信号発生回路１０はオフ動作になる。
【００６０】
時刻ｔ１において、広幅オンゲート指令信号ｂとオーバードライブ指令信号ｃがＬレベルになり、このオーバードライブ指令信号ｃのＬレベルによって、オーバードライブ信号発生回路５０がオンとなる。そのときオフゲート信号指令ｄがＨレベルになるのでオフゲート信号発生回路６０がオフとなる。ＧＴＯ回路では図２のａのように、ＧＴＯ７側に電流が流れているので、ＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなる。従って、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなるため、第１のアンド回路４２の出力ｇはＬレベルとなる。これによりオンゲート用スイッチ１２ａがオンとなり、広幅オンゲート信号発生回路１０はオン動作になる。
【００６１】
時刻ｔ２になると、広幅オンゲート指令信号ｂはＬレベルであるが、オーバードライブ指令信号ｃはＨレベルとなる。オーバードライブ指令信号ｃがＨレベルになると、オーバードライブ信号発生回路５０はオフとなる。なお、オフゲート指令信号ｄはＨレベルのままなのでオフゲート信号発生回路６０はオフとなっている。そのとき、ＧＴＯ回路ではＧＴＯ７側に電流が流れているので、この期間もＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなる。従って、ゲート−カソード間電圧レベル判別回路４１の出力ｆと、第１のアンド回路４２の出力ｇはともにＬレベルとなる。この第１のアンド回路４２の出力ｇのＬレベルによって広幅オンゲート信号発生回路１０はオン動作になり、ＧＴＯ７のオンを維持するゲート電流ＩｇがＧＴＯ７のゲートに供給される。
【００６２】
時刻ｔ３においては、広幅オンゲート指令信号ｂがＨレベルとなり、オーバードライブ指令信号ｃはＨレベルをそのまま維持している。このオーバードライブ指令信号ｃのＨレベルによって、オーバードライブ信号発生回路５０はオフのままとなる。また、オフゲート指令信号ｄはＬレベルとなるのでオフゲート信号発生回路６０はオンする。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされて、スレッシュホールド電圧ｈよりも低くなり、ＧＴＯ７はオフ動作に入る。これにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベル、第１のアンド回路４２の出力ｇはＨレベルとなって、広幅オンゲート信号発生回路１０はオフ動作になる。
【００６３】
時刻ｔ３から時刻ｔ４への期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ４においてＧＴＯ７のオフ動作は完了し、以後時刻ｔ５までの間、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００６４】
時刻ｔ５においてはＧＴＯ回路の電流ａが正の方向であるので、再び時刻１から時刻ｔ３と同様な動作を時刻ｔ７に到達する前まで繰り返す。時刻ｔ７付近においてゲート−カソード間電圧レベル判別回路４１の出力ｆは、ダイオード８に電流が流れはじめてからわずかな時間差をもたせ、時刻ｔ７でＨレベルになる。このようにする理由は、実際にはスレッシュホールド電圧ｈをＧＴＯ回路のＧＴＯ７側の電流とダイオード８側の電流がクロスする付近の電圧が不安定になるおそれがあるため、ダイオード８側に電流が流れ始めてダイオード８の順方向オン電圧が確立する程度のマイナス電圧に設定したほうがよいためである。よって、この時刻ｔ７において第１のアンド回路４２の出力ｇはＨレベルとなり、広幅オンゲート信号発生回路１０はオフ動作になる。
【００６５】
次に時刻ｔ８に至るまでの動作について説明する。ここで、図５はＧＴＯの内部モデルと回路モデルを示した説明図であり、同図のａ１は重金属ドープ型ＧＴＯの内部モデルを、ａ２は重金属ドープ型ＧＴＯの回路モデルを示しており、同図のｂ１はアノード・エミッタショート型ＧＴＯの内部モデルを、ｂ２はアノード・エミッタショート型ＧＴＯの回路モデルを示している。また、図６はＧＴＯ回路のダイオード８に電流が流れて順方向オン電圧が発生したときの回路図を示している。この図６において、７ａはアノード・エミッタショート型のＧＴＯ７のアノード−ゲート間に寄生するダイオード、８ａはダイオード８に電流が流れたときに発生する順方向オン電圧、２３ｂはオフゲート用スイッチ２３ａに寄生する容量である。
【００６６】
この発明は、特にアノード・エミッタショート型ＧＴＯに関するものであるため、その内部モデルは図５のｂ１に示す通りであり、ＧＴＯ７のアノードＡとゲートＧとの間には逆並列にダイオードが寄生しているため、回路図モデルは図５のｂ２のように表される。ここで、ＧＴＯ７のアノードＡを基準にすると、ダイオード８の順方向オン電圧８ａの電圧値をＶＦ１、オンゲート用電圧源１７の電圧値をＶ２、ＧＴＯ７のアノードＡ−ゲートＧ間に寄生するダイオード７ａの順方向オン電圧値をＶＦ３とし、抵抗１６の抵抗値をＲ１、第１のバイパス抵抗４３の抵抗値をＲ２とすると、Ｉｇ＝（ＶＦ１＋Ｖ２−ＶＦ３）／（Ｒ１＋Ｒ２）で決まる電流がＧＴＯ７のゲートよりアノードヘ流れる。この電流は通常のゲート電流Ｉｇ＝Ｖ２／Ｒ１より低く、例えば１／１００程度に設定するので、この期間の広幅オンゲート信号発生回路１０の発生ロスは極小になる。これより、時刻ｔ８に至るまでのゲート−カソード間電圧ｅについては−（ＶＦ１−ＶＦ３）が発生することになる。
【００６７】
なお、この実施の形態２において、実施の形態１の場合のように、広幅オンゲート信号発生回路１０をＧＴＯ回路のダイオード８側に電流が流れる際に完全にオフしないのは次の理由からである。すなわち、上記図６に示すオフゲート用スイッチ２３ａに、例えばＦＥＴ等を使用した場合、このオフゲート用スイッチ２３ａの両端に寄生する容量２３ｂが、オフゲート信号発生回路６０がオンの期間中にオフゲート電圧源２９の電圧まで充電されていた電圧よりダイオード８に電流が流れる際に発生する順方向オン電圧８ａ分だけ減少し、再充電しないとＧＴＯ７のゲート電圧が負電圧のままになってしまうためであり、実施の形態１のようにカソード電位より充電するよりも、オンゲート電圧源２９の電圧より充電した方が遅延せずにすむからである。
【００６８】
時刻ｔ８から時刻ｔ９までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ９でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１０までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００６９】
時刻ｔ１１においてはＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。
【００７０】
時刻ｔ１２から時刻ｔ１３までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１３でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１４までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００７１】
時刻ｔ１４においてもＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。
【００７２】
時刻ｔ１６はＧＴＯ回路の電流ａの方向が負から正に切り替わるときであり、ゲート−カソード間電圧レベル判別回路４１のスレッシュホールド電圧ｈをマイナスにしておくことにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆに、ダイオード８に電流が流れ終わる前にわずかな時間差をもたせることができ、時刻ｔ１６においてゲート−カソード間電圧レベル判別回路４１の出力ｆをＬレベル、第１のアンド回路４２の出力ｇをＬレベルにし、広幅オンゲート信号発生回路１０はオン動作にして、ＧＴＯ７の正方向電流を流すためのオン定常ゲート信号として待機するようになり、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合の当該スイッチの両端に寄生する容量２３ｂを急速に充電する。よって時刻ｔ１６から時刻ｔ１７までの期間は、ＧＴＯ７はオン動作をすることになる。
【００７３】
時刻ｔ１７から時刻ｔ１８までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１８でＧＴＯ７のオフ動作が完了し、以後、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００７４】
以上のように、この実施の形態２においても、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、広幅オンゲート信号発生回路１０で発生する損失をなくすことができるようになるため、図１５に示した従来のＧＴＯのパルストランス方式のオンゲート制御装置における、インバータ出力の半サイクル期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、同様に、図１７に示す従来のオンゲート制御装置についても、インバータ出力の半サイクル期間連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、また、図１８に示す従来の狭幅パルス信号制御方式トランス方式のオンゲート制御装置による電圧レベル判別回路における、アノード−カソード間電圧を監視するためにＧＴＯオフ期間にはインバータの直流電圧に対する耐圧が必要になり、特に判別回路１内のダイオード１ｇが耐圧を必要とするという課題を解消することが可能となるなどの効果が得られ、また広幅式広幅オンゲート信号発生回路の安定性をもつ理想的な回路が実現できる。
【００７５】
実施の形態３．
次にこの発明の実施の形態３について説明する。
図７はこの発明の実施の形態３による半導体素子駆動回路の構成を示す回路図であり、実施の形態２の各部分に相当する部分には図３と同一符号を付してその説明を省略する。この実施の形態３による半導体素子駆動回路は実施の形態２の場合と同様に、オンゲート用スイッチ１２ａに第１のバイパス抵抗４３を並列に接続しておき、ゲート−カソード間電圧レベル判別回路４１でＧＴＯ７のゲート−カソード間電圧を監視し、広幅オンゲート指令信号がオンのときにＧＴＯ回路のＧＴＯ７に逆並列接続されたダイオード８に電流が流れると、第１のアンド回路４２の出力で広幅オンゲート信号発生回路１０のオンゲート用スイッチ１２ａをオフさせ、オンゲート用スイッチ１２ａがオフした後に、抵抗１６と第１のバイパス抵抗４３の直列接続体を介してＧＴＯ７のゲートに微少電流を流し、アノード・エミッタショート型ＧＴＯを用いたＧＴＯ回路のＧＴＯ７に逆並列されたダイオード８に電流が流れる期間、広幅オンゲート信号発生回路１０を動作させないようにする回路であるが、オンゲート用スイッチ１２ａには、さらにスイッチが直列に接続されている。
【００７６】
図において、４４がそのオンゲート用スイッチ１２ａに直列に接続されたゲート電流遮断用スイッチであり、指令信号生成回路３ａからの広幅オンゲート指令信号に同期してオン・オフし、ＧＴＯ７がオフしている期間に、オフゲート用スイッチ２３ａをオンさせるために広幅オンゲート信号発生回路１０からオフゲート電圧源２９に向かって流れる電流を遮断するためのものである。この実施の形態３の半導体素子駆動回路は、当該ゲート電流遮断用スイッチ４４が設けられている点で実施の形態２とは異なっている。
【００７７】
次に動作について説明する。
ここで、この実施の形態３による半導体素子駆動回路の動作波形も図４に示すものと同一になる。図４のａはＧＴＯ回路の電流波形の一例を示したもので、この電流波形ａ中の破線部は図中に表されないインバータの他のＧＴＯ回路に流れる電流を表し、正側部分はＧＴＯ回路のＧＴＯ７が、負側部分はＧＴＯ回路のダイオード８がそれぞれインバータ電流を流していることを表している。図４のｂ，ｃ，ｄは図７の指令信号生成回路３ａからの各ゲート信号発生回路のオン・オフ指令信号であり、ｂは広幅オンゲート指令信号、ｃはオーバードライブ指令信号、ｄはオフゲート指令信号である。また、図７に示すオンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、オフゲート用スイッチ２３ａ、およびゲート電流遮断用スイッチ４４は全てロウアクティブで動作するようになっている。
【００７８】
図４の時刻ｔ０においては、広幅オンゲート指令信号ｂがＨレベルなのでゲート電流遮断用スイッチ４４はオフとなり、オーバードライブ指令信号ｃもＨレベルなのでオーバードライブ信号発生回路５０もオフとなる。そのときオフゲート指令信号ｄがＬレベルなのでオフゲート信号発生回路６０はオンしている。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされていてスレッシュホールド電圧ｈよりも低いために、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、広幅オンゲート信号発生回路１０はオフ動作している。
【００７９】
時刻ｔ１においては、広幅オンゲート指令信号ｂがＬレベルになるのでゲート電流遮断用スイッチ４４はオンとなり、オーバードライブ指令信号ｃもＬレベルになり、オーバードライブ信号発生回路５０もオンとなる。また、オフゲート指令信号ｄがＨレベルになるのでオフゲート信号発生回路６０がオフする。そのときＧＴＯ７側に電流が流れているので、ＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなるため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなり、広幅オンゲート信号発生回路１０はオン動作している。
【００８０】
時刻ｔ２になると、広幅オンゲート指令信号ｂはＬレベルのままであるが、オーバードライブ指令信号ｃはＨレベルとなるため、ゲート電流遮断用スイッチ４４はオンとなり、オーバードライブ信号発生回路５０はオフとなる。また、オフゲート指令信号ｄはＨレベルのままなのでオフゲート信号発生回路６０はオフとなっている。そのときＧＴＯ７側に電流が流れているので、この期間もＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分正方向に順バイアスされていて、スレッシュホールド電圧ｈよりも高いため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルになる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなる。これにより、広幅オンゲート信号発生回路１０がオン動作し、ＧＴＯ７のゲートにゲート電流Ｉｇが供給され、ＧＴＯ７のオンは維持される。
【００８１】
時刻ｔ３においては、広幅オンゲート指令信号ｂがＨレベルになってゲート電流遮断用スイッチ４４はオフとなり、オーバードライブ指令信号ｃはそのままＨレベルであるためオーバードライブ信号発生回路５０はオフとなる。また、オフゲート指令信号ｄはＬレベルになるのでオフゲート信号発生回路６０はオンとなる。そのため、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされてスレッシュホールド電圧ｈよりも低くなる。従って、ＧＴＯ７はオフ動作に入り、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａもオフとなるため、広幅オンゲート信号発生回路１０はオフ動作になる。
【００８２】
時刻ｔ３から時刻ｔ４までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ４でＧＴＯ７のオフ動作が完了し、以後時刻ｔ５までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００８３】
時刻ｔ５においてはＧＴＯ回路の電流ａが正の方向であるので、再び時刻１から時刻ｔ３と同様な動作を時刻ｔ７に到達する前まで繰り返す。時刻ｔ７付近においてゲート−カソード間電圧レベル判別回路４１の出力ｆは、ダイオード８に電流が流れはじめてからわずかな時間差をもたせ、時刻ｔ７でＨレベルになる。このようにする理由は、実際にはスレッシュホールド電圧ｈをＧＴＯ回路のＧＴＯ７側の電流とダイオード８側の電流がクロスする付近の電圧が不安定になるおそれがあるため、ダイオード８側に電流が流れ始めてダイオード８の順方向オン電圧が確立する程度のマイナス電圧に設定したほうがよいためである。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａはオフとなって広幅オンゲート信号発生回路１０はオフ動作になる。
【００８４】
次に時刻ｔ８に至るまでの動作について説明する。なお、図８はＧＴＯ回路のダイオード８に電流が流れて順方向オン電圧が発生したときの回路図を示しており、各部には図６の相当部分と同一の符号を付してその説明を省略する。この場合もアノード・エミッタショート型ＧＴＯに関するもので、ＧＴＯ７の内部モデルは図５のｂ１に示す通りであり、そのアノードＡとゲートＧの間に逆並列にダイオードが寄生しているため、回路図モデルは図５のｂ２のように表される。ＧＴＯ７のアノードＡを基準にすると、ダイオード８の順方向オン電圧８ａの電圧値をＶＦ１、オンゲート用電圧源１７の電圧値をＶ２、ＧＴＯ７の寄生ダイオード７ａの順方向オン電圧値をＶＦ３とし、抵抗１６の抵抗値をＲ１、第１のバイパス抵抗４３の抵抗値をＲ２とすると、Ｉｇ＝（ＶＦ１＋Ｖ２−ＶＦ３）／（Ｒ１＋Ｒ２）で決まる電流がＧＴＯ７のゲートよりアノードヘ流れる。この電流は通常のゲート電流Ｉｇ＝Ｖ２／Ｒ１より低く、例えば１／１００程度に設定するので、この期間の広幅オンゲート信号発生回路１０の発生ロスは極小になる。これより、時刻ｔ８に至るまでのゲート−カソード間電圧ｅについては−（ＶＦ１−ＶＦ３）が発生することになる。
【００８５】
なお、この実施の形態３においては、実施の形態１の場合のように、広幅オンゲート信号発生回路１０をダイオード８側に電流が流れる際に完全にオフしないのは、例えば図８に示すようにオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合、その両端に寄生する容量２３ｂが、オフゲート信号発生回路６０がオンの期間中にオフゲート電圧源２９の電圧まで充電されていた電圧よりダイオード８に電流が流れる際に発生する順方向オン電圧８ａ分だけ減少し、再充電しないとゲート電圧が負電圧のままになってしまうためであり、実施の形態１のようにカソード電位より充電するよりも、オンゲート電圧源２９の電圧より充電した方が遅延せずにすむからである。
【００８６】
実施の形態２の半導体素子駆動回路では、ＧＴＯ７がオフしている期間はオフゲート用スイッチ２３ａがオンするため、広幅オンゲート信号発生回路１０からは電流がオフゲート用電圧源２９に向かって流れることになり、それによる損失が抵抗１６と第１のバイパス抵抗４３に発生しているが、この実施の形態３のように、ゲート電流遮断用スイッチ４４を設けることよって、その損失を抑えることが可能となる。
【００８７】
時刻ｔ８から時刻ｔ９までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ９でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１０までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００８８】
時刻ｔ１１においてはＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。またゲート電流遮断用スイッチ４４をオンにして、ＧＴＯ７のゲートに微少なゲート電流Ｉｇを流している。
【００８９】
時刻ｔ１２から時刻ｔ１３までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１３でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１４までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００９０】
時刻ｔ１４においてもＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。またゲート電流遮断用スイッチ４４をオンにして、ＧＴＯ７のゲートに微少なゲート電流Ｉｇを流している。
【００９１】
時刻ｔ１６はＧＴＯ回路の電流ａの方向が負から正に切り替わるときであり、ゲート−カソード間電圧レベル判別回路４１のスレッシュホールド電圧ｈをマイナスにしておくことにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆに、ダイオード８に電流が流れ終わる前にわずかな時間差をもたせることができ、時刻ｔ１６でゲート−カソード間電圧レベル判別回路４１の出力ｆをＬレベル、第１のアンド回路４２の出力ｇをＬレベルにし、広幅オンゲート信号発生回路１０はオン動作にして、ＧＴＯ７の正方向電流を流すためのオン定常ゲート信号として待機するようになり、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合の当該スイッチの両端に寄生する容量２３ｂを急速に充電する。これによって、時刻ｔ１６から時刻ｔ１７までの期間は、ＧＴＯ７はオン動作をすることになる。
【００９２】
時刻ｔ１７から時刻ｔ１８までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１８でＧＴＯ７のオフ動作が完了し、以後、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【００９３】
以上のように、この実施の形態３においても、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、広幅オンゲート信号発生回路１０で発生する損失をなくすことができるようになるため、図１５に示した従来のＧＴＯのパルストランス方式のオンゲート制御装置における、インバータ出力の半サイクル期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、同様に、図１７に示す従来のオンゲート制御装置についても、インバータ出力の半サイクル期間連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、また、図１８に示す従来の狭幅パルス信号制御方式トランス方式のオンゲート制御装置による電圧レベル判別回路における、アノード−カソード間電圧を監視するためにＧＴＯオフ期間にはインバータの直流電圧に対する耐圧が必要になり、特に判別回路１内のダイオード１ｇが耐圧を必要とするという課題を解消することが可能となるなどの効果が得られ、また広幅式広幅オンゲート信号発生回路の安定性をもつ理想的な回路が実現できる。
【００９４】
実施の形態４．
次にこの発明の実施の形態４について説明する。
図９はこの発明の実施の形態４による半導体素子駆動回路の構成を示す回路図であり、実施の形態２の各部分に相当する部分には図３と同一符号を付してその説明を省略する。この実施の形態４による半導体素子駆動回路は実施の形態２の場合と同様に、オンゲート用スイッチ１２ａに第１のバイパス抵抗４３を並列に接続しておき、ゲート−カソード間電圧レベル判別回路４１でＧＴＯ７のゲート−カソード間電圧を監視し、広幅オンゲート指令信号がオンのときにＧＴＯ回路のＧＴＯ７に逆並列接続されたダイオード８に電流が流れると、第１のアンド回路４２の出力で広幅オンゲート信号発生回路１０のオンゲート用スイッチ１２ａをオフさせ、オンゲート用スイッチ１２ａがオフした後に、抵抗１６と第１のバイパス抵抗４３の直列接続体を介してＧＴＯ７のゲートに微少電流を流し、アノード・エミッタショート型ＧＴＯを用いたＧＴＯ回路のＧＴＯ７に逆並列されたダイオード８に電流が流れる期間、広幅オンゲート信号発生回路１０を動作させないようにする回路であるが、オンゲート用スイッチ１２ａには第１のバイパス抵抗４３とスイッチの直列接続体が並列に接続されている。
【００９５】
図において、４５がそのオンゲート用スイッチ１２ａに並列に接続された第１のバイパス抵抗４３に直列接続された第１のバイパス用スイッチであり、指令信号生成回路３ａからの広幅オンゲート指令信号に同期して動作し、オンゲート用電圧源１７より抵抗１６と第１のバイパス抵抗４３との直列接続体を介してＧＴＯ７のゲートに流している微少電流をオン・オフするものである。この実施の形態４による半導体素子駆動回路は、この第１のバイパス用スイッチ４５と第１のバイパス抵抗４３との直列接続体がオンゲート用スイッチ１２ａに並列に接続されている点で実施の形態２とは異なっている。
【００９６】
次に動作について説明する。
ここで、この実施の形態４による半導体素子駆動回路の動作波形も図４に示すものと同一になる。図４のａはＧＴＯ回路の電流波形の一例を示したもので、この電流波形ａ中の破線部は図中に表されないインバータの他のＧＴＯ回路に流れる電流を表し、正側部分はＧＴＯ回路のＧＴＯ７が、負側部分はＧＴＯ回路のダイオード８がそれぞれインバータ電流を流していることを表している。図４のｂ，ｃ，ｄは図９の指令信号生成回路３ａからの各ゲート信号発生回路のオン・オフ指令信号であり、ｂは広幅オンゲート指令信号、ｃはオーバードライブ指令信号、ｄはオフゲート指令信号である。また、図９に示すオンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、オフゲート用スイッチ２３ａ、および第１のバイパス用スイッチ４５は全てロウアクティブで動作するようになっている。
【００９７】
図４の時刻ｔ０においては、広幅オンゲート指令信号ｂがＨレベルなので第１のバイパス用スイッチ４５はオフとなり、オーバードライブ指令信号ｃもＨレベルなのでオーバードライブ信号発生回路５０もオフとなる。そのときオフゲート指令信号ｄはＬレベルなのでオフゲート信号発生回路６０はオンしている。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされていてスレッシュホールドレベルｈよりも低いために、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａおよび第１のバイパス用スイッチ４５がともにオフとなって、広幅オンゲート信号発生回路１０はオフ動作している。
【００９８】
時刻ｔ１においては、広幅オンゲート指令信号ｂがＬレベルになるので第１のバイパス用スイッチ４５はオンとなり、オーバードライブ指令信号ｃもＬレベルになってオーバードライブ信号発生回路５０もオンとなる。また、オフゲート指令信号ｄがＨレベルになるのでオフゲート信号発生回路６０がオフする。そのときＧＴＯ７側に電流が流れているので、ＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなるため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなり、広幅オンゲート信号発生回路１０はオン動作している。
【００９９】
時刻ｔ２になると、広幅オンゲート指令信号ｂはＬレベルのままであるが、オーバードライブ指令信号ｃはＨレベルとなるため、第１のバイパス用スイッチ４５はオンとなり、オーバードライブ信号発生回路５０はオフとなる。また、オフゲート指令信号ｄはＨレベルのままなのでオフゲート信号発生回路６０はオフとなっている。そのときＧＴＯ７側に電流が流れているので、この期間もＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分正方向に順バイアスされていて、スレッシュホールド電圧ｈよりも高いため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルになる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなる。これにより、広幅オンゲート信号発生回路１０がオン動作し、ＧＴＯ７のゲートにゲート電流Ｉｇが供給され、ＧＴＯ７のオンは維持される。
【０１００】
時刻ｔ３においては、広幅オンゲート指令信号ｂがＨレベルになって第１のバイパス用スイッチ４５はオフとなり、オーバードライブ指令信号ｃはそのままＨレベルであるためオーバードライブ信号発生回路５０はオフとなる。また、オフゲート指令信号ｄはＬレベルになるのでオフゲート信号発生回路６０はオンとなる。そのため、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされてスレッシュホールド電圧ｈよりも低くなる。従って、ＧＴＯ７はオフ動作に入り、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａもオフとなるため、広幅オンゲート信号発生回路１０はオフ動作になる。
【０１０１】
時刻ｔ３から時刻ｔ４までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ４でＧＴＯ７のオフ動作が完了し、以後時刻ｔ５までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１０２】
時刻ｔ５においては、ＧＴＯ回路の電流ａが正の方向であるので、再び時刻１から時刻ｔ３と同様な動作を時刻ｔ７に到達する前まで繰り返す。時刻ｔ７付近においてゲート−カソード間電圧レベル判別回路４１の出力ｆは、ダイオード８に電流が流れはじめてからわずかな時間差をもたせ、時刻ｔ７でＨレベルになる。このようにする理由は、実際にはスレッシュホールド電圧ｈをＧＴＯ回路のＧＴＯ７側の電流とダイオード８側の電流がクロスする付近の電圧が不安定になるおそれがあるため、ダイオード８側に電流が流れ始めてダイオード８の順方向オン電圧が確立する程度のマイナス電圧に設定したほうがよいためである。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａはオフとなって広幅オンゲート信号発生回路１０はオフ動作になる。なお、その時、第１のバイパス用スイッチ４５はオンしているので、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１０３】
次に時刻ｔ８に至るまでの動作について説明する。なお、図１０はＧＴＯ回路のダイオード８に電流が流れて順方向オン電圧が発生したときの回路図を示しており、各部には図６の相当部分と同一の符号を付してその説明を省略する。この場合もアノード・エミッタショート型ＧＴＯに関するもので、ＧＴＯ７部モデルは図５のｂ１に示す通りであり、そのアノードＡとゲートＧの間に逆並列にダイオードが寄生しているため、回路図モデルは図５のｂ２のように表される。ＧＴＯ７のアノードＡを基準にすると、ダイオード８の順方向オン電圧８ａの電圧値をＶＦ１、オンゲート用電圧源１７の電圧値をＶ２、ＧＴＯ７の寄生ダイオード７ａの順方向オン電圧値をＶＦ３とし、抵抗１６の抵抗値をＲ１、第１のバイパス抵抗４３の抵抗値をＲ２とすると、Ｉｇ＝（ＶＦ１＋Ｖ２−ＶＦ３）／（Ｒ１＋Ｒ２）で決まる電流がＧＴＯ７のゲートよりアノードヘ流れる。この電流は通常のゲート電流Ｉｇ＝Ｖ２／Ｒ１より低く、例えば１／１００程度に設定するので、この期間の広幅オンゲート信号発生回路１０の発生ロスは極小になる。これより、時刻ｔ８に至るまでのゲート−カソード間電圧ｅについては−（ＶＦ１−ＶＦ３）が発生することになる。
【０１０４】
なお、この実施の形態４においては、実施の形態１の場合のように、広幅オンゲート信号発生回路１０をダイオード８側に電流が流れる際に完全にオフしないのは、例えば図１０に示すようにオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合、その両端に寄生する容量２３ｂが、オフゲート信号発生回路６０がオンの期間中にオフゲート電圧源２９の電圧まで充電されていた電圧よりダイオード８に電流が流れる際に発生する順方向オン電圧８ａ分だけ減少し、再充電しないとゲート電圧が負電圧のままになってしまうためであり、実施の形態１のようにカソード電位より充電するよりも、オンゲート電圧源２９の電圧より充電した方が遅延せずにすむからである。
【０１０５】
ここで、例えば上記実施の形態３の場合には、ゲート電流遮断用スイッチ４４が広幅オンゲート信号発生回路１０の出力に直列に接続されているので、それにＦＥＴ等のスイッチング素子を利用した場合には、そのオン抵抗によって通常の広幅オンゲート信号出力の時のロスがその分だけ大きくなるが、この実施の形態４のように、第１のバイパス抵抗４３と第１のバイパス用スイッチ４５の直列接続体をオンゲート用スイッチ１２ａに並列に接続することにより、広幅オンゲート信号発生回路１０の出力を直接ＧＴＯ７のゲートに接続することができ、実施の形態３のゲート電流遮断用スイッチ４４による損失を抑えることが可能となる。
【０１０６】
時刻ｔ８から時刻ｔ９までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ９でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１０までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１０７】
時刻ｔ１１においてはＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。なお、その時、第１のバイパス用スイッチ４５は広幅オンゲート指令信号ｂがＬレベルであるためオンしており、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１０８】
時刻ｔ１２から時刻ｔ１３までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１３でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１４までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１０９】
時刻ｔ１４においてもＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。なお、その時、第１のバイパス用スイッチ４５は広幅オンゲート指令信号ｂがＬレベルになるためオンとなり、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１１０】
時刻ｔ１６はＧＴＯ回路の電流ａの方向が負から正に切り替わるときであり、ゲート−カソード間電圧レベル判別回路４１のスレッシュホールド電圧ｈをマイナスにしておくことにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆに、ダイオード８へ電流が流れ終わる前にわずかな時間差をもたせることができ、時刻ｔ１６でゲート−カソード間電圧レベル判別回路４１の出力ｆ、および第１のアンド回路４２の出力ｇをＬレベルにし、広幅オンゲート信号発生回路１０はオン動作にして、ＧＴＯ７の正方向電流を流すためのオン定常ゲート信号として待機するようになり、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合の当該スイッチの両端に寄生する容量２３ｂを急速に充電する。これによって、時刻ｔ１６から時刻ｔ１７までの期間、ＧＴＯ７はオン動作をすることになる。
【０１１１】
時刻ｔ１７から時刻ｔ１８までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１８でＧＴＯ７のオフ動作が完了し、以後、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１１２】
以上のように、この実施の形態４においても、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、広幅オンゲート信号発生回路１０で発生する損失をなくすことができるようになるため、図１５に示した従来のＧＴＯのパルストランス方式のオンゲート制御装置における、インバータ出力の半サイクル期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、同様に、図１７に示す従来のオンゲート制御装置についても、インバータ出力の半サイクル期間連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、また、図１８に示す従来の狭幅パルス信号制御方式トランス方式ゲート制御装置による電圧レベル判別回路における、アノード−カソード間電圧を監視するためにＧＴＯオフ期間にはインバータの直流電圧に対する耐圧が必要となり、特に判別回路１内のダイオード１ｇが耐圧を必要とするという課題を解消することが可能となるなどの効果が得られ、また広幅式広幅オンゲート信号発生回路の安定性をもつ理想的な回路が実現できる。
【０１１３】
実施の形態５
次にこの発明の実施の形態５について説明する。
図１１はこの発明の実施の形態５による半導体素子駆動回路の構成を示す回路図であり、実施の形態４の各部分に相当する部分には図９と同一符号を付してその説明を省略する。この実施の形態５による半導体素子駆動回路は実施の形態４の場合と同様に、オンゲート用スイッチ１２ａに第１のバイパス抵抗４３と第１のバイパス用スイッチ４５の直列接続体を並列に接続しておき、ゲート−カソード間電圧レベル判別回路４１でＧＴＯ７のゲート−カソード間電圧を監視し、広幅オンゲート指令信号がオンのときにＧＴＯ回路のＧＴＯ７に逆並列接続されたダイオード８に電流が流れると、第１のアンド回路４２の出力で広幅オンゲート信号発生回路１０のオンゲート用スイッチ１２ａをオフさせ、オンゲート用スイッチ１２ａがオフした後に抵抗１６と第１のバイパス抵抗４３の直列接続体を介してＧＴＯ７のゲートに流す微少電流を第１のバイパス用スイッチ４５でオン・オフし、アノード・エミッタショート型ＧＴＯを用いたＧＴＯ回路のＧＴＯ７に逆並列されたダイオード８に電流が流れる期間、広幅オンゲート信号発生回路１０を動作させないようにする回路であるが、第１のバイパス抵抗４３と直列接続された第１のバイパス用スイッチ４５を指令信号生成回路３ａからの広幅オンゲート指令信号にて直接制御せず、第１のアンド回路４２の出力との論理積によって制御している。
【０１１４】
図において、４６がその第１のバイパス抵抗４３に直列接続された第１のバイパス用スイッチ４５のオン・オフを制御する第２のアンド回路であり、第１のバイパス用スイッチ４５をオンさせるために、第１のアンド回路４２の出力と指令信号生成回路３ａからの広幅オンゲート指令信号を入力とし、第１のアンド回路４２の出力がオンゲート用スイッチ１２ａをオフさせる信号を出力し、かつ広幅オンゲート信号がＧＴＯ７をオンさせる信号を出力しているときに、第１のバイパス用スイッチ４５をオンさせる出力になるアンド機能を持っている。この実施の形態５による半導体素子駆動回路は、この第２のアンド回路４６の出力で第１のバイパス用スイッチ４４のオン・オフを制御している点で実施の形態４とは異なっている。
【０１１５】
次に動作について説明する。
ここで、この実施の形態５による半導体素子駆動回路の動作を説明するための波形図を図１２に示す。図１２のａはＧＴＯ回路の電流波形の一例を示したものである。この電流波形ａ中の破線部は図中に表されないインバータの他のＧＴＯ回路に流れる電流である。また、電流ａの正側部分はＧＴＯ回路のＧＴＯ７がアノードからカソードにインバータ電流を流していることを表し、負側部分はＧＴＯ回路のダイオード８がアノードからカソードにインバータ電流を流していることを表している。図１２のｂ，ｃ，ｄは図１１の指令信号生成回路３ａからの各ゲート信号発生回路のオン・オフ指令信号であり、ｂは広幅オンゲート信号発生回路１０を動作させるためのもととなる広幅オンゲート指令信号、ｃは単一パルスによるＧＴＯ７のオーバードライブ信号発生回路５０を動作させるオーバードライブ指令信号、ｄはオフゲート信号発生回路６０を動作させるオフゲート指令信号である。また、図１１に示すオンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、オフゲート用スイッチ２３ａ、および第１のバイパス用スイッチ４５は全てロウアクティブで動作するようになっている。
【０１１６】
図１２の時刻ｔ０においては、広幅オンゲート指令信号ｂおよびオーバードライブ指令信号ｃはともにＨレベルとなっている。このオーバードライブ指令信号ｃのＨレベルによって、オーバードライブ信号発生回路５０はオフとなっている。そのときオフゲート指令信号ｄはＬレベルなのでオフゲート信号発生回路６０がオンしている。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされてスレッシュホールド電圧ｈよりも低いために、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａはオフとなる。また、この時には広幅オンゲート指令信号ｂがＨレベルであるため、第２のアンド回路４６の出力ｉもＨレベルになる。従って、第１のバイパス用スイッチ４５もオフとなって広幅オンゲート信号発生回路１０はオフ動作している。
【０１１７】
時刻ｔ１においては、広幅オンゲート指令信号ｂとオーバードライブ指令信号ｃがともにＬレベルになるので、オーバードライブ信号発生回路５０はオーバードライブ指令信号ｃのＬレベルによってオンになる。また、オフゲート指令信号ｄがＨレベルになるのでオフゲート信号発生回路６０がオフする。そのときＧＴＯ７側に電流が流れているので、ＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなるため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなり、広幅オンゲート信号発生回路１０はオン動作している。
【０１１８】
時刻ｔ２になると、広幅オンゲート指令信号ｂはＬレベルのままであるが、オーバードライブ指令信号ｃはＨレベルになる。このオーバードライブ指令信号ｃはＨレベルによって、オーバードライブ信号発生回路５０がオフとなる。また、オフゲート指令信号ｄはＨレベルのままなのでオフゲート信号発生回路６０がオフとなっている。そのときＧＴＯ７側に電流が流れているので、この期間もＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分正方向に順バイアスされており、スレッシュホールド電圧ｈよりも高いため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルになる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなる。これにより、広幅オンゲート信号発生回路１０はオン動作し、ＧＴＯ７のゲートにゲート電流Ｉｇが供給され、ＧＴＯ７のオンは維持される。
【０１１９】
時刻ｔ３においては、広幅オンゲート指令信号ｂがＨレベルになり、オーバードライブ指令信号ｃはそのままＨレベルを維持している。このオーバードライブ指令信号ｃのＨレベルによってオーバードライブ信号発生回路５０はオフのままとなる。また、オフゲート指令信号ｄはＬレベルになるのでオフゲート信号発生回路６０はオンとなる。そのため、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされてスレッシュホールド電圧ｈよりも低くなる。従って、ＧＴＯ７はオフ動作に入り、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａもオフとなるため、広幅オンゲート信号発生回路１０はオフ動作になる。
【０１２０】
時刻ｔ３から時刻ｔ４までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ４でＧＴＯ７のオフ動作が完了し、以後時刻ｔ５までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１２１】
時刻ｔ５においては、ＧＴＯ回路の電流ａが正の方向であるので、再び時刻１から時刻ｔ３と同様な動作を時刻ｔ７に到達する前まで繰り返す。時刻ｔ７付近においてゲート−カソード間電圧レベル判別回路４１の出力ｆは、ダイオード８に電流が流れはじめてからわずかな時間差をもたせ、時刻ｔ７でＨレベルになる。このようにする理由は、実際にはスレッシュホールド電圧ｈをＧＴＯ回路のＧＴＯ７側の電流とダイオード８側の電流がクロスする付近の電圧が不安定になるおそれがあるため、ダイオード８側に電流が流れ始めてダイオード８の順方向オン電圧が確立する程度のマイナス電圧に設定したほうがよいためである。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａはオフとなって広幅オンゲート信号発生回路１０はオフ動作になる。なお、このときはじめて、第２のアンド回路４６に入力されている第１のアンド回路４２の出力ｇがＨレベルとなり、指令信号生成回路３ａからの広幅オンゲート指令信号ｂがＬレベルとなるので、第２のアンド回路４６の出力ｉはＬレベルになる。そのため、これまでオフしていた第１のバイパス用スイッチ４５がオンとなり、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１２２】
次に時刻ｔ８に至るまでの動作について説明する。この場合もアノード・エミッタショート型ＧＴＯに関するもので、ＧＴＯ７の内部モデルは図５のｂ１に示す通りであり、そのアノードＡとゲートＧの間に逆並列にダイオードが寄生しているため、回路図モデルは図５のｂ２のように表される。ＧＴＯ７のアノードＡを基準にすると、ダイオード８の順方向オン電圧８ａの電圧値をＶＦ１、オンゲート用電圧源１７の電圧値をＶ２、ＧＴＯ７の寄生ダイオード７ａの順方向オン電圧値をＶＦ３とし、抵抗１６の抵抗値をＲ１、第１のバイパス抵抗４３の抵抗値をＲ２とすると、Ｉｇ＝（ＶＦ１＋Ｖ２−ＶＦ３）／（Ｒ１＋Ｒ２）で決まる電流がＧＴＯ７のゲートＧよりアノードＡヘ流れる。この電流は通常のゲート電流Ｉｇ＝Ｖ２／Ｒ１より低く、例えば１／１００程度に設定するので、この期間の広幅オンゲート信号発生回路１０の発生ロスは極小になる。これより、時刻ｔ８に至るまでのゲート−カソード間電圧ｅについては−（ＶＦ１−ＶＦ３）が発生することになる。
【０１２３】
なお、この実施の形態５においては、実施の形態１の場合のように、広幅オンゲート信号発生回路１０をダイオード８側に電流が流れる際に完全にオフしないのは、例えば図１０に示すようにオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合、その両端に寄生する容量２３ｂが、オフゲート信号発生回路６０がオンの期間中にオフゲート電圧源２９の電圧まで充電されていた電圧よりダイオード８に電流が流れる際に発生する順方向オン電圧８ａ分だけ減少し、再充電しないとゲート電圧が負電圧のままになってしまうためであり、実施の形態１のようにカソード電位より充電するよりも、オンゲート電圧源２９の電圧より充電した方が遅延せずにすむためである。
【０１２４】
ここで、上記実施の形態４の場合は、通常のＧＴＯ７のオン期間にＧＴＯ７のゲートに流れるゲート電流Ｉｇは、オンゲート用スイッチ１２ａ側と第１のバイパス用スイッチ４５側とに分流して流れているため、第１のバイパス用スイッチ４５として電流容量に余裕を持ったスイッチ素子の選定が必要となるが、第２のアンド回路４６を設けて第１のバイパス用スイッチ４５を制御することにより、ダイオード８に電流が流れる期間だけを考慮すると、おおよそ実施の形態４の場合の半分の電流容量のスイッチ素子を選択できるようになる。
【０１２５】
時刻ｔ８から時刻ｔ９までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ９でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１０までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。また、このとき指令信号生成回路３ａより第２のアンド回路４６に入力されている広幅オンゲート指令信号ｂがＨレベルとなっているので、第２のアンド回路４６の出力はＨレベルとなり、第１のバイパス用スイッチ４５はオフとなる。
【０１２６】
時刻ｔ１１においてはＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。なお、その時、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂはＬレベル、第１のアンド回路４２の出力ｇはＨレベルとなる。従って、第２のアンド回路４６の出力ｉはＬレベル出力となって第１のバイパス用スイッチ４５はオンとなり、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１２７】
時刻ｔ１２から時刻ｔ１３までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１３でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１４までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。またこの期間では、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂがＨレベルとなるので、第２のアンド回路４６の出力ｉはＨレベルとなり、第１のバイパス用スイッチ４５はオフする。
【０１２８】
時刻ｔ１４においてもＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第１のバイパス抵抗４３の時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。また、その時、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂがＬレベル、第１のアンド回路４２の出力ｇがＨレベルとなるので、第２のアンド回路４６の出力ｉはＬレベルとなり、第１のバイパス用スイッチ４５はオンして、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１２９】
時刻ｔ１６はＧＴＯ回路の電流ａの方向が負から正に切り替わるときであり、ゲート−カソード間電圧レベル判別回路４１のスレッシュホールド電圧ｈをマイナスにしておくことにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆに、ダイオード８に電流が流れ終わる前にわずかな時間差をもたせることができ、時刻ｔ１６でゲート−カソード間電圧レベル判別回路４１の出力ｆ、および第１のアンド回路４２の出力ｇをＬレベルにし、広幅オンゲート信号発生回路１０はオン動作にして、ＧＴＯ７の正方向電流を流すためのオン定常ゲート信号として待機するようになり、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合の、当該スイッチの両端に寄生する容量２３ｂを急速に充電する。これによって時刻ｔ１６から時刻ｔ１７までの期間、ＧＴＯ７はオン動作をすることになる。また、その時、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂがＬレベル、第１のアンド回路４２の出力ｇがＬレベルとなるので、第２のアンド回路４６の出力ｉはＨレベルとなり、第１のバイパス用スイッチ４５はオフする。
【０１３０】
時刻ｔ１７から時刻ｔ１８までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１８でＧＴＯ７のオフ動作が完了し、以後、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１３１】
以上のように、この実施の形態５においても、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、広幅オンゲート信号発生回路１０で発生する損失をなくすことができるようになるため、図１５に示した従来のＧＴＯのパルストランス方式のオンゲート制御装置における、インバータ出力の半サイクル期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、同様に、図１７に示す従来のオンゲート制御装置についても、インバータ出力の半サイクル期間連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、また、図１８に示す従来の狭幅パルス信号制御方式トランス方式ゲート制御装置による電圧レベル判別回路における、アノード−カソード間電圧を監視するためにＧＴＯオフ期間にはインバータの直流電圧に対する耐圧が必要となり、特に判別回路１内のダイオード１ｇが耐圧を必要とするという課題を解消することが可能となるなどの効果が得られ、また広幅式広幅オンゲート信号発生回路の安定性をもつ理想的な回路が実現できる。
【０１３２】
実施の形態６．
次にこの発明の実施の形態６について説明する。
図１３はこの発明の実施の形態６による半導体素子駆動回路の構成を示す回路図である。図において、７，８はＧＴＯ回路を構成しているＧＴＯとダイオードであり、１０はオンゲート用スイッチ１２ａ、抵抗１６、広幅オンゲート用電圧源１７、および平滑コンデンサ１８よりなる広幅オンゲート信号発生回路、２０はオーバードライブ用スイッチ２２ａ、抵抗２６、オーバードライブ用電圧源２７、平滑コンデンサ２８を備えたオーバードライブ信号発生回路５０と、オフゲート用スイッチ２３ａ、オフゲート電圧源２９、平滑コンデンサ３０を備えたオフゲート信号発生回路６０よりなる単一パルスゲート信号発生回路である。また、３ａは指令信号生成回路、４１はゲート−カソード間電圧レベル判別回路、４２は第１のアンド回路である。なお、これら各部は、図１に同一符号を付して示した実施の形態１のそれらと同等の部分である。
【０１３３】
９ｄはＧＴＯ回路を形成しているＧＴＯ７のゲートとカソードの間に並列に接続される、ＧＴＯ７のカソードからゲートへ流れる電流をバイパスさせるための第２のバイパス抵抗であり、４７はこの第２のバイパス抵抗９ｄのＧＴＯ７のゲート−カソード間への並列接続をオン・オフする第２のバイパス用スイッチである。なお、４６は図１１に同一符号を付して示した実施の形態５におけるそれと同等のアンド機能を持ち、上記第２のバイパス用スイッチ４７のオン・オフを制御する第２のアンド回路である。このように、この実施の形態６の半導体素子駆動回路は、プルアップ抵抗９ｃに代えて第２のバイパス抵抗９ｄと第２のバイパス用スイッチ４７の直列接続体をＧＴＯ７のゲート−カソード間に並列に接続し、その第２のバイパス用スイッチ４７のオン・オフを第２のアンド回路４６で制御している点で、実施の形態１とは異なっている。
【０１３４】
次に動作について説明する。
ここで、この実施の形態６による半導体素子駆動回路の動作波形も図１２に示すものと同一になる。図１２のａはＧＴＯ回路の電流波形の一例を示したもので、この電流波形ａ中の破線部は図中に表されないインバータの他のＧＴＯ回路に流れる電流を表し、正側部分はＧＴＯ回路のＧＴＯ７が、負側部分はＧＴＯ回路のダイオード８がそれぞれインバータ電流を流していることを表している。図１２のｂ，ｃ，ｄは図１３の指令信号生成回路３ａからの各ゲート信号発生回路のオン・オフ指令信号であり、ｂは広幅オンゲート指令信号、ｃはオーバードライブ指令信号、ｄはオフゲート指令信号である。また、図１３に示すオンゲート用スイッチ１２ａ、オーバードライブ用スイッチ２２ａ、オフゲート用スイッチ２３ａ、および第２のバイパス用スイッチ４７は全てロウアクティブで動作するようになっている。
【０１３５】
図１２の時刻ｔ０においては、広幅オンゲート指令信号ｂおよびオーバードライブ指令信号ｃはともにＨレベルとなっている。このオーバードライブ指令信号ｃのＨレベルによってオーバードライブ信号発生回路５０はオフとなっている。そのときオフゲート指令信号ｄはＬレベルなのでオフゲート信号発生回路６０がオンしている。従って、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされてスレッシュホールド電圧ｈよりも低いために、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａはオフとなって、広幅オンゲート信号発生回路１０はオフ動作している。
【０１３６】
時刻ｔ１においては、広幅オンゲート指令信号ｂとオーバードライブ指令信号ｃがともにＬレベルになるので、オーバードライブ信号発生回路５０はこのオーバードライブ指令信号ｃのＬレベルによってオンになる。また、オフゲート指令信号ｄがＨレベルになるのでオフゲート信号発生回路６０がオフする。そのときＧＴＯ７側に電流が流れているので、ＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分だけ正方向に順バイアスされて、スレッシュホールド電圧ｈよりも高くなるため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルとなる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなり、広幅オンゲート信号発生回路１０はオン動作している。
【０１３７】
時刻ｔ２になると、広幅オンゲート指令信号ｂはＬレベルのままであるが、オーバードライブ指令信号ｃはＨレベルになる。このオーバードライブ指令信号ｃのＨレベルによってオーバードライブ信号発生回路５０がオフとなる。また、オフゲート指令信号ｄはＨレベルのままなのでオフゲート信号発生回路６０がオフとなっている。そのときＧＴＯ７側に電流が流れているので、この期間もＧＴＯ７のゲート−カソード間電圧ｅはゲート−カソード間のＰ−Ｎ接合部分の順方向オン電圧分正方向に順バイアスされており、スレッシュホールド電圧ｈよりも高いため、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＬレベルになる。よって第１のアンド回路４２の出力ｇはＬレベルとなって、オンゲート用スイッチ１２ａはオンとなる。これにより、広幅オンゲート信号発生回路１０はオン動作し、ＧＴＯ７のゲートにゲート電流Ｉｇが供給され、ＧＴＯ７のオンは維持される。
【０１３８】
時刻ｔ３においては、広幅オンゲート指令信号ｂがＨレベルになり、オーバードライブ指令信号ｃはそのままＨレベルを維持している。このオーバードライブ指令信号ｃのＨレベルによって、オーバードライブ信号発生回路５０はオフのままとなる。また、オフゲート指令信号ｄはＬレベルになるのでオフゲート信号発生回路６０はオンとなる。そのため、ＧＴＯ７のゲート−カソード間電圧ｅはオフゲート用電圧源２９の直流電圧で逆バイアスされてスレッシュホールド電圧ｈよりも低くなる。従って、ＧＴＯ７はオフ動作に入り、ゲート−カソード間電圧レベル判別回路４１の出力ｆはＨレベルとなる。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａもオフとなるため、広幅オンゲート信号発生回路１０はオフ動作になる。
【０１３９】
時刻ｔ３から時刻ｔ４までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ４でＧＴＯ７のオフ動作が完了し、以後時刻ｔ５までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１４０】
時刻ｔ５においては、ＧＴＯ回路の電流ａが正の方向であるので、再び時刻１から時刻ｔ３と同様な動作を時刻ｔ７に到達する前まで繰り返す。時刻ｔ７付近においてゲート−カソード間電圧レベル判別回路４１の出力ｆは、ダイオード８に電流が流れはじめてからわずかな時間差をもたせ、時刻ｔ７でＨレベルになる。このようにする理由は、実際にはスレッシュホールド電圧ｈをＧＴＯ回路のＧＴＯ７側の電流とダイオード８側の電流がクロスする付近の電圧が不安定になるおそれがあるため、ダイオード８側に電流が流れ始めてダイオード８の順方向オン電圧が確立する程度のマイナス電圧に設定したほうがよいためである。よって第１のアンド回路４２の出力ｇはＨレベルとなり、オンゲート用スイッチ１２ａはオフとなって広幅オンゲート信号発生回路１０はオフ動作になる。なお、このときはじめて、第２のアンド回路４６に入力されている第１のアンド回路４２の出力ｇがＨレベルとなり、指令信号生成回路３ａからの広幅オンゲート指令信号ｂがＬレベルとなるので、第２のアンド回路４６の出力ｉはＬレベルになる。これによって、それまでオフしていた第２のバイパス用スイッチ４７がオンとなって、ＧＴＯ回路のＧＴＯ７に逆並列に接続したダイオード８の順方向オン電圧により、第２のバイパス抵抗９ｄを介してＧＴＯ７のカソードからの電流がバイパスされ、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１４１】
次に時刻ｔ８に至るまでの動作について説明する。なお、図１４はＧＴＯ回路のダイオード８に電流が流れて順方向オン電圧が発生したときの回路図を示しており、各部には図６の相当部分と同一の符号を付してその説明を省略する。この場合もアノード・エミッタショート型ＧＴＯに関するもので、ＧＴＯ７の内部モデルは図５のｂ１に示す通りであり、そのアノードＡとゲートＧの間に逆並列にダイオードが寄生しているため、回路図モデルは図５のｂ２のように表される。ＧＴＯ７のアノードＡを基準にすると、ダイオード８の順方向オン電圧８ａの電圧値をＶＦ１、ＧＴＯ７の寄生ダイオード７ａの順方向オン電圧値をＶＦ３とし、第２のバイパス抵抗９ｄの抵抗値をＲ３とすると、Ｉｇ＝（ＶＦ１−ＶＦ３）／Ｒ３で決まる電流がＧＴＯ７のゲートＧよりアノードＡヘ流れる。この電流は通常のゲート電流Ｉｇ＝Ｖ２／Ｒ１より低く、例えば１／１００程度に設定するので、この期間の広幅オンゲート信号発生回路１０の発生ロスは極小になる。これにより、時刻ｔ８に至るまでのゲート−カソード間電圧ｅについては−（ＶＦ１−ＶＦ３）が発生することになる。
【０１４２】
このように、この実施の形態６においては、例えば図１４に示すようにオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合、その両端に寄生する容量２３ｂが、オフゲート信号発生回路６０のオン期間中にオフゲート電圧源２９の直流電圧まで充電されていた電圧よりダイオード８に電流が流れる際に発生する順方向オン電圧８ａ分だけ減少して、再充電しないとゲート電圧が負電圧のままになってしまうのを防止する際、実施の形態１で用いたプルアップ抵抗９ｃでは、抵抗値が高くないとオフ期間中にも損失が発生するのに対して、第２のアンド回路４６の出力でオン・オフされる第２のバイパス用スイッチ４７を設けることにより、第２のバイパス抵抗９ｄの抵抗値を低くすることを可能にし、オフゲート用スイッチ２３ａに寄生する容量２３ｂの再充電のための遅延を防止している。
【０１４３】
時刻ｔ８から時刻ｔ９までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ９でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１０までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。また、このとき指令信号生成回路３ａより第２のアンド回路４６に入力されている広幅オンゲート指令信号ｂがＨレベルとなっているので、第２のアンド回路４６の出力ｉはＨレベルとなり、第２のバイパス用スイッチ４７はオフとなる。
【０１４４】
時刻ｔ１１においてはＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第２のバイパス抵抗９ｄの時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。なお、その時、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂはＬレベル、第１のアンド回路の出力ｇはＨレベルとなる。従って、それらが入力される第２のアンド回路４６の出力ｉはＬレベルとなって第２のバイパス用スイッチ４７はオンとなる。第２のバイパス用スイッチ４７がオンすると、ＧＴＯ回路のＧＴＯ７に逆並列に接続したダイオード８の順方向オン電圧８ａによって、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１４５】
時刻ｔ１２から時刻ｔ１３までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１３でＧＴＯ７のオフ動作が完了し、以後時刻ｔ１４までの間はゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。またこの期間では、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂがＨレベルとなるので、第２のアンド回路４６の出力ｉはＨレベルとなり、第２のバイパス用スイッチ４７はオフする。
【０１４６】
時刻ｔ１４においてもＧＴＯ回路の電流ａが負方向であるが、ゲート−カソード間電圧レベル判別回路４１による電圧判別を、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合に、当該スイッチの両端に寄生する容量２３ｂにより発生する、抵抗１６と第２のバイパス抵抗９ｄの時定数分の動作遅延されないように行うためには、ＧＴＯ７のオーバードライブ指令信号ｃをＬレベルにしてオーバードライブ信号発生回路５０をオンさせ、ゲート−カソード間電圧ｅを−（ＶＦ１−ＶＦ３）にしておく。また、その時、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂがＬレベル、第１のアンド回路４２の出力がＨレベルとなるので、第２のアンド回路４６の出力ｉはＬレベルとなり、第２のバイパス用スイッチ４７はオンして、ＧＴＯ７のゲートにはゲート電流Ｉｇとして微少電流が流れる。
【０１４７】
時刻ｔ１６はＧＴＯ回路の電流ａの方向が負から正に切り替わるときであり、ゲート−カソード間電圧レベル判別回路４１のスレッシュホールド電圧ｈをマイナスにしておくことにより、ゲート−カソード間電圧レベル判別回路４１の出力ｆに、ダイオード８に電流が流れ終わる前にわずかな時間差をもたせることができ、時刻ｔ１６でゲート−カソード間電圧レベル判別回路４１の出力ｆ、および第１のアンド回路４２の出力ｇをＬレベルにし、広幅オンゲート信号発生回路１０はオン動作にして、ＧＴＯ７の正方向電流を流すためのオン定常ゲート信号として待機するようになり、例えばオフゲート用スイッチ２３ａにＦＥＴ等を使用した場合の、当該スイッチの両端に寄生する容量２３ｂを急速に充電する。これによって時刻ｔ１６から時刻ｔ１７までの期間、ＧＴＯ７はオン動作をすることになる。また、その時、第２のアンド回路４６に入力される広幅オンゲート指令信号ｂがＬレベル、第１のアンド回路４２の出力ｇがＬレベルとなるので、第２のアンド回路４６の出力ｉはＨレベルとなり、第２のバイパス用スイッチ４７はオフする。
【０１４８】
時刻ｔ１７から時刻ｔ１８までの期間は、ＧＴＯ７をオフ動作させるためにゲート−カソード間のキャリアを抜く期間であり、時刻ｔ１８でＧＴＯ７のオフ動作が完了し、以後、ゲート電流ＩｇはＧＴＯ７のオフ状態を維持するだけの微少電流しか流れていない。
【０１４９】
以上のように、この実施の形態５においても、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯ７に逆並列接続されたダイオード８に電流が流れる期間は、広幅オンゲート信号発生回路１０で発生する損失をなくすことができるようになるため、図１５に示した従来のＧＴＯのパルストランス方式のオンゲート制御装置における、インバータ出力の半サイクル期間連続する広幅オンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、同様に、図１７に示す従来のオンゲート制御装置についても、インバータ出力の半サイクル期間連続する広幅のオンゲート信号をＧＴＯ７に加えるようになっているため、ゲート回路の消費電力が大きく、ゲート制御装置が大型で高価になるという課題を解消することが可能となり、また、図１８に示す従来の狭幅パルス信号制御方式トランス方式ゲート制御装置による電圧レベル判別回路における、アノード−カソード間電圧を監視するためにＧＴＯオフ期間にはインバータの直流電圧に対する耐圧が必要になり、特に判別回路１内のダイオード１ｇが耐圧を必要とするという課題を解消することが可能となるなどの効果が得られ、また広幅式広幅オンゲート信号発生回路の安定性をもつ理想的な回路が実現できる。
【０１５０】
【発明の効果】
以上のように、この発明によれば、ＧＴＯのゲートとカソードの間にプルアップ抵抗を接続するように構成したので、ＧＴＯ回路に流れる電流の負方向期間が終了する際、ＧＴＯのゲート−カソード間の電位差がなくなるため、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れている期間は、オンゲート信号が出力されなくなってゲート電流値が減少し、オンゲート用スイッチで発生する損失をなくすことが可能になる効果がある。
【０１５１】
この発明によれば、オンゲート用スイッチに第１のバイパス抵抗を並列に接続するように構成したので、オンゲート用スイッチがオフした後、広幅オンゲート信号発生回路の抵抗とこのバイパス抵抗の直流接続体によって微少電流が流れ、ＧＴＯ回路に流れる電流が負方向の場合、つまりＧＴＯに逆並列接続されたダイオードに電流が流れている期間は、ゲート電流値が減少し、オンゲート用スイッチで発生する損失を少なくすることが可能となる効果がある。
【０１５２】
この発明によれば、オンゲート用スイッチに第１のバイパス抵抗を並列に接続するとともに、広幅オンゲート信号発生回路とＧＴＯのゲートの間にゲート電流遮断用スイッチを直列に接続するように構成したので、オンゲート用スイッチで発生する損失を少なくすることが可能となるばかりか、ＧＴＯがオフしている期間にオフゲート用スイッチがオンするため、オンゲート信号発生回路からオフゲート電圧源に向かって流れる電流を遮断することによって、当該電流によって発生する広幅オンゲート信号発生回路の抵抗と第１のバイパス抵抗による損失を抑えることが可能になるなどの効果がある。
【０１５３】
この発明によれば、オンゲート用スイッチに第１のバイパス抵抗を並列に接続するとともに、この第１のバイパス抵抗に直列に第１のバイパス用スイッチを接続するように構成したので、オンゲート用スイッチで発生する損失を少なくすることが可能となるばかりか、オンゲート用スイッチがＧＴＯのゲートに直接接続されるため、スイッチ素子としてＦＥＴスイッチ等を利用してもそのオン抵抗の影響はなくなり、通常のオンゲート信号電流によってこのＦＥＴスイッチ等のオン抵抗による損失をなくすことが可能になるなどの効果がある。
【０１５４】
この発明によれば、第１のバイパス抵抗と第１のバイパス用スイッチの直列接続体をオンゲート用スイッチと並列に接続するとともに、この第１のバイパス用スイッチを第２のアンド回路の出力で制御するように構成したので、オンゲート用スイッチで発生する損失を少なくすることが可能となり、ＦＥＴスイッチ等のオン抵抗による損失をなくすことが可能になるばかりか、第１のバイパス用スイッチの電流容量に余裕を持たせる必要がなくなり、小さな電流容量のスイッチ素子を選択することが可能となるなどの効果がある。
【０１５５】
この発明によれば、ＧＴＯのゲートとカソードの間に第２のバイパス抵抗と第２のバイパス用スイッチの直列接続体を接続するように構成したので、ＧＴＯ回路に流れる電流の負方向期間が終了する際、ＧＴＯのゲート−カソード間の電位差がなくなって、オンゲート用スイッチで発生する損失をなくすことが可能となり、また、オフゲート用スイッチにＦＥＴ等使用した場合でも、そのスイッチ両端に寄生する容量の影響を防止するため、高抵抗値が要求されていたプルアップ抵抗の位置に、低抵抗値の第２のバイパス抵抗を挿入すればよくなり、オフゲート用スイッチの寄生容量を再充電するための遅延がなくなるなどの効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体素子駆動回路を示す回路図である。
【図２】 実施の形態１の半導体素子駆動回路の動作を説明するための波形図である。
【図３】 この発明の実施の形態２による半導体素子駆動回路を示す回路図である。
【図４】 実施の形態２，３および４の半導体素子駆動回路の動作を説明するための波形図である。
【図５】 ＧＴＯの内部モデルと回路モデルを示す説明図である。
【図６】 実施の形態２のＧＴＯ回路のダイオードに電流が流れて、順方向オン電圧が発生したときの回路図である。
【図７】 この発明の実施の形態３による半導体素子駆動回路を示す回路図である。
【図８】 実施の形態３のＧＴＯ回路のダイオードに電流が流れて、順方向オン電圧が発生したときの回路図である。
【図９】 この発明の実施の形態４による半導体素子駆動回路を示す回路図である。
【図１０】 実施の形態４および５のＧＴＯ回路のダイオードに電流が流れて、順方向オン電圧が発生したときの回路図である。
【図１１】 この発明の実施の形態５による半導体素子駆動回路を示す回路図である。
【図１２】 実施の形態５および６の半導体素子駆動回路の動作を説明するための波形図である。
【図１３】 この発明の実施の形態６による半導体素子駆動回路を示す回路図である。
【図１４】 実施の形態６のＧＴＯ回路のダイオードに電流が流れて、順方向オン電圧が発生したときの回路図である。
【図１５】 従来のパルストランスを用いた広幅パルス信号制御方式のオンゲート制御装置を示す回路図である。
【図１６】 上記従来のパルストランスを用いた広幅パルス信号制御方式のオンゲート制御装置の信号波形図である。
【図１７】 従来の他の広幅パルス信号制御方式のオンゲート制御装置を示す回路図である。
【図１８】 従来のパルストランスを用いた狭幅パルス信号制御方式のオンゲート制御装置を示す回路図である。
【図１９】 上記従来のパルストランスを用いた狭幅パルス信号制御方式のオンゲート制御装置の動作を説明するための波形図である。
【符号の説明】
３ａ 指令信号生成回路、７ ＧＴＯ、８ ダイオード、９ｃ プルアップ抵抗、９ｄ 第２のバイパス抵抗、１０ 広幅オンゲート信号発生回路、２０ 単一パルスゲート信号発生回路、４１ ゲート−カソード間電圧レベル判別回路、４２ 第１のアンド回路、４３ 第１のバイパス抵抗、４４ ゲート電流遮断用スイッチ、４５ 第１のバイパス用スイッチ、４６ 第２のアンド回路、４７ 第２のバイパス用スイッチ。
Claims (6)
- アノード・エミッタショート型のゲートターンオフ・サイリスタを駆動するための、前記ゲートターンオフ・サイリスタのゲート−カソード間に印加する広幅オンゲート信号を発生する広幅オンゲート信号発生回路と、
前記ゲートターンオフ・サイリスタに逆並列接続されてゲートターンオフ・サイリスタ回路を形成するダイオードの一端及び前記ゲートターンオフ・サイリスタのカソードに接続したオーバードライブ用電圧源及びオフゲート用電圧源と、前記オーバードライブ用電圧源に一端が接続し、他端が前記ゲートターンオフ・サイリスタのゲートに接続するスイッチであって、前記オーバードライブ用電圧源からの直流電圧をオン・オフすることで、前記ゲートターンオフ・サイリスタのゲート−カソード間に印加する単一パルスのオーバードライブ信号を発生するオーバードライブ用スイッチと、前記オフゲート用電圧源に一端が接続し、他端が前記ゲートターンオフ・サイリスタのゲートに接続し、両端に容量が寄生するスイッチであって、前記オフゲート用電圧源からの直流電圧をオン・オフすることで、前記ゲートターンオフ・サイリスタのゲート−カソード間に印加する単一パルスのオフゲート信号を発生するオフゲート用スイッチとを有する単一パルスゲート信号発生回路と、
前記ゲートターンオフ・サイリスタのゲート−カソード間電圧レベルが所定のレベルより高いか低いかを判別して、ハイまたはロウレベルの判別信号を出力するゲート−カソード間電圧レベル判別回路と、
前記ゲートターンオフ・サイリスタのオン・オフ指令に従って、前記広幅オンゲート信号発生回路と単一パルスゲート信号発生回路の各スイッチとを制御するための指令信号を生成する指令信号生成回路と、
前記指令信号生成回路が生成した広幅オンゲート指令信号と前記ゲート−カソード間電圧レベル判別回路の出力とを入力とし、前記広幅オンゲート指令信号がオン時でかつ、前記ゲートターンオフ・サイリスタに逆並列接続されてゲートターンオフ・サイリスタ回路を形成するダイオードに電流が流れるのを、前記ゲート−カソード間電圧レベル判別回路が判別したときに、その出力が前記広幅オンゲート信号発生回路をオフさせる信号となるアンド機能を持った第１のアンド回路と、
前記ゲートターンオフ・サイリスタのゲート−カソード間に並列接続され、前記ゲートターンオフ・サイリスタ回路に流れる電流の負方向期間が終了する際、ゲート−カソード間の電圧差をなくすためのプルアップ抵抗とを備え、
前記ゲートターンオフ・サイリスタに逆並列接続されたダイオードに電流が流れる間、前記オフゲート用スイッチの両端に寄生する容量と前記プルアップ抵抗とによる時定数分の動作遅延を抑制するように、前記オーバドライブ用スイッチにより前記ゲートターンオフ・サイリスタのゲート−カソード間に印加する単一パルスのオーバードライブ信号を発生してゲート−カソード間電圧を前記所定のレベルに固定する半導体素子駆動回路。 - アノード・エミッタショート型のゲートターンオフ・サイリスタを駆動するための、前記ゲートターンオフ・サイリスタのゲート−カソード間に印加する広幅オンゲート信号を発生する広幅オンゲート信号発生回路と、
前記ゲートターンオフ・サイリスタに逆並列接続されてゲートターンオフ・サイリスタ回路を形成するダイオードの一端及び前記ゲートターンオフ・サイリスタのカソードに接続したオーバードライブ用電圧源及びオフゲート用電圧源と、前記オーバードライブ用電圧源に一端が接続し、他端が前記ゲートターンオフ・サイリスタのゲートに接続するスイッチであって、前記オーバードライブ用電圧源からの直流電圧をオン・オフすることで、前記ゲートターンオフ・サイリスタのゲート−カソード間に印加する単一パルスのオーバードライブ信号を発生するオーバードライブ用スイッチと、前記オフゲート用電圧源に一端が接続し、他端が前記ゲートターンオフ・サイリスタのゲートに接続し、両端に容量が寄生するスイッチであって、前記オフゲート用電圧源からの直流電圧をオン・オフすることで、前記ゲートターンオフ・サイリスタのゲート−カソード間に印加する単一パルスのオフゲート信号を発生するオフゲート用スイッチとを有する単一パルスゲート信号発生回路と、
前記ゲートターンオフ・サイリスタのゲート−カソード間電圧レベルが所定のレベルより高いか低いかを判別して、ハイまたはロウレベルの判別信号を出力するゲート−カソード間電圧レベル判別回路と、
前記ゲートターンオフ・サイリスタのオン・オフ指令に従って、前記広幅オンゲート信号発生回路と単一パルスゲート信号発生回路の各スイッチを制御するための指令信号を生成する指令信号生成回路と、
前記指令信号生成回路が生成した広幅オンゲート指令信号と前記ゲート−カソード間電圧レベル判別回路の出力とを入力とし、前記広幅オンゲート指令信号がオン時でかつ、前記ゲートターンオフ・サイリスタに逆並列接続されてゲートターンオフ・サイリスタ回路を形成するダイオードに電流が流れるのを、前記ゲート−カソード間電圧レベル判別回路が判別したときに、その出力が前記広幅オンゲート信号発生回路をオフさせる信号となるアンド機能を持った第１のアンド回路と、
前記広幅オンゲート信号発生回路のオンゲート用スイッチに並列接続され、第１の抵抗を介してオンゲート用電源と接続して、前記オンゲート用スイッチに流れる電流をバイパスさせる第１のバイパス抵抗とを備え、
前記ゲートターンオフ・サイリスタに逆並列接続されたダイオードに電流が流れる間、前記オフゲート用電圧源の電圧まで充電されていた前記オフゲート用スイッチの両端の寄生容量が前記ダイオードに発生する順方向オン電圧分だけ減少するのを抑制するように、前記オンゲート用電圧源及び前記ダイオードに発生した順方向オン電圧により、前記第１の抵抗と前記第１のバイパス抵抗との直列接続体を介して前記ゲートターンオフ・サイリスタのゲートに微少電流を流す半導体素子駆動回路。 - 広幅オンゲート信号発生回路とゲートターンオフ・サイリスタのゲートとの間に、指令信号生成回路より出力される広幅オンゲート指令信号と同期してオン・オフするゲート電流遮断用スイッチを直列に接続したことを特徴とする請求項２記載の半導体素子駆動回路。
- 広幅オンゲート信号発生回路のオンゲート用スイッチに並列に接続されている第１のバイパス抵抗に、指令信号生成回路より出力される広幅オンゲート指令信号と同期してオン・オフする第１のバイパス用スイッチを直列に接続したことを特徴とする請求項２記載の半導体素子駆動回路。
- 一方の入力を指令信号生成回路からの広幅オンゲート指令信号とし、もう一方の入力を第１のアンド回路の出力とする第２のアンド回路を有し、
前記広幅オンゲート指令信号がオンでかつ、前記第１のアンド回路の出力が広幅オンゲート信号発生回路のオンゲート用スイッチをオフさせるものであった場合に、前記第２のアンド回路の出力で第１のバイパス用スイッチをオンにすることを特徴とする請求項４記載の半導体素子駆動回路。 - アノード・エミッタショート型のゲートターンオフ・サイリスタを駆動するための、前記ゲートターンオフ・サイリスタのゲート−カソード間に印加する広幅オンゲート信号を発生する広幅オンゲート信号発生回路と、
前記ゲートターンオフ・サイリスタに逆並列接続されてゲートターンオフ・サイリスタ回路を形成するダイオードの一端及び前記ゲートターンオフ・サイリスタのカソードに接続したオーバードライブ用電圧源及びオフゲート用電圧源と、前記オーバードライブ用電圧源に一端が接続し、他端が前記ゲートターンオフ・サイリスタのゲートに接続するスイッチであって、前記オーバードライブ用電圧源からの直流電圧をオン・オフすることで、前記ゲートターンオフ・サイリスタのゲート−カソード間に印加する単一パルスのオーバードライブ信号を発生するオーバードライブ用スイッチと、前記オフゲート用電圧源に一端が接続し、他端が前記ゲートターンオフ・サイリスタのゲートに接続し、両端に容量が寄生するスイッチであって、前記オフゲート用電圧源からの直流電圧をオン・オフすることで、前記ゲートターンオフ・サイリスタのゲート−カソード間に印加する単一パルスのオフゲート信号を発生するオフゲート用スイッチとを有する単一パルスゲート信号発生回路と、
前記ゲートターンオフ・サイリスタのゲート−カソード間電圧レベルが所定のレベルより高いか低いかを判別して、ハイまたはロウレベルの判別信号を出力するゲート−カソード間電圧レベル判別回路と、
前記ゲートターンオフ・サイリスタのオン・オフ指令に従って、前記広幅オンゲート信号発生回路と単一パルスゲート信号発生回路を制御するための指令信号を生成する指令信号生成回路と、
前記指令信号生成回路が生成した広幅オンゲート指令信号と前記ゲート−カソード間電圧レベル判別回路の出力とを入力とし、前記広幅オンゲート指令信号がオン時でかつ、前記ゲートターンオフ・サイリスタに逆並列接続されてゲートターンオフ・サイリスタ回路を形成するダイオードに電流が流れるのを、前記ゲート−カソード間電圧レベル判別回路が判別したときに、その出力が前記広幅オンゲート信号発生回路をオフさせる信号となるアンド機能を持った第１のアンド回路と、
前記ゲートターンオフ・サイリスタのゲートとカソードの間に並列に接続される、前記ゲートターンオフ・サイリスタのカソードからゲートに流れる電流をバイパスさせるための第２のバイパス抵抗と、
前記第２のバイパス抵抗の前記ゲートターンオフ・サイリスタのゲート−カソード間への並列接続をオン・オフする第２のバイパス用スイッチと、
一方の入力である前記広幅オンゲート指令信号がオンでかつ、もう一方の入力である前記第１のアンド回路の出力が前記広幅オンゲート信号発生回路をオフさせる信号であった場合に、前記第２のバイパス用スイッチにオン信号を出力するアンド機能を持った第２のアンド回路とを備え、
前記ゲートターンオフ・サイリスタに逆並列接続されたダイオードに電流が流れる間、前記オフゲート電圧源の電圧まで充電されていた前記オフゲート用スイッチの両端の寄生容量が、前記ダイオードに発生する順方向オン電圧分だけ減少するのを抑制するように、前記ダイオードに発生した順方向オン電圧により、前記第２のバイパス抵抗を介して前記ゲートターンオフ・サイリスタのカソードからの電流をバイパスし、前記ゲートターンオフ・サイリスタのゲートに微少電流を流す半導体素子駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20054399A JP3756353B2 (ja) | 1999-07-14 | 1999-07-14 | 半導体素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20054399A JP3756353B2 (ja) | 1999-07-14 | 1999-07-14 | 半導体素子駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001028534A JP2001028534A (ja) | 2001-01-30 |
| JP3756353B2 true JP3756353B2 (ja) | 2006-03-15 |
Family
ID=16426064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20054399A Expired - Lifetime JP3756353B2 (ja) | 1999-07-14 | 1999-07-14 | 半導体素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3756353B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4839725B2 (ja) * | 2005-06-14 | 2011-12-21 | シンフォニアテクノロジー株式会社 | 電子スイッチ |
| JP5258706B2 (ja) * | 2009-08-25 | 2013-08-07 | 東芝三菱電機産業システム株式会社 | 半導体電力変換装置のゲート駆動回路 |
| DE102016120015A1 (de) * | 2016-10-20 | 2018-04-26 | Metabowerke Gmbh | Schaltungsanordnung zur Ansteuerung einer zündbaren Halbleiterschaltung |
-
1999
- 1999-07-14 JP JP20054399A patent/JP3756353B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001028534A (ja) | 2001-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7345896B2 (en) | Secondary side power supply controller and method therefor | |
| US5479089A (en) | Power converter apparatus having instantaneous commutation switching system | |
| US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
| US6271712B1 (en) | Synchronous rectifier and method of operation | |
| US5822199A (en) | Controller for a power switch and method of operation thereof | |
| US7440299B2 (en) | Control of a MOS transistor as rectifying element | |
| JPH10327585A (ja) | 電力変換装置 | |
| US6414854B2 (en) | Driving device and method of switching element in power conversion apparatus using current-controlled semiconductor switching element | |
| JPH0748942B2 (ja) | 同期スイッチングシステムを備えた高効率パワーコンバータ | |
| US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
| US4392172A (en) | Reactive snubber for inductive load clamp diodes | |
| JP3756353B2 (ja) | 半導体素子駆動回路 | |
| US6157181A (en) | Step-down DC/DC converter for converting a high DC input voltage into a low DC output voltage | |
| JPH08289538A (ja) | Ｄｃ−ｄｃコンバータ | |
| US7372710B2 (en) | Switching power source device of the type capable of controlling power loss in generating output voltage from a secondary winding of a transformer | |
| JP2004015884A (ja) | スイッチング回路及び電源回路 | |
| JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| JP2000354370A (ja) | 同期整流コンバータ | |
| JPH07135769A (ja) | 直列共振コンバータ | |
| US12021511B2 (en) | Drive circuit of switching element and intelligent power module | |
| JPH04289781A (ja) | パルス幅変調制御インバータの制御回路 | |
| JPH0226813B2 (ja) | ||
| WO2022013947A1 (ja) | 電力用半導体素子の駆動調整回路、パワーモジュール、および電力変換装置 | |
| JP3216432B2 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3756353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |