JP2000354370A - 同期整流コンバータ - Google Patents
同期整流コンバータInfo
- Publication number
- JP2000354370A JP2000354370A JP11162405A JP16240599A JP2000354370A JP 2000354370 A JP2000354370 A JP 2000354370A JP 11162405 A JP11162405 A JP 11162405A JP 16240599 A JP16240599 A JP 16240599A JP 2000354370 A JP2000354370 A JP 2000354370A
- Authority
- JP
- Japan
- Prior art keywords
- current
- fet
- synchronous rectification
- synchronous
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 電流領域の小さな領域における電力損失を小
さくすることができる同期整流コンバータを提供するこ
とを目的とするものである。 【解決手段】 ＦＥＴの電流―損失特性とショットキバ
リアダイオードの電流―損失特性との交点またはその近
傍に対応する電流の値と同じ電流を、同期整流用ＦＥＴ
が出力すると、同期整流用ＦＥＴをゲートカットし（同
期整流用ＦＥＴをオフさせ）、ＦＥＴの電流路から、シ
ョットキバリアダイオードまたはＦＥＴのボディダイオ
ードの電流路に切り換えるコンバータである。
さくすることができる同期整流コンバータを提供するこ
とを目的とするものである。 【解決手段】 ＦＥＴの電流―損失特性とショットキバ
リアダイオードの電流―損失特性との交点またはその近
傍に対応する電流の値と同じ電流を、同期整流用ＦＥＴ
が出力すると、同期整流用ＦＥＴをゲートカットし（同
期整流用ＦＥＴをオフさせ）、ＦＥＴの電流路から、シ
ョットキバリアダイオードまたはＦＥＴのボディダイオ
ードの電流路に切り換えるコンバータである。
Description
【０００１】
【発明の属する技術分野】本発明は、同期整流コンバー
タおよびその制御方法に関する。
タおよびその制御方法に関する。
【０００２】
【従来の技術】図６は、従来の同期整流コンバータ１０
０を示す回路図である。
０を示す回路図である。
【０００３】従来の同期整流コンバータ１００は、トラ
ンスＴの２次巻線電圧を受け、同期整流用ＦＥＴ２のゲ
ート電圧、転流用ＦＥＴ３のゲート電圧が、スレッシュ
ホールド電圧を越えるときにオン動作を行う。これらＦ
ＥＴ２、３のオンは、固有のスレッシュホールド値によ
って決められ、入力電流または出力電流が小さい領域で
あっても、ゲート電圧がスレッシュホールド電圧よりも
大きければ、オン動作を行う。そして、この期間でもゲ
ート損失が発生し、このゲート損失は無視できない値で
ある。
ンスＴの２次巻線電圧を受け、同期整流用ＦＥＴ２のゲ
ート電圧、転流用ＦＥＴ３のゲート電圧が、スレッシュ
ホールド電圧を越えるときにオン動作を行う。これらＦ
ＥＴ２、３のオンは、固有のスレッシュホールド値によ
って決められ、入力電流または出力電流が小さい領域で
あっても、ゲート電圧がスレッシュホールド電圧よりも
大きければ、オン動作を行う。そして、この期間でもゲ
ート損失が発生し、このゲート損失は無視できない値で
ある。
【０００４】
【発明が解決しようとする課題】ところで、ＦＥＴの順
方向電圧降下は、０．１Ｖ以下であり、ショットキバリ
アダイオード（ＳＢＤ）の順方向電圧降下は、０．４Ｖ
程度であり、ＦＥＴの順方向電圧降下が小さいので、電
圧降下による電力損失は、ＦＥＴの方が小さい。電流が
大きな領域では、順方向電圧降下による電力損失の比率
が大きいので、ショットキバリアダイオードを使用した
同期整流方式よりも、ＦＥＴを使用した同期整流方式が
有利である。
方向電圧降下は、０．１Ｖ以下であり、ショットキバリ
アダイオード（ＳＢＤ）の順方向電圧降下は、０．４Ｖ
程度であり、ＦＥＴの順方向電圧降下が小さいので、電
圧降下による電力損失は、ＦＥＴの方が小さい。電流が
大きな領域では、順方向電圧降下による電力損失の比率
が大きいので、ショットキバリアダイオードを使用した
同期整流方式よりも、ＦＥＴを使用した同期整流方式が
有利である。
【０００５】しかし、ＦＥＴを使用した同期整流方式の
場合、電圧降下による損失以外に駆動電力損失(駆動回
路等の電力損失)が発生する。また、ＦＥＴ動作時、特
に同期整流方式におけるＦＥＴ動作時には、軽負荷時に
双方向コンバータ動作になるので、トランスの２次側か
ら１次側にエネルギが伝達され、これによって電力損失
が発生するという問題もある。
場合、電圧降下による損失以外に駆動電力損失(駆動回
路等の電力損失)が発生する。また、ＦＥＴ動作時、特
に同期整流方式におけるＦＥＴ動作時には、軽負荷時に
双方向コンバータ動作になるので、トランスの２次側か
ら１次側にエネルギが伝達され、これによって電力損失
が発生するという問題もある。
【０００６】つまり、ダイオードの代わりにＭＯＳＦＥ
Ｔを整流回路に使った場合における大きな違いは、ダイ
オードは一方通行であるのに対して、ＭＯＳＦＥＴはど
ちらの方向にでも電流を流せることである。十分なゲー
ト電圧があればどちらの極性でも同様なオーミックな特
性を示す。これは、同期整流回路の場合とダイオードの
場合とでは、異なる回路動作を行うことがあることを示
している。
Ｔを整流回路に使った場合における大きな違いは、ダイ
オードは一方通行であるのに対して、ＭＯＳＦＥＴはど
ちらの方向にでも電流を流せることである。十分なゲー
ト電圧があればどちらの極性でも同様なオーミックな特
性を示す。これは、同期整流回路の場合とダイオードの
場合とでは、異なる回路動作を行うことがあることを示
している。
【０００７】したがって、電流の小さい領域では駆動電
力損失と双方向コンバータ動作による電力損失との和が
無視できなくなり、ダイオードの順方向電圧降下による
電力損失よりも大きくなる電流領域が存在することを確
認した。
力損失と双方向コンバータ動作による電力損失との和が
無視できなくなり、ダイオードの順方向電圧降下による
電力損失よりも大きくなる電流領域が存在することを確
認した。
【０００８】本発明は、電流領域の小さな領域における
電力損失を小さくすることができるコンバータを提供す
ることを目的とするものである。
電力損失を小さくすることができるコンバータを提供す
ることを目的とするものである。
【０００９】
【課題を解決するための手段】本発明は、上記知見に基
づき、ＦＥＴを流れる電流が減少してＦＥＴの電流―損
失特性とショットキバリアダイオードの電流―損失特性
との交点またはその近傍に対応する電流の値と同じ電流
が、同期整流用ＦＥＴを通流すると、同期整流用ＦＥＴ
をゲートカットし（同期整流用ＦＥＴをオフさせ）、Ｆ
ＥＴの電流路から、ショットキバリアダイオードまたは
ＦＥＴのボディダイオードの電流路に切り換えるコンバ
ータである。
づき、ＦＥＴを流れる電流が減少してＦＥＴの電流―損
失特性とショットキバリアダイオードの電流―損失特性
との交点またはその近傍に対応する電流の値と同じ電流
が、同期整流用ＦＥＴを通流すると、同期整流用ＦＥＴ
をゲートカットし（同期整流用ＦＥＴをオフさせ）、Ｆ
ＥＴの電流路から、ショットキバリアダイオードまたは
ＦＥＴのボディダイオードの電流路に切り換えるコンバ
ータである。
【００１０】
【発明の実施の形態および実施例】図１は、本発明の第
１実施例である同期整流コンバータ１０１を示す回路図
である。
１実施例である同期整流コンバータ１０１を示す回路図
である。
【００１１】同期整流コンバータ１０１は、直流入力電
圧をスイッチング素子１１によって交流電圧に変換し、
この変換された交流電圧を主トランスＴの１次巻線に印
加し、上記主トランスＴの２次巻線から取り出された電
圧を同期整流用ＦＥＴ１２、転流用ＦＥＴ１３、出力チ
ョークコイルＬ１、コンデンサＣ１によって整流、平滑
し、これによって、直流電圧を出力する同期整流コンバ
ータであり、電流検出回路５０と、比較回路６０と、ゲ
ートカット回路７０とを有するものである。
圧をスイッチング素子１１によって交流電圧に変換し、
この変換された交流電圧を主トランスＴの１次巻線に印
加し、上記主トランスＴの２次巻線から取り出された電
圧を同期整流用ＦＥＴ１２、転流用ＦＥＴ１３、出力チ
ョークコイルＬ１、コンデンサＣ１によって整流、平滑
し、これによって、直流電圧を出力する同期整流コンバ
ータであり、電流検出回路５０と、比較回路６０と、ゲ
ートカット回路７０とを有するものである。
【００１２】また、同期整流コンバータ１０１は、その
入力端子ｔ１、ｔ２に直流電源ＢＴが接続され、その出
力端子ｔ３、ｔ４に負荷が接続され、反転回路２０と、
バッファ回路３０と、抵抗Ｒ１、Ｒ２、Ｒ３と、ダイオ
ードＤ１と、ショットキバリアダイオード１２Ｄ、１３
Ｄとを有する。
入力端子ｔ１、ｔ２に直流電源ＢＴが接続され、その出
力端子ｔ３、ｔ４に負荷が接続され、反転回路２０と、
バッファ回路３０と、抵抗Ｒ１、Ｒ２、Ｒ３と、ダイオ
ードＤ１と、ショットキバリアダイオード１２Ｄ、１３
Ｄとを有する。
【００１３】反転回路２０は、トランスＴの２次側端子
Ｐ１の矩形波電圧信号を反転する回路であり、ＦＥＴ１
４、２１、２２とダイオードＤ２とを有する。また、反
転回路２０は、同期整流用ＦＥＴ１２のゲートに印加さ
れる矩形波電圧信号とは１８０度位相の異なる矩形波電
圧信号を転流用ＦＥＴ１３のゲートに印加する反転回路
であり、反転回路２０の出力端子と転流用ＦＥＴ１３の
ゲートとを接続する線は、反転回路２０によって反転し
た矩形波電圧信号を、転流用ＦＥＴ１３のゲートに印加
させるように接続する手段である。
Ｐ１の矩形波電圧信号を反転する回路であり、ＦＥＴ１
４、２１、２２とダイオードＤ２とを有する。また、反
転回路２０は、同期整流用ＦＥＴ１２のゲートに印加さ
れる矩形波電圧信号とは１８０度位相の異なる矩形波電
圧信号を転流用ＦＥＴ１３のゲートに印加する反転回路
であり、反転回路２０の出力端子と転流用ＦＥＴ１３の
ゲートとを接続する線は、反転回路２０によって反転し
た矩形波電圧信号を、転流用ＦＥＴ１３のゲートに印加
させるように接続する手段である。
【００１４】バッファ回路３０は、トランスＴの２次側
端子Ｐ１の矩形波電圧信号に同期した矩形波電圧信号を
同期整流用ＦＥＴ１２に与える回路であり、ＦＥＴ３
１、３２を有する。
端子Ｐ１の矩形波電圧信号に同期した矩形波電圧信号を
同期整流用ＦＥＴ１２に与える回路であり、ＦＥＴ３
１、３２を有する。
【００１５】そして、同期整流コンバータ１０１におい
て、スイッチング用ＦＥＴ１１のオン／オフと同期し
て、同期整流用ＦＥＴ１２がオン／オフし、転流用ＦＥ
Ｔ１３がオフ／オンするものである。
て、スイッチング用ＦＥＴ１１のオン／オフと同期し
て、同期整流用ＦＥＴ１２がオン／オフし、転流用ＦＥ
Ｔ１３がオフ／オンするものである。
【００１６】また、ダイオードＤ１は、同期整流用ＦＥ
Ｔ１２がターンオフするときに、そのゲート・ソース間
容量に充電された電荷を放電させるものであり、ダイオ
ードＤ２は、トランスＴの２次側端子Ｐ２が正極性であ
るときに、反転回路２０を通して電流が逆流するのを防
止する逆流防止用ダイオードである。
Ｔ１２がターンオフするときに、そのゲート・ソース間
容量に充電された電荷を放電させるものであり、ダイオ
ードＤ２は、トランスＴの２次側端子Ｐ２が正極性であ
るときに、反転回路２０を通して電流が逆流するのを防
止する逆流防止用ダイオードである。
【００１７】電流検出回路５０は、同期整流コンバータ
１０１が入力した電流の値を検出する回路である。
１０１が入力した電流の値を検出する回路である。
【００１８】図２は、同期整流コンバータ１０１におけ
る同期整流用ＦＥＴ１２、および転流用ＦＥＴ１３の動
作時の損失特性と、ショットキバリアダイオード１２
Ｄ、１３Ｄの動作時の電流―損失特性とを示す図であ
る。
る同期整流用ＦＥＴ１２、および転流用ＦＥＴ１３の動
作時の損失特性と、ショットキバリアダイオード１２
Ｄ、１３Ｄの動作時の電流―損失特性とを示す図であ
る。
【００１９】比較回路６０は、図２に示すＦＥＴの電流
―損失特性とショットキバリアダイオードの電流―損失
特性との交点またはその近傍に対応する電流値と、上記
同期整流コンバータ１０１が入力した電流の値とを比較
する回路である。
―損失特性とショットキバリアダイオードの電流―損失
特性との交点またはその近傍に対応する電流値と、上記
同期整流コンバータ１０１が入力した電流の値とを比較
する回路である。
【００２０】ゲートカット回路７０は、同期整流コンバ
ータ１０１が出力した電流の値が、上記交点またはその
近傍に対応する電流値と同じであるときに、同期整流用
ＦＥＴ１２および転流用ＦＥＴ１３のゲート電圧の値を
スレッシュホールド値以下に制御し、同期整流用ＦＥＴ
１２および転流用ＦＥＴ１３の動作を停止させる回路で
ある。また、ゲートカット回路７０は、ホトカプラ７１
（発光側）と、抵抗７２、７４、７５と、ホトカプラ７
１（受光側）と、コンデンサ７６と、トランジスタＱ１
とを有する。
ータ１０１が出力した電流の値が、上記交点またはその
近傍に対応する電流値と同じであるときに、同期整流用
ＦＥＴ１２および転流用ＦＥＴ１３のゲート電圧の値を
スレッシュホールド値以下に制御し、同期整流用ＦＥＴ
１２および転流用ＦＥＴ１３の動作を停止させる回路で
ある。また、ゲートカット回路７０は、ホトカプラ７１
（発光側）と、抵抗７２、７４、７５と、ホトカプラ７
１（受光側）と、コンデンサ７６と、トランジスタＱ１
とを有する。
【００２１】次に、同期整流コンバータ１０１の動作に
ついて説明する。
ついて説明する。
【００２２】まず、比較回路６０に供給される基準電圧
は、図２に示すＦＥＴの電流―損失特性とショットキバ
リアダイオードの電流―損失特性との交点またはその近
傍に対応する電流値（電流設定値）に対応する電圧値で
あり、比較回路６０は、上記基準電圧値と電流検出回路
５０の検出電圧信号とを比較し、電流検出回路５０の検
出電圧信号が基準電圧値（ＦＥＴを用いた同期整流コン
バータの電流―損失特性とショットキバリアダイオード
を用いたコンバータの電流―損失特性との交点またはそ
の近傍に対応する電流値に対応する電圧の値）以下にな
ったときに、ホトカプラ７１（発光側）に電流信号を与
えることを阻止し、ホトカプラ７１の発光側をオフさせ
る。
は、図２に示すＦＥＴの電流―損失特性とショットキバ
リアダイオードの電流―損失特性との交点またはその近
傍に対応する電流値（電流設定値）に対応する電圧値で
あり、比較回路６０は、上記基準電圧値と電流検出回路
５０の検出電圧信号とを比較し、電流検出回路５０の検
出電圧信号が基準電圧値（ＦＥＴを用いた同期整流コン
バータの電流―損失特性とショットキバリアダイオード
を用いたコンバータの電流―損失特性との交点またはそ
の近傍に対応する電流値に対応する電圧の値）以下にな
ったときに、ホトカプラ７１（発光側）に電流信号を与
えることを阻止し、ホトカプラ７１の発光側をオフさせ
る。
【００２３】これによって、ホトカプラ７１の受光側も
オフし、非導通になる。これに伴い、ＰＮＰトランジス
タＱ１がオフになり、反転回路２０およびバッファ回路
３０の双方の作動を停止させる。したがって、入力電流
が基準電圧に対応する電流の値よりも小さな領域におい
て、同期整流用ＦＥＴ１２および転流用ＦＥＴ１３のゲ
ート電圧を、スレッシュホールドよりも低い値にし、同
期整流用ＦＥＴ１２および転流用ＦＥＴ１３が停止状態
になり、ショットキバリアダイオード１２Ｄ、１３Ｄが
導通する。また、この導通は一方向性であるので、双方
向コンバータ動作にはならない。
オフし、非導通になる。これに伴い、ＰＮＰトランジス
タＱ１がオフになり、反転回路２０およびバッファ回路
３０の双方の作動を停止させる。したがって、入力電流
が基準電圧に対応する電流の値よりも小さな領域におい
て、同期整流用ＦＥＴ１２および転流用ＦＥＴ１３のゲ
ート電圧を、スレッシュホールドよりも低い値にし、同
期整流用ＦＥＴ１２および転流用ＦＥＴ１３が停止状態
になり、ショットキバリアダイオード１２Ｄ、１３Ｄが
導通する。また、この導通は一方向性であるので、双方
向コンバータ動作にはならない。
【００２４】上記実施例は、ＦＥＴ動作による同期整流
コンバータの電流―損失特性とショットキバリアダイオ
ード動作によるコンバータの電流―損失特性との交点ま
たはその近傍に対応する電流値の領域（電流の小さい領
域）で、同期整流用ＦＥＴ１２および転流用ＦＥＴ１３
をゲートカットさせ（ターンオフ状態にさせ）、同期整
流用ＦＥＴ１２または転流用ＦＥＴ１３から、ショット
キバリアダイオード (順方向電圧降下は０．４Ｖ程度)
またはボディダイオードに、電流路を切り替えるもので
あり、これによって、同期整流用ＦＥＴ１２の電流が小
さい領域において、電力損失が小さくなる。
コンバータの電流―損失特性とショットキバリアダイオ
ード動作によるコンバータの電流―損失特性との交点ま
たはその近傍に対応する電流値の領域（電流の小さい領
域）で、同期整流用ＦＥＴ１２および転流用ＦＥＴ１３
をゲートカットさせ（ターンオフ状態にさせ）、同期整
流用ＦＥＴ１２または転流用ＦＥＴ１３から、ショット
キバリアダイオード (順方向電圧降下は０．４Ｖ程度)
またはボディダイオードに、電流路を切り替えるもので
あり、これによって、同期整流用ＦＥＴ１２の電流が小
さい領域において、電力損失が小さくなる。
【００２５】なお、ＰＮＰトランジスタＱ１がＮＰＮ型
である場合、図１における点ａと点ｂとの間に、ホトカ
プラ７１（受光側）を設ければよい。
である場合、図１における点ａと点ｂとの間に、ホトカ
プラ７１（受光側）を設ければよい。
【００２６】次に、同期整流コンバータ１０１におい
て、入力電流または出力電流が電流設定値Ｉｓ以上であ
る領域における動作について説明する。
て、入力電流または出力電流が電流設定値Ｉｓ以上であ
る領域における動作について説明する。
【００２７】まず、スイッチング用ＦＥＴ１１がターン
オンすると、主トランスＴの２次側端子Ｐ１の電圧が正
になり、バッファ回路３０を介して同期整流用ＦＥＴ１
２のゲートにオンパルスが印加され、同期整流用ＦＥＴ
１２がターンオンし、主トランスＴの２次側電力が出力
チョークコイルＬ１を介して、負荷に供給される。この
ときに、反転回路２０を介して転流用ＦＥＴ１３のゲー
トにオフパルスが印加され、転流用ＦＥＴ１３がターン
オフする。
オンすると、主トランスＴの２次側端子Ｐ１の電圧が正
になり、バッファ回路３０を介して同期整流用ＦＥＴ１
２のゲートにオンパルスが印加され、同期整流用ＦＥＴ
１２がターンオンし、主トランスＴの２次側電力が出力
チョークコイルＬ１を介して、負荷に供給される。この
ときに、反転回路２０を介して転流用ＦＥＴ１３のゲー
トにオフパルスが印加され、転流用ＦＥＴ１３がターン
オフする。
【００２８】一方、スイッチング用ＦＥＴ１１がターン
オフすると、主トランスＴの２次側端子Ｐ１の電圧が零
または負になり、バッファ回路３０を介して同期整流用
ＦＥＴ１２のゲートにオフパルスが印加され、同期整流
用ＦＥＴ１２がオフし、反転回路２０を介して転流用Ｆ
ＥＴ１３のゲートにオンパルスが印加され、転流用ＦＥ
Ｔ１３がオンし、出力チョークコイルＬ１に蓄えられた
電磁エネルギーが、転流用ＦＥＴ１３を介して負荷に供
給される。
オフすると、主トランスＴの２次側端子Ｐ１の電圧が零
または負になり、バッファ回路３０を介して同期整流用
ＦＥＴ１２のゲートにオフパルスが印加され、同期整流
用ＦＥＴ１２がオフし、反転回路２０を介して転流用Ｆ
ＥＴ１３のゲートにオンパルスが印加され、転流用ＦＥ
Ｔ１３がオンし、出力チョークコイルＬ１に蓄えられた
電磁エネルギーが、転流用ＦＥＴ１３を介して負荷に供
給される。
【００２９】上記実施例において、並列運転時の問題を
解決することもできる。つまり、部品等の特性上の相違
から、設定出力電圧値は同じでも、実際の出力電圧に
は、幾分かの差が生じ、出力電圧の低い側の電源におけ
る１次側スイッチング素子のパルス幅が絞られ、流れる
電流が激減し、チョークＬ１がカットオフする。この同
期整流用ＦＥＴ１２のオン、オフの繰り返しによって、
トランスＴが飽和することによって生じる過電流による
焼損等を阻止することができる。
解決することもできる。つまり、部品等の特性上の相違
から、設定出力電圧値は同じでも、実際の出力電圧に
は、幾分かの差が生じ、出力電圧の低い側の電源におけ
る１次側スイッチング素子のパルス幅が絞られ、流れる
電流が激減し、チョークＬ１がカットオフする。この同
期整流用ＦＥＴ１２のオン、オフの繰り返しによって、
トランスＴが飽和することによって生じる過電流による
焼損等を阻止することができる。
【００３０】図２には、ゲート電圧がＦＥＴのスレッシ
ュホールド以上の電圧になる全ての電流領域で、ＦＥＴ
動作をさせたときにおけるコンバータの電流―電力損失
特性Ａ１、Ａ２と、全電流領域で、ＦＥＴを動作させず
にショットキバリアダイオードによる整流を行った場合
におけるコンバータの電流―電力損失特性Ｂ１、Ｂ２と
が示されている。
ュホールド以上の電圧になる全ての電流領域で、ＦＥＴ
動作をさせたときにおけるコンバータの電流―電力損失
特性Ａ１、Ａ２と、全電流領域で、ＦＥＴを動作させず
にショットキバリアダイオードによる整流を行った場合
におけるコンバータの電流―電力損失特性Ｂ１、Ｂ２と
が示されている。
【００３１】上記実施例において、コンバータの内部損
失特性曲線を（Ａ１＋Ｂ１）とするために、種々の測定
データから予め得て決めた電流設定値Isで、ＦＥＴ動作
とダイオード動作とを切り替える。
失特性曲線を（Ａ１＋Ｂ１）とするために、種々の測定
データから予め得て決めた電流設定値Isで、ＦＥＴ動作
とダイオード動作とを切り替える。
【００３２】図３は、本発明の第２実施例である同期整
流コンバータ１０２を示す回路図である。
流コンバータ１０２を示す回路図である。
【００３３】同期整流コンバータ１０２は、基本的に
は、同期整流コンバータ１０１と同じであるが、１次巻
線と２次巻線とを有するチョークコイルＣＨからダイオ
ードDを通して、同期整流駆動電源８０を得ている点
が、同期整流コンバータ１０１と異なる点である。
は、同期整流コンバータ１０１と同じであるが、１次巻
線と２次巻線とを有するチョークコイルＣＨからダイオ
ードDを通して、同期整流駆動電源８０を得ている点
が、同期整流コンバータ１０１と異なる点である。
【００３４】なお、同期整流コンバータ１０２は、コン
バータの入力電流が電流設定値以下になると、ホトカプ
ラ等の検出回路連動スイッチＳＷが開または閉となるこ
とによって、同期整流駆動回路８０がゲート信号を出力
しないようにゲートカットし、ＦＥＴ１２と１３とがオ
ンしないようにした点である。上記実施例は、同期整流
駆動電源（チョークコイルＣＨによる電力をダイオード
ＤおよびスイッチＳＷを通して駆動用電力として与える
電源）を別途備えている。
バータの入力電流が電流設定値以下になると、ホトカプ
ラ等の検出回路連動スイッチＳＷが開または閉となるこ
とによって、同期整流駆動回路８０がゲート信号を出力
しないようにゲートカットし、ＦＥＴ１２と１３とがオ
ンしないようにした点である。上記実施例は、同期整流
駆動電源（チョークコイルＣＨによる電力をダイオード
ＤおよびスイッチＳＷを通して駆動用電力として与える
電源）を別途備えている。
【００３５】図４は、本発明の第３実施例である同期整
流コンバータ１０３を示す回路図である。
流コンバータ１０３を示す回路図である。
【００３６】同期整流コンバータ１０３は、２個のホト
カプ９１、９２を有し、同期整流用ＦＥＴ１２、転流用
ＦＥＴ１３用のそれぞれの同期整流駆動回路８０に受光
素子部９１、９２を備え、同期整流コンバータ１０１の
場合と同様に、入力電流が電流設定値Ｉｓ以下になる
と、比較回路６１の出力端子の電圧が高くなる。これに
よって、双方のホトカプラ９１、９２を非作動にし、ト
ランジスタＱ２、Ｑ３をオフさせ、同期整流用ＦＥＴ１
２、転流用ＦＥＴ１３をゲートカットする。
カプ９１、９２を有し、同期整流用ＦＥＴ１２、転流用
ＦＥＴ１３用のそれぞれの同期整流駆動回路８０に受光
素子部９１、９２を備え、同期整流コンバータ１０１の
場合と同様に、入力電流が電流設定値Ｉｓ以下になる
と、比較回路６１の出力端子の電圧が高くなる。これに
よって、双方のホトカプラ９１、９２を非作動にし、ト
ランジスタＱ２、Ｑ３をオフさせ、同期整流用ＦＥＴ１
２、転流用ＦＥＴ１３をゲートカットする。
【００３７】図５は、本発明の第４実施例である同期整
流コンバータ１０４を示す回路図である。
流コンバータ１０４を示す回路図である。
【００３８】同期整流コンバータ１０４が上記各実施例
と異なる点は、電流検出を行う代わりに、スイッチング
素子のパルス幅を検出し、パルス幅に相当する電圧が設
定電圧と同等以下になったときに、同期整流用ＦＥＴを
ゲートカットさせる点である。
と異なる点は、電流検出を行う代わりに、スイッチング
素子のパルス幅を検出し、パルス幅に相当する電圧が設
定電圧と同等以下になったときに、同期整流用ＦＥＴを
ゲートカットさせる点である。
【００３９】同期整流コンバータ１０４は、図５に示す
ように、同期整流コンバータ１０１において、電流検出
回路５０に代えて図５（２）に示すような簡単な構成の
パルス幅検出回路９５を設ける。パルス幅検出回路９５
は、抵抗ＲｄとコンデンサＣｄとが直列接続されている
ピークホールド回路によって構成され、スイッチング用
ＦＥＴ１１のゲートに印加される駆動信号の各パルス電
圧は、抵抗Ｒｄを通してコンデンサＣｄに充電され、ピ
ークホールドされる。比較回路６０は、コンデンサＣｄ
の充電電圧のピーク値を、上記実施例で述べたように、
予め決めた基準電圧と比較し、各デューティサイクルに
おいてそのピーク値が基準電圧以下であるときに、ホト
カプラ７１をオフさせる。これによって、同期整流用Ｆ
ＥＴ１２、転流用ＦＥＴ１３がゲートカットされる。な
お、各デューティサイクルにおいて駆動信号の存在しな
い区間で、予め決めた放電時定数で、コンデンサＣｄの
充電電圧が放電されるが、放電抵抗については図示を省
略してある。
ように、同期整流コンバータ１０１において、電流検出
回路５０に代えて図５（２）に示すような簡単な構成の
パルス幅検出回路９５を設ける。パルス幅検出回路９５
は、抵抗ＲｄとコンデンサＣｄとが直列接続されている
ピークホールド回路によって構成され、スイッチング用
ＦＥＴ１１のゲートに印加される駆動信号の各パルス電
圧は、抵抗Ｒｄを通してコンデンサＣｄに充電され、ピ
ークホールドされる。比較回路６０は、コンデンサＣｄ
の充電電圧のピーク値を、上記実施例で述べたように、
予め決めた基準電圧と比較し、各デューティサイクルに
おいてそのピーク値が基準電圧以下であるときに、ホト
カプラ７１をオフさせる。これによって、同期整流用Ｆ
ＥＴ１２、転流用ＦＥＴ１３がゲートカットされる。な
お、各デューティサイクルにおいて駆動信号の存在しな
い区間で、予め決めた放電時定数で、コンデンサＣｄの
充電電圧が放電されるが、放電抵抗については図示を省
略してある。
【００４０】上記各実施例では、同期整流用ＦＥＴ１
２、転流用ＦＥＴ１３の双方をゲートカットしている
が、同期整流用ＦＥＴ１２のみについてゲートカットす
るようにしてもよい。
２、転流用ＦＥＴ１３の双方をゲートカットしている
が、同期整流用ＦＥＴ１２のみについてゲートカットす
るようにしてもよい。
【００４１】上記実施例では、ショットキバリアダイオ
ード１２Ｄ、１３Ｄを使用しているが、これらショット
キバリアダイオードを並列接続せずに、同期整流用ＦＥ
Ｔ１２、転流用のＦＥＴ１３のボディダイオードを利用
するようにしてもよい。つまり、ショットキバリアダイ
オードの方が、同期整流用ＦＥＴ１２、転流用のＦＥＴ
のボディダイオードよりも、電力損失をより小さくする
ことができるが、電流の小さい領域であるので、同期整
流用ＦＥＴ１２、転流用のＦＥＴ１３のボディダイオー
ドでも有効である。
ード１２Ｄ、１３Ｄを使用しているが、これらショット
キバリアダイオードを並列接続せずに、同期整流用ＦＥ
Ｔ１２、転流用のＦＥＴ１３のボディダイオードを利用
するようにしてもよい。つまり、ショットキバリアダイ
オードの方が、同期整流用ＦＥＴ１２、転流用のＦＥＴ
のボディダイオードよりも、電力損失をより小さくする
ことができるが、電流の小さい領域であるので、同期整
流用ＦＥＴ１２、転流用のＦＥＴ１３のボディダイオー
ドでも有効である。
【００４２】なお、従来例では、入力電流が小さい領
域、特にチョークＬ１がカットオフする領域では、その
蓄積エネルギーが、トランスＴの２次巻線、オンしてい
る同期整流用ＦＥＴ１２に流れ、これに伴い、トランス
Ｔの１次巻線側でも電流が流れ、つまり、双方向コンバ
ータ動作を行い、このときに、電力損失が発生する。と
ころが、この場合、上記実施例では、ゲートカットして
いるので、上記電流は流れず、双方向コンバータ動作に
よる電力損失が生じない。
域、特にチョークＬ１がカットオフする領域では、その
蓄積エネルギーが、トランスＴの２次巻線、オンしてい
る同期整流用ＦＥＴ１２に流れ、これに伴い、トランス
Ｔの１次巻線側でも電流が流れ、つまり、双方向コンバ
ータ動作を行い、このときに、電力損失が発生する。と
ころが、この場合、上記実施例では、ゲートカットして
いるので、上記電流は流れず、双方向コンバータ動作に
よる電力損失が生じない。
【００４３】上記実施例において、電流設定値Isよりも
電流が小さな領域では、ＦＥＴ動作からダイオード動作
に切り替えるので、並列運転における他方の電源の出力
電圧が高くても、短絡電流が流れない。
電流が小さな領域では、ＦＥＴ動作からダイオード動作
に切り替えるので、並列運転における他方の電源の出力
電圧が高くても、短絡電流が流れない。
【００４４】上記実施例では、電流検出回路が同期整流
コンバータの入力電流の値を検出しているが、入力電流
を検出する代わりに出力電流を検出するようにしてもよ
い。つまり、電流検出回路が同期整流コンバータの出力
電流の値を検出し、電流検出信号を出力し、この電流検
出信号が電流設定値以下になると、ゲートカット用信号
を出力するようにしてもよい。
コンバータの入力電流の値を検出しているが、入力電流
を検出する代わりに出力電流を検出するようにしてもよ
い。つまり、電流検出回路が同期整流コンバータの出力
電流の値を検出し、電流検出信号を出力し、この電流検
出信号が電流設定値以下になると、ゲートカット用信号
を出力するようにしてもよい。
【００４５】また、以上の実施例ではシングルエンデッ
ドの１次側回路例を示したが、スイッチング素子を、プ
ッシュプルまたはハーフブリッジ、あるいはフルブリッ
ジ構成に接続するようにしてもよい。
ドの１次側回路例を示したが、スイッチング素子を、プ
ッシュプルまたはハーフブリッジ、あるいはフルブリッ
ジ構成に接続するようにしてもよい。
【００４６】
【発明の効果】本発明によれば、同期整流用ＦＥＴの電
流が小さい領域で、電力損失を小さくすることができる
という効果を奏する。
流が小さい領域で、電力損失を小さくすることができる
という効果を奏する。
【図１】本発明の第１実施例である同期整流コンバータ
１０１を示す回路図である。
１０１を示す回路図である。
【図２】同期整流器１０１における同期整流用整流用Ｆ
ＥＴ１２の損失特性と、ショットキバリアダイオード１
２Ｄ、１３Ｄの電流―損失特性とを示す図である。
ＥＴ１２の損失特性と、ショットキバリアダイオード１
２Ｄ、１３Ｄの電流―損失特性とを示す図である。
【図３】本発明の第２実施例である同期整流コンバータ
１０２を示す回路図である。
１０２を示す回路図である。
【図４】本発明の第３実施例である同期整流コンバータ
１０３を示す回路図である。
１０３を示す回路図である。
【図５】本発明の第４実施例である同期整流コンバータ
１０４を示す回路図である。
１０４を示す回路図である。
【図６】従来の同期整流コンバータ１００を示す回路図
である。
である。
１０１、１０２、１０３…同期整流コンバータ、 Ｔ…トランス、 １１…一次側のＦＥＴ、 １２…同期整流用ＦＥＴ、 １２Ｄ、１３Ｄ…ショットキバリアダイオード、 １３…転流用ＦＥＴ、 ５０…電流検出回路、 ６０…比較回路、 ７０…ゲートカット回路、 ８０…同期整流駆動回路、 ９５…パルス幅検出回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 酒井 達郎 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 瀬良田 卓嗣 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 Ｆターム(参考） 5G065 AA01 DA07 EA01 HA04 JA01 JA02 KA05 LA02 MA01 MA03 MA09 MA10 NA01 NA03 NA05 NA06 NA09 5H006 CA02 CA07 CB03 CB07 CC08 DA04 DB02 DC02 5H730 AA14 AS01 BB23 BB57 DD04 EE08 EE10 EE13 FD41 FF19 FG05 FG25
Claims (6)
- 【請求項１】 主トランスの１次巻線に直列接続されて
いる１つ以上のスイッチング素子のスイッチング動作に
よって、上記主トランスの２次巻線から取り出された交
流電圧を同期整流用ＦＥＴ、転流用ＦＥＴ、出力チョー
クコイル、コンデンサによって整流、平滑し、直流電圧
を出力する同期整流コンバータにおいて、 上記同期整流コンバータの入力電流または出力電流の値
を検出し、電流検出信号を出力する電流検出手段と；上
記電流検出信号と、予め定めた電流設定値とを比較する
比較手段と；上記電流検出信号が、予め定めた電流設定
値と同じになるときに、上記同期整流用ＦＥＴのゲート
電圧の値を、そのスレッシュホールド値以下に制限し、
上記同期整流用ＦＥＴをオフさせるゲートカット手段
と；を有することを特徴とする同期整流コンバータ。 - 【請求項２】 請求項１において、上記電流設定値は、
上記同期整流用ＦＥＴの動作時における同期整流コンバ
ータの電流―損失特性と、上記同期整流用ＦＥＴのボデ
ィダイオードまたはこれと並列接続されたショットキバ
リアダイオードの動作時における同期整流コンバータの
電流―損失特性との交点またはその近傍に対応する電流
値であることを特徴とする同期整流コンバータ。 - 【請求項３】 主トランスの１次巻線に直列接続されて
いる１つ以上のスイッチング素子のスイッチング動作に
よって、上記主トランスの２次巻線から取り出された交
流電圧を同期整流用ＦＥＴ、転流用ＦＥＴ、出力チョー
クコイル、コンデンサによって整流、平滑し、直流電圧
を出力する同期整流コンバータにおいて、 上記スイッチング素子の駆動信号のパルス幅を検出し、
パルス幅検出信号を出力するパルス幅検出手段と；上記
パルス幅検出信号と、予め定めた電圧設定値とを比較す
る比較手段と；上記パルス幅検出信号が、予め定めた電
圧設定値と同じになるときに、上記同期整流用ＦＥＴの
ゲート電圧の値を、そのスレッシュホールド値以下に制
限し、上記同期整流用ＦＥＴをオフさせるゲートカット
手段と；を有することを特徴とする同期整流コンバー
タ。 - 【請求項４】 請求項３において、 上記電圧設定値は、上記同期整流用ＦＥＴの動作時にお
ける同期整流コンバータの電流―損失特性と、上記同期
整流用ＦＥＴのボディダイオードまたはこれと並列接続
されたショットキバリアダイオードの動作時における同
期整流コンバータの電流―損失特性との交点またはその
近傍に対応するパルス幅に対応する値であることを特徴
とする同期整流コンバータ。 - 【請求項５】 主トランスの１次巻線に直列接続されて
いる１つ以上のスイッチング素子のスイッチング動作に
よって、上記主トランスの２次巻線から取り出された交
流電圧を同期整流用ＦＥＴ、転流用ＦＥＴ、出力チョー
クコイル、コンデンサによって整流、平滑し、直流電圧
を出力する同期整流コンバータの制御方法において、 上記同期整流コンバータの入力電流または出力電流ある
いは上記スイッチング素子のパルス幅が、予め定めた設
定値以下になると、上記同期整流用ＦＥＴのゲート電圧
の値を、予め定めたスレッシュホールド値以下に制限
し、上記同期整流用ＦＥＴをオフさせ、それまで上記同
期整流用ＦＥＴを流れていた電流を、そのボディダイオ
ードまたはショットキバリアダイオードを通して流させ
ることを特徴とする同期整流コンバータの制御方法。 - 【請求項６】 請求項５において、 上記設定値は、上記同期整流用ＦＥＴの動作時における
同期整流コンバータの電流―損失特性と、上記同期整流
用ＦＥＴのボディダイオードまたはこれと並列接続され
たショットキバリアダイオードの動作時における同期整
流コンバータの電流―損失特性との交点またはその近傍
に対応する電流値であることを特徴とする同期整流コン
バータの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16240599A JP3385235B2 (ja) | 1999-06-09 | 1999-06-09 | 同期整流コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16240599A JP3385235B2 (ja) | 1999-06-09 | 1999-06-09 | 同期整流コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000354370A true JP2000354370A (ja) | 2000-12-19 |
| JP3385235B2 JP3385235B2 (ja) | 2003-03-10 |
Family
ID=15753990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16240599A Expired - Fee Related JP3385235B2 (ja) | 1999-06-09 | 1999-06-09 | 同期整流コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3385235B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002233144A (ja) * | 2001-01-30 | 2002-08-16 | Shindengen Electric Mfg Co Ltd | 同期整流型フォワードコンバータ |
| US6778417B2 (en) | 2001-10-31 | 2004-08-17 | Fujitsu Limited | Electric-power supplying devices switching between a synchronous rectification and a diode rectification by gradually altering a switching pulse |
| US7697310B2 (en) | 2006-01-27 | 2010-04-13 | Denso Corporation | Control apparatus for inhibiting synchronous-rectifier switching elements at low output current for a voltage transforming apparatus |
| JP2010213366A (ja) * | 2009-03-06 | 2010-09-24 | Denso Corp | スイッチング電源装置 |
| JP2012120379A (ja) * | 2010-12-02 | 2012-06-21 | Panasonic Corp | 同期整流回路、および、それを用いたｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ |
| WO2021019880A1 (ja) * | 2019-07-31 | 2021-02-04 | ソニーセミコンダクタソリューションズ株式会社 | レーザ駆動装置、パルス幅調整方法、センシングモジュール |
| WO2021060144A1 (ja) * | 2019-09-23 | 2021-04-01 | ソニーセミコンダクタソリューションズ株式会社 | 測距システム |
-
1999
- 1999-06-09 JP JP16240599A patent/JP3385235B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002233144A (ja) * | 2001-01-30 | 2002-08-16 | Shindengen Electric Mfg Co Ltd | 同期整流型フォワードコンバータ |
| US6778417B2 (en) | 2001-10-31 | 2004-08-17 | Fujitsu Limited | Electric-power supplying devices switching between a synchronous rectification and a diode rectification by gradually altering a switching pulse |
| US7697310B2 (en) | 2006-01-27 | 2010-04-13 | Denso Corporation | Control apparatus for inhibiting synchronous-rectifier switching elements at low output current for a voltage transforming apparatus |
| JP2010213366A (ja) * | 2009-03-06 | 2010-09-24 | Denso Corp | スイッチング電源装置 |
| JP2012120379A (ja) * | 2010-12-02 | 2012-06-21 | Panasonic Corp | 同期整流回路、および、それを用いたｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ |
| WO2021019880A1 (ja) * | 2019-07-31 | 2021-02-04 | ソニーセミコンダクタソリューションズ株式会社 | レーザ駆動装置、パルス幅調整方法、センシングモジュール |
| WO2021060144A1 (ja) * | 2019-09-23 | 2021-04-01 | ソニーセミコンダクタソリューションズ株式会社 | 測距システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3385235B2 (ja) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7345896B2 (en) | Secondary side power supply controller and method therefor | |
| EP1215808B1 (en) | A power supply circuit and method thereof to detect demagnitization of the power supply | |
| CA2441899C (en) | Power converter | |
| US6671189B2 (en) | Power converter having primary and secondary side switches | |
| US6870747B2 (en) | Control circuit for synchronous rectifiers in DC/DC converters to reduce body diode conduction losses | |
| EP0929931B1 (en) | Power supply using synchronous rectification | |
| US8218340B2 (en) | Switching power supply apparatus and primary side control circuit | |
| US6021059A (en) | Integrated synchronous rectifier for power supplies | |
| US6061255A (en) | Drive circuit for synchronous rectifiers in isolated forward converter | |
| WO1992016995A1 (en) | Zero voltage switching power converter | |
| JPH11235029A (ja) | スイッチング電源装置 | |
| JPH05268764A (ja) | 交流電流検出器および電源回路 | |
| CN112003454A (zh) | 具有零电流检测电路的无桥功率因数校正转换器 | |
| US20030039128A1 (en) | Clamped-inductance power converter apparatus with transient current limiting capability and operating methods therefor | |
| US20020149951A1 (en) | Power supply circuit and method of soft switching | |
| JP2000037074A (ja) | スイッチモ―ド電源 | |
| JP2990133B2 (ja) | スイッチング電源回路 | |
| JP3385235B2 (ja) | 同期整流コンバータ | |
| JP2005137195A (ja) | 整流素子としてのｍｏｓトランジスタの制御 | |
| JP2976180B2 (ja) | カレントトランスを用いた同期整流回路 | |
| CA2357816C (en) | Synchronous rectifier circuit | |
| JP2001275347A (ja) | 電源装置 | |
| JPH10136646A (ja) | 同期整流器 | |
| JP3756353B2 (ja) | 半導体素子駆動回路 | |
| JP2003339162A (ja) | 直流電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131227 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |