JP2005137195A

JP2005137195A - 整流素子としてのｍｏｓトランジスタの制御

Info

Publication number: JP2005137195A
Application number: JP2004308057A
Authority: JP
Inventors: Bertrand Rivet; リヴェベルトラン
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 2003-10-31
Filing date: 2004-10-22
Publication date: 2005-05-26
Also published as: US20080165556A1; DE602004014877D1; EP1528661B1; US7440299B2; US20050094424A1; EP1528661A1; FR2861916A1

Abstract

【課題】スレッシュホールド電圧が低く、ＭＯＳトランジスタの自律制御による整流回路を提供する。
【解決手段】Ａ．Ｃ．電圧が印加されるスイッチを一方向性に制御する制御回路において、スイッチの両端の電圧のゼロ交叉に関してスイッチのターンオンを遅延させる回路と、ターンオンの後、スイッチの両端のＡ．Ｃ．電圧の先行の１又は複数の周期のデューティサイクルにより制御される、所定の時間間隔プラス又はマイナス誤差時間の終了時に、スイッチのターンオフをトリガーする回路とを有する。制御回路はスイッチによる整流回路の形成に適用される。
【選択図】図６

Description

本発明はＡ．Ｃ．電圧整流素子に関する。特に、本発明はＭＯＳトランジスタによる整流機能（ダイオード）の実現に関する。

図１は本発明が適用される整流素子を使用する回路の第１の例を示す。この例では、いわゆるフォワードタイプのコンバータを示す。このコンバータはトランスＴを有し、その１次巻線Ｔ１は、Ａ．Ｃ．電圧を供給されるダイオードブリッジＢの出力に接続されるキャパシタＣ１により提供されるＤ．Ｃ．電圧を受けとる。巻線Ｔ１はスイッチＫにより接地される。スイッチＫはコンバータにより提供されるＤ．Ｃ．電圧Ｖ_ｏｕｔを調節するように設定されるＰＷＭ信号（Ａ．Ｃ．給電に関し高い周波数）で、パルス幅変調で制御される。電圧Ｖ_ｏｕｔは２次側Ｔ２のキャパシタＣ２の両端に提供され、該キャパシタはスイッチＫがオンの期間にトランスの１次巻線Ｔ１から２次巻線Ｔ２に転送されるパワーを蓄積する。２次巻線Ｔ２の第１端は、直列接続のダイオードＤ１とインダクタンスＬ１により、キャパシタＣ２の第１電極に接続されて正の出力端子を定義し、一方、その他端はキャパシタＣ２の他方の電極に直接接続されて電圧Ｖ_ｏｕｔの接地Ｍ２を定義する。フリーホイールダイオードＤ２はダイオードＤ１とインダクタンスＬ１の結合点を接地Ｍ２に接続し、ダイオードのアノードは接地側である。

そのようなコンバータの動作は次のとおりである。

ここで、整流素子はダイオードＤ１とＤ２により形成され、これは０．３−１．５Ｖのオーダのスレッシュホールド電圧を示すという欠点を有し、これはコンバータの動作、特に低電圧応用に悪い影響をもたらす。

図２は、整流素子のスレッシュホールド電圧を減少させるために、図１のＰＷＭコンバータに適用される変更を部分的に示す。図２で、２次側の部分のみを示し、その他の部分は図１と同様である。ダイオードＤ１とＤ２のスレッシュホールド電圧を減少させるために、該ダイオードは２つのＮチャネルＭＯＳトランジスタＮ１とＮ２に置換され、該トランジスタは特別の回路ＣＴＲＬにより適切に制御される。電圧基準の理由のために、ダイオードＤ１を置換するトランジスタＮ１はコンバータの接地ブランチに置かれ、一方、トランジスタＮ２は図１のダイオードＤ２と同じように置かれる。制御回路ＣＴＲＬは供給電圧ＳＵＰＰＬＹと、１次側でのＤ．Ｃ．電圧のスイッチングと同期させる信号ＳＹＮＣＨをうけとる。同期信号はトランジスタＮ１とＮ２のオフとオンのタイミングをスイッチＫのオフとオンのタイミングと同期させる(図２には図示なし)。

図２の同期整流回路の欠点は、トランジスタＮ１とＮ２が自律動作できないことにあり、１次側からの同期信号と供給電圧を必要とする。

別の欠点はＭＯＳトランジスタが接地線上にあって、２次側の高電位線上にないことにある。

図３は本発明が適用される電圧コンバータの別の例を示す。例えばバッテリーで提供される入力電圧のレベルＶ１に関して出力電圧Ｖ_ｏｕｔを上昇させる機能をもつものはＤ．Ｃ．／Ｄ．Ｃ．コンバータである。バッテリーＶ１の正電極はインダクタンスＬの第１端に接続され、その他端は、第１ＭＯＳトランジスタＮ１により、出力キャパシタの第１電極に接続され、該キャパシタの両端に出力電圧Ｖ_ｏｕｔがサンプルされる。インダクタンスＬとトランジスタＮ１の結合点は、さらに、トランジスタＮ２により接地され、該接地はキャパシタＣの第２電極が接続されるバッテリーＶ１の負電極により定義される。この応用で、接地基準をもたない制御トランジスタＮ１にレベルシフタを必要とするので、トランジスタＮ１とＮ２の制御は特に困難である。

従来の構成でＭＯＳトランジスタ制御の問題のない、低いスレッシュホールド電圧の整流素子をもつことが好ましい。

本発明は整流機能を保証するＭＯＳトランジスタの自律制御の回路を提供することを目的とする。

本発明は、又、ＭＯＳトランジスタとその制御回路を有する、２端子の自律整流素子を提供することを目的とする。

上記目的を達成するための本発明の特徴は、一方向性で制御され、両端にＡ．Ｃ．電圧が印加されるスイッチを制御する回路において、
該スイッチの両端の電圧のゼロ交叉に関して該スイッチのターンオンを遅延させる手段と、
該スイッチのターンオンの後、該スイッチの両端のＡ．Ｃ．電圧の１又は複数の先行の周期のデューティサイクルによって制御される所定の時間間隔プラス又はマイナス誤差時間の終端で、該スイッチのターンオフをトリガーする手段とを有する、回路にある。

本発明の実施例によると、前記所定の時間間隔はデューティサイクルの期待される最大の変動に従って選択される。

本発明の実施例によると、前記スイッチの端子の間にキャパシタとダイオードが直列に接続され、前記制御回路への供給電圧が提供され、該キャパシタは前記スイッチがオフの時に充電される。

本発明の実施例によると、前記制御回路は、前記キャパシタの両端の電圧の符号を検出する回路と、検出回路により制御され、前記スイッチが導通になる方向で該スイッチの両端の電圧の各符号切換時にリセットされるランプ発生器と、該スイッチの両端の電圧の符号の切換えの検出後、該スイッチをターンオンさせる手段と、オン状態の期間を所定の値に制御する回路とを有する。

本発明の実施例によると、第１遅延素子が、前記スイッチのターンオンに続くターンオフを最少遅延でもたらす。

本発明の実施例によると、第２遅延素子が、前記スイッチのターンオンへの遅延をその両端の電圧の反転に関してもたらす。

本発明の実施例によると、前記スイッチの制御信号を提供する出力増幅器が電圧方向の反転を検出する手段により制御され、偶然の電圧反転の際前記スイッチをターンオフさせる。

本発明の実施例によると、前記スイッチはＭＯＳトランジスタである。

本発明の実施例によると、前記スイッチに並列なダイオードがスタートのために用いられる。

本発明は、又、スイッチと、これに並列で好ましくはその浮遊ダイオードにより形成されるダイオードと、その供給電力を制御されるトランジスタの両端から該トランジスタがオンの時に直接とり出す供給回路とを有する、低いスレッシュホールド電圧の整流回路を提供する。

本発明の実施例によると、整流回路は２つの外部接続端子のみを有する。

異なる図面で、同じ素子は同じ符号で示される。明瞭化のために、本発明の理解に必要な素子のみが図示され記述される。特に、本発明による自律整流回路の応用については詳述しない。本発明は一般に整流機能をもつダイオードをＭＯＳトランジスタとその制御回路に置換することに適用される。

本発明の特徴は、整流回路の２つの終端子を定義するドレインとソースをもつＭＯＳトランジスタを、そのオン期間をその両端の電圧（ドレインとソースの間）によってのみ同期することによって制御することにある。

好ましくは、制御回路は自律的である。つまり、その動作に必要な電力をＭＯＳトランジスタの両端からとり出す。

従って、本発明は、ダイオード機能を、応用の残りの部分に接続される２端子を排他的に有する自律回路により実現する。

図４は本発明によるＭＯＳトランジスタをもつ整流回路のブロック図である。この回路は本質的にＮチャネルＭＯＳトランジスタ１を有し、そのソースは整流回路のアノードＡを定義し、そのドレインはカソードＫを定義する。ダイオード２がトランジスタ１に並列に接続され、そのアノードはトランジスタ１のソースと一体となっている。実際には、ダイオード２はトランジスタ１の浮遊ダイオードにより形成することができる。

本発明によると、トランジスタ１のゲートは回路３（ＣＴ）により提供される制御電圧Ｖ_ｃを受けとる。回路３はその両端に検出される電圧に従ってトランジスタ１の導通周期を設定する。この目的のために、回路３は電極ＫとＡに各々接続される２つの端子を有する。回路３は、さらに、端子ＫとＡの間の電圧から直接とり出される電圧Ｖ_ｃｃを自律的に供給される。図４の例では、供給回路はダイオード４を有し、そのアノードは回路のカソードＫに接続され、そのカソードは蓄積キャパシタ５によりアノードＡに接続される。回路３への電圧Ｖ_ｃｃはキャパシタ５の両端でサンプルされる。この実施例は単純化された実施例で、詳細は後述する。

本発明によると、端子ＫとＡの間の正電圧Ｖ_ｄ（図の表記による）によりトランジスタ１がオフの期間の半波でキャパシタ５が充電され、この期間でダイオード４は順方向にバイアスされる。電圧Ｖ_ｄが負の半波の期間ではトランジスタ１は回路３によりオンにされ、ダイオード４はキャパシタ５が供給回路３以外に放電することを阻止する。

従って、本発明は、端子ＫとＡの間の電圧が、方向が切換わる電圧つまりＡ．Ｃ．電源からくる場合に、整流機能を実行する。特に、本発明は、電圧Ｖ_ｄが比較的高い電圧のスイッチドモードタイプ（数１０ｋＨｚ）の場合に適用され、キャパシタ５のサイズが大きくなりすぎるのを避ける。該キャパシタはトランジスタ１が導通の期間に十分な電荷を保持する。

もちろん、回路３の動作に必要な電圧Ｖ_ｃｃは他の手段によって提供することができる。特に、回路の別の部分で適当な電圧を利用できるときはそうである。しかし、本発明の回路の両端の電圧により直接電圧Ｖ_ｃｃを得ることが好ましい。その理由は、これは電圧基準の問題のない完全に自律的回路を提供するからである。

図５Ａと図５Ｂは、各々、トランジスタ１の両端の電圧Ｖ_ｄの波形の例と、回路３により提供される対応する制御電圧Ｖ_ｃの波形の例を示す。

キャパシタ５が放電していると（システムのスタート）、電圧Ｖ_ｄにかかわらずトランジスタ１はオフである（回路３は給電されず従って制御を保証できない）。次に、端子Ａの電圧が端子Ｋの電圧より高い期間に（図で負の電圧Ｖ_ｄ）、ダイオード２が順方向にバイアスされて導通が行われる。キャパシタ５を十分に充電しシステムのスタートを可能にするために電圧Ｖ_ｄの２〜３半波が必要である。

図５Ａと図５Ｂは定常状態の例を示し、単純化のために、矩形電圧Ｖ_ｄ（例えばスイッチドモード電源から発生する）を仮定する。以下の議論は、Ａ．Ｃ．電圧である限り、サイン波又は他の波形の電圧の場合にも適用される。

トランジスタ１の両端の電圧Ｖ_ｄが正の期間又は半波では、該トランジスタはオフ（Ｖ_ｃ＝０）である。この期間にキャパシタ５が充電される。

電圧Ｖ_ｄがヌルとなる（負の半波に切換わる）時刻ｔ１で、逆電圧（図で負の電圧）は、はじめに、ダイオード２のスレッシュホールド電圧（０．７Ｖのオーダ）に対応する第１スレッシュホールドＴＨ１に制限される。実際、電圧Ｖ_ｄがこの負の値に達すると、ダイオード２は導通し、値ＴＨ１の順方向電圧降下を導入する。回路３はこの負電圧の発生を検出して、時刻ｔ１に所定の期間で続く時刻ｔ２にトランジスタ１をオンにさせるように設計されている。時刻ｔ２にトランジスタ１はオンになり、順方向電圧降下はこのトランジスタのスレッシュホールド電圧ＴＨ２に減少する。実際には、この電圧降下は、最悪でも０．２Ｖより小さく、約５０ｍＶに減少することさえできる。これはＭＯＳトランジスタのオン状態抵抗（ＲｄｓＯＮ）にリンクし、応用により設定される電流に依存する。それは又トランジスタのサイズと技術のアバランシェ電圧に依存する。

トランジスタ１のターンオフは、半波の切換（新しい正の半波への切換）の時刻ｔ４（一般には未知）の前の時刻ｔ３に発生しなければならない。

本発明によると、電圧Ｖ_ｄのデューティサイクルの変化がひとつの周期から他の周期にわたって一般に小さく、半波の変化時刻ｔ４を電圧Ｖ_ｄの先行の周期Ｐに関して予測できるという利点を有する。実際、回路３は期間（ｔ３−ｔ２）を電圧Ｖ_ｄの先行の周期に関連して決定する。時間間隔Δｔ＝ｔ４−ｔ３は、回路３により、考えられている応用においてデューティサイクルのひとつの周期から他の周期への最大値に従って選択される所定値に保持されるデューティサイクル変化に制御される。

トランジスタ１を正の半サイクルの発生に関連して事前にターンオフすることは、所望の整流効果を相殺する、正の半波でのシステムの導通を避けるために不可欠である。しかし、トランジスタがオンすると（時刻ｔ２）、応用が負の半サイクルが始まるとすぐにターンオンさせれば、遅れ時間（ｔ１とｔ２の間の間隔）は減少させることができる。

少なくとも先行の１周期を考慮して、電圧Ｖ_ｄの周期Ｐが増加した場合には時刻ｔ３遅らせ、周期Ｐが短くなった場合には逆に時刻ｔ３を進めることにより、時間間隔Δｔを所定の最少値に制御するためにいくつかの手段を使用することができる。

図６は、これらの機能を実現する、本発明による回路３の形成の実施例のブロック図である。制御されるトランジスタ１とこれに並列のダイオード２を再度示す。議論を簡単にするために供給電圧Ｖ_ｃｃを提供する手段は図６には示さない。これは例えば図４のダイオード４とキャパシタ５で構成される。

図７Ａ−図７Ｈを図６と共に説明し、図６の動作を回路の特徴点の波形を時間図により示して説明する。

前述のごとく、回路の動作は電圧Ｖ_ｄの消失、又は、この電圧Ｖ_ｄの正から負の半波への切換（図７Ａの時刻ｔ１）により条件づけられる。

電圧Ｖ_ｄの方向の検出は、端子ＫとＡの間に接続され、接続点をインバータ１０の入力に結合する抵抗分割ブリッジＲ１−Ｒ２により行われる。インバータ１０は検出された信号をディジタル型にするために使用される。インバータ１０の出力の電圧Ｖ１０（図７Ｂ）は時刻ｔ１から電圧Ｖ_ｄの負の半波の全期間、つまり時刻ｔ４まで、正レベル（インバータの供給電圧Ｖ_ｃｃにほぼ対応する状態１）である。

インバータ１０の出力は微分器１１（例えば抵抗とキャパシタのセルＲＣ）を駆動し、その出力はＮＰＮバイポーラトランジスタ（又はその等価な手段）のベースに接続される。該トランジスタの機能はキャパシタ１３を短絡すること、もしくは、電源Ｖ_ｃｃから電力を引き出す電流源１４から電流をうけとることである。トランジスタ１２のエミッタは端子Ａに接続され、そのコレクタは電流源１４とキャパシタ１３の結合点に接続される。微分回路の出力の信号Ｖ１１（図７Ｃ）は、電圧Ｖ_ｄが消失する時刻ｔ１毎に短い期間のパルスをしめす。このパルスはトランジスタ１２をオンにし、従ってキャパシタ１３が放電する（電圧Ｖ１３，図７Ｄ）。トランジスタ１２の制御が消失する時刻ｔ５から、定電流源１４によるキャパシタ１３の充電が再びはじまる。時刻ｔ１とｔ５の間隔は微分回路１１の時定数で設定され、可能な限り小さく選択される。従って周期Ｐの鋸歯状波が発生する（パルスｔ５−ｔ１は無視する）。

電圧Ｖ１３は演算増幅器１５の反転入力に印加される。増幅器１５の出力は、各々所定の遅延ｔｄ１、ｔｄ２を導入する２つの時間素子（例えば遅延線）１６、１７の入力に送られる。増幅器１５の出力Ｖ１５（図７Ｅ）は、その反転入力の電圧が消失する時刻ｔ１に高に切換わる。図７Ｆは遅延素子１６の出力の電圧Ｖ１６の形を示す。この例では、遅延ｔｄ１は遅延ｔｄ２より大きいと仮定している。しかし、これらの遅延は相互に関連する必要はない。遅延ｔｄ１は時刻ｔ３とｔ４の間の最少所定時間間隔に対応し、遅延ｔｄ２はスイッチ１の所定のターンオン遅延（ｔ１とｔ２の間隔）に対応する。

図６の例で、遅延素子１６は信号Ｖ１５の下降エッジにのみ作用し、上昇エッジには遅延を導入しないと仮定する。同様に、遅延１７は信号Ｖ１５の上昇エッジにのみ作用する。実際には、時間ｔｄ１とｔｄ２はスイッチング周期と比べて無視できるので、上記仮定は首尾一貫している。

図７Ｇは素子１７の出力に対応する電圧Ｖ_ｃを示す。オプションとして、バッファ又はレベル適合増幅器１８が素子１７の出力とトランジスタ１のゲートとの間に提供される。増幅器１８は、好ましくは、図８に関連して説明するように制御可能である。

素子１６の出力はＸ−ＯＲタイプのゲート１９により、インバータ１０により検出される状態と合成される（Ｖ１９）。図７Ｈはこの合成の結果（Ｖ１９）を示し、積分器２０を介して増幅器１５の非反転入力にループバックされる。積分器２０により提供される誤差の値は図７Ｄに示され（レベルＶ２０）、傾斜信号Ｖ１３がＶ２０に達する時間はｔ３で、このとき、素子１６によりダウンカウントされる間隔ｔｄ１がスタートする。

このことから、間隔ｔｄ１に、閉ループ制御によって０に向かう可変時間ｔｅｒが加算される。時間ｔｅｒは制御誤差に対応し、その積分は積分器２０による係数Ｅと乗算される。これはほぼ１次のリニアシステムに対応する。定数Ｅが大きいほどデューティサイクルの変化が早く回復する。理論的には、飽和又は同様の問題を除けば、値Ｅに制限はない。

図７では誤差ｔｅｒが第２周期でヌルとなる場合を考える。従って、時刻ｔ３とｔ４の間隔は定数ｔｄ１に対応する。もちろん、実際には、間隔ｔｅｒは０になる傾向をもつが、実際に０になることはない。

好ましくは、間隔ｔｅｒの可能な変化は定数ｔｄ１に制限されて、誤差ｔｅｒが定数ｔｄ１から引かれるとき、電圧Ｖ_ｄが正でトランジスタ１が導通となることを避ける。

本発明の利点はトランジスタ制御回路が完全に自律的で、整流素子が接続される回路に対する固定した電圧基準（例えばグラウンド）を必要としないことである。唯一の制限として、電源（電圧Ｖ_ｃｃ）をイネーブルし適当な動作のために、トランジスタ１に印加される信号がＡ．Ｃ．信号でなければならない。

図８は本発明の好ましい実施例による図４と図６の回路の追加の素子を部分的に示す。図８の回路３は、図６に関して記述した素子を有し、既に示したバッファ１８の制御のみが可能である。

この実施例によると、ＲＳタイプのフリップフロップ３０の効果により、回路１８はトランジスタ１の制御信号をブロックするように制御される（活性又は非活性）。フリップフロップ３０の１（Ｓ）に設定する入力はインバータ３１によりカソードＫに接続され、０（Ｒ）にリセットする入力は演算増幅器３２の出力に接続される。増幅器３２の反転入力及び非反転入力は端子ＫとＡに接続される。この組立体の機能は、端子ＫとＡの間の電圧が負の半サイクル中に偶然に反転したらＭＯＳトランジスタをオフにすることにある。実際、電圧Ｖ_ｄが正になるやいなや増幅器３２の出力は高に切換わり、増幅器１８をオフにする。

しかし、電圧Ｖ_ｄの各下降端では、信号Ｓは状態１に切換わり、増幅器１８をオフにする。

図８は供給回路に関する別の実施例を示す。要点は抵抗Ｒをダイオード４とキャパシタ５の間に挿入したことである。この抵抗Ｒはキャパシタ５の充電電流をリーケージ電流型にする。一方抵抗Ｒがないと回復電流型である。キャパシタ５により提供される電圧は、ブロック３に電圧Ｖ_ｃｃを提供する前に、回路３３（ＲＥＧ）により調節される。

本発明の利点は多くの応用でダイオードを置換する一方向性の自律回路を提供することにある。さらに、端子ＡとＫの間の電圧に関し自動同期を実現するので、同期動作のトランジスタを置換することができる。このタイプの応用で、本発明はスイッチの位置を正のラインに保持することができる（トランジスタＮ１が接地線にある図２とは反対）。従って、接地線のカットを避けることができ、電磁的制約の実現を大きく改善する。

本発明の別の利点は、期間ｔｄ２とｔｄ１＋ｔｅｒの短いスイッチング時間を除くと、本発明の整流素子の直列電圧降下はＭＯＳトランジスタの電圧降下に対応し、従って、ダイオードの電圧降下に比べて非常に小さい。

もちろん、本発明は当業者に容易な種々の変更、修飾、改良が可能である。特に、図６に示した回路以外の回路によりＭＯＳトランジスタの所定のターンオン遅延と可変ターンオフ遅延の機能を実現することができる。同様に、図６の回路の実現にあたって、電圧Ｖ_ｃのレベルがトランジスタ１の制御と互換ならば、回路３の動作のために選択される論理状態は任意である。

さらに、本発明による整流回路の通常のコンバータへの接続は、上述の機能的表示に基づいて当業者に容易である。

さらに、ＭＯＳトランジスタの使用が好ましいが、他のスイッチを使用することもできる。例えば、電流制御とシステム供給キャパシタ５が大きくなるが、バイポーラトランジスタを使用することができる。

上記変更、修飾、改良は本開示の一部であり、本発明の範囲に属する。従って、上述の記述は単に実施例であり限定を意図しない。本発明は特許請求の範囲とその均等物によってのみ限定される。

従来の整流回路の例を示す。従来の整流回路の例を示す。従来の整流回路の例を示す。本発明によるＭＯＳトランジスタによる整流回路の例を示す。図４の回路の動作の時間ダイアグラムを示す。本発明による整流素子としてアセンブルされた、ＭＯＳトランジスタを制御する回路の実施例を示す。図６の回路の動作の時間ダイアグラムを示す。オプションの保護装置を有する、本発明による別の制御回路を示す。

符号の説明

１ＭＯＳトランジスタ（スイッチ）
２ダイオード
３制御回路
４ダイオード
５キャパシタ
１０インバータ
１１微分器
１２トランジスタ
１３キャパシタ
１４電流源
１５演算増幅器
１６、１７遅延素子
１８増幅器
１９ゲート
２０積分器

Claims

一方向性で制御され、両端にＡ．Ｃ．電圧が印加されるスイッチ（１）を制御する回路（３）において、
該スイッチの両端の電圧（Ｖ_ｄ）のゼロ交叉に関して該スイッチのターンオンを遅延させる手段と、
該スイッチのターンオンの後、該スイッチの両端のＡ．Ｃ．電圧の１又は複数の先行の周期のデューティサイクルによって制御される所定の時間間隔（ｔｄ１）プラス又はマイナス誤差時間（ｔｅｒ）の終端で、該スイッチのターンオフをトリガーする手段とを有する、回路。
前記所定の時間間隔（ｔｄ１）はデューティサイクルの期待される最大の変動に従って選択される、請求項１記載の回路。
前記スイッチ（１）の端子（Ｋ，Ａ）の間にキャパシタ（５）とダイオード（４）が直列に接続され、前記制御回路（３）への供給電圧（Ｖ_ｃｃ）が提供され、該キャパシタは前記スイッチ（１）がオフの時に充電される、請求項１記載の回路。
前記キャパシタ（５）の両端の電圧の符号を検出する回路（Ｒ１，Ｒ２，１０）と、
検出回路により制御され、前記スイッチが導通になる方向で該スイッチの両端の電圧の各符号切換時にリセットされるランプ発生器（１１，１２，１３，１４）と、
該スイッチの両端の電圧の符号の切換えの検出後、該スイッチをターンオンさせる手段（１５，１７，１８）と、
オン状態の期間を所定の値に制御する回路（１５，１６，１９，２０）とを有する、請求項１記載の回路。
第１遅延素子（１６）が、前記スイッチ（１）のターンオンに続くターンオフを最少遅延（ｔｄ１）でもたらす、請求項４記載の回路。
第２遅延素子（１７）が、前記スイッチ（１）のターンオンへの遅延をその両端の電圧の反転に関してもたらす、請求項５記載の回路。
前記スイッチ（１）の制御信号を提供する出力増幅器（１８）が電圧方向の反転を検出する手段（３０，３１，３２）により制御され、偶然の電圧反転の際前記スイッチをターンオフさせる、請求項１記載の回路。
前記スイッチはＭＯＳトランジスタである、請求項１記載の回路。
前記スイッチに並列なダイオードがスタートのために用いられる、請求項１記載の回路。
スイッチ（１）と、これに並列で好ましくはその浮遊ダイオードにより形成されるダイオード（２）と、請求項１記載の制御回路（３）と、その供給電力を制御されるトランジスタの両端から該トランジスタがオンの時に直接とり出す供給回路（４，５）とを有する、低いスレッシュホールド電圧の整流回路。
２つの外部接続端子のみを有する、請求項１０記載の回路。