JP2002233144A - 同期整流型フォワードコンバータ - Google Patents
同期整流型フォワードコンバータInfo
- Publication number
- JP2002233144A JP2002233144A JP2001021680A JP2001021680A JP2002233144A JP 2002233144 A JP2002233144 A JP 2002233144A JP 2001021680 A JP2001021680 A JP 2001021680A JP 2001021680 A JP2001021680 A JP 2001021680A JP 2002233144 A JP2002233144 A JP 2002233144A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- fet
- synchronous rectification
- forward converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】同期整流回路方式のスイッチング電源におい
て、転流ＦＥＴの信号を出力チョークの２次巻き線より
励振する電源において、出力に高い電圧が印加され発振
が停止し、発振が再開するときの不具合を解決する物で
ある。 【解決手段】直流入力電圧をスイッチング素子により矩
形波パルス電圧に変換して出力トランスの一次巻線に印
加し、前記出力トランスの二次側巻線側の出力を、同期
整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデンサ
等により構成された出力側同期整流回路により整流、平
滑して直流電圧を出力する同期整流型フォワードコンバ
ータで、前記転流ＦＥＴのゲート信号として出力チョー
クの２次巻き線より受ける電源において、出力に高い電
圧が印加され発振を停止ししたことを検出し、転流ＦＥ
Ｔの信号を遮断しＯＦＦとしまた、出力に高い電圧が印
加され制御回路が発振を停止、出力チョークの２次巻き
線からの信号が、通常の時間より長いことを検出し、転
流ＦＥＴの信号を遮断し、出力チョークにエネルギーを
蓄え無くし、再起同時に発生する異常電圧を防ぐ。
て、転流ＦＥＴの信号を出力チョークの２次巻き線より
励振する電源において、出力に高い電圧が印加され発振
が停止し、発振が再開するときの不具合を解決する物で
ある。 【解決手段】直流入力電圧をスイッチング素子により矩
形波パルス電圧に変換して出力トランスの一次巻線に印
加し、前記出力トランスの二次側巻線側の出力を、同期
整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデンサ
等により構成された出力側同期整流回路により整流、平
滑して直流電圧を出力する同期整流型フォワードコンバ
ータで、前記転流ＦＥＴのゲート信号として出力チョー
クの２次巻き線より受ける電源において、出力に高い電
圧が印加され発振を停止ししたことを検出し、転流ＦＥ
Ｔの信号を遮断しＯＦＦとしまた、出力に高い電圧が印
加され制御回路が発振を停止、出力チョークの２次巻き
線からの信号が、通常の時間より長いことを検出し、転
流ＦＥＴの信号を遮断し、出力チョークにエネルギーを
蓄え無くし、再起同時に発生する異常電圧を防ぐ。
Description
【０００１】
【発明の属する技術分野】本発明は同期整流型フォワー
ドコンバータに関する。
ドコンバータに関する。
【０００２】
【従来の技術】従来、この種の同期整流回路を用いたＤ
Ｃ−ＤＣコンバータとしては、図７に示すように、直流
入力電源の直流電圧Ｖｉを、半導体スイッチ２のスイッ
チング動作によって矩形波パルス電圧に変換し、この矩
形波パルス電圧をトランス３によって所望の電圧に変換
した後、同期整流ＦＥＴ４及び転流ＦＥＴ９の整流回路
と、チョークコイル１２およびコンデンサ１1による平
滑回路により整流・平滑して、その平均電圧として取り
出すようにしている。なお、前記した半導体スイッチ２
のスイッチング動作の制御は、この同期整流コンバータ
の出力電圧を検出する電圧検出制御回路２８により、そ
の検出状況に基づいてＰＷＭ制御される。
Ｃ−ＤＣコンバータとしては、図７に示すように、直流
入力電源の直流電圧Ｖｉを、半導体スイッチ２のスイッ
チング動作によって矩形波パルス電圧に変換し、この矩
形波パルス電圧をトランス３によって所望の電圧に変換
した後、同期整流ＦＥＴ４及び転流ＦＥＴ９の整流回路
と、チョークコイル１２およびコンデンサ１1による平
滑回路により整流・平滑して、その平均電圧として取り
出すようにしている。なお、前記した半導体スイッチ２
のスイッチング動作の制御は、この同期整流コンバータ
の出力電圧を検出する電圧検出制御回路２８により、そ
の検出状況に基づいてＰＷＭ制御される。
【０００３】一般に同期整流回路の場合は、前述した図
７のようにスイッチ素子４，９を用いて同期動作させる
場合と、スイッチ素子４のみにＦＥＴを用いて同期動作
させる場合とがあるが、本発明は変換効率の向上を重視
した前者の回路、即ち、スイッチ素子４，９を共に半導
体スイッチ（ＦＥＴ）を用いた回路を対象としている。
そこで前記スイッチ素子４を同期整流ＦＥＴ、素子９を
転流ＦＥＴと表現する。
７のようにスイッチ素子４，９を用いて同期動作させる
場合と、スイッチ素子４のみにＦＥＴを用いて同期動作
させる場合とがあるが、本発明は変換効率の向上を重視
した前者の回路、即ち、スイッチ素子４，９を共に半導
体スイッチ（ＦＥＴ）を用いた回路を対象としている。
そこで前記スイッチ素子４を同期整流ＦＥＴ、素子９を
転流ＦＥＴと表現する。
【０００４】しかし、従来の電源において、出力ＶＯよ
り高い電圧が印加されたり、入力電圧急変事に制御回路
２８の応答が間に合わず、出力電圧が通常より高くなっ
た事により、出力チョーク１２にエネルギーが多く蓄え
られた事に起因してスイッチ素子２，４，を破損する恐
れがある。
り高い電圧が印加されたり、入力電圧急変事に制御回路
２８の応答が間に合わず、出力電圧が通常より高くなっ
た事により、出力チョーク１２にエネルギーが多く蓄え
られた事に起因してスイッチ素子２，４，を破損する恐
れがある。
【０００５】以下これについて図6を参照して説明す
る。図6は図7の各部動作波形図で、図6（ａ）は出力電
圧（ＶＯ）波形（ｂ）はスイッチ素子２のパルス幅制御
信号（ＰＷＭ）、（ｃ）はチョークコイルの電流波形、
（ｄ）は転流ＦＥＴ9のゲート信号、（ｅ）はスイッチ
素子２の電流波形、（ｆ）はスイッチ素子２の電圧波形
である。
る。図6は図7の各部動作波形図で、図6（ａ）は出力電
圧（ＶＯ）波形（ｂ）はスイッチ素子２のパルス幅制御
信号（ＰＷＭ）、（ｃ）はチョークコイルの電流波形、
（ｄ）は転流ＦＥＴ9のゲート信号、（ｅ）はスイッチ
素子２の電流波形、（ｆ）はスイッチ素子２の電圧波形
である。
【０００6】即ち時間ｔ１で図6（ａ）に示すように、何
らかの原因で、出力電圧が上昇した場合、制御回路28は
出力電圧が上昇したため、パルス幅を小さくし、ゼロと
する。（図6（ｂ））すると出力＋からチョーク１２、
転流ＦＥＴ９、出力−の経路で電流が流れ（図6
（ｃ））、転流ＦＥＴ９のゲートには、チョーク１２の
２次巻き線よりＯＮ信号が送出され、出力電圧が低下し
通常の出力電圧になるまで、信号を送出し転流ＦＥＴは
ＯＮし続け出力チョークにエネルギーを蓄え続ける。
らかの原因で、出力電圧が上昇した場合、制御回路28は
出力電圧が上昇したため、パルス幅を小さくし、ゼロと
する。（図6（ｂ））すると出力＋からチョーク１２、
転流ＦＥＴ９、出力−の経路で電流が流れ（図6
（ｃ））、転流ＦＥＴ９のゲートには、チョーク１２の
２次巻き線よりＯＮ信号が送出され、出力電圧が低下し
通常の出力電圧になるまで、信号を送出し転流ＦＥＴは
ＯＮし続け出力チョークにエネルギーを蓄え続ける。
【０００7】出力電圧が徐々に低下し、時間ｔ２で、通
常電圧に至ると制御回路２８はスイッチ素子２に信号を
出し始める。スイッチ２がＯＮすると、整流ＦＥＴ４が
ＯＮし転流ＦＥＴ９がＯＦＦし、チョーク１２に蓄えら
れたエネルギーが、トランス３により１次側に回生され
る。しかし２次側のチョーク１２に蓄えられたエネルギ
ーが、１次側に放出し終わらない間は、スイッチ素子２
のゲートをＯＦＦしても電流は流れ続ける、なぜなら電
流は入力−からスイッチ２の寄生ダイオ−ド、トランス
３、入力＋に流れるからである。放出終了した時に、ち
ょうどスイッチ２のゲートにＯＮ信号が来ていた場合、
トランス３を励磁する期間が、通常の励磁時間より長く
なるため、次のＯＦＦ期間に励磁されたエネルギーが放
出されるため、図６（ｆ）点線に示すように、通常より
高い電圧が発生し、スイッチ素子２、または整流ＦＥＴ
４を破壊するおそれが出てくる。
常電圧に至ると制御回路２８はスイッチ素子２に信号を
出し始める。スイッチ２がＯＮすると、整流ＦＥＴ４が
ＯＮし転流ＦＥＴ９がＯＦＦし、チョーク１２に蓄えら
れたエネルギーが、トランス３により１次側に回生され
る。しかし２次側のチョーク１２に蓄えられたエネルギ
ーが、１次側に放出し終わらない間は、スイッチ素子２
のゲートをＯＦＦしても電流は流れ続ける、なぜなら電
流は入力−からスイッチ２の寄生ダイオ−ド、トランス
３、入力＋に流れるからである。放出終了した時に、ち
ょうどスイッチ２のゲートにＯＮ信号が来ていた場合、
トランス３を励磁する期間が、通常の励磁時間より長く
なるため、次のＯＦＦ期間に励磁されたエネルギーが放
出されるため、図６（ｆ）点線に示すように、通常より
高い電圧が発生し、スイッチ素子２、または整流ＦＥＴ
４を破壊するおそれが出てくる。
【０００８】
【発明が解決しようとする課題】本発明は、出力より高
い電圧が印加されたり、入力電圧急変事に制御回路の応
答が間に合わず、出力電圧が通常より高くなった場合に
起因するスイッチ素子２，４，及び９の破損を防ぐ回路
を提案する。
い電圧が印加されたり、入力電圧急変事に制御回路の応
答が間に合わず、出力電圧が通常より高くなった場合に
起因するスイッチ素子２，４，及び９の破損を防ぐ回路
を提案する。
【０００９】
【課題を解決する為の手段】上記課題を解決するため請
求項１の発明は、直流入力電圧をスイッチング素子によ
り矩形波パルス電圧に変換して出力トランスの一次巻線
に印加し、前記出力トランスの二次側巻線側の出力を、
同期整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデ
ンサ等により構成された出力側同期整流回路により整
流、平滑して直流電圧とし、該転流ＦＥＴのゲート駆動
信号を該チョークコイルより供給するようにした同期整
流型フォワードコンバータにおいて、該転流ＦＥＴのゲ
ート駆動信号を短絡又は開放する制御スイッチと、該ス
イッチング素子の制御信号停止回路を設け、該検出回路
の検出信号により該制御スイッチを用いて、該チョーク
コイルからのゲート駆動信号を停止せしめるようにした
ことを特徴とする。この構成にすれば、スイッチング素
子の制御回路２８の信号が停止した場合速やかに転流Ｆ
ＥＴ９をＯＦＦし、チョークコイル１２に蓄えられたエ
ネルギーを小さくし、スイッチ素子の破損を防ぐことが
できる。
求項１の発明は、直流入力電圧をスイッチング素子によ
り矩形波パルス電圧に変換して出力トランスの一次巻線
に印加し、前記出力トランスの二次側巻線側の出力を、
同期整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデ
ンサ等により構成された出力側同期整流回路により整
流、平滑して直流電圧とし、該転流ＦＥＴのゲート駆動
信号を該チョークコイルより供給するようにした同期整
流型フォワードコンバータにおいて、該転流ＦＥＴのゲ
ート駆動信号を短絡又は開放する制御スイッチと、該ス
イッチング素子の制御信号停止回路を設け、該検出回路
の検出信号により該制御スイッチを用いて、該チョーク
コイルからのゲート駆動信号を停止せしめるようにした
ことを特徴とする。この構成にすれば、スイッチング素
子の制御回路２８の信号が停止した場合速やかに転流Ｆ
ＥＴ９をＯＦＦし、チョークコイル１２に蓄えられたエ
ネルギーを小さくし、スイッチ素子の破損を防ぐことが
できる。
【００１０】上記の課題を解決するための請求項２、請
求項３の発明は、直流入力電圧をスイッチング素子によ
り矩形波パルス電圧に変換して出力トランスの一次巻線
に印加し、前記出力トランスの二次側巻線側の出力を、
同期整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデ
ンサ等により構成された出力側同期整流回路により整
流、平滑して直流電圧とし、該転流ＦＥＴのゲート駆動
信号を該チョークコイルより供給するようにした同期整
流型フォワードコンバータにおいて、該転流ＦＥＴのゲ
ート駆動信号を短絡又は開放する制御スイッチと、該ゲ
ート駆動信号の異常検出回路を設け、該異常検出回路の
検出信号により、該制御スイッチを用いて該チョークコ
イルの駆動信号を停止せしめるようにしたことを特徴と
する。この構成により、出力チョークの２次巻き線から
の信号が、通常の時間より長いことを検出し、転流ＦＥ
Ｔの信号を遮断し、出力チョークにエネルギーを蓄え無
くし、再起動時に発生する異常電圧を防ぐ。
求項３の発明は、直流入力電圧をスイッチング素子によ
り矩形波パルス電圧に変換して出力トランスの一次巻線
に印加し、前記出力トランスの二次側巻線側の出力を、
同期整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデ
ンサ等により構成された出力側同期整流回路により整
流、平滑して直流電圧とし、該転流ＦＥＴのゲート駆動
信号を該チョークコイルより供給するようにした同期整
流型フォワードコンバータにおいて、該転流ＦＥＴのゲ
ート駆動信号を短絡又は開放する制御スイッチと、該ゲ
ート駆動信号の異常検出回路を設け、該異常検出回路の
検出信号により、該制御スイッチを用いて該チョークコ
イルの駆動信号を停止せしめるようにしたことを特徴と
する。この構成により、出力チョークの２次巻き線から
の信号が、通常の時間より長いことを検出し、転流ＦＥ
Ｔの信号を遮断し、出力チョークにエネルギーを蓄え無
くし、再起動時に発生する異常電圧を防ぐ。
【００１１】上記の課題を解決するための請求項４又は
請求項５の発明は、請求項１又は、請求項２の、同期整
流型フォワードコンバータを複数台有し、前記各コンバ
ータは入力端子と出力端子を夫々共通にして並列接続さ
れていることを特徴とする同期整流型フォワードコンバ
ータにある。
請求項５の発明は、請求項１又は、請求項２の、同期整
流型フォワードコンバータを複数台有し、前記各コンバ
ータは入力端子と出力端子を夫々共通にして並列接続さ
れていることを特徴とする同期整流型フォワードコンバ
ータにある。
【０００１２】
【実施の態様】図１は本発明の一実施例回路で図中１は
入力コンデンサ、２はスイッチング素子、３は電力変換
用出力トランス、４は整流用スイッチング素子（同期整
流ＦＥＴ）、９は回生用スイッチング素子（転流ＦＥ
Ｔ）、６はスイッチング素子４の駆動コンデンサ、５は
スイッチング素子４の駆動抵抗、８はスイッチング素子
５の駆動抵抗、１０はスイッチ素子９の制御素子、１１
は平滑コンデンサ、１２は出力チョークで、以上は従来
例と同一構成である。次に７は制御素子１０の両端にコ
レクタ、エミッタが接続され、ベ−スが抵抗８を介しし
て平滑コンデンサの＋側に接続されたトランジスタ（補
助スイッチ）、２９はスイッチング素子２の制御用ＰＷ
Ｍ信号の停止を検出する検出回路で、その検出信号は該
トランジスタ７のベ−ス、エミッタに印加される。因み
に検出回路２９は、スイッチ素子２のドライブ波形を抵
抗１８とコンデンサ１９にて積分しデューティが零とな
りドライブ波形が無くなると、ホトカプラのトランジス
タ３０がＯＦＦし、トランジスタ７がオンとなる構成で
ある。なお、出力トランス３の３次巻き線ｎ３は、１次
巻き線ｎ１、２次巻き線ｎ２とは同極性に実装され、ス
イッチング素子２がＯＮの時、３次巻き線ｎ３の発生電
圧により補助スイッチ１０をＯＮし転流用ＦＥＴ９のＯ
ＦＦを維持する。
入力コンデンサ、２はスイッチング素子、３は電力変換
用出力トランス、４は整流用スイッチング素子（同期整
流ＦＥＴ）、９は回生用スイッチング素子（転流ＦＥ
Ｔ）、６はスイッチング素子４の駆動コンデンサ、５は
スイッチング素子４の駆動抵抗、８はスイッチング素子
５の駆動抵抗、１０はスイッチ素子９の制御素子、１１
は平滑コンデンサ、１２は出力チョークで、以上は従来
例と同一構成である。次に７は制御素子１０の両端にコ
レクタ、エミッタが接続され、ベ−スが抵抗８を介しし
て平滑コンデンサの＋側に接続されたトランジスタ（補
助スイッチ）、２９はスイッチング素子２の制御用ＰＷ
Ｍ信号の停止を検出する検出回路で、その検出信号は該
トランジスタ７のベ−ス、エミッタに印加される。因み
に検出回路２９は、スイッチ素子２のドライブ波形を抵
抗１８とコンデンサ１９にて積分しデューティが零とな
りドライブ波形が無くなると、ホトカプラのトランジス
タ３０がＯＦＦし、トランジスタ７がオンとなる構成で
ある。なお、出力トランス３の３次巻き線ｎ３は、１次
巻き線ｎ１、２次巻き線ｎ２とは同極性に実装され、ス
イッチング素子２がＯＮの時、３次巻き線ｎ３の発生電
圧により補助スイッチ１０をＯＮし転流用ＦＥＴ９のＯ
ＦＦを維持する。
【００１３】従って図１の実施例では、出力に高い電圧
が印加され、制御回路２８がＯＮ幅を絞りゼロとなった
時、検出回路２９がそれを検出し、転流ＦＥＴ９のゲー
トを短絡し、出力チョークにエネルギーを蓄えなくす
る。
が印加され、制御回路２８がＯＮ幅を絞りゼロとなった
時、検出回路２９がそれを検出し、転流ＦＥＴ９のゲー
トを短絡し、出力チョークにエネルギーを蓄えなくす
る。
【００１４】図２は本発明の他の実施例回路図で上記実
施例（図１）と相違する点は、トランジスタとしてＰＮ
Ｐ型トランジスタを使用し、そのエミッタ、コレクタを
チョークコイルの一端と補助スイッチ１０の間に直列接
続した点である。この回路では検出回路２９の検出信号
によりトランジスタがＯＦＦ（オフ）することにより出
力チョーク１２から転流ＦＥＴ９のゲート駆動信号の供
給を開放する。
施例（図１）と相違する点は、トランジスタとしてＰＮ
Ｐ型トランジスタを使用し、そのエミッタ、コレクタを
チョークコイルの一端と補助スイッチ１０の間に直列接
続した点である。この回路では検出回路２９の検出信号
によりトランジスタがＯＦＦ（オフ）することにより出
力チョーク１２から転流ＦＥＴ９のゲート駆動信号の供
給を開放する。
【００１５】図３は本発明の他の実施例回路図で、上記
実施例（図１、図２）のＰＷＭ信号停止検出回路２９に
代えて、出力チョーク電流異常検出回路３０（時定数回
路）を設けた点である。即ち、出力より高い電圧が出力
に印加され、制御回路２８によるパルスのデューティが
ゼロと成った時、時定数回路により、チョークよりの信
号が通常より長くなった事を検出し、転流ＦＥＴのゲー
トを短絡し出力チョークにエネルギーを蓄えなくする。
なお時定数回路３０は抵抗ｒ１、ｒ２及びコンデンサｃ
１により構成され、該コンデンサｃ１の電圧が所定数に
達するとトランジスタがオンし、チョークコイル１２か
らの転流ＦＥＴ９のゲート駆動信号を短絡する。
実施例（図１、図２）のＰＷＭ信号停止検出回路２９に
代えて、出力チョーク電流異常検出回路３０（時定数回
路）を設けた点である。即ち、出力より高い電圧が出力
に印加され、制御回路２８によるパルスのデューティが
ゼロと成った時、時定数回路により、チョークよりの信
号が通常より長くなった事を検出し、転流ＦＥＴのゲー
トを短絡し出力チョークにエネルギーを蓄えなくする。
なお時定数回路３０は抵抗ｒ１、ｒ２及びコンデンサｃ
１により構成され、該コンデンサｃ１の電圧が所定数に
達するとトランジスタがオンし、チョークコイル１２か
らの転流ＦＥＴ９のゲート駆動信号を短絡する。
【００１６】図５は図３の各部動作波形図で、何らかの
原因にて、出力に高い電圧が印加され、制御回路信号
（ＰＷＭ信号が）停止され、チョークの２次巻き線から
の信号が、通常の信号より長くなると、時定数回路３０
により転流ＦＥＴのゲートが短絡され、転流ＦＥＴがＯ
ＦＦとなりチョークへのエネルギーの蓄積が停止され
る。それ故、出力電圧が低下し、制御回路が動作再会し
ても、トランス３の励磁時間は通常時間ゆえ、過大な電
圧の発生はない。このようにして、出力より高い電圧が
印加されたり、入力電圧急変事に制御回路１５の応答が
間に合わず、出力電圧が通常より高くなった事に起因す
るスイッチ素子２，４，の破損が防げる。
原因にて、出力に高い電圧が印加され、制御回路信号
（ＰＷＭ信号が）停止され、チョークの２次巻き線から
の信号が、通常の信号より長くなると、時定数回路３０
により転流ＦＥＴのゲートが短絡され、転流ＦＥＴがＯ
ＦＦとなりチョークへのエネルギーの蓄積が停止され
る。それ故、出力電圧が低下し、制御回路が動作再会し
ても、トランス３の励磁時間は通常時間ゆえ、過大な電
圧の発生はない。このようにして、出力より高い電圧が
印加されたり、入力電圧急変事に制御回路１５の応答が
間に合わず、出力電圧が通常より高くなった事に起因す
るスイッチ素子２，４，の破損が防げる。
【００１７】図４は本発明の他の実施例回路図で、上記
実施例（図３）と相違する点はＰＮＰ型トランジスタ７
を制御スイッチ素子１０と直列に接続し、時定数回路３
０の出力により、トランジスタＱ１、Ｑ２を用いて該ト
ランジスタをオフし、出力チョークコイル１２からのゲ
ート駆動信号を開放（停止）するようにしたものであ
る。
実施例（図３）と相違する点はＰＮＰ型トランジスタ７
を制御スイッチ素子１０と直列に接続し、時定数回路３
０の出力により、トランジスタＱ１、Ｑ２を用いて該ト
ランジスタをオフし、出力チョークコイル１２からのゲ
ート駆動信号を開放（停止）するようにしたものであ
る。
【００１８】
【発明の効果】以上の説明から明らかなように、本発明
によれば、同期整流回路を使用したスイッチング電源に
おいて、出力より高い電圧が印加されたり、入力電圧急
変事等により制御回路２８の応答が間に合わず、出力電
圧が通常より高くなった場合に起因するスイッチ素子
２，４の破損を防ぐ事が出来る。因みに、対策前の電源
では、スイッチング素子２に加わる電圧が、通常１６０
ｖ前後であるが、前記の状態では２５０ｖ以上発生し、
スイッチング素子２、又は整流ＦＥＴ４が破損していた
が、対策回路では通常と同じ電圧であった。また、モジ
ュールを並列運転しているとき、出力電圧に差があった
場合等の、出力電圧の低い電源のスイッチ素子９の破損
対策にも有効である。
によれば、同期整流回路を使用したスイッチング電源に
おいて、出力より高い電圧が印加されたり、入力電圧急
変事等により制御回路２８の応答が間に合わず、出力電
圧が通常より高くなった場合に起因するスイッチ素子
２，４の破損を防ぐ事が出来る。因みに、対策前の電源
では、スイッチング素子２に加わる電圧が、通常１６０
ｖ前後であるが、前記の状態では２５０ｖ以上発生し、
スイッチング素子２、又は整流ＦＥＴ４が破損していた
が、対策回路では通常と同じ電圧であった。また、モジ
ュールを並列運転しているとき、出力電圧に差があった
場合等の、出力電圧の低い電源のスイッチ素子９の破損
対策にも有効である。
【図１】 本発明の実施例
【図２】本発明の実施例
【図３】本発明の実施例
【図４】本発明の実施例
【図５】本発明（図３）の各部動作波形図
【図６】従来の回路波形図
【図７】従来の回路
１： 入力コンデンサ ２： スイッチング素子 ３： 電力変換用トランス ４： 整流用双方向性スイッチング素子（同期整流
ＦＥＴ） ９： 回生用双方向性スイッチング素子（転流ＦＥ
Ｔ） １１： 平滑コンデンサ １２： 出力チョーク ２８： 制御回路 ２９： 制御信号検出回路 ３０： 時定数回路
ＦＥＴ） ９： 回生用双方向性スイッチング素子（転流ＦＥ
Ｔ） １１： 平滑コンデンサ １２： 出力チョーク ２８： 制御回路 ２９： 制御信号検出回路 ３０： 時定数回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H006 AA05 CA02 CB07 DA04 DB01 DC05 FA01 5H730 AA20 BB23 BB57 BB82 DD04 EE08 EE10 EE13 EE19 EE59 FD01 FD21 FF19 FG05 XX03 XX12 XX30 XX36 XX43
Claims (5)
- 【請求項１】直流入力電圧をスイッチング素子により矩
形波パルス電圧に変換して出力トランスの一次巻線に印
加し、前記出力トランスの二次側巻線側の出力を、同期
整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデンサ
等により構成された出力側同期整流回路により整流、平
滑して直流電圧とし、該転流ＦＥＴのゲート駆動信号を
該チョークコイルより供給するようにした同期整流型フ
ォワードコンバータにおいて、該転流ＦＥＴのゲート駆
動信号を短絡又は開放する制御スイッチと、該スイッチ
ング素子の制御信号停止検出回路を設け、該検出回路の
検出信号により該制御スイッチを用いて、該チョークコ
イルからのゲート駆動信号を停止せしめるようにしたこ
とを特徴とする同期整流型フォワードコンバータ。 - 【請求項２】直流入力電圧をスイッチング素子により矩
形波パルス電圧に変換して出力トランスの一次巻線に印
加し、前記出力トランスの二次側巻線側の出力を、同期
整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデンサ
等により構成された出力側同期整流回路により整流、平
滑して直流電圧とし、該転流ＦＥＴのゲート駆動信号を
該チョークコイルより供給するようにした、同期整流型
フォワードコンバータにおいて、該転流ＦＥＴのゲート
駆動信号を短絡又は開放する制御スイッチと、該ゲート
駆動信号の異常検出回路を設け、該異常検出回路の検出
信号により、該制御スイッチを用いて、該チョークコイ
ルの駆動信号を停止せしめるようにしたことを特徴とす
る同期整流フォワードコンバータ。 - 【請求項３】 異常検出回路として時定数回路を用いた
ことを特徴とする、請求項２の同期整流フォワードコン
バータ。 - 【請求項4】請求項１の同期整流型フォワードコンバー
タを複数台有し、前記各コンバータは入力端子と出力端
子を夫々共通にして並列接続されていることを特徴とす
る同期整流型フォワードコンバータ。 - 【請求項5】請求項2又は請求項3の同期整流型フォワー
ドコンバータを複数台有し、前記各コンバータは入力端
子と出力端子を夫々共通にして並列接続されていること
を特徴とする同期整流型フォワードコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021680A JP2002233144A (ja) | 2001-01-30 | 2001-01-30 | 同期整流型フォワードコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021680A JP2002233144A (ja) | 2001-01-30 | 2001-01-30 | 同期整流型フォワードコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002233144A true JP2002233144A (ja) | 2002-08-16 |
Family
ID=18887199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001021680A Pending JP2002233144A (ja) | 2001-01-30 | 2001-01-30 | 同期整流型フォワードコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002233144A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101494418B (zh) * | 2008-01-23 | 2011-01-05 | 尼克森微电子股份有限公司 | 同步整流控制装置及顺向式同步整流电路 |
| JP2012228076A (ja) * | 2011-04-20 | 2012-11-15 | Mitsubishi Electric Corp | Ｌｅｄ電源装置 |
| CN105896987A (zh) * | 2015-03-24 | 2016-08-24 | 上海英联电子系统有限公司 | 反激变换器自举型同步整流驱动电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10225114A (ja) * | 1997-02-06 | 1998-08-21 | Shindengen Electric Mfg Co Ltd | 同期整流回路 |
| JP2000324819A (ja) * | 1999-04-30 | 2000-11-24 | Murata Mfg Co Ltd | Ｄｃーｄｃコンバータ |
| JP2000354370A (ja) * | 1999-06-09 | 2000-12-19 | Origin Electric Co Ltd | 同期整流コンバータ |
-
2001
- 2001-01-30 JP JP2001021680A patent/JP2002233144A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10225114A (ja) * | 1997-02-06 | 1998-08-21 | Shindengen Electric Mfg Co Ltd | 同期整流回路 |
| JP2000324819A (ja) * | 1999-04-30 | 2000-11-24 | Murata Mfg Co Ltd | Ｄｃーｄｃコンバータ |
| JP2000354370A (ja) * | 1999-06-09 | 2000-12-19 | Origin Electric Co Ltd | 同期整流コンバータ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101494418B (zh) * | 2008-01-23 | 2011-01-05 | 尼克森微电子股份有限公司 | 同步整流控制装置及顺向式同步整流电路 |
| JP2012228076A (ja) * | 2011-04-20 | 2012-11-15 | Mitsubishi Electric Corp | Ｌｅｄ電源装置 |
| CN105896987A (zh) * | 2015-03-24 | 2016-08-24 | 上海英联电子系统有限公司 | 反激变换器自举型同步整流驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3450929B2 (ja) | スイッチング電源装置 | |
| JP4735072B2 (ja) | スイッチング電源装置 | |
| US6813170B2 (en) | Multiple output power supply having soft start protection for load over-current or short circuit conditions | |
| JP4481879B2 (ja) | スイッチング電源装置 | |
| JP6668762B2 (ja) | スイッチング電源装置 | |
| JP5584089B2 (ja) | 力率を増加させた駆動回路 | |
| US20090201705A1 (en) | Energy converting apparatus, and semiconductor device and switching control method used therein | |
| WO2012147453A1 (ja) | 直流電源装置 | |
| JP6481407B2 (ja) | 電源制御用半導体装置 | |
| US6738266B2 (en) | Switching power supply unit | |
| JP2006191741A (ja) | 直流変換装置 | |
| US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
| JP4853182B2 (ja) | 非安定絶縁型ｄｃ−ｄｃコンバータおよび電源装置 | |
| JP2010124573A (ja) | スイッチング電源装置、及びそれに用いる半導体装置 | |
| JP2001169545A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP5640830B2 (ja) | スイッチング電源装置 | |
| JP3178972B2 (ja) | 自励式フライバックコンバータ | |
| JPH0866021A (ja) | スイッチング電源装置 | |
| JP2002233144A (ja) | 同期整流型フォワードコンバータ | |
| JP2001231258A (ja) | 直流−直流変換装置 | |
| JP6417715B2 (ja) | 絶縁型直流電源装置 | |
| JP4618881B2 (ja) | 同期整流型フォワードコンバータ | |
| JP4497982B2 (ja) | 電源回路 | |
| JP4401010B2 (ja) | 同期整流型フォワ−ドコンバ−タ | |
| JP4429146B2 (ja) | Ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |