JPH0226813B2 - - Google Patents
Info
- Publication number
- JPH0226813B2 JPH0226813B2 JP56153634A JP15363481A JPH0226813B2 JP H0226813 B2 JPH0226813 B2 JP H0226813B2 JP 56153634 A JP56153634 A JP 56153634A JP 15363481 A JP15363481 A JP 15363481A JP H0226813 B2 JPH0226813 B2 JP H0226813B2
- Authority
- JP
- Japan
- Prior art keywords
- main
- semiconductor element
- current
- control electrode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 31
- 230000005284 excitation Effects 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 description 5
- 238000007599 discharging Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 102100030393 G-patch domain and KOW motifs-containing protein Human genes 0.000 description 2
- 101150090280 MOS1 gene Proteins 0.000 description 2
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 101100461812 Arabidopsis thaliana NUP96 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Description
【発明の詳細な説明】
本発明はスイツチング電源に係り、特にパワト
ランジスタ、GTO，MOS FET等の制御極付半
導体素子を高速でターンオフさせるに好適な駆動
回路を有するスイツチング電源に関する。
ランジスタ、GTO，MOS FET等の制御極付半
導体素子を高速でターンオフさせるに好適な駆動
回路を有するスイツチング電源に関する。
従来のパワトランジスタの駆動回路は、ベース
駆動用変圧器を介して駆動する方式が広く用いら
れている。この方式は、トランジスタのターンオ
フ時にベース駆動用変圧器中に蓄積される励磁電
流の放出によつて逆方向にベース電流を流し、タ
ーンオフ時間の短縮を図つている。しかしこの方
式では、ベース駆動用変圧器中に蓄積される励磁
電流が、トランジスタの導通時間を制御する制御
時間に比例して変化する為、導通時間を短かく制
御しようとする程逆方向のベース電流が減少し、
トランジスタのターンオフ時間が長くなる欠点が
あつた。
駆動用変圧器を介して駆動する方式が広く用いら
れている。この方式は、トランジスタのターンオ
フ時にベース駆動用変圧器中に蓄積される励磁電
流の放出によつて逆方向にベース電流を流し、タ
ーンオフ時間の短縮を図つている。しかしこの方
式では、ベース駆動用変圧器中に蓄積される励磁
電流が、トランジスタの導通時間を制御する制御
時間に比例して変化する為、導通時間を短かく制
御しようとする程逆方向のベース電流が減少し、
トランジスタのターンオフ時間が長くなる欠点が
あつた。
また、GTOのターンオフに必要なゲート電流
（以下オフゲート電流）は、立上りの速いパルス
電流を流す程ターンオフ時間を短かくできる。オ
フゲート電流の立上りを速くするには、オフゲー
ト電流を供給する電源の電圧を高くすることで可
能となるが、GTOのゲート、カソード間の耐電
圧が20V程度であり、オフゲート電流を供給する
電源の電圧に制限を与える。この為、従来の
GTOのゲート回路は、STOを高速度でターンオ
フさせる為、オフゲート電流の流れ始めは高い電
圧を出力でき、ターンオフの進行に従つてゲート
回路の出力電圧を低下させる方式等が用いられて
おり、ゲート回路の複雑化を招いていた。
（以下オフゲート電流）は、立上りの速いパルス
電流を流す程ターンオフ時間を短かくできる。オ
フゲート電流の立上りを速くするには、オフゲー
ト電流を供給する電源の電圧を高くすることで可
能となるが、GTOのゲート、カソード間の耐電
圧が20V程度であり、オフゲート電流を供給する
電源の電圧に制限を与える。この為、従来の
GTOのゲート回路は、STOを高速度でターンオ
フさせる為、オフゲート電流の流れ始めは高い電
圧を出力でき、ターンオフの進行に従つてゲート
回路の出力電圧を低下させる方式等が用いられて
おり、ゲート回路の複雑化を招いていた。
さらに、MOS FETの大容量化に伴つて、
MOS FET内部に存在する等価容量も大きくな
つている。MOS FETのスイツチング時間は、
MOS FET内部のゲート電極とソース電極間に
存在する等価容量（ゲート入力容量）の充放電時
間で決定される為、MOS FETの特徴である高
速スイツチング特性を十分活用するには、スイツ
チング時にピーク値の大きな電流を流す必要が生
じ、ゲート駆動電力の増大、ゲート回路の大型化
を招いている。
MOS FET内部に存在する等価容量も大きくな
つている。MOS FETのスイツチング時間は、
MOS FET内部のゲート電極とソース電極間に
存在する等価容量（ゲート入力容量）の充放電時
間で決定される為、MOS FETの特徴である高
速スイツチング特性を十分活用するには、スイツ
チング時にピーク値の大きな電流を流す必要が生
じ、ゲート駆動電力の増大、ゲート回路の大型化
を招いている。
この様に、パワトランジスタ、GTO，MOS
FET等の制御極付半導体素子は、いずれもター
ンオフ時に立上りが速、ピーク値の大きな負極性
の駆動電流を供給する程、ターンオフ時間が短縮
し、高周波駆動が可能となるが、駆動電力の増
大、これに伴う回路の大型化や、駆動回路の複雑
化を招き、高周波駆動を容易に実現できない欠点
があつた。
FET等の制御極付半導体素子は、いずれもター
ンオフ時に立上りが速、ピーク値の大きな負極性
の駆動電流を供給する程、ターンオフ時間が短縮
し、高周波駆動が可能となるが、駆動電力の増
大、これに伴う回路の大型化や、駆動回路の複雑
化を招き、高周波駆動を容易に実現できない欠点
があつた。
本発明の目的は、簡単な構成で立上りが速く、
ピーク値の大きな負極性の駆動電流を主回路から
制御極付半導体素子に流しその半導体素子を高速
にターンオフさせて高周波動作を容易にすると共
に、ターンオフ終了時にはその半導体素子の駆動
回路用電源の電力を低減させ、小型、高効率のス
イツチング電源を提供することにある。
ピーク値の大きな負極性の駆動電流を主回路から
制御極付半導体素子に流しその半導体素子を高速
にターンオフさせて高周波動作を容易にすると共
に、ターンオフ終了時にはその半導体素子の駆動
回路用電源の電力を低減させ、小型、高効率のス
イツチング電源を提供することにある。
本発明は、半導体素子にターンオフ指令が出力
された後も、蓄積時間の間は半導体素子が導通状
態を保つていることを利用したものである。主変
圧器を介して負荷に電力の供給を行う場合、半導
体素子の蓄積時間は、主変圧器の各巻線に電圧が
誘起されたままになつている。本発明はこの点に
着目し半導体に負極性の駆動電流を流す巻線を主
変圧器にもうけ、この巻線から負極性の駆動電流
を流す様にし半導体素子を高速にターンオフさせ
ることにしたのである。
された後も、蓄積時間の間は半導体素子が導通状
態を保つていることを利用したものである。主変
圧器を介して負荷に電力の供給を行う場合、半導
体素子の蓄積時間は、主変圧器の各巻線に電圧が
誘起されたままになつている。本発明はこの点に
着目し半導体に負極性の駆動電流を流す巻線を主
変圧器にもうけ、この巻線から負極性の駆動電流
を流す様にし半導体素子を高速にターンオフさせ
ることにしたのである。
半導体素子がターンオフした後は、主変圧器の
各巻線に誘起していた電圧が無くなる為、ターン
オフ動作を終了した半導体素子の制御電極に過大
な逆電圧が印加される必配が無い。この為、主変
圧器に設けた負極性の駆動電流を流す巻線から出
力される電圧は十分高い値に設定でき、立上りの
速い負極性の駆動電流を得ることができる。
各巻線に誘起していた電圧が無くなる為、ターン
オフ動作を終了した半導体素子の制御電極に過大
な逆電圧が印加される必配が無い。この為、主変
圧器に設けた負極性の駆動電流を流す巻線から出
力される電圧は十分高い値に設定でき、立上りの
速い負極性の駆動電流を得ることができる。
以下、本発明の一実施例を第１図によつて説明
する。第１図は、１石フオワード型のスイツチン
グレギユレータであり、半導体素子としてトラン
ジスタを使用した場合である。図において１は整
流回路、CMは入力平滑コンデンサ、TMは主変圧
器であり、n1，n2，n3は主変圧器に設けた巻線で
あり、それぞれ１次巻線、出力巻線、負極性のベ
ース電流を供給する巻線である。２は制御回路３
及び、トランジスタQMに正極性のベース電流を
供給する駆動用電源、３は、出力電圧検出信号
VSによつて、出力電圧を一定に保つ様にQMを駆
動する信号を形成する制御回路である。４の出力
整流ダイオード、５は出力平滑リアクトル６の電
流を遷流させるダイオード、７は出力平滑コンデ
ンサである。８，９はそれぞれ、主トランジスタ
QMのターンオフ時に、主変圧器TM中の励磁電流
を放出させるダイオードと抵抗である。D1は主
変圧器TMの励磁電流を阻止するダイオード、R1
は負極性のベース電流を制限する抵抗、補助制御
極は半導体素子Q2（本図ではトランジスタ）は巻
線n3の出力電流を、主トランジスタQMをターン
オフさせる時点まで阻止する役目を果す。補助変
圧器TBは、QMの正極性のベース電流を絶縁して
流す為の変圧器（以下ベース駆動用圧器という）、
R2は正極性のベース電流制限抵抗、Q1は制御回
路３からの出力に応じてスイツチングし、主トラ
ンジスタQMを駆動するトランジスタ、D2は、ト
ランジスタQ1のターンオフ時に放出される変圧
器TBの励磁電流を、トランジスタQ2のベース電
流とする為のダイオードであり、同時に正極性の
ベース電流供給時には、トランジスタQ2のエミ
ツタ、ベース間を順方向電圧降下によつて逆バイ
アスする役割も持つ。R3はトランジスタQ2のベ
ース電流制限抵抗である。
する。第１図は、１石フオワード型のスイツチン
グレギユレータであり、半導体素子としてトラン
ジスタを使用した場合である。図において１は整
流回路、CMは入力平滑コンデンサ、TMは主変圧
器であり、n1，n2，n3は主変圧器に設けた巻線で
あり、それぞれ１次巻線、出力巻線、負極性のベ
ース電流を供給する巻線である。２は制御回路３
及び、トランジスタQMに正極性のベース電流を
供給する駆動用電源、３は、出力電圧検出信号
VSによつて、出力電圧を一定に保つ様にQMを駆
動する信号を形成する制御回路である。４の出力
整流ダイオード、５は出力平滑リアクトル６の電
流を遷流させるダイオード、７は出力平滑コンデ
ンサである。８，９はそれぞれ、主トランジスタ
QMのターンオフ時に、主変圧器TM中の励磁電流
を放出させるダイオードと抵抗である。D1は主
変圧器TMの励磁電流を阻止するダイオード、R1
は負極性のベース電流を制限する抵抗、補助制御
極は半導体素子Q2（本図ではトランジスタ）は巻
線n3の出力電流を、主トランジスタQMをターン
オフさせる時点まで阻止する役目を果す。補助変
圧器TBは、QMの正極性のベース電流を絶縁して
流す為の変圧器（以下ベース駆動用圧器という）、
R2は正極性のベース電流制限抵抗、Q1は制御回
路３からの出力に応じてスイツチングし、主トラ
ンジスタQMを駆動するトランジスタ、D2は、ト
ランジスタQ1のターンオフ時に放出される変圧
器TBの励磁電流を、トランジスタQ2のベース電
流とする為のダイオードであり、同時に正極性の
ベース電流供給時には、トランジスタQ2のエミ
ツタ、ベース間を順方向電圧降下によつて逆バイ
アスする役割も持つ。R3はトランジスタQ2のベ
ース電流制限抵抗である。
本構成のスイツチングレギユレータの動作は一
般に良く知られているので、動作の説明は省略
し、主トランジスタQMのスイツチング時の動作
のみ述べることにする。
般に良く知られているので、動作の説明は省略
し、主トランジスタQMのスイツチング時の動作
のみ述べることにする。
制御回路３から、トランジスタQ1にベース電
流が供給されると、トランジスタQ1がターンオ
ンし、ベース駆動用トランスTBの巻線n4，n5に
は、図示黒丸を正極性とする電圧が誘起され、主
トランジスタQMの正極性のベース電流が供給さ
れて、QMがターンオンする。主トランジスタQM
のターンオフによつて、主変圧器TMの各巻線に
は図示黒丸を正極性とする電圧が誘起し、巻線
n1，n2に電流が流れる。これと同時に巻線n3にも
図示黒丸を正極性とする電圧が誘起している。し
かし、トランジスタQ2は、主トランジスタQMに
供給している正極性のベース電流がダイオード
D2に流れる為、D2の電圧降下によつてエミツタ、
ベース間が逆バイアスされていることにより、正
極性のベース電流が主トランジスタQMに与えら
れている間は確実にオフ状態を持続する。このた
め、QMのオン期間には、巻線n3に電圧が誘起さ
れるだけで電流はトランジスタQ2がターンオン
するまで流れるこができない。
流が供給されると、トランジスタQ1がターンオ
ンし、ベース駆動用トランスTBの巻線n4，n5に
は、図示黒丸を正極性とする電圧が誘起され、主
トランジスタQMの正極性のベース電流が供給さ
れて、QMがターンオンする。主トランジスタQM
のターンオフによつて、主変圧器TMの各巻線に
は図示黒丸を正極性とする電圧が誘起し、巻線
n1，n2に電流が流れる。これと同時に巻線n3にも
図示黒丸を正極性とする電圧が誘起している。し
かし、トランジスタQ2は、主トランジスタQMに
供給している正極性のベース電流がダイオード
D2に流れる為、D2の電圧降下によつてエミツタ、
ベース間が逆バイアスされていることにより、正
極性のベース電流が主トランジスタQMに与えら
れている間は確実にオフ状態を持続する。このた
め、QMのオン期間には、巻線n3に電圧が誘起さ
れるだけで電流はトランジスタQ2がターンオン
するまで流れるこができない。
次に主トランジスタQMのターンオフ時につい
て述べる。制御回路３からトランジスタQ1に供
給されるベース電流がしや断されると、Q1がタ
ーンオフする。これにより、Q1の導通時に変圧
器TB中に流れていた励磁電流によつて巻線n4，
n5には図示黒丸と逆方向を正極性とする電圧が発
生し、巻線n5から抵抗R3，Q2のベース、エミツ
タ、QMのエミツタ、ベースを通る電流が流れ、
トランジスタQ2がターンオンする。トランジス
タQ2がターンオンした時点では、主トランジス
タQMの正極性のベース電流はしや断されている
が、QMはただちにターンオフできず、蓄積時間
の間はオン状態を接続しているため、主変圧器
TMの各巻線には図示黒丸を正極性とする電圧が
誘起したままとなつている。従つて、トランジス
タQ2のターンオンにより、巻線n3からはトラン
ジスタQ2のコレクタ、エミツタ、QMのエミツタ、
ベース、抵抗R1、ダイオードD1を通る電流が流
れ、主トランジスタQMに負極性のベース電流を
流す。トランジスタQ2のターンオンによつて巻
線n3を流れる電流IRは、回路各部の電圧降下を無
視すれば次式で与えられる。
て述べる。制御回路３からトランジスタQ1に供
給されるベース電流がしや断されると、Q1がタ
ーンオフする。これにより、Q1の導通時に変圧
器TB中に流れていた励磁電流によつて巻線n4，
n5には図示黒丸と逆方向を正極性とする電圧が発
生し、巻線n5から抵抗R3，Q2のベース、エミツ
タ、QMのエミツタ、ベースを通る電流が流れ、
トランジスタQ2がターンオンする。トランジス
タQ2がターンオンした時点では、主トランジス
タQMの正極性のベース電流はしや断されている
が、QMはただちにターンオフできず、蓄積時間
の間はオン状態を接続しているため、主変圧器
TMの各巻線には図示黒丸を正極性とする電圧が
誘起したままとなつている。従つて、トランジス
タQ2のターンオンにより、巻線n3からはトラン
ジスタQ2のコレクタ、エミツタ、QMのエミツタ、
ベース、抵抗R1、ダイオードD1を通る電流が流
れ、主トランジスタQMに負極性のベース電流を
流す。トランジスタQ2のターンオンによつて巻
線n3を流れる電流IRは、回路各部の電圧降下を無
視すれば次式で与えられる。
IR＝VCM・n3／n1・１／R1 ……(1)
ここに、VCMはコンデンサCMの充電電圧、n1，
n3はそれぞれの巻線数である。
n3はそれぞれの巻線数である。
(1)式より、主トランジスタQMの負極性のベー
ス電流はn3の巻線数、抵抗R1の値によつて自良
に選定でき、十分大きな負極性のベース電流を
QMに供給できる。
ス電流はn3の巻線数、抵抗R1の値によつて自良
に選定でき、十分大きな負極性のベース電流を
QMに供給できる。
負極性のベース電流によつて主トランジスタ
QMのターンオフ時間が短縮され、QMがターンオ
フすると、主変圧器TM中に流れていた励磁電流
が抵抗９、ダイオード８を通して放電されるが、
この時、主電圧器TMの各巻線には図示黒丸と逆
方向を正極性とする電圧が発生する。巻線n3に発
生したこの電圧は、ダイオードD1によつて阻止
される。従つて、主トランジスタQMに与えられ
る負極性のベース電流は、QMのターンオフと同
時にしや断されることにより、ターンオフを終了
したQMのベース電極に過大な逆電圧を印加する
心配がない。このことは、巻線n3の出力電圧を十
分大きく選定しても、主トランジスタQMのベー
ス電極に過大な逆電圧が印加されないことを意味
している。従つて、巻線n3の出力電圧はQMのベ
ース、エミツタ間逆耐電圧よりも十分大きく選定
でき、主変圧器TMの洩れインダクタンスや、配
線のインダクタンス等が存在しても、立上りの速
い負極性のベース電流を流すことができる。
QMのターンオフ時間が短縮され、QMがターンオ
フすると、主変圧器TM中に流れていた励磁電流
が抵抗９、ダイオード８を通して放電されるが、
この時、主電圧器TMの各巻線には図示黒丸と逆
方向を正極性とする電圧が発生する。巻線n3に発
生したこの電圧は、ダイオードD1によつて阻止
される。従つて、主トランジスタQMに与えられ
る負極性のベース電流は、QMのターンオフと同
時にしや断されることにより、ターンオフを終了
したQMのベース電極に過大な逆電圧を印加する
心配がない。このことは、巻線n3の出力電圧を十
分大きく選定しても、主トランジスタQMのベー
ス電極に過大な逆電圧が印加されないことを意味
している。従つて、巻線n3の出力電圧はQMのベ
ース、エミツタ間逆耐電圧よりも十分大きく選定
でき、主変圧器TMの洩れインダクタンスや、配
線のインダクタンス等が存在しても、立上りの速
い負極性のベース電流を流すことができる。
次に、トランジスタQ1がターンオンし、QMに
正極性のベース電流が供給されると、ダイオード
D2の電圧降下によつて、Q2は速やかに、かつ確
実にターンオフする。
正極性のベース電流が供給されると、ダイオード
D2の電圧降下によつて、Q2は速やかに、かつ確
実にターンオフする。
以上の様に、本実施例に依れば、主トランジス
タQMのターンオフ時に、負極性のベース電流を
主回路から得ることができるので、駆動用電源２
は、QMのターンオン時に必要な電力を供給すれ
ば良く、従来の様にTB中に蓄積した励磁電流に
よつてQMに負極性のベース電流を供給する方式
に比べ、励磁用電源２の必要電力は大略１／２で
良い。これに伴つて変圧TB、トランジスタQ1の
小型化を図れることは言うまでも無い。
タQMのターンオフ時に、負極性のベース電流を
主回路から得ることができるので、駆動用電源２
は、QMのターンオン時に必要な電力を供給すれ
ば良く、従来の様にTB中に蓄積した励磁電流に
よつてQMに負極性のベース電流を供給する方式
に比べ、励磁用電源２の必要電力は大略１／２で
良い。これに伴つて変圧TB、トランジスタQ1の
小型化を図れることは言うまでも無い。
また、本実施例ではターンオフを終了した主ト
ランジスタQMのベース電極に過大な逆電圧が印
加される心配が無い為、巻線n3の出力電圧を十分
高く選定でき、QMの負極性のベース電流の立上
りを速くすることができると共に、前記(1)式で示
される如くR1及びn3の選定によつてピーク値の
大きな電流を得ることができるので、QMのター
ンオフ時間を大幅に短縮することができる。一実
施例に依れば、従来方式で1.5μsecのターンオフ
時間である主トランジスタQMを、本実施例では
0.3μsecのターンオフ時間にできる効果を確認し
ている。
ランジスタQMのベース電極に過大な逆電圧が印
加される心配が無い為、巻線n3の出力電圧を十分
高く選定でき、QMの負極性のベース電流の立上
りを速くすることができると共に、前記(1)式で示
される如くR1及びn3の選定によつてピーク値の
大きな電流を得ることができるので、QMのター
ンオフ時間を大幅に短縮することができる。一実
施例に依れば、従来方式で1.5μsecのターンオフ
時間である主トランジスタQMを、本実施例では
0.3μsecのターンオフ時間にできる効果を確認し
ている。
第２図に、GTOを用いた場合の実施例を示す。
本実施例の構成は、第１図の主トランジスタQM
の代わりにGTOを用いた点が異なる。回路各部
の動作は第１図の場合と同様である。
本実施例の構成は、第１図の主トランジスタQM
の代わりにGTOを用いた点が異なる。回路各部
の動作は第１図の場合と同様である。
周知の通り、GTOはターンオフ時に短時間で
はあるが、ピーク値の大きなオフゲート電流を必
要とし、このために駆動用電源２の電力増大や、
ゲート回路の複雑化を招いている。また、GTO
を高速ターンオフするには、オフゲート電流の立
上りを速くして、ピーク値の十分大きな電流を供
給することが必須不可欠である。
はあるが、ピーク値の大きなオフゲート電流を必
要とし、このために駆動用電源２の電力増大や、
ゲート回路の複雑化を招いている。また、GTO
を高速ターンオフするには、オフゲート電流の立
上りを速くして、ピーク値の十分大きな電流を供
給することが必須不可欠である。
本実施例では、GTOのオフゲート電流を主回
路から得られる為、駆動電源２の電力低減と共に
回路の小型化、簡略化が可能である。また、第１
図の動作で述べた通り、GTOのターンオフと供
に、巻線n3の出力電圧が反転する為、GTOのゲ
ート電極に過大な逆電圧を印加する心配が無く、
巻線n3の出力電圧をゲート、カソード間逆耐電圧
以上に選定できる。このことは、ピーク値の大き
な立上りの速いオフゲート電流を流せることを意
味し、GTOを高速ターンオフさせ得ることにな
る。
路から得られる為、駆動電源２の電力低減と共に
回路の小型化、簡略化が可能である。また、第１
図の動作で述べた通り、GTOのターンオフと供
に、巻線n3の出力電圧が反転する為、GTOのゲ
ート電極に過大な逆電圧を印加する心配が無く、
巻線n3の出力電圧をゲート、カソード間逆耐電圧
以上に選定できる。このことは、ピーク値の大き
な立上りの速いオフゲート電流を流せることを意
味し、GTOを高速ターンオフさせ得ることにな
る。
第３図にMOS FETを用た場合の実施例を示
す。図示したMOS FETはＮチヤネルのMOS
FETであり、ゲート電極が、ソース電極に対し
て正極性にバイアスされると導通し、バイアス電
圧が取り去られるとターンオフする半導体素子で
ある。本実施例は、第１図の実施例のトランジス
タQMがMOS１に、トランジスタQ2がMOS２に、
トランジスタQ1がMOS３にそれぞれ置き換えた
もので、回路動作は第１図、第２図の場合と同様
である。
す。図示したMOS FETはＮチヤネルのMOS
FETであり、ゲート電極が、ソース電極に対し
て正極性にバイアスされると導通し、バイアス電
圧が取り去られるとターンオフする半導体素子で
ある。本実施例は、第１図の実施例のトランジス
タQMがMOS１に、トランジスタQ2がMOS２に、
トランジスタQ1がMOS３にそれぞれ置き換えた
もので、回路動作は第１図、第２図の場合と同様
である。
MOS FETの特徴は、トランジスタやGTO等
と比べ、スイツチング速度が速い、ゲートドライ
ブ電力が小さい等の優れた特徴を持つ。
と比べ、スイツチング速度が速い、ゲートドライ
ブ電力が小さい等の優れた特徴を持つ。
MOS FETのスイツチング速度は、MOS
FET内部に存在する等価容量に大きく依存し、
ゲート、ソース電極間に存在する等価容量（以下
入力容量）の充放電時間でスイツチング速度が決
定される。また、MOS FETの駆動電力も入力
容量の充放電エネルギーで決定される。
FET内部に存在する等価容量に大きく依存し、
ゲート、ソース電極間に存在する等価容量（以下
入力容量）の充放電時間でスイツチング速度が決
定される。また、MOS FETの駆動電力も入力
容量の充放電エネルギーで決定される。
最近MOS FETの大容量化が進み、従つて入
力容量も大きくなる傾向にある。
力容量も大きくなる傾向にある。
これに伴い、MOS FETの高速スイツチング
特性、低駆動電力等の特徴を十分活用するには、
ピーク値の大きなゲート電流を低損失で供給でき
るゲート回路が必要となつている。
特性、低駆動電力等の特徴を十分活用するには、
ピーク値の大きなゲート電流を低損失で供給でき
るゲート回路が必要となつている。
本実施例に依れば、入力容量を充電する電力だ
けを駆動用電源２から得、放電させる電力は主回
路から得るため、MOS FETの入力容量が増大
しても、駆動用電源２の電力を大幅に増大させる
こと無い。また、第１図、第２図の実施例で述べ
た通り、入力容量を放電させる電力を主回路から
得るため、短時間で入力容量の放電が可能であ
り、MOS FETの入力容量が増大しても高速タ
ーンオフ特性を失うことが無い。
けを駆動用電源２から得、放電させる電力は主回
路から得るため、MOS FETの入力容量が増大
しても、駆動用電源２の電力を大幅に増大させる
こと無い。また、第１図、第２図の実施例で述べ
た通り、入力容量を放電させる電力を主回路から
得るため、短時間で入力容量の放電が可能であ
り、MOS FETの入力容量が増大しても高速タ
ーンオフ特性を失うことが無い。
第４図に、本発明をインバータに適用した場合
の一実施例を示す。図においてCM１，CM２は入
力平滑コンデンサ、CM1，CM2は主スイツチング
トランジスタ、TB1，TB2はそれぞれQM1，QM2を
駆動するためのベース駆動用変圧器、n41，n51，
n42，n52はそれぞれTB1，TB2に設けた１次、２次
巻線、TMは主変圧器、n1，n2，n31，n32はTMに
設けた巻線、D5，D6は巻線n31，n32の出力を整流
するダイオード、R4，R5はそれぞれQM1，QM2の
負極性のベース電流を制限する抵抗、Q3，Q4は
それぞれQM1，QM2の負極性のベース電流をスイ
ツチングするトランジスタ、D3，D4はそれぞれ
TB1，TB2の励磁電流が放出される時、この電流
をQ3，Q4のベース電流とする為のダイオード、
R6，R7はそれぞれQ3，Q4のベース電流制限抵
抗、Q5，Q6はそれぞれQM1，QM2の駆動用ダイオ
ード、D7，D8は出力整流用ダイオードである。
の一実施例を示す。図においてCM１，CM２は入
力平滑コンデンサ、CM1，CM2は主スイツチング
トランジスタ、TB1，TB2はそれぞれQM1，QM2を
駆動するためのベース駆動用変圧器、n41，n51，
n42，n52はそれぞれTB1，TB2に設けた１次、２次
巻線、TMは主変圧器、n1，n2，n31，n32はTMに
設けた巻線、D5，D6は巻線n31，n32の出力を整流
するダイオード、R4，R5はそれぞれQM1，QM2の
負極性のベース電流を制限する抵抗、Q3，Q4は
それぞれQM1，QM2の負極性のベース電流をスイ
ツチングするトランジスタ、D3，D4はそれぞれ
TB1，TB2の励磁電流が放出される時、この電流
をQ3，Q4のベース電流とする為のダイオード、
R6，R7はそれぞれQ3，Q4のベース電流制限抵
抗、Q5，Q6はそれぞれQM1，QM2の駆動用ダイオ
ード、D7，D8は出力整流用ダイオードである。
図示した回路は、ハーフブリツジインバータの
回路として広く知られており、インバータ動作の
説明は省略する。制御回路３から、トランジスタ
Q5にベース電流が供給されると、Q5がターンオ
ンし、駆動用電源２からベース駆動用変圧器TB1
を介してQM1に正極性のベース電流が供給され、
QM1が導通状態となる。QM1の導通に依つて、コ
ンデンサCM1からTMの巻線n1に電流が流れ、n2巻
線から負荷の電力の供給がなされると共に、巻線
n31，n32には図示黒丸を正極性とする電圧が誘起
する。巻線n31の電流はトランジスタQ3で、巻線
n32の電流はダイオードD6で阻止されている為、
両方の巻線には電圧が誘起されるだけで電流は流
れない。
回路として広く知られており、インバータ動作の
説明は省略する。制御回路３から、トランジスタ
Q5にベース電流が供給されると、Q5がターンオ
ンし、駆動用電源２からベース駆動用変圧器TB1
を介してQM1に正極性のベース電流が供給され、
QM1が導通状態となる。QM1の導通に依つて、コ
ンデンサCM1からTMの巻線n1に電流が流れ、n2巻
線から負荷の電力の供給がなされると共に、巻線
n31，n32には図示黒丸を正極性とする電圧が誘起
する。巻線n31の電流はトランジスタQ3で、巻線
n32の電流はダイオードD6で阻止されている為、
両方の巻線には電圧が誘起されるだけで電流は流
れない。
次に、制御回路３からQ5に供給されていたベ
ース電流がしや断され、Q5がターンオフすると、
Q5のオン期間にTB1中に蓄積された励磁電流が抵
抗R6，Q3のベース、エミツタ、QM1のエミツタ、
ベースを通して放出され、Q3がターンオンする。
Q3のターンオン直後は、QM1の蓄積時間により、
主変圧器TMの各巻線には図示黒自を正極性とす
る電圧が誘起されており、巻線n31からQ3のコレ
クタ、エミツタ、QM1のエミツタ、ベースを通し
て電流が流れ、QM1を高速度でターンオフする。
QM1のターンオフによつて、TMの各巻線には図示
黒丸と逆方向を正極性とする電圧が誘起するが、
巻線n31の電圧はダイオードD5で、巻線n32の電圧
はトランジスタQ4で阻止する為、電流は流れな
い。
ース電流がしや断され、Q5がターンオフすると、
Q5のオン期間にTB1中に蓄積された励磁電流が抵
抗R6，Q3のベース、エミツタ、QM1のエミツタ、
ベースを通して放出され、Q3がターンオンする。
Q3のターンオン直後は、QM1の蓄積時間により、
主変圧器TMの各巻線には図示黒自を正極性とす
る電圧が誘起されており、巻線n31からQ3のコレ
クタ、エミツタ、QM1のエミツタ、ベースを通し
て電流が流れ、QM1を高速度でターンオフする。
QM1のターンオフによつて、TMの各巻線には図示
黒丸と逆方向を正極性とする電圧が誘起するが、
巻線n31の電圧はダイオードD5で、巻線n32の電圧
はトランジスタQ4で阻止する為、電流は流れな
い。
QM2が動作する時も同様に各部が働き、QM2と
高速度でターンオフさせる。
高速度でターンオフさせる。
本実施例によつても、第１図と同様の効果を得
ることができる。
ることができる。
また、第２図、第３図に示した様にハーフブリ
ツジインバータ回路にGTO，MOS FETを使用
した場合も、同様に本発明が実施できる。
ツジインバータ回路にGTO，MOS FETを使用
した場合も、同様に本発明が実施できる。
また、本実施例は、プツシユプルインバータや
ブリツジインバータ、１石フライバツフコンバー
タ等にも適用できることは第１図〜第４図の実施
例から明らかである。
ブリツジインバータ、１石フライバツフコンバー
タ等にも適用できることは第１図〜第４図の実施
例から明らかである。
本発明による実施例によれば、立上りが速く、
ピーク値の大きな負極性の駆動電流を主回路から
半導体に供給できるため、半導体素子を従来の回
路方式に比較し５倍程度の高速度でターンオフさ
せることができ、高周波動作を簡単な駆動回路で
実現できる。また半導体素子の駆動回路用電源の
電力を従来の１／２以下にでき、小型、高効率の
スイツチング電源を提供できる効果がある。
ピーク値の大きな負極性の駆動電流を主回路から
半導体に供給できるため、半導体素子を従来の回
路方式に比較し５倍程度の高速度でターンオフさ
せることができ、高周波動作を簡単な駆動回路で
実現できる。また半導体素子の駆動回路用電源の
電力を従来の１／２以下にでき、小型、高効率の
スイツチング電源を提供できる効果がある。
第１図は本発明の一実施例を示す図、第２図〜
第４図は本発明の他の実施例を示す図である。 QM，QM1，QM2……主スイツチングトランジス
タ、GTO……ゲートターンオフサイリスタ、
MOS１……MOS FET、TM……主変圧器、TB…
…ベース駆動用変圧器、n3，n31，n32……負極性
駆動電流供給巻線、Q2，MOS２，Q3，Q4……負
極性駆動電流スイツチング素子。
第４図は本発明の他の実施例を示す図である。 QM，QM1，QM2……主スイツチングトランジス
タ、GTO……ゲートターンオフサイリスタ、
MOS１……MOS FET、TM……主変圧器、TB…
…ベース駆動用変圧器、n3，n31，n32……負極性
駆動電流供給巻線、Q2，MOS２，Q3，Q4……負
極性駆動電流スイツチング素子。
Claims (1)
- 【特許請求の範囲】 １ 第１主電極が主変圧器の１次巻線を介して直
流電源の一方の極に接続され、第２主電極が前記
直流電源の他方の極に接続された制御電極付主半
導体素子、この制御電極付主半導体素子の制御電
極と前記第２主電極間に前記制御電極付主半導体
素子の駆動用変圧器の２次巻線を接続し、前記駆
動用変圧器の１次巻線に前記制御電極付主半導体
素子に駆動電流を供給する前記制御電極付主半導
体素子の駆動回路を備え、前記駆動電流の供給、
停止により前記制御電極付主半導体素子をオン、
オフして、前記主変圧器の２次巻線に出力を得る
ようにしたスイツチング電源において、 前記駆動用変圧器の２次巻線と前記制御電極付
主半導体素子とを結ぶ接続線間に前記２次巻線か
らの駆動電流と同方向に電流を流すように挿入さ
れ、前記駆動電流の停止時に前記２次巻線から放
出される前記制御電極付主半導体素子の駆動用変
圧器に蓄積された励磁電流を阻止するダイオード
と、該ダイオードにより阻止された前記励磁電流
によつて駆動される制御電極付補助半導体素子
と、前記主変圧器に設けられ、前記制御電極付補
助半導体素子を介して前記制御電極付主半導体素
子の制御電極に負極性の駆動電流を供給する３次
巻線とを備えることを特徴とするスイツチング電
源。 ２ 特許請求の範囲第１項において、前記制御電
極付補助半導体素子は、前記ダイオードによつて
阻止された励磁電流を、抵抗を介して前記制御電
極付補助半導体素子の制御電極に印加するように
構成したスイツチング電源。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153634A JPS5856528A (ja) | 1981-09-30 | 1981-09-30 | スイッチング電源 |
| US06/424,369 US4499530A (en) | 1981-09-30 | 1982-09-27 | Switching power supply apparatus |
| DE8282109012T DE3273040D1 (en) | 1981-09-30 | 1982-09-29 | Switching power supply apparatus |
| EP82109012A EP0075947B1 (en) | 1981-09-30 | 1982-09-29 | Switching power supply apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153634A JPS5856528A (ja) | 1981-09-30 | 1981-09-30 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856528A JPS5856528A (ja) | 1983-04-04 |
| JPH0226813B2 true JPH0226813B2 (ja) | 1990-06-13 |
Family
ID=15566792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56153634A Granted JPS5856528A (ja) | 1981-09-30 | 1981-09-30 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856528A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6114213A (ja) * | 1984-06-30 | 1986-01-22 | Yokohama Rubber Co Ltd:The | 紫外線硬化型樹脂組成物 |
| JPS6160764A (ja) * | 1984-09-03 | 1986-03-28 | Dainichi Seika Kogyo Kk | 金属薄膜被覆組成物 |
| JPH0715213Y2 (ja) * | 1985-05-14 | 1995-04-10 | 富士電気化学株式会社 | スイッチングトランジスタの駆動回路 |
| JPS63272222A (ja) * | 1987-04-30 | 1988-11-09 | Fanuc Ltd | プリドライブ回路 |
| CN104202036B (zh) * | 2014-08-15 | 2017-07-18 | 广东易事特电源股份有限公司 | 无损的晶闸管驱动电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081666A (ja) * | 1973-11-21 | 1975-07-02 | ||
| JPS5228852A (en) * | 1975-08-29 | 1977-03-04 | Matsushita Electric Ind Co Ltd | Power switching transistor drive circuit |
| JPS5235569A (en) * | 1975-09-12 | 1977-03-18 | Mitsubishi Electric Corp | Semiconductor switch device |
| JPS5625828A (en) * | 1979-06-01 | 1981-03-12 | Gould Advance Ltd | Semiconductor switching circuit |
| JPS56123123A (en) * | 1980-03-04 | 1981-09-28 | Nec Corp | Switching circuit |
-
1981
- 1981-09-30 JP JP56153634A patent/JPS5856528A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081666A (ja) * | 1973-11-21 | 1975-07-02 | ||
| JPS5228852A (en) * | 1975-08-29 | 1977-03-04 | Matsushita Electric Ind Co Ltd | Power switching transistor drive circuit |
| JPS5235569A (en) * | 1975-09-12 | 1977-03-18 | Mitsubishi Electric Corp | Semiconductor switch device |
| JPS5625828A (en) * | 1979-06-01 | 1981-03-12 | Gould Advance Ltd | Semiconductor switching circuit |
| JPS56123123A (en) * | 1980-03-04 | 1981-09-28 | Nec Corp | Switching circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5856528A (ja) | 1983-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4706177A (en) | DC-AC inverter with overload driving capability | |
| US6373727B1 (en) | Synchronous rectification in a flyback converter | |
| JPH0629810A (ja) | 電圧制御半導体スイッチ駆動回路 | |
| JPH11285248A (ja) | スナバ回路、そのスナバ回路を用いたスイッチング電源、及びサージ電圧吸収方法 | |
| EP0075947B1 (en) | Switching power supply apparatus | |
| JPH0226813B2 (ja) | ||
| JP3175205B2 (ja) | スイッチング電源装置の突入電流抑制回路 | |
| JP3515675B2 (ja) | 同期整流回路 | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JPH0363312B2 (ja) | ||
| JP2881452B2 (ja) | 導通角制御自励インバータ | |
| JPH0113311B2 (ja) | ||
| JP2978183B2 (ja) | 自励インバータ | |
| JP3302808B2 (ja) | スイッチング電源装置 | |
| JPH04588Y2 (ja) | ||
| JP3373194B2 (ja) | スイッチング電源装置 | |
| JPH10327574A (ja) | スイッチング手段の駆動回路 | |
| JPH0113312B2 (ja) | ||
| JPH0231912Y2 (ja) | ||
| JPH0866010A (ja) | 電力変換装置とその制御方法 | |
| JPS62210862A (ja) | ２石式ｄｃ−ｄｃコンバ−タ | |
| JPS62239718A (ja) | コンバ−タのｆｅｔドライブ回路 |