JPH0363312B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、スイツチング電源に係わり、特に高
周波駆動を最適にする２石型のスイツチング電源
に関する。

〔従来技術〕

近年スイツチング電源の普及にめざましいもの
がみられ、用途の拡大にともなつてその回路形式
も多種多様になつている。

特に数十Ｗ以上の中、大容量機やインバータで
は、第１図、第２図に示すような２石の半導体素
子を用いるプツシユプル形やブリツジ形が多く使
われるようになつている。

これは、トランスの利用効率が高く、しかも偏
磁が起こりにくいといつた特色に着目したもので
ある。

第１図は、直流出力の回路例を示したが、E_iは
入力電源、M₁，M₂，はスイツチング用半導体素
子（例えばＮチヤンネルエンハンスメントMOS
型電界効果トランジスタ、バイポーラ型トランジ
スタ、ゲートターンオフサイリスタ等が使用でき
る）、C₁，C₂はコンデンサ、Ｔはトランス、
D₂₀₁，D₂₀₂は出力電流ダイオードである。２は、
半導体素子の制御電極を駆動するゲート駆動回
路、１は補助電源回路でゲート駆動回路に電力を
供給する。

この方式は、一般にハーフブリツジ方式と呼称
され、第２図のプツシユプル方式とともに広く用
いられている。

従来は、パワー用バイポーラトランジスタが多
く使われているが、最近は高周波化による小形、
軽量、低コスト化を計るため、電界効果トランジ
スタの応用が試みられている。

しかし、これらの２石方式スイツチング電源で
は、単に高速半導体素子を用いるだけでは最適な
高周波が得られない難点を有している。

すなわち、相手の半導体素子がターンオンした
時に現われる急峻なdV／dtで偏位電流が流れ、
この損失による発熱、熱逸走破壊を抑制する対策
が必須課題とされている。

第２図のようなＮチヤンネルエンハンスメント
MOS型電界効果トランジスタ（以下MOSFETと
略す）を用いた回路例で説明すると、MOS
FET、M₁，M₂のドレン・ソース間の電圧V_DSは、
第３図１，３を示すように、時刻t₁〜t₂，t₃〜t₄，
t₅〜t₆…で、相手素子のターンオンによつてV_DS
が２Ｅに高められる。ここで、Ｅは入力電源E_iの
電圧である。

MOS FET M₁のドレン電流I_DSは、ターンオ
フ期間には流れないはずであるが、時刻t₃，t₇で
dV／dtにもとずく極間容量の充電が、ゲート遮
断電圧を越えると、第３図のように偏位電流Ａ
１，Ａ２が現われる。これは高い電圧を荷つて流
れるため損失が大きく、周波数によつても加勢さ
れる。

MOS FETは、ターンオフ時間が0.1〜0.2μsと
短かいため、数百ｋHzをめざした高速スイツチ素
子として利用が望まれるが、実際には高速で駆動
する程先述の偏位電流が流れやすくなるため、低
電圧スイツチングの機種は別として、その駆動周
波数はバイポーラトランジスタの域を出ていない
のが現状である。

また従来のバイポーラトランジスタやGTOで
も偏位電流は流れる。ただしこの場合は数十ｋHz
以下に周波数を選定して熱損失を低減する方策
や、アノード・カソード間にコンデンサと抵抗の
直列回路（スナバー回路）でdV／dtを緩和し、
偏位電流を抑制する方法がとられている。

また、半導体素子の制御、駆動電源として、正
負の両電源を備えて、偏位電流が流れる期間だけ
制御極を逆バイアスする方法も検討されている。

しかし、これらの方法は、さらに大幅な高周波
化により、トランスや出力フイルタ回路の小形化
を計る上で好ましい方策ではない。

すなわち、スナバ回路は周波数に依存する損失
とトランスのリセツトの点で高周波化を阻害し、
補助電源に正負２つの電源を備えて駆動回路に工
夫をこらす方法は、部品点数と補助電源の規模が
増大して小形化が計れない欠点を有する。

〔発明の目的〕

本発明は、半導体素子の偏位電流を抑制して熱
損失を低減し、高周波駆動動作を容易にすると共
に、小形、高効率のスイツチング電源を提供する
ことにある。

〔発明の概要〕

本発明は、トランス一次巻線に結合される２石
の半導体素子が交互にターンオン・ターンオフし
て負荷に電力を供給する時、一方の半導体素子の
オン信号及び他方の半導体素子のオフ信号のうち
の少なくとも一つの信号で、トランスに備えた別
の巻線から電力を供給して、他方の半導体素子の
制御電極を逆バイアスするようにしてある。

ここで制御電極とは、トランジスタではベー
ス、MOS FET、GTOではゲート電極である。

制御電極に逆バイアスがかけられると、dV／
dtによつて派生する電流は、ドレン電極（または
アノード）から制御電極に引出されて、外部回路
を廻わるため、偏位電流が流れない。

〔発明の実施例〕

本発明は、半導体素子としてパワートランジス
タ、GTO等にも適用できるが、以下MOS FET
を用いた例について詳細に説明する。第４図は、
プツシユプル方式、直流出力で半導体素子に
MOS FETを使用する回路である。主トランス
T_Mは、一次巻線n₁₁，n₁₂、二次巻線n₂₁，n₂₂のほ
かに別巻線n₃₁，n₃₂およびn₃₃，n₃₄を備える。こ
れらの別巻線は、スイツチ素子となるM₁₁，M₁₂
のターンオンによつて、M₁，M₂のゲート・ソー
ス間に電力を供給する。これらは、ダイオード
D₁₁，D₁₂およびD₁₃，D₁₄が接続されてある。出
力側は、整流ダイオードD₂₀₁，D₂₀₂、シヨークコ
イルＬ、コンデンサＣで直流が供給される。出力
電圧（または電流）は、通常ゲート駆動回路２
（制御回路も含む）にフイードバツクされてパル
ス幅制御により、一定の出力に安定化される。

スイツチ素子M₁₁は、M₁のオフ信号とM₂のオ
ン信号のオア信号でターンオンするようになつて
いる。一方のM₂₁は、図示しないがM₂のオフ信
号とM₁のオン信号とのオア信号でターンオンす
る。

本発明の要点を動作順に従つて詳細に述べる。
M₁，M₂ともオフ状態から、まずM₁がターンオ
ンすると、図示黒丸を正極性とする電圧が各巻線
に現われ、二次巻線n₂₁から負荷に電力が供給さ
れる。この時M₂は、電源電圧Ｅと巻線n₁₂の電圧
が加わり2Eにはね上がるが、スイツチ素子M₂₁が
ターンオンしてn₃₃から電流が供給されて逆バイ
アスがかけられ、偏位電流は流れない。次にM₁
のオンゲート電流が途絶えてオフ信号が与えられ
ると、スイツチ素子M₁₁がターンオンする。この
時、各巻線には、M₁の蓄積時間圧の間、図示黒
丸を正極性とする電圧が維持されているから、巻
線n₃₂からM₁のゲートの逆バイアスする電流が供
給され、M₁は急速にターンオフする。

次にM₂にオンゲート電流が供給されてターン
オンすると、図示黒丸と逆方向を正極性とする電
圧が各巻線に誘起され、n₂₂から負荷に電力が供
給される。この時、オフ状態のM₁のドレン・ソ
ース間は２Ｅの電圧まで急上昇するが、M₁₁がタ
ーンオンするので、巻線n₃₁から逆バイアスする
向きに電流が供給される。従つてこの場合も偏位
電流は流れない。M₂のターンオフ時に、巻線n₃₄
の電流で強制的にオフゲート電流を供給するのは
M₁の場合と同様である。

このように別巻線n₃₁〜n₃₄とスイツチ素子M₁₁，
M₁₂の構成、ならびにその動作によつて、スイツ
チング用半導体素子のターンオフと偏位電流を防
止するオフゲート電流を主回路側から供給できる
ので、最適な高周波駆動が可能となる。

通常オフゲート電流は、オンゲート電流の数倍
を要するが、本発明では、主トランスの巻線を介
し、かつ必要な時だけ流すようになるので、補助
電源として別電源を備える方式に比較するときわ
めて効率が高い。

またM₁（またはM₂）がターンオフすると各巻
線電圧が消失するので、n₃₁〜n₃₄の電圧を高く設
計しても、互い逆充電電圧がゲート・ソース間に
かかる心配がない。このため、オフゲート電流の
di／dtを大きくとつて高速にターンオフできる。

以上のように、ゲート駆動回路２の電力として
は、オンゲート電流と制御回路の電力だけ供給す
ればよいから、補助電源を小さく構成できる効果
も得られる。

次に、第５図は、半導体素子の一部をコンデン
サに置きかえた、いわゆるハーフブリツジ方式に
応用する実施例である。この場合は、周知のよう
にMOS FET（M₁，M₂）のドレン・ソース間に
かかる電圧は、先のプツシユプル方式の1/2にな
るので、低圧、大電流のMOS FETが使用でき
る。

発明の構成は、プツシユプル方式で説明したの
と同一であり、詳細な説明は省略する。

ただし、本方式では、信号系の低圧電位を同一
にできないから、互いに絶縁をとることが必須と
なる。

次に、本発明の具体的な実施例を第６図におい
て説明する。

駆動回路２は、補助電源１、制御回路３（例え
ば日立HA17524等のコントロールIC）、補助スイ
ツチ素子のMOS FET（M₃₁，M₃₂）、ゲート駆動
用トランスT_G1，T_G2等で構成される。T_G1は、一
次巻線n₄₁、二次巻線n₄₂および補助巻線n₄₃を備え
ている。同様にT_G2にはn₄₅，n₄₆，n₄₇が備えら
れ、かつn₄₃とn₄₇は、ダイオードD₁₄，D₂₄を介し
て互いに接続されている。

制御回路３は、出力側の電圧または電流を検出
して検出信号V_Sを取り込み、M₃₁，M₃₂のターン
オン時間を制御して出力を安定化するようにパル
ス幅制御を行う。

動作例を説明する。M₃₁にオン信号が与えられ
てターンオンすると、巻線n₄₂からM₁にオンゲー
ト電流が流れてターンオンする。このときM₁₁
は、ダイオードD₁₃の順電圧降下分で逆バイアス
されるからオフ状態となつている。また、巻線
n₄₃には、図示黒丸を正極性とする電圧が誘起さ
れているから、一方のゲート駆動用トランスT_G2
の巻線n₄₇とn₄₆の結合でM₂₁のゲート電極にオン
ゲート電流が供給され、M₂₁のターンオンによつ
て、主トランスのn₃₄からM₂を逆バイアスする電
流が供給される。

次に、M₃₁がターンオフしてM₁のオンゲート
電流が途絶えると、T_G1の励磁電流は、ダイオー
ドD₁₃に阻止されて、M₁₁のゲート電極に流れる
ため、M₁₁がターンオンする。この時主トランス
の巻線は、M₁の蓄積時間の間、図示黒丸を正極
性とする電圧が維持されているから、M₁₁のター
ンオンによつて巻線n₃₁よりオフゲート電流が供
給されてM₁がターンオフする。

次に、一方の補助スイツチ素子M₃₂がターンオ
ンしてM₂を駆動させる動作は、上述と全く同様
である。

このように、半導体素子M₁，M₂のターンオフ
は、ゲート駆動用トランスの励磁電流でM₁₁，
M₁₂をターンオンさせて主トランスからオフゲー
ト電流を供給し、また他方の半導体素子のターン
オン時には、補助巻線n₄₃，n₄₇の結合で、同様に
主トランスから逆バイアス用の電流を供給するよ
うに構成している。

別の実施例として、第７図を説明する。本発明
は、主トランスを中心に発明を構成してあり、ゲ
ート駆動用トランスは単にオンゲート電流を供給
する機能だけでよい。

半導体素子M₁がターンオンする時は、補助巻
線n₄₄に図示黒丸を正極性とする電圧が誘起する
から、ダイオードD₂₄を介してM₂₁にオンゲート
電流を流してターンオンさせる。ダイオードD₂₅
は、この電流がn₄₆に流れるのを阻止するもので
ある。同様にM₂がターンオンする時は、補助巻
線n₄₃からn₁₁にオンゲート電流を供給してM₁に
逆バイアス電流を流すことができる。

〔発明の効果〕

以上述べたように、本発明によれば、簡単な回
路構成で半導体素子の変位電流を防止できるた
め、最適な高周波駆動が可能となり、小形、軽量
なスイツチング電源を提供できるものである。

【図面の簡単な説明】

第１図及び第２図は従来の２石方式スイツチン
グ電源の回路図、第３図は半導体素子の動作を示
す電圧、電流波形図、第４図〜第７図は本発明の
実施例を示す回路図である。 １……補助電源、２……ゲート駆動回路、３…
…制御回路、M₁，M₂……MOS FET、C₁，C₂…
…コンデンサ、T_M……主トランス。

Claims (1)

1. 【特許請求の範囲】 １ 変圧器の一次巻線の両端間に直列接続された
   二つの制御極付半導体素子と、この二つの半導体
   素子の接続点と上記一次巻線の中点との間に接続
   された直流電源とを備え、上記二つの半導体素子
   を交互にオンオフして上記変圧器の二次巻線に出
   力を得るようにしたスイツチング電源において、
   上記変圧器に別巻線を設け、一方の半導体素子に
   与えるオン信号及び他方の半導体素子に与えるオ
   フ信号のうちの少なくとも一つの信号に基づき、
   上記別巻線から上記他方の半導体素子の制御電極
   に逆バイアス電流を流すことを特徴とするスイツ
   チング電源。 ２ 直流電源の両電極間に接続された二つのコン
   デンサの直列接続体及び二つの制御極付半導体素
   子の直列接続体と、上記二つのコンデンサの接続
   点と上記二つの半導体素子の接続点との間に一次
   巻線が接続された変圧器とを備え、上記二つの半
   導体素子を交互にオンオフして上記変圧器の二次
   巻線に出力を得るようにしたスイツチング電源に
   おいて、上記変圧器に別巻線を設け、一方の半導
   体素子に与えるオン信号及び他方の半導体素子に
   与えるオフ信号のうちの少なくとも一つの信号に
   基づき、上記別巻線から上記他方の半導体素子の
   制御電極に逆バイアス電流を流すことを特徴とす
   るスイツチング電源。