JPS5975324A - スイツチング電源 - Google Patents
スイツチング電源Info
- Publication number
- JPS5975324A JPS5975324A JP57184616A JP18461682A JPS5975324A JP S5975324 A JPS5975324 A JP S5975324A JP 57184616 A JP57184616 A JP 57184616A JP 18461682 A JP18461682 A JP 18461682A JP S5975324 A JPS5975324 A JP S5975324A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- transformer
- winding
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、スイッチング電源に係わり、特に高周波駆動
を最適にする２石型のスイッチング電源に関する。
を最適にする２石型のスイッチング電源に関する。
近年スイッチング電源の普及にめざましいものがみられ
、用途の拡大にともなってその回路形式も多種多様にな
っている。
、用途の拡大にともなってその回路形式も多種多様にな
っている。
特に数十Ｗ以上の中、大容量機やインバータでは、第１
図、第２図に示すような２石の半導体素子を用いるプッ
シュプル形やブリッジ形が多く使われるようになってい
る。
図、第２図に示すような２石の半導体素子を用いるプッ
シュプル形やブリッジ形が多く使われるようになってい
る。
これは、トランスの利用効率が高く、シがも偏磁が起こ
りにくいといった特色に着目したものである。
りにくいといった特色に着目したものである。
第１図は、直流出力の回路例を示したが、ＥＩは入力電
ｍ、Ｍｌ 、Ｍｔはスイッチング用半導体素子（例え
ば、ＮチャンネルエンハンスメントＭＯ８型電界効果ト
ランジスタ、バイポーラ型トランジスタ、ゲートターン
オフサイリスタ等が使用できる）、Ｃ１，Ｃ２はコンデ
ンサ、Ｔはトランス、Ｄ、。１．Ｄ、。、は出力′直流
ダイオードである。
ｍ、Ｍｌ 、Ｍｔはスイッチング用半導体素子（例え
ば、ＮチャンネルエンハンスメントＭＯ８型電界効果ト
ランジスタ、バイポーラ型トランジスタ、ゲートターン
オフサイリスタ等が使用できる）、Ｃ１，Ｃ２はコンデ
ンサ、Ｔはトランス、Ｄ、。１．Ｄ、。、は出力′直流
ダイオードである。
２は、半導体素子の制御電極を駆動するゲート駆動回路
、１は補助電源回路でゲート駆動回路に電力を供給する
。
、１は補助電源回路でゲート駆動回路に電力を供給する
。
この方式は、一般にハーフブリッジ方式と呼称され、第
２図のプッシュプル方式とともに広く用いられている。
２図のプッシュプル方式とともに広く用いられている。
従来は、パワー用バイポーラトランジスタが多く使われ
ているが、最近は高周波化による小形。
ているが、最近は高周波化による小形。
軽量、低コストｒＩＺ’ｉ計るため、電界効果トランジ
スタの応用が試みられている。
スタの応用が試みられている。
しかし、これらの２石方式スイッチング電源では、単に
高速半導体素子を用いるだけでは最適な高周波が得られ
ない難点を有している。
高速半導体素子を用いるだけでは最適な高周波が得られ
ない難点を有している。
すなわち、相手の半導体素子がターンオンした時に現わ
れる急峻なｄＶ／ｄｉで偏位電流が流れ、この損失によ
る発熱、熱逸走破壊を抑制する対策が必須課題とされて
いる。
れる急峻なｄＶ／ｄｉで偏位電流が流れ、この損失によ
る発熱、熱逸走破壊を抑制する対策が必須課題とされて
いる。
第２図のようなＮチャンネルエンハンスメントＭＯ８型
電界効果トランジスタ（以下ＭＯ８ＦＥＴと略す）を用
いた回路例で説明すると、ＭＯ，９ＦＥＴ、Ｍｌ 、Ｍ
ｔのドレン・ソース間の電圧Ｖ’ｎｌ＋は、第３図（１
）、（３）に示すように、時刻ｔ１〜’！＋ ｔ３〜
ｔ４’＋ ｔ、〜ｔ６・・・・・・で、相手素子のタ
ーンオンによってＶＯ２が２Ｅに高められる。ここで、
Ｅは入力電源Ｅ＋の電圧である。
電界効果トランジスタ（以下ＭＯ８ＦＥＴと略す）を用
いた回路例で説明すると、ＭＯ，９ＦＥＴ、Ｍｌ 、Ｍ
ｔのドレン・ソース間の電圧Ｖ’ｎｌ＋は、第３図（１
）、（３）に示すように、時刻ｔ１〜’！＋ ｔ３〜
ｔ４’＋ ｔ、〜ｔ６・・・・・・で、相手素子のタ
ーンオンによってＶＯ２が２Ｅに高められる。ここで、
Ｅは入力電源Ｅ＋の電圧である。
へＣ）８ Ｆ’ＥＴ Ｍ、 のドレン電流ＩＤ！＋は、
ターンオフ期間には流れないはずであるが、時刻ｔ３＋
ｔ７でｄＶ／ｄｔにもとすく極間容量の充電が、ゲート
遮断電圧を越えると、第３図のように偏位電流Ａｌ、Ａ
２が現われる。これは高い電圧を荷って流れるため損失
が大きく、周波数によっても加勢される。
ターンオフ期間には流れないはずであるが、時刻ｔ３＋
ｔ７でｄＶ／ｄｔにもとすく極間容量の充電が、ゲート
遮断電圧を越えると、第３図のように偏位電流Ａｌ、Ａ
２が現われる。これは高い電圧を荷って流れるため損失
が大きく、周波数によっても加勢される。
ＭＯ８１１ｉ’ＥＴは、ターンオフ時間が０．１〜０．
２μｓと短かいため、数百ｋ Ｈｚをめざした高速スイ
ッチ素子として利用が望まれるが、実際には高速で駆動
する程先述の偏位電流が流れやすくなるため、低電圧ス
イッチングの機種は別として、その駆動周波数はバイポ
ーラトランジスタの域を出ていないのが現状である。
２μｓと短かいため、数百ｋ Ｈｚをめざした高速スイ
ッチ素子として利用が望まれるが、実際には高速で駆動
する程先述の偏位電流が流れやすくなるため、低電圧ス
イッチングの機種は別として、その駆動周波数はバイポ
ーラトランジスタの域を出ていないのが現状である。
また従来のバイポーラトランジスタやＧＴＯでも偏位電
流は流れる。ただしこの場合は数十に比以下に周波数を
選定して熱損失を低減する方策や、アノード・カンード
間にコンデンサと抵抗の直列回路（スナバ−回路）でｄ
Ｖ／ｄｔを緩和し、偏位電流を抑制する方法がとられて
いる。
流は流れる。ただしこの場合は数十に比以下に周波数を
選定して熱損失を低減する方策や、アノード・カンード
間にコンデンサと抵抗の直列回路（スナバ−回路）でｄ
Ｖ／ｄｔを緩和し、偏位電流を抑制する方法がとられて
いる。
また、半導体素子の制御、駆動電源として、正負の制電
源を備えて、偏位電流が流れる期間だけ制御極を逆バイ
アスする方法も検討されている。
源を備えて、偏位電流が流れる期間だけ制御極を逆バイ
アスする方法も検討されている。
しかし、これらの方法は、さらに大幅な高周波化により
、トランスや出力フィルタ回路の小形化を計る上で好ま
しい方策ではない。
、トランスや出力フィルタ回路の小形化を計る上で好ま
しい方策ではない。
すなわち、スナバ回路は周波数に依存する損失とトラン
スのリセットの点で高周波化を阻害し、補助電源に正負
２つの電源を備えて駆動回路に工夫をこらす方法は、部
品点数と補助電源の規模が増大して小形ｒヒが計れない
欠点を有する。
スのリセットの点で高周波化を阻害し、補助電源に正負
２つの電源を備えて駆動回路に工夫をこらす方法は、部
品点数と補助電源の規模が増大して小形ｒヒが計れない
欠点を有する。
本発明は、半導体素子の偏位電流を抑制して熱損失を低
減し、高周波駆動動作を容易にすると共に、小形、高効
率のスイッチング電源を提供することにある。
減し、高周波駆動動作を容易にすると共に、小形、高効
率のスイッチング電源を提供することにある。
本発明は、トランス−次巻線に結合される２石の半導体
素子が交互にターンオン・ターンオフし。
素子が交互にターンオン・ターンオフし。
て負荷に電力を供給する時、一方の半導体素子のオン信
号及び他方の半導体素子のオフ信号のうちの少なくとも
一つの信号で、トランスに備えた別巻線から電力を供給
して、他方の半導体素子の制御電極を逆バイアスするよ
うにしである。
号及び他方の半導体素子のオフ信号のうちの少なくとも
一つの信号で、トランスに備えた別巻線から電力を供給
して、他方の半導体素子の制御電極を逆バイアスするよ
うにしである。
ここで制御電極とは、トランジスタではベース、ＭＯＳ
ＦＥＴ 、ＧＴＯではゲート電極である。
ＦＥＴ 、ＧＴＯではゲート電極である。
制御電極に逆バイアスがかけられると、ｄｖ／ｄｔによ
って派生する電流は、ドレン電極（またはアノード）か
ら制御電極に引出されて、外部回路を廻わるため、偏位
電流が流れない。
って派生する電流は、ドレン電極（またはアノード）か
ら制御電極に引出されて、外部回路を廻わるため、偏位
電流が流れない。
本発明は、半導体素子としてパワートランジスタ、ＧＴ
Ｏ等にも適用できるが、以下ＭＯ８Ｆ’Ｅ’ｒを用いた
例について詳細に説明する。第４図は、プッシュプル方
式、直流出力で半導体素子にＭＯＳＦＥＴを使用する回
路である。主トランスＴＭは、−次巻線”Ｉｌ＋ １
！、二次巻線ｎ！ｌ ＋ ｎｔｔ のほかに別巻線ｎ３
１ ＋ ｎ３２およびｎ３３Ｉ ｎ！４を備える。こ
れらの別巻線は、スイッチ素子となるＭＩＩ、 Ｍ、Ｈ
のターンオンによって、Ｍ、 、 Ｍ。
Ｏ等にも適用できるが、以下ＭＯ８Ｆ’Ｅ’ｒを用いた
例について詳細に説明する。第４図は、プッシュプル方
式、直流出力で半導体素子にＭＯＳＦＥＴを使用する回
路である。主トランスＴＭは、−次巻線”Ｉｌ＋ １
！、二次巻線ｎ！ｌ ＋ ｎｔｔ のほかに別巻線ｎ３
１ ＋ ｎ３２およびｎ３３Ｉ ｎ！４を備える。こ
れらの別巻線は、スイッチ素子となるＭＩＩ、 Ｍ、Ｈ
のターンオンによって、Ｍ、 、 Ｍ。
のゲート・ソース間に電力を供給する。これらは、ダイ
オードＩ）ｕ ｌ ［）ｔｔおよびり、、、Ｄ、４が接
続されである。出力側は、整流ダイオードＤ、。１゜Ｄ
２０＊、チョークコイルＬ１コンデンサＣで直流が供給
される。出力′電圧（または電流）は、通常ゲート駆動
回路２（制御回路も含む）にフィードバックされてパル
ス幅制御により、一定の出力に安定化される。
オードＩ）ｕ ｌ ［）ｔｔおよびり、、、Ｄ、４が接
続されである。出力側は、整流ダイオードＤ、。１゜Ｄ
２０＊、チョークコイルＬ１コンデンサＣで直流が供給
される。出力′電圧（または電流）は、通常ゲート駆動
回路２（制御回路も含む）にフィードバックされてパル
ス幅制御により、一定の出力に安定化される。
スイッチ素子Ｍｌｌは、Ｍｌ のオフ信号とＭ、のオン
信号のオア信号でターンオンするようになっている。一
方のＭｔ、は、図示しないがＭ、のオフ信号とＭｌのオ
ン信号とのオア信号でターンオンする。
信号のオア信号でターンオンするようになっている。一
方のＭｔ、は、図示しないがＭ、のオフ信号とＭｌのオ
ン信号とのオア信号でターンオンする。
本発明の要点を動作順に従って詳細に述べる。
Ｍ、 、 Ｍ、ともオフ状態から、まずＭｌがターンオ
ンすると、図示黒丸を正極性とする電圧が各巻線に現わ
れ、二次巻線ｎａから負荷に電力が供給される。この時
Ｍ、は、電源電圧Ｅと巻線ｎｕの′電圧が加わ、９２Ｅ
にはねとがるが、スイッチ素子Ｍ２．がターンオンして
ｎ１１３から電流が供給されて逆バイアスがかけられ、
偏位電流は流れない。次にＭ、のオンゲート電流が途絶
えてオフ信号が与えられると、スイッチ素子？’Ｊｔｌ
がターンオンする。
ンすると、図示黒丸を正極性とする電圧が各巻線に現わ
れ、二次巻線ｎａから負荷に電力が供給される。この時
Ｍ、は、電源電圧Ｅと巻線ｎｕの′電圧が加わ、９２Ｅ
にはねとがるが、スイッチ素子Ｍ２．がターンオンして
ｎ１１３から電流が供給されて逆バイアスがかけられ、
偏位電流は流れない。次にＭ、のオンゲート電流が途絶
えてオフ信号が与えられると、スイッチ素子？’Ｊｔｌ
がターンオンする。
この時、各巻線には、Ｍｌの蓄積時間の間、図示黒丸を
正極性とする電圧が維持されているから、巻線ｎ□から
Ｍ、のゲートを逆バイアスする電流が供給され、ＭＩは
急速にターンオフする。
正極性とする電圧が維持されているから、巻線ｎ□から
Ｍ、のゲートを逆バイアスする電流が供給され、ＭＩは
急速にターンオフする。
次にＭ、にオンゲート電流が供給されてターンオンする
と、図示黒丸と逆方向を正極性とする電圧が各巻線に誘
起され、ｎ工から負荷に電力が供給される。この時、オ
フ状態のＭｌのドレン・ソース間は２Ｅの電圧まで急上
昇するが、Ｍ、１がターンオンするので、巻線ｎｅｔか
ら逆バイアスする向きに電流が供給される。従ってこの
場合も偏位電流は流れない。Ｍ、のターンオフ時に、巻
線ｎｓ、の電流で強制的にオフゲート電流を供給するの
はＭ、の場合と同様である。
と、図示黒丸と逆方向を正極性とする電圧が各巻線に誘
起され、ｎ工から負荷に電力が供給される。この時、オ
フ状態のＭｌのドレン・ソース間は２Ｅの電圧まで急上
昇するが、Ｍ、１がターンオンするので、巻線ｎｅｔか
ら逆バイアスする向きに電流が供給される。従ってこの
場合も偏位電流は流れない。Ｍ、のターンオフ時に、巻
線ｎｓ、の電流で強制的にオフゲート電流を供給するの
はＭ、の場合と同様である。
このように別巻線ｎｕ〜ｎａ＋ とスイッチ素子ＭＨ
＊ ＭＨの構成、ならびにその動作によって、スイッチ
ング用半導体素子のターンオフと偏位電流を防止するオ
フゲート電流を主回路側から供給できるので、最適な高
周波駆動が可能となる。
＊ ＭＨの構成、ならびにその動作によって、スイッチ
ング用半導体素子のターンオフと偏位電流を防止するオ
フゲート電流を主回路側から供給できるので、最適な高
周波駆動が可能となる。
通常オフゲート電流は、オンゲート電流の数倍を要する
が、本発明では、主トランスの巻線を介し、かつ必要な
時だけ流すようになるので、補助電源として別電源を備
える方式に比較する七きわめて効率が高い。
が、本発明では、主トランスの巻線を介し、かつ必要な
時だけ流すようになるので、補助電源として別電源を備
える方式に比較する七きわめて効率が高い。
またＭ、 （またはＭ、）がターンオフすると各巻線
電圧が消失するので、”３１ ”ｎ３４の電圧を高く設
計しても、高い逆充電電圧がゲート・ソース間にかかる
心配がない。このため、オフゲート電流のｄ ｉ ／
ｄ ｔ ｌｉ大きくとって高速にターンオフできる。
電圧が消失するので、”３１ ”ｎ３４の電圧を高く設
計しても、高い逆充電電圧がゲート・ソース間にかかる
心配がない。このため、オフゲート電流のｄ ｉ ／
ｄ ｔ ｌｉ大きくとって高速にターンオフできる。
以上のように、ゲート駆動回路２の電力としては、オン
ゲート電流と制御回路の直方だけ供給すればよいから、
補助電源を小さく構成できる効果も得られる。
ゲート電流と制御回路の直方だけ供給すればよいから、
補助電源を小さく構成できる効果も得られる。
次に、第５図は、半導体素子の一部をコンデンサに置き
かえた、いわゆるハーフブリッジ方式に応用する実施例
である。この場合は、周知のようにＭＯＳ ＦＥＴ（Ｍ
ｌ 、 Ｍｌ ）のドレン・ソース間にかかる電圧は、
先のプッシュプル方式の１／２になるので、低圧、大電
流のＭＣ）Ｓ ＦＥＴが使用できる。
かえた、いわゆるハーフブリッジ方式に応用する実施例
である。この場合は、周知のようにＭＯＳ ＦＥＴ（Ｍ
ｌ 、 Ｍｌ ）のドレン・ソース間にかかる電圧は、
先のプッシュプル方式の１／２になるので、低圧、大電
流のＭＣ）Ｓ ＦＥＴが使用できる。
発明の構成は、プッシュプル方式で説明したのと同一で
あわ、詳細な説明は省略する。
あわ、詳細な説明は省略する。
ただし、本方式では、信号系の低圧電位を同一にできな
いから、互いに絶縁をとることが必須となる。
いから、互いに絶縁をとることが必須となる。
次に、本発明の具体的な実施例を第６図において説明す
る。
る。
駆動回路２は、補助電源１、制御回路３（例えば日立Ｈ
Ａ１７５２４等のコントロールＩＣ）、補助スイッチ素
子のＭＯＳ ＰＥＴ（λ４３１１Ｍ５ｔ）、ゲート駆
動用トランスＴＧ１． Ｔｃ２ 等で構成される。
Ａ１７５２４等のコントロールＩＣ）、補助スイッチ素
子のＭＯＳ ＰＥＴ（λ４３１１Ｍ５ｔ）、ゲート駆
動用トランスＴＧ１． Ｔｃ２ 等で構成される。
ＴＧＩは、−次巻線ｎ４１、二次巻線ｎ４□および補助
巻線ｎ４３′！ｉｌ−備えている。同様にＴＧＩにはｎ
４．。
巻線ｎ４３′！ｉｌ−備えている。同様にＴＧＩにはｎ
４．。
ｎ４１！＋ ｎ４□が備えられ、かつ１４１１とｎ４□
は、ダイオードＤ１４ 、 Ｄｚａ ｅ、介して互いに
接続されている。
は、ダイオードＤ１４ 、 Ｄｚａ ｅ、介して互いに
接続されている。
制御回路３は、出力側の電圧または電流を検出して検出
信号ｖｌ］を取り込み、Ｍａｔ １Ｍ５ｔのターンオン
時間を制御して出力を安定化するようにパルス幅制御を
行う。
信号ｖｌ］を取り込み、Ｍａｔ １Ｍ５ｔのターンオン
時間を制御して出力を安定化するようにパルス幅制御を
行う。
動作例を説明する。ＭＢ、にオン信号が与えられてター
ンオンすると、巻線ｎ４２からＭｌにオンゲート電流が
流れてターンオンする。このときＭａｔは、ダイオード
ＤＩ１１の順電圧降下分で逆バイアスされるからオフ状
態となっている。また、巻線”４３には、図示黒丸を正
極性とする電圧が誘起されているから、一方のゲート駆
動用トランスＴＧ２の巻ｉ％！ ”４７と０４６の結合
でＭｌ１のゲート電極にオンゲート電流が供給され、Ｍ
ｌ１のターンオンによって、主トランスのｎ８．からＭ
、を逆バイアスする電流が供給される。
ンオンすると、巻線ｎ４２からＭｌにオンゲート電流が
流れてターンオンする。このときＭａｔは、ダイオード
ＤＩ１１の順電圧降下分で逆バイアスされるからオフ状
態となっている。また、巻線”４３には、図示黒丸を正
極性とする電圧が誘起されているから、一方のゲート駆
動用トランスＴＧ２の巻ｉ％！ ”４７と０４６の結合
でＭｌ１のゲート電極にオンゲート電流が供給され、Ｍ
ｌ１のターンオンによって、主トランスのｎ８．からＭ
、を逆バイアスする電流が供給される。
次に、Ｍ３、がターンオフしてＭ、のオンゲート電流が
途絶えると、ＴＧｌの励磁電流は、ダイオードＤＩＳに
阻止されて、Ｍ、、のゲート電極に流れるため、Ｍｌｌ
がターンオンする。この時主トランスの巻線は、ＭＩの
蓄積時間の間、図示黒丸を正極性とする電圧が維持され
ているから、Ｍ、１のターンオンによって巻線ｎｓ＋よ
りオフゲート電流が供給されてＭｌがターンオフする。
途絶えると、ＴＧｌの励磁電流は、ダイオードＤＩＳに
阻止されて、Ｍ、、のゲート電極に流れるため、Ｍｌｌ
がターンオンする。この時主トランスの巻線は、ＭＩの
蓄積時間の間、図示黒丸を正極性とする電圧が維持され
ているから、Ｍ、１のターンオンによって巻線ｎｓ＋よ
りオフゲート電流が供給されてＭｌがターンオフする。
次に、一方の補助スイッチ素子Ｍ３□がターンオンして
Ｍ、を駆動させる動作は、上述と全く同様である。
Ｍ、を駆動させる動作は、上述と全く同様である。
このように、半導体素子Ｍ＋ ９Ｍｔのターンオフは
、ゲート駆動用トランスの励磁電流でＭＨＩ。
、ゲート駆動用トランスの励磁電流でＭＨＩ。
Ｍｌ２をターンオンさせて主トランス力）らオフゲート
電流を供給し、また他方の半導体素子のターンオン時に
は、補助巻線ｎ４１＋＋ｎ４７の結合で、１司様に主ト
ランスから逆ノくイアス用の電流を供給するように構成
している。
電流を供給し、また他方の半導体素子のターンオン時に
は、補助巻線ｎ４１＋＋ｎ４７の結合で、１司様に主ト
ランスから逆ノくイアス用の電流を供給するように構成
している。
別の実施例として、第７図を説明する。本発明は、主ト
ランスを中心に発明を構成してあり、ゲート駆動用トラ
ンスは単にオンゲート電流を供給する機能だけでよい。
ランスを中心に発明を構成してあり、ゲート駆動用トラ
ンスは単にオンゲート電流を供給する機能だけでよい。
半導体素子Ｍ、がターンオンする時は、補助巻線ｎ４４
に図示黒丸を正極性とする電圧力；誘起するから、ダイ
オードＤｚ４ｅ介してＭ２．にオンゲート電流を流して
ターンオンさせる。夕゛イオードＤ２５は、この電流が
０４６に流れるのを阻止するものである。同様にＭ２が
ターンオンする時は、補助巻線１４ｓからｎｔ＋にオン
ゲート電流を供給してＭｌに逆バイアス電流を流すこと
ができる。
に図示黒丸を正極性とする電圧力；誘起するから、ダイ
オードＤｚ４ｅ介してＭ２．にオンゲート電流を流して
ターンオンさせる。夕゛イオードＤ２５は、この電流が
０４６に流れるのを阻止するものである。同様にＭ２が
ターンオンする時は、補助巻線１４ｓからｎｔ＋にオン
ゲート電流を供給してＭｌに逆バイアス電流を流すこと
ができる。
以上述べたように、本発明によれば、簡単な回路構成で
半導体素子の変位電流を防止できるため、最適な高周波
駆動が可能となシ、小形、軽量なスイッチング電源を提
供できるものである。
半導体素子の変位電流を防止できるため、最適な高周波
駆動が可能となシ、小形、軽量なスイッチング電源を提
供できるものである。
第１図及び第２図は従来の２石方式スイッチング電源の
回路図、第３図は半導体素子の動作を示す電圧、電流波
形図、第４図〜第７図は本発明の実施例を示す回路図で
ある。 １・・・補助電源、２・・・ゲート駆動回路、３・・・
制御回路、Ｍ、、Ｍｔ・・・ＭＯＳ ＦＥＴ、 Ｃ，、
Ｃｔ・・・コン第 １ 図 第 ？ 図 第３図 ｔ＋ ｔ２ ｔ３ ｔａ ｔ５ ｔｂ 乙
７’ＵＢｔｑ第４図 第 ５ 図
回路図、第３図は半導体素子の動作を示す電圧、電流波
形図、第４図〜第７図は本発明の実施例を示す回路図で
ある。 １・・・補助電源、２・・・ゲート駆動回路、３・・・
制御回路、Ｍ、、Ｍｔ・・・ＭＯＳ ＦＥＴ、 Ｃ，、
Ｃｔ・・・コン第 １ 図 第 ？ 図 第３図 ｔ＋ ｔ２ ｔ３ ｔａ ｔ５ ｔｂ 乙
７’ＵＢｔｑ第４図 第 ５ 図
Claims (1)
- 【特許請求の範囲】 １、変圧器の一次巻線の両端間に直列接続された二つの
制御極付半導体素子と、この二つの半導体素子の接続点
と上記−次巻線の中点との間に接続された直流電源とを
備え、上記二つの半導体素子を交互にオンオフして上記
変圧器の二次巻線に出力を得るようにしたスイッチング
電源において、上記変圧器に別巻線を設け、一方の半導
体素子に与えるオン信号及び他方の半導体素子に与える
オフ１ｇ号のうちの少なくとも一つの信号に基づき、上
記別巻線から上記他方の半導体素子の制御電極に逆バイ
アス電流を流すこと’に％徴とするスイッチング電源。 ２、直流電源の両電極間に接続された二つのコンデンサ
の直列接続体及び二つの制御極付半導体素子の直列接続
体と、上記二つのコンデンサの接続点と上記二つの半導
体素子の接続点との間に一次巻線が接続された変圧器と
を備え、上記二つの半導体素子を交互にオンオフして上
記変圧器の二次巻線に出力を得るようにしたスイッチン
グ電源において、上記変圧器に別巻線を設け、一方の半
導体素子に与えるオン信号及び他方の半導体素子に与え
るオフ信号のうちの少なくとも一つの信号に基づき、上
記別巻線から上記他方の半導体素子の制御電極に逆バイ
アス電流を流すことを特徴とするスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57184616A JPS5975324A (ja) | 1982-10-22 | 1982-10-22 | スイツチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57184616A JPS5975324A (ja) | 1982-10-22 | 1982-10-22 | スイツチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5975324A true JPS5975324A (ja) | 1984-04-28 |
| JPH0363312B2 JPH0363312B2 (ja) | 1991-09-30 |
Family
ID=16156336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57184616A Granted JPS5975324A (ja) | 1982-10-22 | 1982-10-22 | スイツチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5975324A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03181190A (ja) * | 1989-12-11 | 1991-08-07 | Hitachi Lighting Ltd | プリント基板装置 |
| JPH0660295U (ja) * | 1985-08-13 | 1994-08-19 | エルサグ・インタナショナル・ビー・ヴィー | 低電力で高効率のスイッチング電源 |
| WO2014013574A1 (ja) * | 2012-07-18 | 2014-01-23 | 三菱電機株式会社 | 電力変換器 |
-
1982
- 1982-10-22 JP JP57184616A patent/JPS5975324A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0660295U (ja) * | 1985-08-13 | 1994-08-19 | エルサグ・インタナショナル・ビー・ヴィー | 低電力で高効率のスイッチング電源 |
| JPH03181190A (ja) * | 1989-12-11 | 1991-08-07 | Hitachi Lighting Ltd | プリント基板装置 |
| WO2014013574A1 (ja) * | 2012-07-18 | 2014-01-23 | 三菱電機株式会社 | 電力変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0363312B2 (ja) | 1991-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511815A (en) | Transformer-isolated power MOSFET driver circuit | |
| JP4436329B2 (ja) | 電力スイッチングデバイス用の絶縁ゲートドライバ回路 | |
| KR100691929B1 (ko) | 플로팅 게이트를 가진 동기 정류기에 대한 일반적인 자기 구동 동기 정류 방식 | |
| EP0614267A1 (en) | Lossless active snubber for half-bridge output rectifiers | |
| US7180762B2 (en) | Cascoded rectifier | |
| US7750720B2 (en) | Circuit arrangement and a method for galvanically separate triggering of a semiconductor switch | |
| KR20120030411A (ko) | 증가형 및 공핍형 광대역 반도체 ｊｆｅｔ용 게이트 드라이버 | |
| US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
| JPH08289538A (ja) | Ｄｃ−ｄｃコンバータ | |
| CN110752739A (zh) | 功率设备驱动装置 | |
| JPS5975324A (ja) | スイツチング電源 | |
| US6650558B1 (en) | Asymmetrical drive circuit for full-wave bridge | |
| CN112117904A (zh) | 电源转换器以及用于控制电源转换器的方法和控制器 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| WO2023162032A1 (ja) | ゲート駆動回路およびこれを用いた電力変換装置 | |
| JPS5856528A (ja) | スイッチング電源 | |
| JP3321203B2 (ja) | 絶縁型スイッチング回路、シールド機能を持つ絶縁型スイッチング回路および絶縁型スイッチング回路 | |
| KR20140013123A (ko) | 스너버 회로를 포함하는 전기 회로 | |
| JP2003133924A (ja) | ハイサイドスイッチ駆動電源 | |
| JPS6314517A (ja) | トランジスタのベ−ス駆動回路 | |
| US11699945B2 (en) | Drive circuit and switching power supply device | |
| KR100740355B1 (ko) | 전력 스위칭 디바이스를 위한 분리형 게이트 구동기 회로 | |
| CN117155131A (zh) | 准谐振隔离电压转换器 | |
| US7057355B2 (en) | Drive circuit for operating at least one lamp in an associated load circuit | |
| WO2018216251A1 (ja) | ゲート駆動回路 |