JPS6314517A - トランジスタのベ−ス駆動回路 - Google Patents
トランジスタのベ−ス駆動回路Info
- Publication number
- JPS6314517A JPS6314517A JP61157756A JP15775686A JPS6314517A JP S6314517 A JPS6314517 A JP S6314517A JP 61157756 A JP61157756 A JP 61157756A JP 15775686 A JP15775686 A JP 15775686A JP S6314517 A JPS6314517 A JP S6314517A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base drive
- base
- terminal
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims description 36
- 229920006395 saturated elastomer Polymers 0.000 claims description 2
- 230000007423 decrease Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/0422—Anti-saturation measures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、一般にトランジスタのスイッチングに係り、
特にはパワートランジスタのスイッチングに関する。
特にはパワートランジスタのスイッチングに関する。
パワー[・ランジスタがスイッチング素子としてレギュ
レータやインパークのような高電力電子回路に使用され
ろ場合、適切な動作を得るには、トランジスタのスイッ
チング時におけるコレクタの電流−電圧特性がトランジ
スタの安全動作領域内に維持されるように保証してやる
必要がある。
レータやインパークのような高電力電子回路に使用され
ろ場合、適切な動作を得るには、トランジスタのスイッ
チング時におけるコレクタの電流−電圧特性がトランジ
スタの安全動作領域内に維持されるように保証してやる
必要がある。
これらの安全動作のためのパラメータは一般に周知であ
り、トランジスタのスイッチング時にこれらのパラメー
タがうま((幼りことを保証するための多くの技術が提
案されている。ごのように、トランジスタのターンオフ
、ターンオフ間の負荷条件の基で必要な変化を達成する
ための様々な種類のスナバ−(snubber )回路
が知られている。
り、トランジスタのスイッチング時にこれらのパラメー
タがうま((幼りことを保証するための多くの技術が提
案されている。ごのように、トランジスタのターンオフ
、ターンオフ間の負荷条件の基で必要な変化を達成する
ための様々な種類のスナバ−(snubber )回路
が知られている。
共振整流回路(resor+ancc commuta
ted circuit )を利用すること、例えば半
ブリッジもしくは全ブリッジインバータにおいて、選択
されたトランジスタがそのコレクターエミッタ間電圧の
実質上ゼロとなるところでスイッチされるように、コレ
クタ電圧変動を生じさせるようにすることも知られてい
る。
ted circuit )を利用すること、例えば半
ブリッジもしくは全ブリッジインバータにおいて、選択
されたトランジスタがそのコレクターエミッタ間電圧の
実質上ゼロとなるところでスイッチされるように、コレ
クタ電圧変動を生じさせるようにすることも知られてい
る。
また、他の回路としては、ベース駆動信号源が複数のダ
イオードによってベースおよびコレクタに接続されてい
るような、いわゆるコレクタキャッチャ−回路も提案さ
れている。
イオードによってベースおよびコレクタに接続されてい
るような、いわゆるコレクタキャッチャ−回路も提案さ
れている。
上述した技術やその変形は、多くの点で非當に満足のい
くものであるが、しばしば複雑さを犠牲にして成り立っ
ている。
くものであるが、しばしば複雑さを犠牲にして成り立っ
ている。
共1辰整流システム内で動作するトランジスタのベース
駆動は、以下の特性を備えていなければならないことが
知られている。
駆動は、以下の特性を備えていなければならないことが
知られている。
工) オン状態にある間、ベース電流は、トランジスタ
を飽和させない程度に、Vce(コレクターエミッタ間
電圧)をできるだけ低(維持しなければならない。
を飽和させない程度に、Vce(コレクターエミッタ間
電圧)をできるだけ低(維持しなければならない。
2) ターンオフの時に、ベースは、十分なターンオフ
を保証し得るように、できるだけ早く負に駆動されなけ
ればならない。
を保証し得るように、できるだけ早く負に駆動されなけ
ればならない。
3) Vceがある所定値よりも大きくなったら、
トランジスタはターンオフされなければならない。
トランジスタはターンオフされなければならない。
ドイツ特許出願公告明細書 第1257842号には、
これらの目的のうちの第1番口を達成した回路が開示さ
れている。しかし、その残りの目的については言及され
ていない。
これらの目的のうちの第1番口を達成した回路が開示さ
れている。しかし、その残りの目的については言及され
ていない。
本発明は、上記の点に鑑み、改良されたベース駆動回路
を提供することを目的とする。
を提供することを目的とする。
本発明は、1次巻線および2次巻線を備えるトランスと
、ベース駆動信号源と、第1および第2の単方向性電流
導通手段とを含むトランジスタのベース駆動回路におい
て、上記1次巻線は、上記信号源に接続されるとともに
上記第1の単方向性電流導通手段によって上記トランジ
スタのコレクタに接続され、また、上記2次巻線は、上
記トランジスタのエミッタに接続された第1の端子と、
上記第2の単方向性電流導通手段によって上記トランジ
スタのコレクタに接続された第2の端子と、ベースに接
続されたタップとを有することを特徴とする。
、ベース駆動信号源と、第1および第2の単方向性電流
導通手段とを含むトランジスタのベース駆動回路におい
て、上記1次巻線は、上記信号源に接続されるとともに
上記第1の単方向性電流導通手段によって上記トランジ
スタのコレクタに接続され、また、上記2次巻線は、上
記トランジスタのエミッタに接続された第1の端子と、
上記第2の単方向性電流導通手段によって上記トランジ
スタのコレクタに接続された第2の端子と、ベースに接
続されたタップとを有することを特徴とする。
本発明の好ましい実施例では、上記2次巻線において、
上記タップと上記第1の端子との間の巻数と、上記タッ
プと上記第2の端子との間の巻数の比は、1:2である
。しかし、他の適用例には他の比を用いてもよく、そし
て異なる比を使用したとしても本発明の範囲内である。
上記タップと上記第1の端子との間の巻数と、上記タッ
プと上記第2の端子との間の巻数の比は、1:2である
。しかし、他の適用例には他の比を用いてもよく、そし
て異なる比を使用したとしても本発明の範囲内である。
トランス内の過剰な磁化エネルギーを消費するための手
段を設けてもよい。この消費手段は、上記2次巻線の第
1の端子と上記タップとの間に接続された抵抗の形を取
るのが好ましい。
段を設けてもよい。この消費手段は、上記2次巻線の第
1の端子と上記タップとの間に接続された抵抗の形を取
るのが好ましい。
上記第1および第2の単方向性電流導通手段は、好まし
くはダイオードである。
くはダイオードである。
また本発明は、前述したのと同種類のベース駆動回17
&を備えたトランジスタを含むレギュレータやインバー
タのような、高電力回路にまで拡張しうるちのである。
&を備えたトランジスタを含むレギュレータやインバー
タのような、高電力回路にまで拡張しうるちのである。
この場合、上記トランスはトランジスタを所定のオン時
間後にターンオフさせるように飽和すればよく、また、
上記ベース駆動信号源はトランジスタの出力信号から得
られた帰還信号を含むことが望ましい。
間後にターンオフさせるように飽和すればよく、また、
上記ベース駆動信号源はトランジスタの出力信号から得
られた帰還信号を含むことが望ましい。
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第1図は、本発明の一実施例に係るパワートランジスタ
ベース駆動回路の回路図である。同図には、パワートラ
ンジスタ10、トランス12、第1、第2のダイオード
24,26、抵抗28、べ゛−ス駆動信号源30および
抵抗32が示されている。上記トランス12は1次巻線
14および2次巻線16を含んでおり、上記2次巻線1
6は、トランジスタのエミツタに接続された第1の端子
18と、トランジスタのベースに接続されたり・ノブ2
0と、第2の端子22とを備えている。上記第1のダイ
オード24は、上記1次巻線の一方の端子をトランジス
タのコレクタに接続している。上記第2のダイオ−1′
26は、上記2次巻線の上記第2の端子をトランジスタ
のコレクタに接続している。上記抵抗28は、上記2次
巻線の第1の端子18とタップ20との間に接続されて
いる。上記抵抗32は、信号源30を上記1次巻線に接
続している。
ベース駆動回路の回路図である。同図には、パワートラ
ンジスタ10、トランス12、第1、第2のダイオード
24,26、抵抗28、べ゛−ス駆動信号源30および
抵抗32が示されている。上記トランス12は1次巻線
14および2次巻線16を含んでおり、上記2次巻線1
6は、トランジスタのエミツタに接続された第1の端子
18と、トランジスタのベースに接続されたり・ノブ2
0と、第2の端子22とを備えている。上記第1のダイ
オード24は、上記1次巻線の一方の端子をトランジス
タのコレクタに接続している。上記第2のダイオ−1′
26は、上記2次巻線の上記第2の端子をトランジスタ
のコレクタに接続している。上記抵抗28は、上記2次
巻線の第1の端子18とタップ20との間に接続されて
いる。上記抵抗32は、信号源30を上記1次巻線に接
続している。
トランス12の動作中における電圧の極性は、1・7ト
を用いて従来の方法で示されている。
を用いて従来の方法で示されている。
2次巻線において、第1の端子18とタップ20との間
の巻数と、タップ20と第2のy+i!子22との間の
巻数の比は、1:2である。
の巻数と、タップ20と第2のy+i!子22との間の
巻数の比は、1:2である。
次に、上記構成からなる回路の動作を説明する。
2次巻線の下方部分にかかる電圧、すなわらタップ20
と第1の端子18との間にかかる電圧は、l・ランジス
タのエミソターベース間電圧Vabである。従って、2
次巻線の下方部分と上方部分の巻止が1:2であるとい
う事実から、2次巻線全体にかかる電圧は3■。−であ
る。ここで、トランジスタ10がオン状態であって、か
つ−、−スミ流Lb が、コレクターエミッタ間電圧■
Ceがトランジスタの飽和する点まで減少する傾向を持
つほどに大きいものと仮定する。電圧■。が2Veb以
下まで低下し、かつダイオード26に係る順方向の電圧
降下がVebと同じオーダーになった時、ダイオード2
6を介して電流i a が流れるとともに、2次巻線に
かかる電圧が減少する。ベース電流ib が減少する
に伴い、トランジスタのエミッターペース間電圧Vsb
もまた減少し、このことによりコレクターエミッタ間電
圧V (eの降下が抑制される。上述した本回路の動作
は、コレクターエミ・7次間電圧V (+1を飽和レベ
ル以上の値に安定させる負帰還ループの動作である。
と第1の端子18との間にかかる電圧は、l・ランジス
タのエミソターベース間電圧Vabである。従って、2
次巻線の下方部分と上方部分の巻止が1:2であるとい
う事実から、2次巻線全体にかかる電圧は3■。−であ
る。ここで、トランジスタ10がオン状態であって、か
つ−、−スミ流Lb が、コレクターエミッタ間電圧■
Ceがトランジスタの飽和する点まで減少する傾向を持
つほどに大きいものと仮定する。電圧■。が2Veb以
下まで低下し、かつダイオード26に係る順方向の電圧
降下がVebと同じオーダーになった時、ダイオード2
6を介して電流i a が流れるとともに、2次巻線に
かかる電圧が減少する。ベース電流ib が減少する
に伴い、トランジスタのエミッターペース間電圧Vsb
もまた減少し、このことによりコレクターエミッタ間電
圧V (eの降下が抑制される。上述した本回路の動作
は、コレクターエミ・7次間電圧V (+1を飽和レベ
ル以上の値に安定させる負帰還ループの動作である。
トランジスタ10がオン状態の時は、トランスの1次巻
線14に磁化電流が生じている。ターンオフ時には、負
荷電流および磁化電流を含む1次電流i、全体が遮断さ
れる。ベース電流ib とコレクタに流れ込む過剰電
流i a とを含む2次側の負荷電流もまた、停止す
る。トランスに貯えられた磁気エネルギーは、2次側に
磁化電流を流し続けようとし、これは負のベース電流と
して現れる。
線14に磁化電流が生じている。ターンオフ時には、負
荷電流および磁化電流を含む1次電流i、全体が遮断さ
れる。ベース電流ib とコレクタに流れ込む過剰電
流i a とを含む2次側の負荷電流もまた、停止す
る。トランスに貯えられた磁気エネルギーは、2次側に
磁化電流を流し続けようとし、これは負のベース電流と
して現れる。
この負のベース電流は、トランジスタを放電さて、トラ
ンジスタを急激にターンオフさせ、このことによりター
ンオフ消費が非常に低い値に制限される。
ンジスタを急激にターンオフさせ、このことによりター
ンオフ消費が非常に低い値に制限される。
上記放電動作が完了した後、全ての過剰な磁化エネルギ
ーが抵抗28で消費され、そしてトランスは、次のオン
サイクルが開始する前に、零エネルギー状態に戻される
。ベースーエミソク間の結合も、ターンオフサイクルが
完全に終了するまでの間、逆バイアス状態に保持され、
このことは偽のターンオフパルスが渦流効果によって生
じることのないように手助けする。
ーが抵抗28で消費され、そしてトランスは、次のオン
サイクルが開始する前に、零エネルギー状態に戻される
。ベースーエミソク間の結合も、ターンオフサイクルが
完全に終了するまでの間、逆バイアス状態に保持され、
このことは偽のターンオフパルスが渦流効果によって生
じることのないように手助けする。
もし、コレクターエミッタ間電圧V ((が所定値以下
でないならば、トランジスタはターンオンされない。こ
の動作は、1次巻線14をダイオード24を用いてトラ
ンジスタのコレクタに結合することによって達成される
。このダイオードは、コレクターエミッタ間電圧V (
6がベース駆動信号源30の電圧Vsよりも低下した時
にのみ、順方向にバーイアスされる。このことにより、
トランジス夕の早過ぎるターンオンが禁止される。抵抗
32は、1次電流i、をV c@=2 Ve−となるよ
うな所望の値に設定するために使用される。
でないならば、トランジスタはターンオンされない。こ
の動作は、1次巻線14をダイオード24を用いてトラ
ンジスタのコレクタに結合することによって達成される
。このダイオードは、コレクターエミッタ間電圧V (
6がベース駆動信号源30の電圧Vsよりも低下した時
にのみ、順方向にバーイアスされる。このことにより、
トランジス夕の早過ぎるターンオンが禁止される。抵抗
32は、1次電流i、をV c@=2 Ve−となるよ
うな所望の値に設定するために使用される。
もし、コレクタ電流icが大きくなり過ぎたために、も
しくはベース電流i)が小さくなり過ぎたために、コレ
クターエミッタ間電圧VC6が上昇した時には、ダイオ
−F24、トランスの1次巻線14、ベース駆動巻線お
よびトランジスタを介して生じる正帰還動作によって、
トランジスタがターンオフされる。この帰還は、コレク
ターエミッタ間電圧■工を更に上界させ、ダイオード2
4に逆バイアスをかける。1次電流i、は遮断され、磁
化電流がベース回路に送られて、このことにより前述し
たようにターンオフサイクルが終了する。
しくはベース電流i)が小さくなり過ぎたために、コレ
クターエミッタ間電圧VC6が上昇した時には、ダイオ
−F24、トランスの1次巻線14、ベース駆動巻線お
よびトランジスタを介して生じる正帰還動作によって、
トランジスタがターンオフされる。この帰還は、コレク
ターエミッタ間電圧■工を更に上界させ、ダイオード2
4に逆バイアスをかける。1次電流i、は遮断され、磁
化電流がベース回路に送られて、このことにより前述し
たようにターンオフサイクルが終了する。
当然ながら、本発明のベース701回路は、この明細書
の序文において述べた、必要な特性を備えている。
の序文において述べた、必要な特性を備えている。
本発明の回路は、レギュレータやインバータ内のパワー
トランジスタに対して適用する場合に、特に有用なもの
となる。非安定型もしくは自己宛1辰型のインバータ回
路では、ベース駆動トランスは、システムの動作別1J
IBを決定するタイミング隠能を備えていてもよい。こ
れは、上記ベース駆動トランスを、そのコアが所定のオ
ン時間後に飽和するように設計し、その時点で順方向の
ベース電流を鋭く低下させるようにすることにより達成
される。このことは、前述したようなり−ンオフサイク
ルを決定する。この場合、ベース駆υj信号源は、l−
ランジスタの負荷の少なくとも一部を形成するl・ラン
スに設けられた帰還巻線であってもよい。 ・ 本発明のベース駆動回路が全ブリッジインバータに通用
されたときは、負荷トランスの1次巻線に直接結合され
た1個の緩ff’i用コンデンサを用いる代りに、従来
と同様に、その2倍の値を持つ2個のコンデンサによっ
て負荷のそれぞれの側からシステムのグランドまでを接
続するようにしてもよい。このようにすれば、斜め方向
に対向したベース駆動回路を、問題となる2個のトラン
ジスタの同時スイッチングを保証するために交差して接
続するような必要性がなくなる。全ブリッジインバータ
を構成する2つの部分は、整流中における負荷電圧の共
振およびコレクタ電圧の連動動作によって強制的に同期
して動作する2個の独立した半ブリフジ回路として考え
てもよい。
トランジスタに対して適用する場合に、特に有用なもの
となる。非安定型もしくは自己宛1辰型のインバータ回
路では、ベース駆動トランスは、システムの動作別1J
IBを決定するタイミング隠能を備えていてもよい。こ
れは、上記ベース駆動トランスを、そのコアが所定のオ
ン時間後に飽和するように設計し、その時点で順方向の
ベース電流を鋭く低下させるようにすることにより達成
される。このことは、前述したようなり−ンオフサイク
ルを決定する。この場合、ベース駆υj信号源は、l−
ランジスタの負荷の少なくとも一部を形成するl・ラン
スに設けられた帰還巻線であってもよい。 ・ 本発明のベース駆動回路が全ブリッジインバータに通用
されたときは、負荷トランスの1次巻線に直接結合され
た1個の緩ff’i用コンデンサを用いる代りに、従来
と同様に、その2倍の値を持つ2個のコンデンサによっ
て負荷のそれぞれの側からシステムのグランドまでを接
続するようにしてもよい。このようにすれば、斜め方向
に対向したベース駆動回路を、問題となる2個のトラン
ジスタの同時スイッチングを保証するために交差して接
続するような必要性がなくなる。全ブリッジインバータ
を構成する2つの部分は、整流中における負荷電圧の共
振およびコレクタ電圧の連動動作によって強制的に同期
して動作する2個の独立した半ブリフジ回路として考え
てもよい。
本発明では、多くの変形例を考えることができる。例え
ば、電流を制限する役割を果す抵抗32は、2次巻線内
、例えばタップ20とトランジスタのベースとの間に設
けた抵抗によって匿き換えるか、もしくは交互に補い合
うようにすることもできる。抵抗32を1次巻線内に保
持しておくことによって、トランジスタが飽和する時に
流れる1次巻線電流を制限できるという利益が持たらさ
れる。もう1つの可能性としては、装置にがかる電圧が
所定値に達した時に1次巻線に流れる電流を制限する電
子流制限装置によって、抵抗32を置き換えるようにし
てもよい。
ば、電流を制限する役割を果す抵抗32は、2次巻線内
、例えばタップ20とトランジスタのベースとの間に設
けた抵抗によって匿き換えるか、もしくは交互に補い合
うようにすることもできる。抵抗32を1次巻線内に保
持しておくことによって、トランジスタが飽和する時に
流れる1次巻線電流を制限できるという利益が持たらさ
れる。もう1つの可能性としては、装置にがかる電圧が
所定値に達した時に1次巻線に流れる電流を制限する電
子流制限装置によって、抵抗32を置き換えるようにし
てもよい。
2次巻線の巻き比が1:2であることは、すでに述べた
。しかし、適用例に応じて、またトランジスタのパラメ
ータに応じて、池の比を使用することもできる。
。しかし、適用例に応じて、またトランジスタのパラメ
ータに応じて、池の比を使用することもできる。
第1図は本発明の一実施例に係るパワートランジスタベ
ース駆動回路を示す回路図である。 10・・・トランジスタ、 12・ ・ ・ トラン2い 14・・・1次巻線、 16・・・2次巻線、 1日・・・第1の端子、 20・・・タップ、 22・・・第2の0紙1子、 24・・・第1の単方向性電流導通手段(第1のダイオ
ード)、 26・・・第2の単方向性電流導通手段(第2のダ・イ
オード)、 28 ・ ・ ・ 1氏抗、 30・・・ベース駆動信号源、
ース駆動回路を示す回路図である。 10・・・トランジスタ、 12・ ・ ・ トラン2い 14・・・1次巻線、 16・・・2次巻線、 1日・・・第1の端子、 20・・・タップ、 22・・・第2の0紙1子、 24・・・第1の単方向性電流導通手段(第1のダイオ
ード)、 26・・・第2の単方向性電流導通手段(第2のダ・イ
オード)、 28 ・ ・ ・ 1氏抗、 30・・・ベース駆動信号源、
Claims (1)
- 【特許請求の範囲】 1)1次巻線(14)および2次巻線(16)を備える
トランス(12)と、ベース駆動信号源(30)と、第
1および第2の単方向性電流導通手段(24、26)と
を含むトランジスタ(10)のベース駆動回路において
、 前記1次巻線(14)は、前記信号源(30)に接続さ
れるとともに前記第1の単方向性電流導通手段(24)
によって前記トランジスタ(10)のコレクタに接続さ
れ、また、前記2次巻線(16)は、前記トランジスタ
(10)のエミッタに接続された第1の端子(18)と
、前記第2の単方向性電流導通手段(26)によって前
記トランジスタ(10)のコレクタに接続された第2の
端子(22)と、ベースに接続されたタップとを有する
ことを特徴とするトランジスタのベース駆動回路。 2)前記2次巻線(16)において、前記タップ(20
)と前記第1の端子(18)との間の巻数と、前記タッ
プ(20)と前記第2の端子(22)との間の巻数の比
が1:2であることを特徴とする特許請求の範囲第1項
記載のトランジスタのベース駆動回路。 3)前記2次巻線における前記第1の端子 (18)と前記タップ(20)との間に抵抗(28)を
接続したことを特徴とする特許請求の範囲第1項または
第2項に記載のトランジスタのベース駆動回路。 4)前記トランス(12)は、前記トランジスタ(10
)を所定のオン時間後にターンオフさせるように飽和す
ることを特徴とする特許請求の範囲第1項乃至第3項の
いずれか1つに記載のトランジスタのベース駆動回路 5)前記ベース駆動信号源(30)は、前記トランジス
タ(10)の出力信号から得られた帰還信号を含むこと
を特徴とする特許請求の範囲第4項記載のトランジスタ
のベース駆動回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
ZA854899 | 1985-06-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6314517A true JPS6314517A (ja) | 1988-01-21 |
Family
ID=67352090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61157756A Pending JPS6314517A (ja) | 1985-06-28 | 1986-07-03 | トランジスタのベ−ス駆動回路 |
Country Status (9)
Country | Link |
---|---|
US (1) | US4684879A (ja) |
JP (1) | JPS6314517A (ja) |
AU (1) | AU579480B2 (ja) |
BR (1) | BR8603050A (ja) |
CH (1) | CH672211A5 (ja) |
DE (1) | DE3621692A1 (ja) |
FR (1) | FR2601209A1 (ja) |
GB (1) | GB2177564B (ja) |
SE (1) | SE460819B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4684879A (en) * | 1985-06-28 | 1987-08-04 | Crucible, Societe Anonyme | Transistor base drive circuit |
FR2639489B1 (fr) * | 1988-11-22 | 1991-02-15 | Telemecanique | Dispositif interrupteur de puissance, notamment pour convertisseur de frequence |
EP0373240A1 (de) * | 1988-12-13 | 1990-06-20 | Siemens Aktiengesellschaft | Selbstregelnde Treiberschaltung mit Sättigungsgradregelung für den Basisstrom eines Leistungstransistors |
DE4120778A1 (de) * | 1991-06-24 | 1993-01-07 | Nokia Deutschland Gmbh | Horizontalablenkschaltung mit einem treibertransformator |
GB2310093A (en) * | 1996-02-01 | 1997-08-13 | Racal Datacom Ltd | Digital filters |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US950004A (en) * | 1908-07-02 | 1910-02-22 | Frank W Moffett | Railway telephone signaling apparatus. |
US3492503A (en) * | 1966-08-09 | 1970-01-27 | Amar G Bose | Switching circuitry for reducing the time required to turn off a saturated semiconductor device |
JPS57115029A (en) * | 1981-01-09 | 1982-07-17 | Tohoku Metal Ind Ltd | Driving circuit for switching |
EP0059537A3 (en) * | 1981-02-26 | 1982-10-27 | Control Data Corporation | Switching circuit |
US4684879A (en) * | 1985-06-28 | 1987-08-04 | Crucible, Societe Anonyme | Transistor base drive circuit |
-
1986
- 1986-06-27 US US06/879,483 patent/US4684879A/en not_active Expired - Fee Related
- 1986-06-27 DE DE19863621692 patent/DE3621692A1/de not_active Withdrawn
- 1986-06-30 SE SE8602895A patent/SE460819B/sv not_active IP Right Cessation
- 1986-06-30 GB GB8615941A patent/GB2177564B/en not_active Expired
- 1986-06-30 AU AU59391/86A patent/AU579480B2/en not_active Ceased
- 1986-06-30 CH CH2623/86A patent/CH672211A5/de not_active IP Right Cessation
- 1986-06-30 BR BR8603050A patent/BR8603050A/pt unknown
- 1986-07-02 FR FR8609634A patent/FR2601209A1/fr not_active Withdrawn
- 1986-07-03 JP JP61157756A patent/JPS6314517A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US4684879A (en) | 1987-08-04 |
DE3621692A1 (de) | 1987-01-02 |
SE460819B (sv) | 1989-11-20 |
SE8602895D0 (sv) | 1986-06-30 |
CH672211A5 (ja) | 1989-10-31 |
BR8603050A (pt) | 1987-02-17 |
GB8615941D0 (en) | 1986-08-06 |
GB2177564A (en) | 1987-01-21 |
GB2177564B (en) | 1989-07-19 |
AU5939186A (en) | 1987-01-08 |
FR2601209A1 (fr) | 1988-01-08 |
SE8602895L (sv) | 1986-12-29 |
AU579480B2 (en) | 1988-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4511815A (en) | Transformer-isolated power MOSFET driver circuit | |
US8369109B2 (en) | Self-oscillating bipolar transistor DC/AC/DC converter using a pulse forming timer | |
US4095128A (en) | Push-pull switching circuit with minority carrier storage delay | |
US4519023A (en) | Self-oscillating inverter including a DC to DC converter and method for control thereof | |
JPS6314517A (ja) | トランジスタのベ−ス駆動回路 | |
US6449175B1 (en) | Switched magamp post regulator | |
JPH02254969A (ja) | スイッチトモード電源回路 | |
JP2870945B2 (ja) | 誘導加熱調理器 | |
JPH05244765A (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
JPH0315423B2 (ja) | ||
JP2002051543A (ja) | リンギングチョークコンバータ | |
JPH0357709B2 (ja) | ||
JP3456839B2 (ja) | スイッチング電源 | |
US5999432A (en) | High-efficiency bridge inverter | |
KR960007997B1 (ko) | 영전압 스위칭 방식의 공진형 컨버터 | |
JPS5975324A (ja) | スイツチング電源 | |
US4603307A (en) | Inverter using current steering saturable inductors or diodes | |
JPH0246117Y2 (ja) | ||
JP2894343B1 (ja) | スイッチング電源装置 | |
JP3419343B2 (ja) | Dc−dcコンバータ | |
JPH06292360A (ja) | スイッチング電源装置 | |
JPH0731143A (ja) | 電圧共振コンバータ | |
JPH0611189B2 (ja) | スイッチング制御型電源回路 | |
JPS6173576A (ja) | 電力変換装置 | |
JPH02202354A (ja) | サイリスタのゲート駆動装置 |