JP2894343B1 - スイッチング電源装置 - Google Patents

Abstract

【要約】 【課題】 スイッチング装置において主トランジスタの
ベース電流が低下した時に主トランジスタが破壊するこ
とがあった。 【解決手段】 直流電圧のオン・オフ用スイッチ４のた
めのパルスを形成するためにパルス発生器３０を設け
る。出力トランスの１次巻線に直列に接続された主トラ
ンジスタ４をパルス発生器３０の出力に基づいて駆動す
る。主トランジスタ４の電流が所定レベルに達したら主
トランジスタ４の制御パルスを消滅させる。ベース電流
が低いためにコレクタ電流Ｉ1 が所定レベルに達する前
に主トランジスタ４の非飽和領域動作が生じたら、トラ
ンジスタ４８で強制的にオン期間を終了させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電流帰還型スイッ
チング電源装置に関する。

【０００２】

【従来の技術】従来のスイッチング電源装置は図１及び
図２に示すように構成されている。図１において、例え
ば整流回路と平滑回路とから成る直流電源１の一端と他
端との間には出力トランス２のインダクタンスを有する
１次巻線３と主スイッチとしての主トランジスタ４と電
流検出手段としての電流検出抵抗５との直列回路が接続
されている。出力回路を構成するためにトランス２の２
次巻線６に対して並列に出力整流ダイオード７を介して
出力平滑用コンデンサ８が接続されている。２次巻線６
の極性及び整流ダイオード７の極性は、主トランジスタ
４のオフ期間に整流ダイオード７が導通するように決定
されている。平滑用コンデンサ８に接続された直流出力
端子９、１０には負荷１１が接続されている。直流出力
端子９、１０間には出力電圧を定電圧制御するための電
圧制御信号形成回路１２が接続されている。この電圧制
御信号形成回路１２は、直流出力端子９、１０間に接続
された電圧検出抵抗１３、１４と、基準電圧源を構成す
るための抵抗１５及びツェナーダイオード１６と、誤差
増幅器としてのトランジスタ１７とから成る。トランジ
スタ１７のベースは電圧検出抵抗１３、１４の分圧点に
接続され、エミッタは基準電圧源としてのツェナーダイ
オード１６に接続されている。ツェナーダイオード１６
は抵抗１５を介して直流出力端子９、１０間に接続され
ている。従って、トランジスタ１７のコレクタ電流は検
出電圧と基準電圧との差に対応して変化する。電圧制御
信号形成回路１２の出力を光信号に変換するために直流
出力端子９とトランジスタ１７のコレクタとの間に発光
素子として発光ダイオード１８が接続されている。

【０００３】制御電源を構成するためにトランス２には
３次巻線１９が設けられている。この３次巻線１９には
整流ダイオード２０を介して平滑用コンデンサ２１が並
列に接続されている。

【０００４】主トランジスタ４をオン・オフ制御するた
めの制御信号形成回路２２の正側電源ライン２３は制御
電源としてのコンデンサ２１の一端に接続されていると
共に起動抵抗２４を介して直流電源１の一端に接続さ
れ、グランド側ライン２５は直流電源１の他端及びコン
デンサ２１の他端に接続されている。制御信号形成回路
２２の入力信号ライン２６には電流検出信号と定電圧制
御信号との合成信号が入力する。この合成信号を形成す
るために、電流検出抵抗５の一端が抵抗２７を介して入
力信号ライン２６に接続され、且つコンデンサ２１の一
端と入力信号ライン２６との間にホトトランジスタ２８
が接続されている。ホトトランジスタ２８は発光ダイオ
ード１８に光結合されている。なお、電流検出抵抗５及
びホトトランジスタ２８の上述のような相互接続は、加
算回路を構成されていることになる。制御信号形成回路
２２は入力信号ライン２６に応答して制御信号を形成
し、出力ライン２９によって主トランジスタ４のベース
に制御信号を与える。

【０００５】図２は制御信号形成回路２２の詳細とこれ
に関連する部分を示す。この制御信号形成回路２２は、
主トランジスタ４をオン・オフ制御するためのスイッチ
制御パルスを発生するパルス発生器３０と、駆動回路３
１と、ベース電流制限抵抗３２と、オン時間幅制御用基
準電圧源３３と、オン時間幅制御用比較器３４と、オン
時間幅制御用トランジスタ３５と、定電圧回路３６とか
ら成る。

【０００６】パルス発生器３０は、パルス形成用比較器
３７と、のこぎり波発生用コンデンサ３８と、放電用抵
抗３９と、充電制御用トランジスタ４０と、ツェナーダ
イオード４１と、抵抗４２、４３、４４、４５と、ダイ
オード４６、４７とから成る。のこぎり波発生用コンデ
ンサ３８の一端は充電制御用トランジスタ４０を介して
正側電源ライン２３に接続され、このコンデンサ３８の
他端はグランドライン２５に接続されている。放電用抵
抗３９はコンデンサ３８に並列に接続されている。定電
圧源として機能するツェナーダイオード４１はトランジ
スタ４０のベースとグランドライン２５との間に接続さ
れている。トランジスタ４０のベースは抵抗４２を介し
て定電圧回路３６から導出された定電圧ライン３６ａに
接続されている。制御パルス形成用比較器３７の一方の
入力端子は抵抗４３を介して定電圧ライン３６ａに接続
され、他方の入力端子はのこぎり波発生用コンデンサ３
８の一端に接続されている。参照電圧用抵抗４４とダイ
オード４６は比較器３７の一方の入力端子と出力端子と
の間に接続されている。また、帰還用抵抗４５とダイオ
ード４７とはトランジスタ４０のベースと比較器３７の
出力端子との間に接続されている。

【０００７】駆動回路３１はスイッチ制御パルスに応答
して主トランジスタ４を駆動するものであり、入力端子
ａと出力端子ｂと一対の電源端子ｃ、ｄとを有する。入
力端子ａはパルス発生器３０の出力ライン即ち比較器３
７の出力ラインに接続され、出力端子ｂは抵抗３２を介
して主トランジスタ４のベース（制御端子）に接続さ
れ、一方の電源端子ｃは正電源ライン２３に接続され、
他方の電源端子ｄはグランドライン２５に接続されてい
る。図３から明らかなように駆動回路３１は、ＮＰＮ型
の第１及び第２のトランジスタ３１ａ、３１ｂとＮＯＴ
回路（反転回路）３１ｃとから成る。第１のトランジス
タ３１ａのコレクタは一方の電源端子ｃに接続され、エ
ミッタは出力端子ｂに接続され、ベースは入力端子ａに
接続されている。第２のトランジスタ３１ｂのコレクタ
は出力端子ｂに接続され、エミッタは他方の電源端子ｄ
に接続され、ベースはＮＯＴ回路３１ｃを介して入力端
子ａに接続されている。従って、第１及び第２のトラン
ジスタ３１ａ、３１ｂは互いに反対に動作する。

【０００８】主トランジスタ４のオン幅を決定するため
の比較器３４の一方の入力端子は入力信号ライン２６に
接続され、他方の入力端子は基準電圧源３３に接続され
ている。基準電圧源３３はグランドライン２５を基準に
して一定の基準電圧を発生する。オン時間幅制御スイッ
チとしてのトランジスタ３５はパルス発生用比較器３７
の出力端子とグランドライン２５との間に接続され、そ
のベースは比較器３４の出力端子に接続されている。入
力信号ライン２６には、電流検出抵抗５に基づく電流帰
還信号とフォトトランジスタ２８に基づく電圧帰還信号
（電圧制御信号）との和が入力する。もし、電圧帰還信
号を付加的信号と考えると、比較器３４及びトランジス
タ３５を電流帰還用と考えることができる。主トランジ
スタ４のオン期間においてこの電流が時間と共に増大
し、この検出電圧が基準電圧Ｖthに至ると比較器３４の
出力が高レベルになり、トランジスタ３５がオンになっ
て駆動回路３１の入力端子ａがグランドに接続され、主
トランジスタ４は強制的にオフ状態に転換する。

【０００９】定電圧回路３６は電源ライン２３とグラン
ドライン２５との間に接続され、電源ライン２３の電圧
を定電圧化してライン３６ａに出力する周知の回路であ
る。ライン３６ａの電圧はライン２３の電圧よりも低
い。なお、図示が省略されているが、比較器３７、３４
の電源端子は定電圧回路３６の出力ライン３６ａに接続
されている。

【００１０】

【正常時動作】次に、図１及び図２に示すスイッチング
電源装置の正常時の動作を図４のｔ0〜ｔ4 期間を参照
して説明する。図４のｔ0 時点で図２の比較器３７の出
力電圧が低レベルから高レベルに転換して制御パルスが
発生し、これに対応するベース電流Ｉb が主トランジス
タ４に図４（Ｄ）に示すように流れ、主トランジスタ４
がオンになる。これにより、直流電源１と１次巻線３と
トランジスタ４と電流検出用抵抗５とから成る閉回路に
電流Ｉ1 が流れる。１次巻線３はインダクタンスを有す
るので、電流Ｉ1 は傾斜を有して増大し、電流検出用抵
抗５の電圧が電流Ｉ1 の波形に対応して変化し、電流Ｉ
1 の帰還情報を含む入力電圧Ｖinも図４（Ｂ）に示すよ
うに傾斜を有して増大する。電流Ｉ1 に対応する電圧Ｖ
inがｔ1 時点で基準電圧Ｖthに達すると、比較器３４の
出力が低レベルから高レベルに転換し、トランジスタ３
５がオンになり、パルス発生用比較器３７の出力端子が
トランジスタ３５を介してグランドに接続される。これ
により、パルスのオン期間が終了する。パルス発生用比
較器３７の出力電圧がｔ1 時点で低レベルになると、ダ
イオード４６がオンになり、比較器３７の正入力端子の
電圧Ｖ1 が図４（Ａ）に示すように６．５Ｖから３．５
Ｖまで低下し、負入力端子の電圧Ｖ2 よりも低くなる。
これにより、比較器３７の出力電圧の低レベルが保持さ
れる。また、比較器３７の出力電圧が低レベルになる
と、ダイオード４７がオンになり、トランジスタ４０の
ベース電位がこのエミッタ電位よりも低くなり、トラン
ジスタ４０のベース・エミッタ間が逆バイアス状態とな
り、トランジスタ４０がオフになるためコンデンサ３８
の充電が停止する。これにより、コンデンサ３８の電荷
は抵抗３９を介して放出され、この電圧Ｖ2 は図４
（Ａ）で破線で示すように一定の傾斜を有して低下す
る。ｔ3 時点でコンデンサ３８の電圧即ち比較器３７の
負入力端子の電圧Ｖ2 が正入力端子の電圧Ｖ1 よりも低
くなると、比較器３７の出力電圧は再び高レベルに戻
り、次のパルスが発生する。図４（Ｂ）のｔ1 〜ｔ2 期
間における電流Ｉ1 に基づく電圧Ｖinは主トランジスタ
４のストレージ作用に基づく電流によって生じるもので
ある。主トランジスタ４のオフ制御期間ｔ1 〜ｔ3 に
は、図３の第２のトランジスタ３１ｂがオンになるた
め、図４（Ｄ）のｔ1〜ｔ2 期間に主トランジスタ４の
ストレージ電流に基づいて逆方向のベース電流が流れ
る。ｔ2 時点で主トランジスタ４を通る電流Ｉ1 が零に
なると、主トランジスタ４の一対の主端子間電圧として
のコレクタ・エミッタ間電圧ＶCEがオン時よりも高くな
る。ｔ2 〜ｔ3 期間では電流Ｉ1 が零になるので、オン
時間幅制御用即ち電流帰還制御用比較器３４の出力が低
レベルに保持され、オン時間幅制御用トランジスタ３５
もオフに保たれる。従って、主トランジスタ４のオフ期
間の決定には比較器３４が関与せず、オフ期間（例えば
ｔ1 〜ｔ3 ）はのこぎり波用コンデンサ３８の放電のみ
に依存して決定され、一定になる。ｔ3 時点で比較器３
７の出力電圧が高レベルに戻ると、ダイオード４６及び
４７はオフになる。これにより、トランジスタ４０が再
びオンになり、コンデンサ３８が急速に充電され、この
電圧Ｖ2 は５Ｖになる。また、比較器３７の正入力端子
の電圧Ｖ1 もｔ3 時点で直ちに６．５Ｖになる。従っ
て、比較器３７の出力電圧は高レベルに保持される。な
お、この出力電圧の高レベルは６．５Ｖよりも高く設定
されている。

【００１１】

【正常負荷時の電圧制御】負荷１１の両端電圧が例えば
基準値よりも高くなると、比較器３４の正入力端子の入
力電圧Ｖinが高くなり、主トランジスタ４のオン開始点
から早い時期に基準電圧Ｖthに達し、比較器３４の出力
が高レベルに転換し、トランジスタ３５がオンになるこ
とによりＰＷＭパルスのオン期間が終了し、ＰＷＭパル
スのオン幅が狭くなる。ＰＷＭパルス列のオフ幅は一定
であるので、主トランジスタ４のデューティ比は小さく
なり、出力電圧が基準に戻される。出力電圧が基準値よ
りも低くなった時には上記の高くなった時と逆の動作に
なる。

【００１２】

【発明が解決しようとする課題】ところで、主トランジ
スタ４のベース電流はここでの電力損失を低減させるた
めに主トランジスタ４を飽和領域で動作させるレベルに
設定されている。このベース電流のレベルは主トランジ
スタ４の増幅率ｈ_FEや電流制限抵抗３２の抵抗値のバラ
ツキを考慮して大きめに設定されている。しかし、ベー
ス電流が大きくなると、オ−バ−ドライブとなるため主
トランジスタ４のスイッチング速度が低下する。もし、
このスイッチング速度の低下を少なくするためにベース
電流のレベルを非飽和領域に近い飽和領域に設定し、抵
抗３２のバラツキ又は電源１の電圧低下等でベース電流
の低下が図４のｔ4 時点以後に示すように生じると、比
較器３４の入力信号Ｖinが基準電圧Ｖthに達する前のｔ
5 時点から主トランジスタ４が非飽和領域の動作とな
り、主トランジスタ４の抵抗が大きくなり且つこのコレ
クタ・エミッタ間電圧Ｖ_CEが図４（Ｃ）でハッチングを
付して示すｔ5 〜ｔ7 の区間で高くなり、瞬時損失が生
じ、この損失が大きい場合には主トランジスタ４が破壊
する。また、１次巻線３及びこの出力側のインダクタン
スが小さいために主トランジスタ４を流れる電流Ｉ1 が
オン期間の始まりから比較的大きい場合において、主ト
ランジスタ４のベース電流Ｉb が小さい時には、主トラ
ンジスタ４のオン期間の全部において主トランジスタ４
が非飽和領域動作になることがある。この場合には、主
トランジスタ４のコレクタ・エミッタ間電圧Ｖ_CEが図５
（Ｃ）のハッチングを付して示すｔ4 〜ｔ6 区間で高く
なり、主トランジスタ４の電力損失は極めて大きくな
る。また、オーバードライブをできるだけ防ぐようにベ
ース電流を設定するためには抵抗３２の値の調整によっ
てベース電流を調整することが必要になり、この調整は
極めて複雑であった。

【００１３】そこで、本発明の目的は、バラツキ等によ
ってベース電流が所望値よりも低い場合であっても主ス
イッチにおける電力損失を抑制することができるスイッ
チング電源装置を提供することにある。

【００１４】

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、直流電源の一端と他端
との間に接続されたインダクタンスを有する出力巻線と
主スイッチとの直列回路と、前記出力巻線に結合された
出力回路と、前記出力巻線及び前記主スイッチを通って
流れる電流を検出するための電流検出手段と、前記主ス
イッチをオン・オフ制御するためのスイッチ制御パルス
を発生するパルス発生器と、基準電圧源と、前記電流検
出手段から得られた前記主スイッチの電流に対応して変
化する検出電圧と前記基準電圧源の基準電圧とを比較
し、前記検出電圧が前記基準電圧よりも高くなった時に
前記スイッチ制御パルスによる前記主スイッチの制御を
中断するように形成されたオン時間幅制御回路と、前記
主スイッチの一対の主端子間の電圧が低い状態から高い
状態に変化したことに応答して前記スイッチ制御パルス
に基づく前記主スイッチの制御を中断するように形成さ
れたオフ制御回路とを備えているスイッチング電源装置
に係わるものである。なお、請求項２に示すように、オ
フ制御回路を、パルス発生器の出力端子と直流電源の他
端（グランド）との間に接続されたオフ制御用スイッチ
と、このオフ制御用スイッチの制御端子と主スイッチの
一方の主端子（コレクタ又はドレイン）との間に接続さ
れたコンデンサで構成することが望ましい。また、請求
項３に示すように、主スイッチのオン駆動時（ターンオ
ン時）に主スイッチの電圧が所定値よりも低いか否かを
検出する手段を設け、主スイッチのオン駆動を開始して
もこの電圧が所定値よりも低くならない時には主スイッ
チのオン駆動を中断するオフ制御回路を設けることがで
きる。また、請求項４に示すように請求項３の電圧検出
手段を、電圧検出用コンデンサと電圧検出用トランジス
タで構成することが望ましい。また、請求項５に示すよ
うにオフ制御回路を、パルス発生器の出力パルスを中断
するためのオフ制御用スイッチと異常時にこれをオンに
するための回路とで構成することが望ましい。また、請
求項６に示すように電圧検出用コンデンサを誘電体基板
上の導体層と誘電体基板を支持する金属支持板との間の
容量とすることが望ましい。また、請求項７に示すよう
にオン時間幅制御回路を比較器（コンパレータ）とオフ
制御用スイッチとで構成することが望ましい。また、請
求項８に示すように電圧制御回路を設けることが望まし
い。また、請求項９に示すように、請求項１のオフ制御
回路と請求項３のオフ制御回路との両方を設けることが
望ましい。

【００１５】

【発明の効果】各請求項の発明によれば、主スイッチが
非飽和領域で動作する状態が生じても、主スイッチが破
壊しない。従って、主スイッチの制御信号のレベルの余
裕をさほど大きくすることが不要になり、スイッチング
速度の向上及びスイッチング損失の低減を図ることがで
きる。また、たとえ非飽和領域の動作が生じても主スイ
ッチの破壊が生じないので、制御信号のレベル設定、回
路の設計及び評価が容易になる。なお、請求項１及び２
の発明によれば、主スイッチを流れる電流が三角波状に
変化する場合において、三角波状電流が所定レベルまで
達する前に主スイッチが非飽和領域の動作になると、主
スイッチの駆動が強制的に中断され、主スイッチが保護
される。また、請求項３、４及び５の発明によれば主ス
イッチを流れる電流がオン駆動開始直後から比較的高い
レベルで流れる場合において、主スイッチのターンオン
時にこの両端子間電圧の低下が所定値以上生じないと主
スイッチのオン駆動が中断される。従って、主スイッチ
が非飽和動作領域で動作することによる破壊を防ぐこと
ができる。また、請求項２及び４の発明によれば主スイ
ッチの電圧の変化をコンデンサを使用して検出するの
で、この検出を容易且つ低コストに達成することができ
る。また、請求項５の発明によればオフ制御を容易に達
成できる。また、請求項６の発明によれば、装置の小型
化及び低コスト化が達成される。また、請求項７の発明
によればオン時間幅の制御を容易に達成することができ
る。また、請求項８の発明によれば、電圧制御を容易に
達成することができる。また、請求項９の発明によれば
主スイッチを通って流れる電流が三角波状の場合と台形
状とのいずれであっても主スイッチを保護することがで
きる。

【００１６】

【実施形態及び実施例】次に、図６〜図１１を参照して
本発明の実施形態及び実施例を説明する。但し、図６〜
図１１において、図１〜図５と実質的に同一の部分には
同一の符号を付してその説明を省略する。

【００１７】

【第１の実施例】本発明の第１の実施例のスイッチング
電源装置は図１及び図２に示す制御信号形成回路２２を
図６の制御信号形成回路２２ａに変形し、この他は図１
及び図２と同一に形成したものである。従って、図６に
は制御信号形成回路２２ａと主トランジスタ４と、抵抗
５、２７とホトトランジスタ２８のみを示し、その他の
部分は図１を参照することにする。図６の制御信号形成
回路２２ａは、図２と同一のパルス発生器３０、駆動回
路３１、ベース電流制限抵抗３２、基準電圧源３３、オ
ン時間幅制御用比較器（コンパレータ）３４、オン時間
幅制御用としての第１のオフ制御用トランジスタ３５、
定電圧回路３６を有し、更に、第２のオフ制御用トラン
ジスタ４８、第３のオフ制御用トランジスタ４９、及び
第２及び第３のオフ制御用トランジスタ４８、４９の制
御回路を有する。

【００１８】第１のオフ制御回路を構成するための第２
のオフ制御用トランジスタ４８は、第１のオフ制御用ト
ランジスタ３５に対して並列に接続され、これがオンに
なった時に駆動回路３１の入力端子ａをグランドライン
２５即ち直流電源１の他端に接続し、制御信号の伝送を
遮断する。この第２のオフ制御用トランジスタ４８を制
御するために主トランジスタ４のコレクタと第２のオフ
制御用トランジスタ４８のベースとの間にキャパシタン
ス即ち第１の電圧検出用コンデンサ５０が接続されてい
る。第１の電圧検出用コンデンサ５０は微分用コンデン
サとして機能し、主トランジスタ４のコレクタ・エミッ
タ間電圧Ｖ_CEが低レベルから高レベルに立上る時に微分
パルス状の電圧及び電流を第２のオフ制御用トランジス
タ４８のベースに供給する。

【００１９】第２のオフ制御回路を構成するための第３
のオフ制御用トランジスタ４９は、第１及び第２のオフ
制御用トランジスタ３５、４８に並列に接続されてい
る。従って、第３のオフ制御用トランジスタ４９がオン
になると、駆動回路３１の入力端子ａがグランドライン
２５に接続され、制御信号の伝送が遮断される。この第
３のオフ制御用トランジスタ４９を制御する回路は、第
２の電圧検出用コンデンサ５１と、１０個のトランジス
タ５２〜６１と、３個の抵抗６２、６３、６４と、積分
用コンデンサ６５と、ツェナーダイオード６６と、ＮＯ
Ｔ回路（反転回路）６７とから成る。２つのＰＮＰ型ト
ランジスタ５２、５３のエミッタは定電圧ライン３６ａ
にそれぞれ接続され、これ等のベースは互いに接続さ
れ、トランジスタ５２のコレクタはこのベースに接続さ
れている。一対のトランジスタ５２、５３のベースと主
トランジスタ４のコレクタとの間に第２の電圧検出用コ
ンデンサ５１が接続されている。第２の電圧検出用コン
デンサ５１も微分回路を形成するように動作し、主トラ
ンジスタ４が正常にターンオンしてこのコレクタ・エミ
ッタ間電圧Ｖ_CEが高レベルから低レベルに転換した時に
電圧検出用トランジスタ５２、５３が瞬間的にオンにな
る。即ち、主トランジスタ４が正常にオンになると、こ
のコレクタ電位が定電圧ライン３６ａの電位よりも低く
なるため、定電圧ライン３６ａ、トランジスタ５２、５
３のエミッタ・ベース間、コンデンサ５１、主トランジ
スタ４の経路に電流が流れる。この経路の電流はコンデ
ンサ５１の充電が終了するまでの短時間のみ流れる。一
方、主トランジスタ４のコレクタの電位が定電圧ライン
３６ａよりも高い時にはトランジスタ５２、５３は逆バ
イアス状態になり、オフに保たれている。オフ制御回路
を構成するためのＮＰＮ型の２つのトランジスタ５４、
５５のコレクタは抵抗６２を介して定電圧ライン３６ａ
に接続され、エミッタはグランドライン２５に接続され
ている。また、一方のトランジスタ５４のベースは電圧
検出用トランジスタ５３のコレクタに接続され、他方の
トランジスタ５５のベースは次段のトランジスタ５６の
コレクタに接続されている。従って、トランジスタ５３
のオン期間のみトランジスタ５４がオンになり、トラン
ジスタ５４がオンになると、トランジスタ５６がオフに
なり、トランジスタ５５がオンになる。ＮＰＮ型トラン
ジスタ５６のコレクタは抵抗６３を介して定電圧ライン
３６ａに接続され、そのエミッタはグランドライン２５
に接続されている。ＮＰＮ型トランジスタ５７のコレク
タは前段のトランジスタ５６のコレクタに接続され、こ
のエミッタはグランドライン２５に接続され、そのベー
スはＮＯＴ回路６７を介してパルス形成用比較器３７の
出力端子即ち駆動回路３１の入力端子ａに接続されてい
る。従って、トランジスタ５７は前段のトランジスタ５
６がオフであると同時に駆動回路３１の入力端子ａが低
レベル（零ボルト）の時にオンになる。ＮＰＮ型トラン
ジスタ５８のコレクタは積分用コンデンサ６５の一端に
接続され、エミッタはグランドライン２５に接続され、
ベースは前段の２つのトランジスタ５６、５７のコレク
タに接続されている。従って、トランジスタ５８は前段
の２つのトランジスタ５６、５７の両方がオフの時にの
みオンになる。ＰＮＰ型の２つのトランジスタ５９、６
０のエミッタは定電圧ライン３６ａに接続され、これ等
のベースは相互に接続され、トランジスタ５９のコレク
タはベースに接続されていると共に抵抗６４を介してグ
ランドライン２５に接続されている。トランジスタ６０
のコレクタは積分用コンデンサ６５を介してグランドラ
イン２５に接続されている。従って、トランジスタ６０
はコンデンサ６５に定電流化された充電電流を流すよう
に機能する。ＮＰＮ型トランジスタ６１のコレクタは積
分用コンデンサ６５の一端に接続され、エミッタはグラ
ンドライン２５に接続され、ベースはＮＯＴ回路６７を
介して駆動回路３１の入力端子ａに接続されている。従
って、トランジスタ６１は、駆動回路３１の入力端子ａ
の制御信号が低レベル（零ボルト）の時にオンになり、
コンデンサ６５を放電状態に保つ。積分用コンデンサ６
５の一端はツェナーダイオード６６を介して第３のオフ
制御用トランジスタ４９のベースに接続されている。ツ
ェナーダイオード６６のツェナー電圧（降伏電圧）Ｖz
は、主トランジスタ４のベース電流が正常値であって、
主トランジスタ４が正常にオン・オフしている時の積分
用コンデンサ６５の電圧Ｖc ではオン（降伏）しない
が、ベース電流が低下して主トランジスタ４が正常にオ
ンしない時のコンデンサ６５の電圧Ｖc に基づいて降伏
するように設定されている。従って、主トランジスタ４
が正常にオン状態に移行できない時には第３のオフ制御
用トランジスタ４９がオンになり、主トランジスタ４の
オン期間を強制的に終了させる。

【００２０】図７は主トランジスタ４及び制御回路２２
ａの機械的構成を示す。主トランジスタ４及び制御回路
２２ａは放熱性を有する金属支持板７０上に固着されて
いる。主トランジスタ４のコレクタ電極（図示せず）は
半導体チップの下面に設けられ、半田（図示せず）によ
って金属支持板７０に固着されている。制御回路２２ａ
は、セラミック誘電体基板７１とＩＣ（集積回路）チッ
プ７２とを有する。誘電体基板７１は支持板７０に接着
剤（図示せず）で固着されている。この基板７１の上面
にはＩＣチップ７２が固着され、且つ第１及び第２の電
圧検出用コンデンサ５０、５１を得るための第１及び第
２の導体層７３、７４が設けられている。第１の導体層
７３はＩＣチップ７２に含まれている図６のトランジス
タ４８のベースに接続され、第２の導体層７４はＩＣチ
ップ７２に含まれている図６のトランジスタ５２、５３
のベースに接続されている。第１及び第２の導体層７
３、７４は誘電体基板７１を介して金属性支持板７０に
対向しているので、コンデンサ５０、５１のためのキャ
パシタンスを得ることができる。なお、図７において主
トランジスタ４と制御回路２２ａとの電気的接続は省略
されている。

【００２１】

【三角波電流時の動作】図１の１次巻線３のインダクタ
ンスが大きい時にはここを流れる電流Ｉ1 は図８（Ｂ）
に示すように三角波状に流れる。図８のｔ4 時点よりも
前はベース電流Ｉb が主トランジスタ４を飽和領域で動
作させることができる正常時状態を示す。図８の正常時
の動作は図４の正常時の動作と同一である。図８（Ｅ）
（Ｆ）（Ｇ）（Ｈ）（Ｉ）に示す波形は図６の回路に従
って新たに生じたものであるが、ｔ4 時点よりも前の正
常時には主トランジスタ４のオン・オフに関与していな
い。この図８（Ｅ）（Ｆ）（Ｇ）（Ｈ）のＶ54、Ｖ58、
Ｖc 、Ｖ67の波形は図９（Ｆ）（Ｇ）（Ｈ）（Ｅ）と同
一箇所の波形を示すものであるので、追って図９に基づ
いて説明する。主トランジスタ４がターンオフしてこの
コレクタ電位が図８（Ｃ）に示すように低レベルから高
レベルに転換すると、第１の電圧検出用コンデンサ５０
を通して微分パルスが得られ、これが図８（Ｉ）に示す
ように第１のオフ制御回路を構成する第２のオフ制御用
トランジスタ４８のベース・エミッタ間電圧Ｖ48とな
る。図８のｔ4 時点よりも前の正常時において図８
（Ｉ）の電圧Ｖ48が発生し、これがトランジスタ４８の
ベ−ス・エミッタ間のしきい値（所定値）よりも高くな
り、トランジスタ４８がオン駆動されても、既に主トラ
ンジスタ４のベース電流Ｉb はｔ1 時点で遮断され、主
トランジスタ４はｔ2 時点でオフ状態に移行しているの
で、図８（Ｉ）のｔ2 時点で第２のオフ制御用トランジ
スタ４８がオン駆動されても主トランジスタ４の状態変
化は生じない。

【００２２】図８（Ｄ）のｔ4 時点から主トランジスタ
４のベース電流Ｉb のレベルが低下すると、図８（Ｂ）
に示す電流Ｉ1 に対応する電圧Ｖinが基準電圧源３３の
基準電圧Ｖthに達する前のｔ5 時点で主トランジスタ４
が非飽和領域の動作になり、主トランジスタ４の抵抗値
が増大し、このコレクタ・エミッタ間電圧Ｖ_CEが図８
（Ｃ）に示すように高くなる。即ち、図３（Ｃ）のｔ5
時点と同様にベース電流Ｉb が流れているにも拘らずコ
レクタ・エミッタ間電圧Ｖ_CEが高くなる。これにより、
第１の電圧検出用トランジスタ５０を介して第２のオフ
制御用トランジスタ４８に微分パルスが印加され、これ
がオンになる。この結果、駆動回路３１の入力端子ａが
トランジスタ４８を介してグランドライン２５に接続さ
れ、パルス発生器３０の出力即ち比較器３７の出力が強
制的にグランドレベルになる。この結果、ダイオード４
６、４７がオンになり、パルス発生器３０の出力パルス
が強制的に消滅され、ベース電流Ｉb の供給が図８
（Ｄ）に示すようにｔ5 時点で終了し、主トランジスタ
４はオフ期間に移行する。ｔ6 時点でパルス発生器３０
から次のパルスが発生し、ベース電流Ｉb がｔ4 〜ｔ6
期間と同様に所定レベルよりも低い時にはｔ6 以後にお
いてもｔ4 〜ｔ5 期間と同様な動作が生じる。上述かに
明らかなように図８ではベース電流Ｉb の不足による主
トランジスタ４の非飽和領域での動作が極く短時間に限
定されるので、主トランジスタ４の破壊を防ぐことがで
きる。なお、図８のｔ4 時点よりも後のベース電流不足
状態では主トランジスタ４のオン時間幅を広げることが
できないので、負荷１１に所望出力電圧を供給すること
が不可能になるが、負荷１１に対する停電を防止して最
低限の電力を供給することは可能になる。

【００２３】

【台形波状電流時の動作】図９は１次巻線３のインダク
タンスが小さいために電流Ｉ1 が台形波状になる場合の
図６の各部の状態を示す。図９のｔ4 時点よりも前の正
常状態においては、図９（Ａ）（Ｂ）（Ｃ）（Ｄ）に示
すＶ1 、Ｖ2 、Ｖin、Ｖ_CE、Ｉb が図５のこれ等と同様
に変化する。図９のｔ0 時点においてパルス発生器３０
の出力が高レベルになると、逆にＮＯＴ回路６７の出力
電圧Ｖ67は図９（Ｅ）に示すように低レベルになり、ト
ランジスタ５７、６１のベース・エミッタ間電圧Ｖ_BEも
低レベルになり、これ等はオフ状態になる。パルス発生
器３０からパルスが発生し、主トランジスタ４のベース
電流Ｉb が図９（Ｄ）に示すようにｔ0 時点から流れ始
めると、主トランジスタ４のコレクタ・エミッタ間電圧
Ｖ_CEが図９（Ｃ）に示すように低下し、この低下幅がト
ランジスタ５２、５３のベ−ス・エミッタ間電圧のしき
い値（所定値）よりも大きくなると、第２の電圧検出用
コンデンサ５１を通ってトランジスタ５２、５３のベー
ス電流が流れ、これ等がオンになる。これにより、トラ
ンジスタ５４のベース・エミッタ間電圧Ｖ54が微分パル
ス状に高くなり、トランジスタ５４がオン状態になる。
この結果、トランジスタ５６がオフになり、トランジス
タ５５がオンになる。また、トランジスタ５８のベース
・エミッタ間電圧Ｖ58が図９（Ｇ）に示すようにｔ0 時
点で高レベルに転換し、このトランジスタ５８がオンに
なる。トランジスタ５８はコンデンサ６５の放電回路を
形成する。正確にはトランジスタ６１がオンからオフに
転換する時点よりもトランジスタ５８がオフからオンに
転換する時点が僅かに遅いので、コンデンサ６５の電圧
Ｖc は図９（Ｈ）に示すように正常ターンオン時に僅か
に高くなる。しかし、この電圧はツェナーダイオード６
６の電圧Ｖz とトランジスタ４９のベース・エミッタ間
のしきい値電圧Ｖ_BEとの和Ｖz ＋Ｖ_BEよりは低いので、
トランジスタ４９はオン状態に移行しない。従って、図
９の正常時においては、第３のオフ制御用トランジスタ
４９による強制的オフ制御動作は生じない。また、図９
の場合においてもターンオフ時に第２のオフ制御用トラ
ンジスタ４８の短時間のオン状態が生じるが、このオン
期間はベース電流Ｉb による主トランジスタ４のオン駆
動終了後であるので、主トランジスタ４のオン・オフ動
作に無関係である。

【００２４】図９のｔ4 時点以後において主トランジス
タ４のベース電流Ｉb の正方向の値が低下すると、主ト
ランジスタ４が非飽和領域動作となり、このコレクタ・
エミッタ間電圧Ｖ_CEが零ボルト近くまで低下しないで、
図９（Ｃ）にハッチングを付して示すようにオフ期間の
値と大差ない値に保たれる。このため、ｔ4 時点でベー
ス電流Ｉb の供給が開始されても、主トランジスタ４の
コレクタ電位が大幅に低下しないので、第２の電圧検出
用コンデンサ５１を介してトランジスタ５２、５３のベ
ース電流が殆ど流れず、トランジスタ５２、５３はオフ
に保たれ、図９（Ｆ）に示すようにｔ4 時点でトランジ
スタ５４のベース・エミッタ間電圧Ｖ54が低レベルに保
たれる。この結果、トランジスタ５６がオンになり、ト
ランジスタ５８のベース・エミッタ間電圧Ｖ58が図９
（Ｇ）に示すようにｔ4 以後においても低レベルに保た
れ、コンデンサ６５の放電回路が形成されない。このた
め、図９のｔ4 時点からコンデンサ６５の充電が開始
し、この電圧Ｖc は図９（Ｈ）に示すように徐々に高く
なる。この電圧Ｖc がｔ5 時点でＶz ＋Ｖ_BEに達する
と、ツェナーダイオード６６及び第３のオフ制御用トラ
ンジスタ４９がオンになり、パルス形成用比較器３７の
出力端子がトランジスタ４９を介してグランドライン２
５に接続され、帰還用ダイオード４６、４７がオンにな
って比較器３７の出力パルスが消滅し、主トランジスタ
４のオン駆動が終了する。ｔ5 時点で比較器３７の出力
が低レベルに転換すると、ＮＯＴ回路６７の出力電圧Ｖ
67が図９（Ｅ）に示すように高レベルになり、トランジ
スタ５７及び６１がオンになり、コンデンサ６５が放電
状態となり、且つトランジスタ５６がオフ状態になる。
ｔ5 でトランジスタ５６がオフになるとトランジスタ５
８がオンになり、コンデンサ６５の放電回路が形成さ
れ、この電圧Ｖc は低下する。一定時間幅のオフ期間が
ｔ6 時点で終了し、再び主トランジスタ４をオン駆動す
るための低いレベルのベース電流Ｉb が供給されると、
ｔ4 〜ｔ6 の区間と同一の動作が繰り返して生じる。
図９においてｔ4 以後のベース電流が低レベルの時に
は、主トランジスタ４のオン時間幅が狭くなり、負荷１
１に所望の電圧を供給することは不可能になるが、完全
な停止は防止できる。また、ベース電流の低レベル期間
が短い場合には短時間の内に正常状態に自動的に復帰す
る。

【００２５】上述から明らかなように本実施例によれ
ば、ベース電流Ｉb が不足しても主トランジスタ４が破
壊しない。従って、ベース電流Ｉb のバラツキを考慮し
てベース電流Ｉb のレベルを余り大きく設定することが
不要になり、必要な最小限のレベルに設定することがで
きる。この様にベース電流のレベルを下げると、主トラ
ンジスタ４のスイッチング速度を向上させることがで
き、スイッチング損失を低減させることができる。ま
た、ベース電流が所望レベルよりも低くなる状態が生じ
ても、主トランジスタ４が破壊しないので、抵抗３２に
よるベース電流の調整を厳密に行うことが不要になり、
装置の製造及び調整が容易になる。また、装置の設計及
び評価が容易になる。また、本実施例では、制御信号形
成回路２２ａを構成するための誘電体基板７１の上に導
体層７３、７４を設け、これと金属製支持板７０との間
の容量をコンデンサ５０、５１としているので、コンデ
ンサ５０、５１を小スペース及び低コストで得ることが
できる。

【００２６】

【第２の実施例】次に、図１０を参照して第２の実施例
の制御信号形成回路２２ｂを説明する。但し、図１０に
おいて図６と実質的に同一の部分には同一の符号を付し
てその説明を省略する。図１０の制御信号形成回路２２
ｂは図６の制御信号形成回路２２ａの第２の電圧検出用
コンデンサ５１とトランジスタ５２とを省き、１つのコ
ンデンサ５０によって２つのトランジスタ４８、５３を
制御するために３つのダイオ−ド８１、８２、８３と、
１つのツェナ−ダイオ−ド８４と、２つの抵抗８５、８
６とを新たに設けた他は図６と同一に構成したものであ
る。即ち、コンデンサ５０の一端はトランジスタ４のコ
レクタに接続され、他端は２つのダイオ−ド８１、８２
を介してトランジスタ４８のベ−スに接続されていると
共にトランジスタ５３のベ−スに接続されている。ま
た、トランジスタ５３のエミッタと定電圧ライン３６ａ
との間にツェナ−電圧Ｖz が約７Ｖのツェナ−ダイオ−
ド８４とダイオ−ド８３との直列回路が接続されてい
る。ツェナ−ダイオ−ド８４は定電圧ライン３６ａに対
して逆向きに接続され、ダイオ−ド８３は順方向に接続
されている。また、抵抗８５はトランジスタ５３のエミ
ッタ・ベ−ス間に接続され、抵抗８６はトランジスタ５
３のエミッタとグランドライン２５との間に接続されて
る。

【００２７】図１１は正常時における図１０の主トラン
ジスタ４のコレクタ・エミッタ間電圧Ｖ_CEとコンデンサ
５０の出力側の点Ｐ0 とグランドライン２５との間の電
圧Ｖd とを示す。主トランジンタ４に流れる電流Ｉ1 に
対応する電圧Ｖinが図８（Ｂ）に示すように三角波状の
場合、及び図９（Ｂ）に示すように台形波状の場合のい
ずれにおいても、主トランジスタ４のベ−ス電流Ｉb が
十分に大きい場合は主トランジスタ４が飽和領域での動
作となり、電圧検出用コンデンサ５０の出力側の点Ｐ0
の電圧Ｖd は図１１（Ｂ）に示すようにに図１１（Ａ）
の主トランジスタ４のコレクタ・エミッタ間電圧Ｖ_CEの
立上りと立下りで規則正しく発生し、立上り時のパルス
はＶd1＝２．１Ｖよりも高くなり、立下り時のパルスは
Ｖd2＝０．８Ｖよりも低くなる。なお、立上り時のパル
スは１．５Ｖを中心にして上方向に発生し、立下り時の
パルスは１．５Ｖを中心にして下方向に発生する。主ト
ランジスタ４の電流Ｉ1 が三角波状の場合においては、
正常時と異常時との両方においてしきい値Ｖd1を横切る
パルスＰ1 が発生し、図８（Ｉ）のＶ48と同様な作用効
果を発揮する。即ち、電圧Ｖinが三角波状に変化する場
合において、図８のｔ5 時点に示すようにベ−ス電流Ｉ
b の低下によって図８（Ｂ）の電流検出電圧Ｖinが比較
器３４のしきい値Ｖthを横切らない場合には図１１
（Ｂ）の正方向パルスＰ1 がＶd1を横切ることによって
トランジスタ４８がオンになり、主トランジスタ４の強
制的オフ制御が達成され、図８と同一の作用効果が得ら
れる。また、主トランジスタ４の電流Ｉ1 が台形波状に
変化する場合においては、正常時に図１１（Ｂ）に示す
負側パルスＰ2 がしきい値Ｖd2＝１．８Ｖを横切るよう
に発生し、他方、ベ−ス電流Ｉb が低下した異常時には
パルスＰ2 がしきい値Ｖd2＝０．８Ｖを横切らなくな
る。このため、正常時には、主トランジスタ４のオフ終
了時点に同期してトランジスタ５３及び５４がオンにな
るが、異常時にはトランジスタ５３及び５４がオンにな
らない。この結果、図９（Ｈ）と同様にコンデンサ６５
の電圧Ｖc がＶz ＋Ｖ_BEを横切り、ドンジスタ４９がオ
ンになる。これにより、主トランジスタ４のオン期間が
強制的に終了し、図９と同一の作用効果が得られる。こ
の第２の実施例は、第１の実施例と同一の効果を有する
他に、検出用コンデンサ５０を図８の動作と図９の動作
との両方に兼用できるという効果を有する。

【００２８】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） コンデンサ５０、５１を個別コンデンサとする
ことができる。 （２） 主トランジスタ４を電界効果トランジスタに置
き換えることができる。 （３） １次巻線３を昇圧型スイッチングレギュレータ
のリアクトルとし、主トランジスタ４にダイオードを介
して平滑用コンデンサを接続し、昇圧回路とすることが
できる。また、主トランジスタ４のオン期間にダイオー
ド７がオンになるフォワード型ＤＣ−ＤＣコンバータに
も本発明を適用することができる。 （４） コンデンサ５０、５１以外の回路で主トランジ
スタ４のコレクタ・エミッタ間電圧Ｖ_CEを検出し、これ
によってトランジスタ４８又は５２、５３を制御するこ
とができる。 （５） 電流Ｉ1 が図８に示すように三角波状であるこ
とがはっきりしている場合には第３のオフ制御用トラン
ジスタ４９及びこの制御回路を省くことができる。ま
た、電流Ｉ1 が図９に示すように台形波状であることが
はっきりしている場合には第２のオフ制御用トランジス
タ４８及びコンデンサ５０を省くことができる。

【図面の簡単な説明】

【図１】従来のスイッチング電源装置を示す回路図であ
る。

【図２】図１の制御信号形成回路とこの近傍部分を示す
回路図である。

【図３】図２の駆動回路を詳しく示す回路図である。

【図４】電流が三角波状になる場合の図２の各部の状態
を示す波形図である。

【図５】電流が台形波状になる場合の図２の各部の状態
を示す波形図である。

【図６】本発明の第１の実施例の制御信号形成回路とこ
の近傍を示す回路図である。

【図７】図６の主トランジスタと制御信号形成回路とを
集積化した装置を概略的に示す斜視図である。

【図８】電流が三角波状になる場合の図６の各部の状態
を示す波形図である。

【図９】電流が台形波状になる場合の図６の各部の状態
を示す波形図である。

【図１０】第２の実施例のスイッチング電源装置の制御
信号形成回路とこの近傍部分を図６と同様に示す回路図
である。

【図１１】図１０の各部の装置を示す波形図である。

【符号の説明】

４ 主トランジスタ ２２ 制御信号形成回路 ３０ パルス発生器 ３４ オン幅決定用比較器 ４５、４８、４９ オフ制御用トランジスタ ５０、５１ コレクタ・エミッタ間電圧検出用コンデン
サ

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 直流電源の一端と他端との間に接続され
   たインダクタンスを有する出力巻線と主スイッチとの直
   列回路と、 前記出力巻線に結合された出力回路と、 前記出力巻線及び前記主スイッチを通って流れる電流を
   検出するための電流検出手段と、 前記主スイッチをオン・オフ制御するためのスイッチ制
   御パルスを発生するパルス発生器と、 基準電圧源と、 前記電流検出手段から得られた前記主スイッチの電流に
   対応して変化する検出電圧と前記基準電圧源の基準電圧
   とを比較し、前記検出電圧が前記基準電圧よりも高くな
   った時に前記スイッチ制御パルスによる前記主スイッチ
   の制御を中断するように形成されたオン時間幅制御回路
   と、 前記主スイッチの一対の主端子間の電圧が低い状態から
   高い状態に変化したことに応答して前記スイッチ制御パ
   ルスに基づく前記主スイッチの制御を中断するように形
   成されたオフ制御回路とを備えていることを特徴とする
   スイッチング電源装置。
2. 【請求項２】 前記オフ制御回路は、 前記パルス発生器の出力端子と前記直流電源の他端との
   間に接続されたオフ制御用スイッチと、 前記主スイッチの一対の主端子の内の一方と前記オフ制
   御用スイッチの制御端子との間に接続された電圧検出用
   コンデンサとから成り、 前記主スイッチの一方の主端子は前記出力巻線に接続さ
   れ、前記主スイッチの他方の主端子は前記直流電源の他
   端に接続されていることを特徴とする請求項１記載のス
   イッチング電源装置。
3. 【請求項３】 直流電源の一端と他端との間に接続され
   たインダクタンスを有する出力巻線と主スイッチとの直
   列回路と、 前記出力巻線に結合された出力回路と、 前記出力巻線及び前記主スイッチを通って流れる電流を
   検出するための電流検出手段と、 前記主スイッチをオン・オフ制御するためのスイッチ制
   御パルスを発生するパルス発生器と、 基準電圧源と、 前記電流検出手段から得られた前記主スイッチの電流に
   対応して変化する検出電圧と前記基準電圧源の基準電圧
   とを比較し、前記検出電圧が前記基準電圧よりも高くな
   った時に前記スイッチ制御パルスによる前記主スイッチ
   の制御を中断するように形成されたオン時間幅制御回路
   と、 前記スイッチ制御パルスに基づいて前記主スイッチがオ
   ン駆動されている時に前記主スイッチの一対の主端子間
   の電圧が所定値よりも低いか否かを検出する電圧検出手
   段と、 前記スイッチ制御パルスが発生したにも拘らず前記電圧
   検出手段から前記主スイッチの一対の主端子間の電圧が
   所定値よりも低いことを示す信号が得られなかった時に
   前記主スイッチのオン駆動を中断させるオフ制御回路と
   を備えていることを特徴とするスイッチング電源装置。
4. 【請求項４】 前記電圧検出手段は、 前記主スイッチの一対の主端子の一方と接続された電圧
   検出用コンデンサと、 そのベースが前記電圧検出用コンデンサに接続され、そ
   のエミッタが電源に接続され、前記主スイッチの一方の
   主端子の電位が前記エミッタの電位を基準にして所定値
   以上急激に低下した時に前記電圧検出用コンデンサを通
   って流れる電流でオン状態になる電圧検出用トランジス
   タとから成り、前記電圧検出用トランジスタのオン・オ
   フ状態によって前記主スイッチの電圧変化を検出する回
   路であることを特徴とする請求項３記載のスイッチング
   電源装置。
5. 【請求項５】 前記オフ制御回路は、 前記パルス発生器の出力端子と前記直流電源の他端との
   間に接続されたオフ制御用スイッチと、 前記スイッチ制御パルスが発生したにも拘らず前記電圧
   検出手段から前記主スイッチの主端子間の電圧が所定値
   よりも低いことを示す出力が得られなかった時に前記オ
   フ制御用スイッチをオンにするための回路とから成るこ
   とを特徴とする請求項３又は４記載のスイッチング電源
   装置。
6. 【請求項６】 前記主スイッチの一方の主端子が金属製
   主支持板に接続されており、 前記オフ制御回路は前記支持板に固着された誘電体基板
   上に設けられており、 前記誘電体基板にコンデンサ用導体層が設けられ、この
   コンデンサ用導体層と前記支持板との間の容量が前記電
   圧検出用コンデンサとして使用されていることを特徴と
   する請求項２又は４記載のスイッチング電源装置。
7. 【請求項７】 前記オン時間幅制御回路は、 前記基準電圧と前記検出電圧とを比較する比較器と、 前記パルス発生器の出力端子と前記直流電源の他端との
   間に接続され、前記比較器から得られた前記検出電圧が
   前記基準電圧に達したことを示す出力に応答してオンに
   なるオフ制御用スイッチとから成ることを特徴とする請
   求項１乃至６のいずれかに記載のスイッチング電源装
   置。
8. 【請求項８】 更に、前記出力回路の出力電圧を一定に
   制御するための電圧制御信号を形成する回路を含み、前
   記電圧制御信号を前記検出電圧に加算して前記比較器に
   入力させるように構成されていることを特徴とする請求
   項７記載のスイッチング電源装置。
9. 【請求項９】 直流電源の一端と他端との間に接続され
   たインダクタンスを有する出力巻線と主スイッチとの直
   列回路と、 前記出力巻線に結合された出力回路と、 前記出力巻線及び前記主スイッチを通って流れる電流を
   検出するための電流検出手段と、 前記主スイッチをオン・オフ制御するためのスイッチ制
   御パルスを発生するパルス発生器と、 基準電圧源と、 前記電流検出手段から得られた前記主スイッチの電流に
   対応して変化する検出電圧と前記基準電圧源の基準電圧
   とを比較し、前記検出電圧が前記基準電圧よりも高くな
   った時に前記スイッチ制御パルスによる前記主スイッチ
   の制御を中断するように形成されたオン時間幅制御回路
   と、 前記主スイッチの一対の主端子間の電圧が低い状態から
   高い状態に変化したことに応答して前記スイッチ制御パ
   ルスに基づく前記主スイッチの制御を中断するように形
   成された第１のオフ制御回路と、 前記スイッチ制御パルスが発生したにも拘らず前記電圧
   検出手段から前記主スイッチの一対の主端子間の電圧が
   所定値よりも低いことを示す信号が得られなかった時に
   前記主スイッチのオン駆動を中断させる第２のオフ制御
   回路とを備えていることを特徴とするスイッチング電源
   装置。