JP5293016B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Ｄｃ−ｄｃコンバータ Download PDF

Info

Publication number
JP5293016B2
JP5293016B2 JP2008228250A JP2008228250A JP5293016B2 JP 5293016 B2 JP5293016 B2 JP 5293016B2 JP 2008228250 A JP2008228250 A JP 2008228250A JP 2008228250 A JP2008228250 A JP 2008228250A JP 5293016 B2 JP5293016 B2 JP 5293016B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
latch
control
overload protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008228250A
Other languages
English (en)
Other versions
JP2010063304A (ja
Inventor
雅章 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2008228250A priority Critical patent/JP5293016B2/ja
Publication of JP2010063304A publication Critical patent/JP2010063304A/ja
Application granted granted Critical
Publication of JP5293016B2 publication Critical patent/JP5293016B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、出力電圧を帰還制御電圧によって一定に制御する形式のＤＣ−ＤＣコンバータに関する。
スイッチング電源装置と呼ぶこともできる典型的なＤＣ−ＤＣコンバータは、直流電源と、この直流電源の一端と他端との間に接続されたトランスの1次巻線とスイッチング素子との直列回路と、トランスの2次巻線に接続された出力整流平滑回路と、帰還制御電圧形成回路と、スイッチング素子の電流を検出する電流検出回路と、帰還制御電圧形成回路及び電流検出回路の出力に基づいてスイッチング素子をオン・オフ制御するための制御回路と、過電流保護回路とから成る。
上述のＤＣ−ＤＣコンバータの過負荷保護方式として次の2つの方式が知られている。
（１） 過電流又は過負荷時にスイッチング素子のオン・オフ動作を所定時間停止した後に再開するオートリスタート保護方式（自動再起動保護方式）。
（２） 過電流又は過負荷時にスイッチング素子のオン・オフ動作を停止し、この停止を継続するラッチオフ保護方式（停止継続保護方法）。
上記オートリスタート保護方式に属する1例では、過負荷状態が検出された時に出力電圧を低下させて出力電流の増加を防ぎ、過負荷状態が所定時間継続したらスイッチング素子のオン・オフ動作を停止し、この停止を所定時間保った後にオン・オフ動作を再開する。オン・オフ動作を再開しても過負荷状態が解消されていない時には、再びオン・オフ動作を停止させる。このオートリスタート保護方式は、一過性の過負荷状態即ち軽度の過負荷状態の保護に好適な方式である。
上記ラッチオフ方式に属する1例では、過負荷状態が検出された時に、出力電圧を低下させて出力電流の増加を防ぎ、過負荷状態が所定時間継続した時にスイッチング素子のオン・オフ動作を停止し、この停止を保持する。この停止保持はリセットされるまで継続する。このラッチオフ保護方式は、負荷短絡等の重度の過負荷状態の保護に好適である。
別の過負荷保護方式としてオートリスタート動作とラッチ動作との両方が可能な方式が特開平8−234852号公報（特許文献１）に開示されている。ここに開示されている方式では、重度過負荷状態と軽度過負荷状態とを区別して検出し、重度過負荷状態の時にはラッチオフ動作させ、軽度過負荷状態の時にはオートリスタート動作させる。
上記特許文献1に開示されている方式は、過負荷状態に適合する2つの保護形態を自動的にとることができるという利点を有するが、オートリスタート保護方式の過負荷保護回路とラッチオフ保護方式の過負荷保護回路とのいずれか一方のみを有するＤＣ−ＤＣコンバータ（スイッチング電源装置）に比べて高価になるという欠点を有する。
なお、負荷が軽度過負荷状態を発生するか、又は重度過負荷状態を発生するかは、ある程度予測することができる。従って、オートリスタート保護方式の過負荷保護回路とラッチオフ保護方式の過負荷保護回路とのいずれか一方をＤＣ−ＤＣコンバータに設ければ過負荷保護がほぼ達成される。
特開平８−２３４８５２号公報
本発明が解決しようとする課題は、過負荷保護回路を有するＤＣ−ＤＣコンバータの低コスト化が要求されていることであり、本発明の目的は上記要求に応えることができるＤＣ−ＤＣコンバータを提供することである。
上記課題を解決し、上記目的を達成するための本発明を、実施例を示す図面の符号を参照して説明する。但し、特許請求の範囲及びここでの参照符号は本発明の理解を助けるためのものであり、本発明を限定するものではない。
上記課題を解決するための本発明は、
直流電圧を供給するための第1の直流電源端子と、
共通端子として機能する第2の直流電源端子と、
直流電圧を断続するために前記第1及び第2の直流電源端子間に接続され且つ制御端子を有しているスイッチング素子と、
前記第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続されたインダクタンス手段と、
負荷に直流電圧を供給するために前記インダクタンス手段に接続された出力整流平滑回路と、
前記整流平滑回路の出力電圧に対して反比例的に変化する帰還制御電圧（ＶFB）を出力する帰還制御電圧形成回路と、
前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧に基づいてＰＷＭパルスを形成して前記スイッチング素子の制御端子に供給するＰＷＭパルス形成回路と、
前記負荷が過負荷状態であるか否かを判定して過負荷状態の時に前記スイッチング素子をオフに制御する過負荷保護制御回路と、
前記ＰＷＭパルス形成回路及び前記過負荷保護制御回路に制御直流電圧を供給するための制御電源と
を備えたＤＣ−ＤＣコンバータであって、
前記過負荷保護制御回路は、
前記帰還制御電圧（ＶFB）が所定のオートリスタート閾値電圧（Ｖｒ１）よりも高くなった時にオートリスタート保護方式による過負荷保護の開始を示す信号を出力するオートリスタート開始検出回路（９４）と、
前記帰還制御電圧（ＶFB）が前記オートリスタート閾値電圧（Ｖｒ１）よりも高い所定のラッチオフ閾値電圧（Ｖｒ２）よりも高くなった時にラッチオフ保護方式による過負荷保護の開始を示す信号を出力するラッチオフ開始検出回路（１０６）と、
前記ラッチオフ開始検出回路から得られたラッチオフ開始を示す信号を保持するラッチオフ保持回路（１０７）と、
前記オートリスタート開始検出回路（９４）から得られたオートリスタート開始を示す信号と前記ラッチオフ保持回路（１０７）から得られたラッチオフ保持信号とのいずれにも応答して前記スイッチング素子（３）をオフに制御するオフ制御手段（９７、４７）と
を備え、前記オートリスタート保護方式による過負荷保護が要求された時には、前記帰還制御電圧（ＶFB）の最大値を前記オートリスタート閾値電圧（Ｖｒ１）と前記ラッチオフ閾値電圧（Ｖｒ２）との間に制限する電圧制限手段（１３３）を前記帰還制御電圧形成回路の帰還制御電圧出力導体（５２）に接続し、前記ラッチオフ保護方式による過負荷保護が要求された時には、電圧制限手段（１３３）を前記帰還制御電圧出力導体（５２）に接続しないように構成されていることを特徴とするＤＣ−ＤＣコンバータに係わるものである。
なお、本願における電圧制限手段（１３３）の接続は、前記過負荷保護制御回路又は前記ＤＣ−ＤＣコンバータ又は前記ＤＣ−ＤＣコンバータの制御回路の製造工程中におけ接続、又は製造完了後における接続を意味している。
なお、請求項2に示すように、ＤＣ−ＤＣコンバータは、更に、前記スイッチング素子を流れる電流を検出する電流検出手段と、前記電流検出手段の出力と過電流基準電圧とを比較し、前記電流検出手段の出力が前記過電流基準電圧に達した時に前記スイッチング素子をオフに制御する過電流保護回路とを備え、前記ＰＷＭパルス形成回路は、前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧と前記電流検出手段の出力とを比較してＰＷＭパルスを形成して前記スイッチング素子の制御端子に供給する回路から成ることが望ましい。
請求項３に示すように、前記制御電源は、第1の制御直流電圧（Ｖｃｃ）を発生する第1の制御電源と、前記第1の制御直流電圧（Ｖｃｃ）よりも低い第2の制御直流電圧（Ｖｒｅｇ）を発生する第2の制御電源（１５）とを備えていることが望ましい。
請求項４に示すように、前記過負荷保護制御回路は、更に、前記第２の制御電源（１５）と前記帰還制御電圧形成回路における前記帰還制御電圧（ＶFB）を出力する帰還制御電圧出力導体（５２）との間に接続され且つオートリスタート開始検出用定電流化電流を前記帰還制御電圧形成回路に供給する機能を有しているオートリスタート開始検出用定電流化回路と、前記第１の制御電源（１１）と前記帰還制御電圧出力導体（５２）との間に接続され且つ前記オートリスタート開始検出回路から得られたオートリスタート開始を示す信号に応答して前記帰還制御電圧（ＶFB）をオートリスタート開始検出時よりも高めるためのラッチオフ開始検出用定電流化電流を前記帰還制御電圧形成回路に供給する機能を有しているラッチオフ開始検出用定電流化回路とを備えていることが望ましい。
請求項５、１３に示すように、前記インダクタンス手段は、第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続された１次巻線（Ｎ１）と、該１次巻線に電磁結合された制御電源用巻線（Ｎ３）とを有し、前記第1の制御電源は、前記制御電源用巻線に接続された制御電源用整流平滑回路（１１）と、前記前記第1の直流電源端子と前記制御電源用整流平滑回路の平滑コンデンサとの間に接続された起動充電手段（１４）とから成り、前記第２の制御電源は、前記制御電源用整流平滑回路から供給された電圧を安定化する電圧安定化回路から成ることが望ましい。
請求項６、１５に示すように、前記過負荷保護制御回路は、更に、前記第1及び第2の直流電源端子からの直流電圧の供給開始から所定時間が経過したことを示す信号を出力する電源起動遅延回路（８６）を有しており、前記オートリスタート開始検出用定電流化回路は、前記第2の制御電源と前記帰還制御電圧出力導体（５２）との間に第１のスイッチ（７２）を介して接続された第１の定電流化回路（７１）と、前記第2の制御電源と前記帰還制御電圧出力導体（５２）との間に第２のスイッチ（８５）を介して接続された第２の定電流化回路（８４）と、前記第2の制御電源の前記第2の制御直流電圧（Ｖｒｅｇ）が所定値以上の時に前記第１のスイッチ（７２）をオンにするためのスイッチ駆動回路とから成り、前記第２のスイッチ（８５）は前記電源起動遅延回路（８６）から前記所定時間が経過したことを示す信号が出力したことに応答してオンになることが望ましい。
請求項７に示すように、前記ラッチオフ開始検出用定電流化回路は、前記第１の制御電源と前記帰還制御電圧出力導体（５２）との間に第３のスイッチ（１０５）を介して接続された第３の定電流化回路（１０４）から成り、前記第３のスイッチ（１０５）は前記オートリスタート開始検出回路から得られたオートリスタート開始を示す信号に応答してオンになり、前記第３の定電流化回路は前記第２の定電流化回路よりも大きい電流を供給するように構成され、更に、前記帰還制御電圧出力導体（５２）に対して前記第２の定電流化回路が接続されている点と前記第３の定電流化回路が接続されている点との間に逆流阻止ダイオード（７３）が接続されていることが望ましい。
請求項８、１４に示すように、前記ラッチオフ保持手段は、前記第１の制御電源と前記第２の直流電源端子との間に接続されていることが望ましい。
請求項９、１７に示すように、少なくとも前記ＰＷＭパルス形成回路及び前記過負荷保護制御回路は、同一半導体基板に形成された半導体集積回路から成ることが望ましい。
請求項１０に示すように、DC-DCコンバータを、直流電圧を供給するための第1の直流電源端子と、共通端子として機能する第2の直流電源端子と、直流電圧を断続するために前記第1及び第2の直流電源端子間に接続され且つ制御端子を有しているスイッチング素子と、前記第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続されたインダクタンス手段と、負荷に直流電圧を供給するために前記インダクタンス手段に接続された出力整流平滑回路と、前記整流平滑回路の出力電圧に対して反比例的に変化する帰還制御電圧（ＶFB）を出力する帰還制御電圧形成回路と、前記スイッチング素子を流れる電流を検出する電流検出手段と、前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧と前記電流検出手段の出力とを比較してＰＷＭパルスを形成して前記スイッチング素子の制御端子に供給するＰＷＭパルス形成回路と、前記電流検出手段の出力と過電流基準電圧とを比較し、前記電流検出手段の出力が前記過電流基準電圧に達した時に前記スイッチング素子をオフに制御する過電流保護回路と、前記負荷が過負荷状態であるか否かを判定して過負荷状態の時に前記スイッチング素子をオフに制御する過負荷保護制御回路と、前記ＰＷＭパルス形成回路及び前記過負荷保護制御回路に制御直流電圧を供給するための制御電源とで構成し、前記過負荷保護制御回路を、前記帰還制御電圧（Ｖ FB ）が所定のオートリスタート閾値電圧（Ｖｒ１）よりも高くなった時にオートリスタート保護方式による過負荷保護の開始を示す信号を出力するオートリスタート開始検出回路（９４）と、前記帰還制御電圧（ＶFB）が前記オートリスタート閾値電圧（Ｖｒ１）よりも高い所定のラッチオフ閾値電圧（Ｖｒ２）よりも高くなった時にラッチオフ保護方式による過負荷保護の開始を示す信号を出力するラッチオフ開始検出回路（１０６ａ）と、前記過電流保護回路から前記スイッチング素子をオフに制御する信号が得られ且つ前記ラッチオフ開始検出回路（１０６ａ）からラッチオフ保護方式による過負荷保護の開始を示していない信号が得られている時に第１の所定時間（Ｔ１）を計測し、前記第１の所定時間（Ｔ１）の計測終了時に計測終了信号を出力し、または前記過電流保護回路から前記スイッチング素子をオフに制御する信号が得られ且つ前記ラッチオフ開始検出回路（１０６ａ）から前記ラッチオフ保護方式による過負荷保護の開始を示す信号が得られている時に前記第１の所定時間（Ｔ１）よりも長い第２の所定時間（Ｔ２）を計測し、前記第２の所定時間（Ｔ２）の計測終了時に計測終了信号を出力するタイマー手段（１４４）と、前記タイマー手段（１４４）から得られた前記第１の所定時間（Ｔ１）の計測終了信号又は前記第２の所定時間（Ｔ２）の計測終了信号に応答して前記スイッチング素子をオフ制御する信号を発生する過負荷保護制御信号出力回路（１４５）と、前記ラッチオフ開始検出回路（１０６ａ）からラッチオフ保護方式による過負荷保護の開始を示している信号が得られていると同時に前記過負荷保護制御信号出力回路（１４５）から前記スイッチング素子をオフ制御する信号が得られている時にラッチオフ保護方式による過負荷保護を示す信号を出力するラッチオフ過負荷保護判定回路（106ｂ）と、前記ラッチオフ過負荷保護判定回路（106ｂ）から得られたラッチオフ保護方式による過負荷保護を示す信号を保持するラッチオフ保持回路（１０７）と、前記過負荷保護制御信号出力回路（１４５）から得られた前記スイッチング素子をオフ制御する信号と前記ラッチオフ保持回路（１０７）から得られたラッチオフ保護方式による過負荷保護を示す信号とのいずれにも応答して前記スイッチング素子（３）をオフに制御するオフ制御手段（９７、４７）とで構成することができる。前記過負荷保護制御回路は、前記オートリスタート保護方式による過負荷保護が要求された時には、前記帰還制御電圧（ＶFB）の最大値を前記オートリスタート閾値電圧（Ｖｒ１）と前記ラッチオフ閾値電圧（Ｖｒ２）との間に制限する電圧制限手段（１３３）を前記帰還制御電圧形成回路の帰還制御電圧出力導体（５２）に接続し、前記ラッチオフ保護方式による過負荷保護が要求された時には、電圧制限手段（１３３）を前記帰還制御電圧出力導体（５２）に接続しないように構成される。
請求項１１に示すように、請求項１０における前記過電流保護回路から得られる前記スイッチング素子をオフに制御する信号によってタイマー手段（１４４）の計測開始を制御する代りに、最大オン幅判定手段から得られた最大オン幅を示す信号によってタイマー手段（１４４）の計測開始を制御することができる。
請求項１２に示すように、前記過電流保護回路から得られる前記スイッチング素子をオフに制御する信号と前記最大オン幅を示す信号とのいずれか一方の信号でタイマー手段（１４４）の計測開始を制御することができる。
請求項１６に示すように、前記過負荷保護制御回路は、更に、前記第1及び第2の直流電源端子からの直流電圧の供給開始から所定時間が経過したことを示す電源起動遅延信号を出力する電源起動遅延回路（８６）を有し、前記タイマー手段（１４４）は、前記電源起動遅延回路（８６）から前記電源起動遅延信号が発生した後において、前記第１の所定時間（Ｔ１）又は前記第２の所定時間（Ｔ２）を計測することが望ましい。
本願の各請求項の発明において、帰還制御電圧（ＶFB）をラッチオフ閾値電圧（Ｖｒ２）よりも低い値に制限する特性を有している電圧制限手段（例えばツェナーダイオード１３３）を接続すると、オートリスタート保護方式の過負荷保護制御回路が得られる。また、電圧制限手段（例えばツェナーダイオード１３３）を予め設けないか、又はこれを電気的に切り離すと、ラッチオフ保護方式の過負荷保護制御回路が得られる。従って、ラッチオフ保護方式又はオートリスタート保護方式の過負荷保護制御回路又はＤＣ−ＤＣコンバータの制御回路（例えば集積回路）又はＤＣ−ＤＣコンバータを量産し、これに基づいてラッチオフ保護方式のＤＣ−ＤＣコンバータとオートリスタート保護方式のＤＣ−ＤＣコンバータのいずれか一方を選択的に得ることができる。換言すれば、方式の異なる２種類の過負荷保護制御保護回路を別々に用意することが不要になり、これ等のコストの低減を図ることができる。
次に、本発明の実施形態を図面を参照して説明する。
図1に示す本発明の実施例1に従う過負荷保護制御回路を伴なったＤＣ−ＤＣコンバータ（スイッチング電源装置）は、整流平滑回路や蓄電池等の直流電源（図示せず）に接続される第1及び第2の直流電源端子１ａ、１ｂ、トランス２、Ｎチャネルの絶縁ゲート型電界効果トランジスタで示されているスイッチング素子3、出力整流平滑回路4、第1及び第2の出力端子５ａ、５ｂから成るコンバータ主回路部分を有し、更にスイッチング素子3を制御するための半導体集積回路構成の制御回路部分を有する。半導体集積回路には後述するPWMパルス形成回路４３及び過負荷保護制御回路５１等が含まれている。
トランス2は、本発明におけるインダンクタンス手段として機能するものであって、磁気コア6と、1次巻線Ｎ１と、2次巻線Ｎ２と、3次巻線（制御電源用巻線）Ｎ３とから成る。磁気コア6に巻き回され且つ相互に電磁結合された1次、2次及び3次巻線Ｎ１、Ｎ２、Ｎ３は黒丸で示すような極性を有する。従って、スイッチング素子3のオン期間にトランス2にエネルギーが蓄積され、オフ期間にエネルギーが放出される。
ＦＥＴから成るスイッチング素子３は、直流電圧を断続（オン・オフ）するためのものであって、ドレイン、ソース及び制御電極としてのゲートを有する。このドレインは1次巻線Ｎ１を介して第1の直流電源端子１ａに接続され、ソースは電流検出手段としての電流検出抵抗7を介して共通端子（グランド端子）としての第2の直流電源端子１ｂに接続されている。
出力整流平滑回路4は直流電圧を得るためにトランス2に接続されている。更に詳しく説明すると、出力整流平滑回路4は、整流ダイオード8と平滑用コンデンサ9とから成り、平滑用コンデンサ９は整流ダイオード8を介して2次巻線Ｎ２に並列に接続されている。整流ダイオード8はスイッチング素子3のオフ期間に導通する方向性を有する。平滑用コンデンサ9に接続された第1及び第2の出力端子５ａ、５ｂは負荷１０を接続するためのものである。
第1の制御電源を構成するためにトランス2の3次巻線Ｎ３に制御電源整流平滑回路11が接続されている。この制御電源整流平滑回路11は、整流ダイオード12と平滑コンデンサ13とから成り、スイッチング素子3の制御回路が要求する第1の制御直流電圧Ｖｃｃ（例えば１２Ｖ）を発生する。スイッチング素子3のオン・オフに基づいて3次巻線Ｎ３に電圧が得られる前に平滑コンデンサ１３を充電するために第1の直流電源端子１ａと平滑コンデンサ13の一端との間に起動抵抗14が接続されている。この起動抵抗14は、平滑コンデンサ13の起動充電手段として機能する。この起動抵抗14を定電流充電回路に置き換えることができる。平滑コンデンサ13は、ＤＣ−ＤＣコンバータ起動時に起動抵抗14を介した充電され、その後3次巻線Ｎ３に誘起された電圧に基づいて充電され、3次巻線Ｎ３に電圧が誘起されていない時に放電し、その後起動抵抗14を介して充電される。後述から明らかになるようにオートリスタート保護方式による過負荷保護期間には、平滑コンデンサ13の電圧即ち第1の制御直流電圧Ｖｃｃは周期的に変動する。この平滑コンデンサ13は、第1及び第2の直流電源端子１ａ、１ｂからの電力供給が遮断されない限り、スイッチング素子3のオフ期間であっても起動抵抗14を介して充電され、電圧を有する。従って、後述するラッチオフ保持手段としての保持回路１０７の電源として好適である。
ＤＣ−ＤＣコンバータは、スイッチング素子3の制御部に対して安定化された第2の制御直流電圧Ｖregを供給するために第2の制御電源１５を有している。この第２の制御電源１５は、電圧安定化電源回路から成り、入力ライン１６を介して第1の制御電源としての制御電源整流平滑回路11の平滑コンデンサ１３に接続され、起動後の定常状態において第１の制御直流電圧Vccよりも低い安定化された第２の制御直流電圧Vreg（例えば８V）を出力ライン１７に送出する。
図３に第２の制御電源１５の１例が示されている。この第２の制御電源１５は、入力ライン１６と出力ライン１７との間に接続された電圧調整用トランジスタ１９を有する。この電圧調整用トランジスタ１９における電圧降下を調整することによって出力ライン１７に安定化した第２の制御直流電圧Vreg を得るように構成されている。電圧調整用トランジスタ１９を制御する回路は、基準電圧源２０、ヒテリシスを有する比較器２１、トランジスタ２２、２３，２４、２５、２６、抵抗２７、２８、２９、ツェナーダイオード３０、及びダイオード３１、３２、３３から成る。電圧調整用トランジスタ１９は入力ライン１６の第２の制御直流電圧Vｃｃを安定化してライン１７に出力する。電圧調整用トランジスタ１９による電圧調整は周知であるので、この詳しい説明は省略する。なお、ヒテリシスを有する比較器２１は、図１０に示す第1の制御電圧基準値Ｖｃｃ１を下側トリップポイントLTPとし、第２の制御電圧基準値Ｖｃｃ２を上側トリップポイントUTPとしてヒテリシス動作する。従って、ライン１６の第１の制御直流電圧Vccが第1の制御電圧基準値Ｖｃｃ１よりも低くなると、比較器２１の出力は低レベルになり、この結果として電圧調整用トランジスタ１９もオフになり、ライン１７の第２の制御直流電圧Vregがゼロになり、PWMパルス形成回路４３等への制御直流電圧の供給が中断される。その後、ライン１６の第１の制御直流電圧Vccが第２の制御電圧基準値Ｖｃｃ２よりも高くなると、比較器２１の出力は高レベルになり、この結果として電圧調整用トランジスタ１９がオンになり、ライン１７に第２の制御直流電圧Vregが供給される。従って、図１０のｔ４〜ｔ５、ｔ７〜ｔ８期間に電圧調整用トランジスタ１９はオフ状態を維持し、ライン１７から第２の制御直流電圧Vregが供給されない。
なお、第２の制御電源１５は図３の回路に限定されるものでなく、安定化電圧を得ることができる別のあらゆる回路に置き換えることができる。
図１のDC−DCコンバータは、出力端子５a、５b間の出力電圧Voを一定に制御するために帰還制御電圧形成回路３４を有する。帰還制御電圧形成回路３４に含まれている出力電圧検出手段３５は、第１及び第２の出力端子５a、５b間に接続された発光ダイオード３６と定電圧ダイオード（ツェナーダイオード）３７との直列回路から成る。発光ダイード３６は第１及び第２の出力端子５a、５b間の出力電圧Voと定電圧ダイオード３７の電圧（基準電圧）との差の電圧で駆動され、出力電圧Voに比例した光出力を発生する。
帰還制御電圧形成回路３４は、出力電圧検出手段３５の他に、第１及び第２の分圧抵抗R１、R2と、可変抵抗素子としてのホトトランジスタ３８と、逆流素子ダイオード３９と、位相補償コンデンサ４０と、時定数用抵抗４１と、時定数用コンデンサ４２とを有する。
第１の分圧抵抗R1の一端は第２の制御電源１５の出力ライン１７に接続されている。第２の分圧抵抗R2は第１及び第２の副分圧抵抗R21、R22の直列回路から成り、この一端は逆流素子用ダイオード３９を介して第１の分圧抵抗R1の他端に接続され、この他端は共通端子（グランド端子）としての第２の直流電源端子１ｂに接続されている。
ホトトランジスタ３８は、第２の分圧抵抗R2に対して逆流阻止用ダイオード３９を介して並列接続され、発光ダイオード３６の光出力に反比例した抵抗値になる。即ち、ホトトランジスタ３８の抵抗値は出力電圧Voに反比例的に変化する。この実施例では出力電圧検出手段３５をトランスの１次側から電気的に分離するために発光ダイオード３６とホトトランジスタ３８の光結合が使用されているが、電気的分離が不要な場合には、ホトトランジスタ３８をバイポーラトランジスタ、FET等の制御素子（可変抵抗素子）に置換え、出力電圧検出手段３５を基準電圧と出力電圧Voとの誤差信号を出力する誤差増幅回路に置き換え、この出力で制御素子（可変抵抗素子）の抵抗を制御することができる。
位相補償コンデンサ４０はホトトランジスタ３８に対して並列接続されている。時定数用抵抗４１と時定数用コンデンサ４２の直列回路はホトトランジスタ３８に対して並列に接続され、帰還制御電圧VFBが所定の時定数を有して立ち上がることに寄与する。
第１及び第２の分圧抵抗R1、R2の相互接続点に相当する第１の分圧点P1に出力電圧Voに反比例的に変化する第１の帰還制御電圧VFBが得られる。また、第１及び第２の副分圧抵抗R21 、R22の相互接続点に相当する第２の分圧点P2に第２の帰還制御電圧Vfbが得られる。第２の帰還制御電圧Vfbは、第１の帰還制御電圧VFBを分圧したものであり、定電圧制御用のPWM（パルス幅変調）パルスを形成するために使用される。なお、第１の帰還制御電圧VFBをPWMパルスの形成に使用することもできる。
DC−DCコンバータは、帰還制御電圧形成回路３４から得られる第２の帰還制御電圧Vfbによって出力電圧Voを一定に制御するためのPWM（パルス幅変調）パルスを形成する周知のPWMパルス形成回路４３を有する。このPWMパルス形成回路４３は、ライン４４によって第２の分圧点P2に接続され、ライン４５によって電流検出抵抗７の一端に接続され、ライン４４の第２の帰還制御電圧Vfbとライン４５の電流検出信号Viとの比較によってライン４６にPWMパルスを出力し、このPWMパルスを、NOR回路４７を介してスイッチング素子３のゲートに供給する。このPWMパルス形成回路４３の詳細は、図２を参照して後述する。
図１のDC−DCコンバータに含まれている過電流保護回路４８は、スイッチング素子３に流れる電流が過電流になった時にPWMパルスの幅を狭めるためのものであって、電流検出抵抗の一端とPWMパルス形成回路４３との間に接続されている。この過電流保護回路４８の詳細は後述する。
最大オン幅制限回路４９は、最大オンデュテイ制限回路又は最大オン幅制限パルス発生回路と呼ぶこともできるものであって、PWMパルスを所定幅以下に制限するための最大オン幅制限パルス即ち最大オンデュテイ制限パルスを発生する。この最大オン幅制限回路４９の出力ライン５０はNOR回路４７を介してスイッチング素子３のゲートに接続されている。この最大オン幅精制限回路４９の詳細は後述する。
図１に示す本発明に過負荷保護制御回路５１は、過負荷状態検出回路と呼ぶこともできるものであって、過負荷状態の時にオートリスタート保護方式（第１の保護方式）又はラッチオフ保護方式（第２の保護方式）で過負荷状態を保護する。この過負荷保護制御回路５１は過負荷状態を検出するために第１の分圧点P1から導出された帰還制御電圧出力導体としてのライン５２に接続され、且つライン５３を介してNOR回路４７に接続され、且つライン５４を介して第２の制御電源１５の出力ライン１７に接続され、且つライン５５を介して制御電源整流平滑回路１１の出力ライン１６に接続されている。この過負荷保護制御回路51の詳細は後述する。
NOR回路４７は、最大オン幅制限回路４９の出力ライン５０が低レベル（論理の０）及び過負荷保護制御回路５１の出力ライン５３が低レベル状態でPWMパルス形成回路４３から低レベルのPWMパルス（負パルス）が発生した時にのみ高レベル（論理の１）の信号を出力し、これをスイッチング素子３のゲートに供給する。なお、NOR回路４７をこれと等価な機能を有する別な論理回路に置き換えることができる。
PWMパルス形成回路４３、NOR回路４７、過電流保護回路４８、最大オン幅制限回路４９、及び過負荷保護制御回路５１等のスイッチング素子３の制御回路は、第２の制御電源１５から得られた第２の制御直流電圧Vregによって駆動される。なお、過負荷保護制御回路５１の一部はライン５５の第１の制御直流電圧Vccで駆動される。
図２に図１のPWMパルス形成回路４３と過電流保護回路４８と最大オン幅制限回路４９の詳細が示されている。なお、後述する本発明の実施例２及び３に関係するラインが図２及び図７に点線で付加されている。
PWMパルス形成回路４３に含まれているフィードバック比較器６０の一方の入力端子（負入力端子）は第２の帰還制御電圧Vfbのライン４４に接続され、他方の入力端子（正入力端子）は電流検出信号Viのライン４５に接続されている。従って、フィードバック比較器６０は図９（B）に示すように鋸波状（三角波状）の電流検出信号Viが第２の帰還制御電圧Vfbに達した時に図９（C）に示す正の出力パルス（トリガパルス）を発生する。フィードバック比較器６０の出力端子はOR回路６１を介してＲＳフリップフロップ６２のリセット入力端子Rに接続されている。RSフリップフロップ６２のセット入力端子Sはクロック発生器６３に接続されている。クロック発生器６３は、図９（A）に示すように一定周期Tsでクロックパルスを繰り返して発生する。クロックの周波数は例えば２０〜１００ｋHz程度に設定されている。RSフリップフロップ６２のセット入力端子Sにクロックパルス（セットパルス）が入力すると、正相出力端子Qは高レベル（H）になり、逆相出力端子Q-即ちライン４６の信号V46は、図９（D）のt１〜ｔ2、ｔ3〜ｔ4、ｔ5〜ｔ6に示すように低レベル（L）になる。フィードバック比較器６０の出力が図９（C）のｔ2、ｔ4、ｔ6のように高レベルになると、RSフリップフロップ６２はリセットされ、逆相出力端子Q-に接続された出力ライン４６の信号V46はt２、t４、t６時点で高レベル（H）に転換する。これにより、PWMパルス形成回路４３から図９（D）に示す低レベルのPWMパルスから成る信号V46が発生する。この信号V46の定レベルパルスの幅は出力電圧Voを一定に保つように制御される。ライン５０及び５３が低レベル状態で図９（D）の低レベルのPWMパルスがNOR回路４７に入力すると、NOR回路４７から図９（G）に示す正のPWMパルスからなるゲート制御信号Vgが得られ、これがスイッチング素子３のゲート（制御端子）に供給され、ｔ1〜ｔ2、ｔ3〜ｔ4、ｔ5〜ｔ6においてスイッチング素子３がオンになる。
過電流検出回路と呼ぶこともできる過電流保護回路４８は、過電流検出比較器６４と、この負入力端子に接続された過電流基準電圧源６５とから成る。過電流検出比較器６４の正入力端子は電流検出信号Ｖｉのライン４５に接続され、その負入力端子は過電流基準電圧源６５に接続され、その出力ライン６４ａはＯＲ回路61に接続されている。スイッチング素子３の電流に対応する電流検出信号Ｖｉが過電流基準電圧源６５の過電流基準電圧（過電流閾値）Voiを横切ると、過電流検出比較器６４の出力ライン６４ａにトリガ信号が発生し、このトリガ信号がＯＲ回路６１を介してＲＳフリップフロップ６２のリセット端子Ｒに供給され、ＲＳフリップフロップ６２はリセット状態に転換し、スイッチング素子3がオフに転換する。過電流基準電圧Voiは、図９（Ｂ）に示すように負荷10が正常状態の時に電流検出信号Viが横切らないように第２の帰還制御電圧Vfbよりも高く設定され、負荷10が短絡状態又は低インピーダンス状態の時に電流検出信号Viが横切るように設定されている。なお、負荷10が短絡状態又は低インピーダンス状態になると出力電圧Ｖｏが低下するので、第２の帰還制御電圧Vfbは過電流基準電圧Voiよりも高くなり、電流検出信号Viが第２の帰還制御電圧Vfbを横切らなくなり、この代わりに電流検出信号Viが過電流基準電圧Voiを横切り、ＲＳフリップフロップ６２のリセット信号が過電流検出比較器６４から得られる。これにより、スイッチング素子3のオン幅が制限される。
最大オン幅制限回路４９は、三角波発生コンデンサ６６と、この充電回路６７と、最大オン幅制限パルス形成用比較器６８と、基準電圧源６９と、リセット用トランジスタ７０とから成り、最大オン幅制限パルスを周期的に発生する。三角波発生コンデンサ６６の一端は定電流化回路から成る充電回路６７を介して直流電源端子１７aに接続され、他端はグランドに接続されている。直流電源端子１７aは図１の第２の制御電源１５の出力ライン１７に接続されている。最大オン幅制限パルス形成用比較器６８の一方の入力端子（正端子）は三角波発生コンデンサ６６の一端に接続され、他方の入力端子（負端子）は基準電圧源６９に接続され、出力ライン５０は図１のNOR回路４７に接続されている。リセット用トランジスタ７０は三角波発生コンデンサ６６に並列に接続され、このベース（制御端子）はクロック発生器６３に接続されている。三角波発生コンデンサ６６の電圧が基準電圧源６９の基準電圧よりも高くなると、図９のｔ2´〜ｔ3、ｔ4´〜ｔ5に示すように最大オン幅制限パルス形成用比較器６８の出力ライン５０の電圧V50が高レベルになる。最大オン幅制限パルス形成用比較器６８の出力ライン５０の電圧V50は図９（E）に示すようにt1〜t２´、ｔ3〜t４´で低レベルになる。トランジスタ７０が図９（A）のクロックに応答してオンになると、三角波発生コンデンサ６６が放電され、この電圧は零になる。リセット用トランジスタ７０がオフになると、三角波発生コンデンサ６６が徐々に充電され、この電圧は傾斜を有して増大する。三角波発生コンデンサ６６の電圧が基準電圧源６９の基準電圧よりも低い期間はPWMパルスの出力を許す期間であり、三角波発生コンデンサ６６の電圧が基準電圧源６９の基準電圧よりも高い期間はPWMパルスの出力を禁止する期間である。従って、図１のNOR回路４７から出力される図９（G）に示す制御信号VgのPWMの最大オン幅は、ｔ1〜ｔ2´、ｔ3〜ｔ4´に制限される。
図４に示す過負荷保護制御回路５１は第１、第２及び第３の定電流化回路７１、８４，１０４を有する。第１及び第２の定電流化回路７１、８４は、オートリスタート開始を検出することが可能な時に帰還制御電圧（ＶFB）を高めるように機能するオートリスタート開始検出用定電流化電流を帰還制御電圧形成回路３４に供給するオートリスタート開始検出用定電流化回路として機能する。第３の定電流化回路１０４はラッチオフ開始検出用定電流化回路と呼ぶこともできるものであり、オートリスタート開始を示す信号に応答して帰還制御電圧ＶFBをオートリスタート開始検出時よりも高めるように機能するラッチオフ開始検出用定電流化電流を帰還制御電圧形成回路３４に供給する。
図４から明らかなように第１の定電流化回路７１は第２の制御直流電圧Vregが供給されるライン５４と帰還制御電圧VFBのライン５２との間に第１のスイッチとしての過負荷状態検出開始トランジスタ７２と逆流阻止ダイオード７３とを介して接続され、第１の電流I1を供給する。
図６に第１の定電流化回路７１が詳しく示されている。この第１の定電流化回路７１は、ライン５４と電流出力ライン７４との間に接続されたトランジスタ７５を有する。このトランジスタ７５の抵抗値（インピーダンス値）は出力ライン７４に定電流化された第１の電流I1を供給するように制御される。トランジスタ７５を制御するためにトランジスタ７６、７７、抵抗７８、７９、８０が設けられている。図６の第１の定電流化回路７１は周知の回路であるので、詳しい説明を省略する。なお、第１の定電流化回路７１は図６の回路に限定されるものでなく、定電流化された第１の電流I1を供給できるあらゆる回路に置き換えることができる。
図４において第１の定電流化回路７１の出力ライン７４に直列に接続されたnpnトランジスタ７２を第２の制御直流電圧Vregが所定値まで立上った時にオン状態にするために、トランジスタ７２のベースと第２の制御直流電圧Vregのライン５４との間に抵抗８１が接続され、ベースとグランド端子としての第２の直流電源端子１bとの間の抵抗８２が接続されている。従って、第２の制御直流電圧Vreg が所定値まで立上がると、トランジスタ７２がオンになる。トランジスタ７２の出力側のライン８３の電位が帰還制御電圧VFBのライン５２の電位よりも高い時に、逆流阻止ダイオード７３がオンになり、第１の定電流化回路７１が第２の制御直流電圧Vregのライン５４と帰還制御電圧VFBのライン５２との間にトランジスタ７２とダイオード７３を介して接続される。これにより、図１に示した第１の分圧抵抗R1に対して図４の第１の定電流化回路７１が並列される。
この実施例では過負荷状態の検出をより正確に実行するために第２の定電流化回路８４が第２の制御直流電圧Vregのライン５４とライン５２との間に第２のスイッチとしての遅延スイッチ８５及び逆流阻止ダイオード７３を介して接続されている。第２の定電流化回路８４は、図６の第１の定電流化回路７１と同一な回路構成を有する。遅延スイッチ８５は電源起動から所定時間経過した後にオンになる。
遅延スイッチ８５を制御するための電源起動遅延回路８６は、過負荷状態の検出を正確に行うためのものであって、第２の制御直流電圧Vregのライン５４とグランド端子としての第２の直流電源端子１ｂとの間に接続され、電源起動遅延信号を出力する。この電源起動遅延回路８６の出力ライン８７は遅延スイッチ８５の制御端子に接続されている。
なお、電源起動遅延回路８６の出力で遅延スイッチ８５を制御する代わりに電源起動遅延回路８６と同様な出力を得ることができる起動時のソフトスタート回路の出力によって遅延スイッチ８５を制御することもできる。
図７に電源起動遅延回路８６の詳細が示されている。この電源起動遅延回路８６は、コンデンサ８８と、このコンデンサ８８の充電回路としての定電流化回路８９とを有する。コンデンサ８８は、定電流化回路８９を介して第２の制御直流電圧Vregのライン５４とグランド端子としての第２の直流電源端子１ｂとの間に接続されているので、電源起動後に第２の制御直流電圧Vregが発生した時に徐々に充電され、コンデンサ８８の両端子間電圧は徐々に高くなる。比較器９０は、コンデンサ８８の電圧と基準電圧源９１の電圧とを比較し、コンデンサ８８の電圧が基準電圧源９１の基準電圧まで上昇した時に次段のＲＳフリップフロップにセットトリガパルスを供給する。ＲＳフリップフロップ９２がセットされると、この出力ライン８７が高レベルになり、図４の遅延スイッチ８５がオンになる。ＲＳフリップフロップ９２はこのリセット端子Rに接続された電源オンリセットパルス発生回路９３からリセットパルスが発生するまでセット状態を保持する。従って、図４の遅延スイッチ８５は所定の起動遅延時間後に継続的にオン制御される。電源オンリセットパルス発生回路９３は第１の制御直流電圧Ｖｃｃが供給されるライン５５に接続され、第１の制御直流電圧Ｖｃｃが制御回路を正常に動作させることが可能な所定値、例えば図１０の第２の制御電圧基準値Ｖｃｃ２又はこの近傍まで立ちあがった時に電源オンリセットパルスを発生する。なお、この電源オンリセットパルス発生回路９３は実施例２及び３において過負荷保護制御回路５１ａ、５１ｂにも使用されている。電源オンリセットパルス発生回路９３とは別に、第１の制御直流電圧Ｖｃｃが例えば図１０の第１の制御電圧基準値Ｖｃｃ１又はこの近傍まで立下った時に電源オフリセットパルスを発生する電源オフリセットパルス発生回路を設け、電源オフリセットパルスによってDC-DCコンバータの制御回路をオフ動作させることもできる。
図４の遅延スイッチ８５がオンになると、帰還制御電圧VFBのライン５２に対して第１及び第２の定電流化回路７１、８４の両方から第１及び第２の電流I1、I2が供給される。その後、トランジスタ７２がオフになると、帰還制御電圧VFBのライン５２に対して第２の定電流化回路８４の第２の電流I2のみが供給される。第２の電流I2は、第１の電流I1よりも小さいので、帰還制御電圧VFBの上昇速度が低下し、オートリスタート開始の検出が遅れる。これにより、過電流制限された状態でのスイッチング素子３のＰＷＭ制御は、過負荷保護回路が動作するまでの遅延時間分行うことができる。また、第２の定電流化回路８４の第２の電流I2のみが供給されている期間に過負荷状態が解消すれば、スイッチング素子３の正常なＰＷＭ制御に戻る。従って、第２の定電流化回路８４で比較的小さい第２の電流I2を供給することによって、一過性の過負荷による負荷１０に対する電力供給の停止を防ぐことができる。
また、電源起動遅延回路８６から遅延信号が出力されるまでの遅延期間に比較的大きい第１の電流I1を供給すると、起動時に出力電圧Ｖｏを迅速に安定化することができる。
第１及び第２の電流I1、Ｉ２は主としてオートリスタート開始検出に寄与しているので、これ等をオートリスタート開始検出用定電流化電流と呼ぶことができる。また、第１及び第２の定電流化回路７１，８４をオートリスタート開始検出用定電流化回路と呼ぶことができる。
図４に示すオートリスタート開始検出回路９４は、ライン８３とグランド端子としての第２の直流電源端子１ｂとの間の電圧に基づいてオートリスタート保護方式の保護開始を検出する機能を有する。オートリスタート保護方式の場合には、オートリスタート保護方式の保護を開始した後にもオートリスタート保護を示す信号を次のＰＷＭ制御の開始まで送出する。従って、オートリスタート開始検出回路９４を、オートリスタート検出回路又はオートリスタート保護検出回路と呼ぶこともできる。本実施例のオートリスタート開始検出回路９４はラッチオフ保護開始検出にも関与している。しかし、ラッチオフ保護開始検出におけるオートリスタート開始検出回路９４の動作はオートリスタート開始検出におけるオートリスタート開始検出回路９４の動作と同一であるので、図４及び図５おいて参照符号９４で示すものがオートリスタート開始検出回路と呼ばれている。
図４のライン８３の電圧はライン５２の帰還制御電圧VFBからダイオード７３の順方向電圧を差し引いた値である。ダイオード７３の順方向電圧は（例えば０．６V）であるので、これを無視してライン８３の電圧を帰還制御電圧と見なすこともできる。オートリスタート開始検出回路９４の出力ライン９５は、ライン９６とOR回路（論理和回路）９７とライン５３とを介して図１のNOR回路４７に接続されている。従って、オートリスタート開始検出回路９４の出力ライン９５が高レベルになると、スイッチング素子３がオフ状態に転換し、スイッチング素子３を含むDC―DCコンバータ及び負荷１０が過負荷状態から保護される。
図５にオートリスタート開始検出回路９４が詳しく示されている。このオートリスタート開始検出回路９４は、帰還制御電圧（ＶFB）が所定のオートリスタート閾値電圧（Ｖｒ１）よりも高くなった時にオートリスタート保護方式による過負荷保護の開始を示す信号を出力するものであって、オートリスタート閾値電圧（Ｖｒ１）を有している定電圧素子としての第１のツェナーダイオード９８と、２つの抵抗９９、100と、トランジスタ101と、ＮＯＴ回路（反転回路）102とから成る。第１のツェナーダイオード９８のカソードはライン８３と逆流阻止ダイオード７３とを介して帰還制御電圧ＶFBのライン５２に接続され、そのアノードは抵抗９９を介してグランド側の第２の直流電源端子１ｂに接続されている。ｎｐｎトランジスタの101のベースは第１のツェナーダイオード９８のアノードに接続され、そのエミッタはグランド側の第２の直流電源端子１ｂに接続、そのコレクタは抵抗１００を介して第２の制御直流電圧Vregのライン５４に接続されている。NOT回路102はトランジスタ101のコレクタに接続されている。
ライン５２の帰還制御電圧VFBが所定値（オートリスタート閾値電圧Ｖｒ１）よりも高くなると、第１のツェナーダイオード９８が導通し、トランジスタ101のベース電位が高くなる。これにより、トランジスタの101がオンになり、このコレクタ電位が低レベルになる。この結果、NOT回路102の出力はオートリスタート開始を示す高レベルになる。なお、NOT回路102は所定の閾値よりも高い電圧が入力した時に一定電圧レベルの高レベル出力を送出する波形整形機能及び比較機能を有している。NOT回路102の高レベル出力は、ライン９５、９６、OR回路９７及びライン５３を介して図１のNOR回路４７に送られ、スイッチング素子３のオン・オフ動作の停止に使用される。これにより、オートリスタート方式の過負荷保護動作を開始することができる。もし、電圧制限用ツェナーダイオード133が接続されている場合はオートリスタート方式の過負荷保護動作のみが生じる。このオートリスタート方式の過負荷保護の場合には、NOT回路102の高レベル出力状態は図１０のｔ４時点、ｔ７時点まで継続する。図１０のｔ４時点、ｔ７時点になると第１の制御直流電圧Ｖｃｃが第1の制御電圧基準値Ｖｃｃ１よりも低くなるので、第２の制御電源１５の出力ライン１７の第２の制御直流電圧Vregが零になる。これにより、図１０のｔ４〜ｔ５期間、ｔ７〜ｔ８期間においてもスイッチング素子３のオン・オフ動作の停止が継続される。図１０のｔ５時点、ｔ８時点になると第２の制御電源１５の出力ライン１７に第２の制御直流電圧Vregが発生し、ＰＷＭパルスによるスイッチング素子３のオン・オフ動作が再開する。逆に、電圧制限用ツェナーダイオード133が接続されていない場合には、オートリスタート開始検出時点から所定時間経過後にラッチオフ方式の過負荷保護動作が生じる。
ラッチオフ方式の過負荷保護を行うために、図４に概略的に示すようにAND回路（論理積回路）103、ラッチオフ開始検出用定電流化回路としての第３の定電流化回路104、第３のスイッチ105、ラッチオフ開始検出回路106、ラッチオフ保持回路107、及びNOT回路108が設けられている。
AND回路103の一方の入力端子はオートリスタート開始検出回路９４に接続され、他方の入力端子はNOT回路108を介してラッチオフ保持回路107の出力ラインに接続されている。従って、ラッチオフ保持回路107の出力がラッチオフ方式の過負荷保護を示していない低レベルの時に、オートリスタート開始検出回路９４からオートリスタート方式の過負荷保護を示す高レベル出力が発生すると、AND回路103の出力が高レベルになり、第３のスイッチ105がオンになり、第３の定電流化回路104が第２の制御直流電圧Vccのライン５５と帰還制御電圧VFBのライン５２との間に接続され、第３の電流I3がライン５２に供給される。第３のスイッチ105は、オートリスタート開始が検出された時からラッチオフ開始が検出されるまでの期間にオンになる。
図８に第３の定電流化回路８４が詳しく示されている。この第３の定電流化回路８４は、２つのトランジスタ111、112と、ツェナーダイオード113と、４つの抵抗114、115、116、117とから成る。ｐｎｐトランジスタ111のエミッタは抵抗114を介して第１の制御直流電圧Vccのライン５５に接続され、このコレクタは第３の電流I3の出力ライン109に接続されている。ツェナーダイオード113のカソードはVccのライン５５に接続され、アノードはトランジスタ111のベースに接続され且つ抵抗115とトランジスタ112を介してグランド側の第２の直流電源端子１ｂに接続されている。第３の定電流化回路８４は周知の回路であるので、この詳しい動作説明を省略する。なお、第３の電流I3は第２の電流I2よりも大きく設定されている。
図４において、ラッチオフ開始検出回路106が帰還制御電圧VFBのライン５２とグランド側の第２の直流電源端子１ｂとの間に接続されている。このラッチオフ開始検出回路１０６は、帰還制御電圧VFBがラッチオフ閾値電圧Vr2よりも高くなった時にラッチオフ方式による過負荷保護の開始を示す信号を出力する。図５において点線で囲んで示されているラッチオフ開始検出回路106は、第２のツェナーダイオード118と抵抗119とから成る。第２のツェナーダイオード118のカソードはVFBのライン５２に接続され、アノードは抵抗119を介してグランド側の第２の直流電源端子１ｂに接続されている。帰還制御電圧VFBがラッチオフ閾値電圧Vr2よりも高くなると、第２のツェナーダイオード118が導通し、ラッチオフ方式による過負荷保護の開始を示す高レベル信号がラッチオフ開始検出回路106から出力される。
図４においてラッチオフ方式による過負荷保護を保持するためのラッチオフ保持回路107が第１の制御直流電圧Vccのライン５５とグランド側の第２の直流電源端子１ｂとの間に接続されている。このラッチオフ保持回路107はラッチオフ保持信号をライン120を介してOR回路９７に送り、且つライン121とNOT回路108とを介してANＤ回路103にも送る。
図５において点線で囲んで例示されているラッチオフ保持回路107は、４つのトランジスタ122、123、124、125と、１つのNOT回路126と、６個の抵抗127、128、129、130、131、132とから成る。ｎｐnトランジスタ122のベースは第２のツェナーダイオード118のアノードに接続され、エミッタはグランド側の第２の直流電源端子１ｂに接続されているので、第２のツェナーダイオード118が導通すると、トランジスタ１２２がオンになる。トランジスタ122のコレクタは抵抗127、128を介してVccのライン５５に接続されている。ｐｎpトランジスタ123のベースは抵抗127、128の相互接続点に接続され、エミッタはVccのライン５５に接続されている。この結果、ｎｐｎトランジスタ122がオンになると、ｐｎｐトランジスタ123もオンになる。ｐｎpトランジスタ124のエミッタはVccのライン５５に接続され、コレクタは抵抗129、130を介してグランド側の第２の直流電源端子１ｂに接続され且つトランジスタ123のコレクタにも接続されている。Vccのライン５５とグランド側の第２の直流電源端子１ｂとの間に抵抗131、132とｎｐｎトランジスタ125との直列回路が接続されている。ｐｎpトランジスタ124のベースは抵抗131、132の相互接続点に接続されている。ｎｐｎトランジスタ125のベースは抵抗129、130の相互接続点に接続され、エミッタはグランド側の第２の直流電源端子１ｂに接続され、コレクタは抵抗131、132を介してVccのライン５５に接続されている。この保持回路107における入力段のトランジスタ122がオンになると、トランジスタ123、125もオンになる。トランジスタ125がオンになると、トランジスタ124もオンになる。トランジスタ124、125はサイリスタと等価な動作をする接続であるので、入力段のトランジスタ１２２がオフになった後もトランジスタ124、125のオンが継続する。NOT回路126はトランジスタ125のコレクタに接続されているので、トランジスタ125がオンになってコレクタが低レベルになると、NOT回路126の出力は高レベルになる。NOT回路１２６から出力された高レベルのラッチオフを示す信号はライン120とOR回路９７とライン５３とを介して図１のNOR回路４７に入力する。これにより、スイッチング素子３のオン・オフ動作が停止する。また、NOT回路126から出力された高レベルのラッチオフを示す信号はライン121とNOT回路108とを介してAND回路103に入力する。この結果、AND回路103の出力は低レベルに転換し、スイッチ105がオフになり、第３の定電流化回路103からの第３の電流I3の供給が停止する。
なお、図４及び図５におけるAND回路１０３とNOT回路108とを一体化して第１の入力が非反転、第２の入力が反転型のAND回路とすることができる。また、ラッチオフ保持回路107のトランジスタ122、123、抵抗127,128をラッチオフ開始検出回路106に含めて示すこともできる。
図４及び図５に示す過負荷保護制御回路５１は、回路構成の僅かな変形によってオートリスタート方式の過負荷保護制御回路とラッチオフ方式の過負荷保護制御回路とを得ることができるという特徴を有する。帰還制御電圧VFBを制限するための電圧制限手段として電圧制限用ツェナーダイオード133を図４及び図５において点線で示すようにVFBのライン５２とグランド側の第２の直流電源端子１ｂとの間に接続すると、オートリスタート方式の過負荷保護制御回路が得られる。逆に、電圧制限用ツェナーダイオード133を接続しないと、ラッチオフ方式の過負荷保護制御回路が得られる。
本実施例においては、第２の制御電源１５と、発光ダイオード３５及びホトトランジスタ３８を除く帰還制御電圧形成回路３４と、PWMパルス形成回路４３と、NOR回路４７と、過電流保護回路４８と、最大オン幅制限回路４９と、過負荷保護制御回路５１と、電圧制限用ツェナーダイオード133とが半導体集積回路で構成されている。電圧制限用ツェナーダイオード133が予め接続されている場合においてラッチオフ方式の過負荷保護制御回路を得る時には、電圧制限用ツェナーダイオード133を開放してラッチオフ方式の過負荷保護制御回路から電気的に分離する。これにより、量産した過負荷保護制御回路をオートリスタート方式の過負荷保護制御回路とラッチオフ方式の過負荷保護制御回路との両方に使用することができる。この結果、オートリスタート方式とラッチオフ方式との両方が要求される場合において、２種類のDC−DCコンバータの制御回路を用意する必要がなく、DC−DCコンバータのコストの低減を図ることができる。
なお、図４及び図５の電圧制限用ツェナーダイオード133を有さないラッチオフ方式の過負荷保護制御回路を備えた半導体集積回路を量産し、オートリスタート方式の過負荷保護制御回路を備えた半導体集積回路が要求された時に電圧制限用ツェナーダイオード133を図４及び図５に示すように接続することもできる。
（オートリスタート保護動作）
次に、図10を参照してオートリスタート保護方式の動作を説明する。オートリスタート保護方式の過負荷保護を実行し、ラッチオフ保護方式の過負荷保護を実行しない場合には、図4及び図５に示すように電圧制限用ツェナーダイオード133をＶFBのライン５２とグランド側の第2の直流電源端子１ｂとの間に接続する。
負荷１０が正常状態（非過負荷状態）の時には、出力電圧Ｖｏの異常低下はない。出力電圧Ｖｏが正常に保たれている時には、ライン５２の帰還制御電圧ＶFBがオートリスタート閾値電圧Vr1に達しない比較的低い値に保たれている。PWMパルス形成回路４３は第2の分圧点P2の帰還制御電圧Vfbに制御されたパルス幅を有するPWMパルスを形成し、スイッチング素子3をオン・オフ制御する。
なお、負荷１０が正常状態の場合は、図4及び図５の第1及び第2の定電流化回路７１、８４から第1及び第2の電流I1、I2がバイアス電流としてライン５２に供給される。従って、帰還制御電圧VFBは発光ダイオード３６の光出力に対応するホトトランジスタ３８の電流成分に第1及び第2の電流I1、I2のバイアス成分を加算したものに基づいて決定される。
負荷１０が過負荷状態になると、出力電圧Ｖｏが低下し且つトランス2の1次巻線N1、スイッチング素子3及び電流検出抵抗7を流れる電流が増大する。過電流保護回路４８において過電流検出信号Viが過電流基準電圧Ｖｏｉよりも高くなったことが検出されると、図2に示すRSフリップフロップ６２がリセットされ、ライン４６の出力信号が高レベルになるので、NOR回路４７の出力が低レベルになり、スイッチング素子3がオフに転換する。即ち、出力電圧Ｖｏの低下によって図９（B）に示すレベルよりも高くなった帰還制御電圧Vfbを電流検出信号Viが横切る前にスイッチング素子3は強制的にオフになる。これにより、トランス２に蓄積されるエネルギーが制限され、出力電圧Voは定格値まで上昇しない。また、負荷１０に流れる出力電流Ioの増大が抑制される。
過負荷によって出力電圧Voが低下すると、発光ダイオード３６の光出力も低下し、ホトトランジスタ３８の抵抗が正常時よりも高くなる。この結果、帰還制御電圧VFBは正常時よりも上昇する。また、第２の分圧点P2の帰還制御電圧Vfbも高くなる。PWMパルス形成回路４３の比較器６０はPWMパルスの幅を広げるための出力を発生する。しかし、過電流状態が解消されていなければ、過電流保護回路４８によって再びPWMパルスの幅即ちスイッチング素子３のオン幅が制限される。
上述のような過電流状態において帰還制御電圧VFBが図４及び図５のトランジスタ７２のベース・エミッタ間を逆バイアスするレベルまで上昇すると、このトランジスタ７２はオフになり、第１の定電流化回路７１からの第１の電流（バイアス電流）I1の供給が停止する。しかし遅延スイッチ８５は既にオンになっているので、第２の定電流化回路８４からの第２の電流I2の供給は継続する。本実施例において第２の定電流化回路８４の第２の電流I2は第１の定電流化回路７１の第１の電流I1よりも大幅に小さい値（例えば２０μA）に設定されている。第１の定電流化回路７１から十分に大きい第１の電流I1が供給されている時には、出力電圧Voの変動によってホトトランジスタ３８の電流の変動があっても、帰還ネットワークのコンデンサ４０、４２が迅速に充電され、帰還制御電圧VFBは少ない遅れで出力電圧Voに対して比較的良好に追従する。しかし、第１の定電流化回路７１からの第１の電流I1の供給が無くなり、第２の定電流化回路８４から比較的小さい第２の電流I2のみが供給される状態になると、コンデンサ４０，４２の充電時間が長くなり、帰還制御電圧VFBは、図１０（A）のｔ2〜ｔ3区間に示すように正常負荷時よりもゆっくりと上昇し、帰還制御電圧VFBがオートリスタート閾値電圧Ｖｒ１に達するまでの時間が長くなる。従って、比較的小さい第２の電流I2を供給する第２の定電流化回路８４は、オートリスタート開始の遅延検出に使用されている。図１０（Ｂ）に示すように帰還制御電圧VFBがオートリスタート閾値電圧Ｖｒ１に達するまでの期間（ｔ２〜ｔ３）には、スイッチング素子３がPWMパルスによってオン・オフ制御される。このため、図１０（Ｃ）に示すように第１の制御直流電圧Vccは正常値Vcc2（12V）に保たれる。
コンデンサ４０、４２が第２の電流I2で徐々に充電され、図１０（Ａ）に示すように帰還制御電圧VFBがt３時点でオートリスタート閾値電圧Vr1（６．６V）に達すると、図５に示すオートリスタート開始検出回路９４の第１のツェナーダイオード９８が導通する。オートリスタート閾値電圧Vr1 は、ツェナーダイオード９８のツェナー電圧VZDとトランジスタ101のベース・エミッタ間電圧VBEとの和VZD＋VBEに設定されている。ベース・エミッタ間電圧VBEがツェナー電圧VZDよりも大幅に小さい時には、ツェナー電圧VZDをオートリスタート閾値電圧Vr1と見做すこともできる。なお、図１０のｔ3時点よりも前に過電流状態又は過負荷状態が解消すると、第１のツェナーダイオード９８が導通する前にＤＣ−ＤＣコンバータは正常動作に戻る。従って、第２の定電流化回路８４によるオートリスタート開始の遅延時間は、一過性の過負荷によるスイッチング素子３のオン・オフ制御の停止に寄与する。
図１０のｔ3時点で帰還制御電圧VFBがオートリスタート閾値電圧Vr1に達し、第１のツェナーダイオード９８がオンになると、トランジスタ101もオンになり、NOT回路1０2の出力がオートリスタート開始を示す高レベルになり、既に説明したように図１のスイッチング素子３のオン・オフ制御が停止する。同時にAND回路103の出力が高レベルになり、第３のスイッチ105がオンになり、第３の定電流化回路103から第３の電流I3がライン５２に供給される。第３の定電流化回路103は比較的高い第１の制御直流電圧Vccのライン５５に接続され且つ第２の電流I2よりも大きい第３の電流I3を供給するので、帰還制御電圧VFBは急激に上昇する。しかし、オートリスタート動作させるために電圧制限用ツェナーダイオード133が接続され、この電圧制限用ツェナーダイオード133の制限電圧VZ（例えば８．２V）がオートリスタート閾値電圧Vr1とラッチオフ閾値電圧Vr2との間に設定されていると、帰還制御電圧VFBがラッチオフ閾値電圧Vr2に達する前に制限電圧Vzに制限され、ラッチオフ保護方式に従う動作は生じない。これを図１０（Ａ）のｔ3〜ｔ４に示す。
図１０のｔ3時点でスイッチング素子３のオン・オフ動作が停止すると、図１のトランス２の３次巻線N3へのエネルギーの供給も停止し、第１の制御電源用コンデンサ１３から得られる第１の制御直流電圧Vccが図１０（C）のｔ3〜ｔ4に示すように徐々に低下する。第１の制御直流電圧Vccがスイッチング素子３の制御回路のカットオフ電圧Vcc１まで低下すると、第２の制御直流電圧Vｒｅｇがゼロになり、トランジスタ７２がオフになり、第１のツエナーダイオード９８もオフになり、この結果として、第３のスイッチ１０５もオフになる。これにより、帰還制御電圧VFBがオートリスタート閾値電圧Vr1よりも低下する。スイッチング素子３は、図１０のｔ３〜ｔ４期間、ｔ６〜ｔ７期間のみでなく、第２の制御直流電圧Vｒｅｇがゼロのｔ４〜ｔ５期間、ｔ７〜ｔ８期間においてオンオフ動作（PWM動作）を停止している。第２の制御直流電圧Vｒｅｇがゼロのｔ４〜ｔ５期間、ｔ７〜ｔ８期間においては、第１の制御電源用コンデンサ１３の消費電力が減るために、起動抵抗１４を介して第１の制御電源用コンデンサ１３が充電され、第１の制御直流電圧Vccが徐々に増大する。第１の制御直流電圧Vccがスイッチング素子３の制御回路を動作させることが可能な電圧Vcc2（例えば１２V）に達すると、第２の制御電源１５から第２の制御直流電圧Vｒｅｇの供給が開始し、再びスイッチング素子３のPWM制御が開始する。その後、過電流状態が解消していなければ図１０のｔ１〜ｔ５期間、ｔ５〜ｔ８期間と同一の動作が繰返して生じる。図１０においてスイッチング素子３のPWM制御はｔ2〜ｔ3区間、ｔ5〜ｔ6区間等で間欠的に実行される。本願では、図１０（B）に示すスイッチング素子３のPWMパルスによる間欠制御をオートリスタート保護方式の過負荷保護制御と呼んでいる。
もし、過負荷状態が解消されると、スイッチング素子３の正常なオン・オフ動作が開始する。過負荷状態が解消しない場合には、図１０に示すオートリスタート動作が繰返して継続する。オートリスタート動作が継続しても、過電圧保護回路４８によってスイッチング素子３の最大電流値（振幅）が制限されているので、スイッチング素子３を含むDC−DCコンバータ及び負荷１０は保護されている。負荷１０の短絡等の重度の過負荷状態でない場合には、オートリスタート保護方式の過負荷保護回路で十分なことが多い。短絡等の重度の過負荷の場合にはオートリスタート方式の保護は、ラッチオフ保護方式の保護に比べて劣るが、出力電流の瞬時変動の大きい負荷の場合に、オートリスタート保護方式の保護は、電力供給を継続できる点でラッチオフ保護方式の保護に比べて優れている。
（ラッチオフ保護動作）
図１１を参照してラッチオフ保護方式の過負荷保護動作を説明する。ラッチオフ保護方式の過負荷保護の場合には、図４、及び図５に示す電圧制限用ツェナーダイオード133をライン５２とグランド側の第２の直流電源端子１ｂとの間に接続しない過負荷保護制御回路５１を構成する。
図１１の横軸は時間ｔを示し、縦軸は帰還制御電圧VFBを示している。今、ｔ2時点で過負荷状態即ち過電流状態が生じれば、図１０のオートリスタート保護方式の場合と同様に過電流保護回路４８が動作し、スイッチング素子３に流れる電流の最大値（ピーク値）が過電流保護基準電圧Ｖｏｉに制限され、PWMパルス幅が制限される。過負荷状態の時には、出力電圧Voが低下するので、この出力電圧Voに反比例的に帰還制御電圧VFBは上昇し、過電流保護基準電圧Ｖｏｉよりも高くなる。帰還制御電圧VFBが図１１の基準電圧Vroよりも高くなると、図４及び図５のトランジスタ７２がオフになり、第１の定電流化回路７１からの第１の電流I1の供給が停止し、第２の定電流化回路８４からの第２の電流I2のみが供給される。図１１のｔ2〜ｔ3区間では、図１０のｔ2〜ｔ3区間と同一の過電流保護動作が生じる。オートリスタート保護方式の場合と同様に、図１１のｔ3時点で帰還制御電圧VFBがオートリスタート閾値電圧Vr1に達すると、オートリスタート開始検出回路９４から高レベルのオートリスタート開始を示す信号が出力され、オートリスタート保護方式の場合と同様にスイッチング素子３のオン・オフ動作が停止する。同時に図４及び図５に示す第３のスイッチ105がオンになり、第３の定電圧化回路103から第３の電流I3がライン５２に供給される。この第３の定電流化回路103からの第３の電流I3の供給開始もオートリスタート方式と同一である。ラッチオフ保護方式とオートリスタート保護方式とで異なる点は、ラッチオフ保護方式の過負荷保護制御回路５１は電圧制限用ツェナーダイオード133を有さないので、帰還制御電圧VFBの上昇がクランプされずに上昇してラッチオフ閾値電圧Vr2を横切ることである。図１１のｔ4時点で帰還制御電圧VFBがラッチオフ閾値電圧Vr2を横切ると、図５の第２のツェナーダイオード118が導通してラッチオフ開始を示す信号が得られる。ラッチオフ開始検出回路106からラッチオフ開始を示す信号が得られると、これがラッチオフ保持回路107で保持され、ラッチオフ保持回路107から継続してラッチオフ指令を示す高レベル信号が得られる。ラッチオフ保持回路107からラッチオフ指令を示す信号が得られると、既に説明したようにスイッチング素子３のオン・オフ動作の停止が継続する。ｔ4時点で保持回路107からラッチオフ指令が発生すると、既に説明したようにAND回路103の出力が低レベルになり、スイッチ105がオフになり、第３の定電流化回路104からの第３の電流I3のライン５２に対する供給が停止する。図１０のオートリスタート保護方式の場合と同様に第１の制御電源用コンデンサ１３から得られる第１の制御直流電圧Vccが制御回路を維持できる値に保たれている間は帰還制御電圧VFBが比較的高い値に保たれるが、第１の制御直流電圧Vccがｔ5時点で制御回路の動作を維持できなくなると、帰還制御電圧VFBが低下し、帰還制御電圧VFBは零になる。しかし、制御回路による帰還制御動作が停止しても、抵抗１４を介してコンデンサ１３の充電電流が流れるので、第１の制御直流電圧Vccは零にならず、ラッチオフ保持回路107のラッチ動作は継続する。ＤＣ−ＤＣコンバータに対する直流電圧の供給をオフにすると、第１の制御直流電圧Vccが零になり、ラッチオフ保持回路107のラッチオフ指令の保持も解除される。
本実施例は次の効果を有する。
（１）帰還制御電圧ＶFBを制限する電圧制限ツェナーダイオード133を接続すると、オートリスタート保護方式の保護となり、接続しないとラッチオフ保護方式の保護になる。従って、共通の過負荷保護回路５１をオートリスタート保護方式とラッチオフ保護方式との両方に使用することができ、ＤＣ−ＤＣコンバータの制御回路のコストの低減を図ることができる。
（２） 第1、第2及び第3の定電流化回路７１，８４、104を設け、これ等を選択的に使用することによってオートリスタート開始及びラッチオフ開始を容易且つ正確に検出することができる。
（３） 第1及び第2の定電流化回路７１，８４は第2の制御直流電圧Vregのライン５４に接続し、第3の定電流化回路104を第2の制御直流電圧Vregよりも高い第1の制御直流電圧Vccのライン５５に接続したので、ラッチオフ保護方式の場合に、ラッチオフの検出を遅延して行い、誤動作を防止することができる。
（４） 電源起動遅延回路８６を設け、起動後に第２のスイッチとしての遅延スイッチ８５をオンにして第2の定電流化回路８４から第2の電流I2を供給するので、起動期間における帰還制御電圧VFBの急激な上昇によるオートリスタート開始の誤検出を防ぐことができる。
（５） ラッチオフ保持回路107は、第1の制御直流電圧Vccのライン５５に接続されているので、スイッチング素子3のオフ時においても動作を継続することができる。即ち、ライン５５は起動抵抗１４を介して第１の直流電源端子１aに接続されているので、スイッチング素子３のオフ期間であっても第1の制御直流電圧があり、保持回路107の電源として好適である。
（６）第１及び第2の定電流化回路７１、８４は逆流阻止ダイオード７３によって第３の定電流化回路104から分離されているので、ラッチオフ保護とオートリスタート保護を選択して行うことが可能になる。
次に、図１２〜図１４を参照して実施例２のDC−DCコンバータの過負荷保護制御回路５１aを説明する。なお、実施例２のDC−DCコンバータにおける過電圧保護制御回路５１a以外の部分は実施例１と同一であるので、この説明を省略し、実施例２の説明においても必要に応じて図１〜図１１を参照する。
図１２の過負荷保護制御回路５１aは、図１に示すPWMパルス形成回路４３等と共に半導体集積回路で構成されている。この過負荷保護制御回路５１aは、図５の過負荷保護制御回路５１から第３の定電流化回路103、第３のスイッチ105、オートリスタート開始検出回路９４、逆流阻止ダイオード７３、AND回路103、及びNOT回路１０８を省き、これ等の代わりにラッチオフ開始検出回路106aとラッチオフ判定回路106ｂと過負荷保護制御信号形成回路140とを設けたものに相当する。図１２において新たに設けられた回路106a、106ｂ、140以外は図５と同一に形成されているので、共通する部分に同一の参照符号を付し、これ等の説明を省略する。
図１２のラッチオフ開始検出回路106aは、図５のラッチオフ開始検出回路106と同様な機能を有し、ライン５２の帰還制御電圧VFBが図１０及び図１１に示すラッチオフ閾値電圧Vr2よりも高くなった時に高レベル出力を発生するように構成されている。即ち、ラッチオフ開始検出回路106aは、図５と同様にVFBのライン５２とグランド側の第２の直流電源端子１ｂとの間に接続されたツェナーダイオード118と抵抗119との直列回路を有し、更に、抵抗150とｎｐｎトランジスタ151とNOT回路152とを有する。トランジスタ151のベースはツェナーダイオード118のアノードに接続され、エミッタはグランド側の第２の直流電源端子１ｂに接続され、コレクタは抵抗150を介してVreg のライン５４に接続されている。NOT回路152はトランジスタ151のコレクタに接続されている。従って、帰還制御電圧VFBがラッチオフ閾値電圧Vr２よりも高くなると、ツェナーダイオード118が導通し、トランジスタ151がオンになり、NOT回路152の出力ライン153の電圧V153が高レベル（H）になる。ライン153の電圧V153はラッチオフ判定回路106ｂに送られると共にライン154を介して過負荷保護制御信号形成回路140にも送られる。
ラッチオフ過負荷保護判定回路106ｂは、ラッチオフ開始検出回路106aの出力と過負荷保護制御信号形成回路140の出力とに基づいてラッチオフ制御すべきであるか否かを判定するものであって、AND回路155と２つの抵抗156,157とから成る。AND回路155の一方の入力端子はライン153を介してラッチオフ開始検出回路106aのNOT回路152に接続され、この他方の入力端子はライン161を介して過負荷保護制御信号形成回路140に接続されている。このAND回路155は２つの入力が同時に高レベルの時にラッチオフ制御を示す高レベル信号を出力する。２つの抵抗156、157の直列回路はAND回路155の出力端子とグランド側の第２の直流電源端子１ｂとの間に接続されている。２つの抵抗156,157の相互接続点はトランジスタ122のベースに接続されている。従って、AND回路155がラッチオフ制御の開始を判定した時にトランジスタ122がオンになる。トランジスタ122を含む図１２のラッチオフ保持回路107は図５で同一符号で示すものと同一であるので、ラッチオフを示すAND回路155の高レベル出力はラッチオフ保持回路107で保持され、NOT回路126の出力ライン120も高レベルになる。
過負荷保護制御信号形成回路140は、 過電流保護回路４８から過電流検出信号が得られているか又はスイッチング素子３が最大オン幅で制御され且つラッチオフ開始検出回路１０６ａからラッチオフ保護方式による過負荷保護の開始を示していない信号が得られている時に第１の所定時間Ｔ１を計測し、第１の所定時間Ｔ１の計測終了時に計測終了信号を出力し、過電流保護回路４８から過電流検出信号が得られているか又はスイッチング素子３が最大オン幅で制御され且つラッチオフ開始検出回路１０６ａからラッチオフ保護方式による過負荷保護の開始を示す信号が得られている時に第１の所定時間Ｔ１よりも長い第２の所定時間Ｔ２を計測し、前記第２の所定時間Ｔ２の計測終了時に計測終了信号を出力するタイマー手段としてのカウンタ144と、タイマー手段から得られた第１の所定時間Ｔ１の計測終了信号又は第２の所定時間Ｔ２の計測終了信号に応答してスイッチング素子３をオフ制御する信号を発生する過負荷保護制御信号出力回路としてのRSフリップフロップ145とを有する。更に詳しくは、過負荷保護制御信号形成回路140は、オートリスタート保護方式及びラッチオフ保護方式の過負荷保護制御を実行するためのものであって、OR回路141とRSフリップフロップ142とAND回路143とカウンタ144と過負荷保護制御信号出力回路としてのRSフリップフロップ145と最大オン幅判定手段１４９とから成る。なお、過負荷保護制御信号形成回路140からRSフリップフロップ145を除いた部分を、タイマー手段と呼ぶこともできる。
タイマー手段を構成するカウンタ１４４は、図１及び図２の過電流保護回路４８から得られた電流検出信号Ｖｉが過電流基準電圧Ｖｏｉに達したことを示す信号及びラッチオフ開始検出回路１０６ａから得られたラッチオフによる過負荷保護の開始を示していない信号とＰＷＭパルス形成回路４３から得られるＰＷＭ信号に同期したクロックパルスＣＬＫに応じて第１の所定時間Ｔ1を計測し、第１の所定時間Ｔ１の計測終了時に計測終了信号を出力するか、又は過電流保護回路４８から得られた電流検出信号Ｖｉが過電流基準電圧Ｖｏｉに達したことを示す信号及びラッチオフ開始検出回路１０６ａから得られたラッチオフによる過負荷保護の開始を示す信号に応答して第１の所定時間Ｔ１よりも長い第２の所定時間Ｔ２を計測し、第２の所定時間Ｔ２の計測終了時に計測終了信号を出力する。
過負荷保護制御信号出力回路としてのRSフリップフロップ145は、カウンタ１４４から得られた第１の所定時間Ｔ１の計測終了信号又は第２の所定時間Ｔ２の計測終了信号に応答してスイッチング素子３をオフ制御する信号を発生し、電源オンリセットパルス発生回路９３から得られた電源オンリセットパルスに応答してスイッチング素子３をオフ制御する信号の発生を終了させるものである。
この実施例２のRSフリップフロップ145をリセットするために図７に示す電源オンリセットパルス発生回路９３が兼用されている。電源オンリセットパルス発生回路９３は既に説明したように、第1の制御電源電圧Ｖｃｃがスイッチング素子３のオン・オフ制御を行うことが可能なレベルＶｃｃ２まで上昇した時に電源オンリセットパルスを発生する。なお、図７に示す電源オンリセットパルス発生回路９３を兼用しないで過負荷保護制御信号形成回路140専用の電源オンリセットパルス発生回路を設けることもできる。
過負荷保護制御信号出力回路１４５から得られたスイッチング素子３をオフ制御する信号とラッチオフ開始検出回路106ａを介してラッチオフ保持回路１０７から得られたラッチオフによる過負荷保護を示す信号とのいずれにも応答してスイッチング素子３をオフに制御するオフ制御手段としてＯＲ回路９７、図１のＮＯＲ回路４７等が設けられている。
（オートリスタート保護方式）
オートリスタート保護方式の過負荷保護を、図１３を参照して説明する。実施例２のDC−DCコンバータをオートリスタート方式で過負荷保護する場合には、図４及び図５と同様な帰還制御電圧VFBを制限するための電圧制限用ツェナーダイオード133を、図１２において点線で示すようにVFBのライン５２とグランド側の第２の直流電源端子１ｂとの間に接続する。帰還制御電圧制限用ツェナーダイオード133の電圧Vzはラッチオフ開始検出ツェナーダイオード118のツェナー電圧よりも低い。このため、帰還制御電圧VFBが電圧制限用ツェナーダイオード133よりも高くなろうとしても、電圧制限用ツェナーダイオード133が導通するので、ラッチオフ開始検出ツェナーダイオード118は導通しない。従って、オートリスタート保護方式の場合には、ラッチオフ開始検出回路106aの出力は常に低レベルで（L）である。
図１２の過負荷保護制御信号形成回路140のOR回路141の一方の入力端子はライン６４ｂを介して図２の過電流保護回路４８の比較器（CP）６４の出力端子に接続され、他方の入力端子は最大オン幅判定手段１４９に接続されている。最大オン幅判定手段１４９は図９（D）に示す低レベルのＰＷＭパルスと図９（E）に示す最大オン幅制限パルスとに基づいて図９（G）のＰＷＭパルスが最大オン幅を有しているか否かを判定するものであって、反転回路（NOT回路）１４９ａと微小遅延回路１４９ｂとＡＮＤ回路１４９ｃとから成る。遅延回路１４９ｂは図９（E）の最大オン幅制限信号Ｖ５０のパルス幅よりも短い遅延微小を得るものである。ＡＮＤ回路１４９ｃの一方の入力端子はライン５０aを介して図２の最大オン幅制限回路４９の比較器６８の出力端子に接続され、他方の入力端子は反転回路（NOT回路）１４９ａと微小遅延回路１４９ｂとを介して図２のフリップフロップ６２の出力ライン４６ａに接続されている。この最大オン幅判定手段１４９は図９（Ｄ）の信号Ｖ４６を反転させ且つ微小遅延させた信号と図９（Ｅ）の最大オン幅制限信号Ｖ５０とが同時に高レベルになった時に高レベル出力を発生し、これをＯＲ回路１４１を介してフリップフロップ１４２に送る。なお、反転回路１４９ａをＡＮＤ回路１４９ｃと一体に構成すること、又は反転回路１４９ａを微小遅延回路１４９ｂと一体に構成することもできる。
OR回路141の出力は次段のRSフリップフロップ142のセット入力端子に接続されており、電流検出信号Viが過電流基準電圧Voiを横切った時、又は図９（E）に示す高レベルの最大オン幅制御パルスに制限されたＰＷＭパルスが発生した時に高レベルになり、次段のRSフリップフロップ142をセットする。
RSフリップフロップ142のリセット端子Rはライン６０aを介して図２のPWM用比較器（CP）６０の出力端子に接続されている。従って、RSフリップフロップ142は、負荷正常時には図１３（C）のｔ1時点よりも前に示すPWM用比較器（CP）６０の出力パルスによってリセットされており、出力端子Qは低レベルに保たれている。図１３のｔ２時点において図１３（B）の過電流検出を示すパルスに応答してRSフリップフリップ142がセットされると、この出力端子Qは図１３（E）に示すように高レベルに転換し、図１３（Ｉ）に示す第１の制御電源１４の第１の制御直流電圧Ｖｃｃが第1の制御電圧基準値Ｖｃｃ１よりも低くなり、第２の制御電源１５の出力ライン１７の第２の制御直流電圧Vregが零になるｔ４時点、ｔ７時点まで高レベルを保持する。なお、ｔ４時点、ｔ７時点よりも前にPWM用比較器（CP）６０から出力パルスが発生すると、これによりRSフリップフリップ142がリセットされ、オートリスタート保護方式又はラッチオフ保護方式の検出動作が終了する。
AND回路143の一方の入力端子RSフリップフロップ142に接続され、他方の入力端子はライン６３aを介して図２のクロック発生器６３に接続されている。従って、図１３（E）のｔ２以後のRSフリップフロップ142の高レベル期間に図１３（A）のクロック（CLK）がAND回路143を通過する。これにより、AND回路143の出力端子に図１３（F）に示すパルス列が得られる。なお、図１３（A）のクロック（CLK）は第２の制御電源１５の出力ライン１７の第２の制御直流電圧Vregが零になるｔ４〜ｔ５期間、ｔ７〜ｔ８期間には発生しない。
カウンタ144は、第１の所定時間T1とこれよりも長い第２の所定時間T2とを計測する機能を有するものであって、クロック入力端子146と出力端子147と制御端子148とを有する。クロック入力端子146はAND回路143に接続され、出力端子147は次段のRSフリップフロップ145のセット入力端子Sに接続され、制御端子148はライン154を介してラッチオフ開始検出回路106aのNOT回路152に接続されている。このカウンタ144は制御端子148にライン154から低レベル信号が付与されている時に図１３（G）に示すように第１の所定時間T1をカウントして高レベルのパルスを発生し、制御端子148がラッチオフ開始を示す高レベルの時に図１４（G）に示すように第２の所定時間T2をカウントとして高レベルのパルスを発生する機能を有する。従って、カウンタ144の制御端子148を第１及び第２の所定時間（カウント値）T1、T2のプリセット端子又は第１及び第２の分周比のプリセット端子と呼ぶこともできる。また、過負荷保護制御信号形成回路140からRSフリップフロップ145を除いた部分を第１及び第２の所定時間T1、T2を計測するタイマー手段と呼ぶこともできる。
RSフリップフロップ（FF）145のセット入力端子Sはカウンタ144の出力端子１４７に接続され、リセット入力端子Rはライン９３aを介して図７の電源オンリセットパルス発生回路９３の出力端子に接続されている。図１３のオートリスタート方式の場合には、図１３（G）のｔ３時点、ｔ６時点に示すカウンタ（COUNTER）144の出力パルスに応答して図１３（H）に示すようにセット状態（高レベル状態）となり、第２の制御電源１５の出力ライン１７の第２の制御直流電圧Vregが零になるｔ４時点、ｔ７時点で低レベルに戻る。なお、この実施例ではRSフリップフロップ（FF）145が図１３（J）のｔ５時点、ｔ８時点に示す電源オンリセット信号（RESET）に応答してリセット制御される。
図１３（I）におけるｔ3〜ｔ5期間、ｔ６〜ｔ８期間におけるVccの変化及び図１３（J）の電源オンリセット信号の形成は、図１０（C）のｔ3〜ｔ5期間及びこれによる電源オンリセット信号の形成と同一である。オートリスタート保護方式において負荷１０が正常状態に戻ると、PWM用比較器６０の出力ライン６０ａからRSフリップフロップ142にリセット信号が入力し、RSフリップフロップ142の出力が低レベルになるので、カウンタ144にクロックパルスが入力しなくなり、オートリスタート保護方式による保護動作が終了する。
RSフリップフロップ145の出力端子はライン９６aを介してOR回路９７に接続され且つライン161を介してAND回路155に接続されている。RSフリップフロップ145の出力が図１３（H）のｔ3〜ｔ４期間、ｔ6〜ｔ７期間に示すよう高レベルになると、OR回路９７の出力も高レベルになり、図１のNOR回路４７の出力が低レベルになり、スイッチング素子３がオフ状態となる。また、第２の制御電源１５の出力ライン１７の第２の制御直流電圧Vregが零になるｔ４〜ｔ５期間、ｔ７〜ｔ８期間もスイッチング素子３がオフ状態になる。これにより、スイッチング素子３がオフ状態になる図１３のｔ3〜ｔ５期間、ｔ6〜ｔ８期間においてトランス２の１次側から２次側へのエネルギーの伝達の中断が生じ、負荷１０及びスイッチング素子３が過負荷から保護される。もし、図１３のｔ3〜ｔ5の第１回目又はこれよりも後のスイッチング素子３のオフ期間の間に過負荷状態が解消すれば、スイッチング素子３のオン・オフの正常動作が自動的に再開される。
（ラッチオフ保護方式）
次に、図１４を参照して実施例２のDC−DCコンバータのラッチオフ保護方式の過負荷保護を説明する。ラッチオフ保護方式の場合は、実施例１と同様に図１２において点線で示す電圧制限用ツェナーダイオード133をVFBのライン５２とグランド側の直流電源端子１ｂとの間に接続しない。なお、予め電圧制限用ツェナーダイオード133を図１２に示すように接続しておき、ラッチオフ保護方式の保護の場合は、電圧制限用ツェナ−ダイオード133の配線を切断等によって電気的に切り離しても差し支えない。また、電圧制限用ツェナーダイオード133を選択的に接続するための端子を設け、ラッチオフ保護方式の保護の場合に、端子から電圧制限用ツェナ−ダイオード133を取り外すこともできる。
図１４のｔ２時点において図１０及び図１１に示すラッチオフ閾値電圧Vr2よりも帰還制御電圧VFBが高くなると、図１４（D）に示すようにラッチオフ開始検出回路106aの出力ライン153の電圧V153が図１４（D）に示すように高レベルになり、カウンタ144の制御端子148も高レベルになる。既に説明したようにカウンタ144は制御端子148が高レベルの時には第２の所定時間T2を計測する。過負荷状態の時には過電流保護回路４８の比較器６４から図１４（B）に示すようにパルスが発生する。ラッチオフ保護方式の場合の図１２のOR回路141、RSフリップフロップ142、AND回路143の動作は、オートリスタート保護方式の場合と同様である。従って、図１４のラッチオフ保護方式の場合も図１３のオートリスタート保護方式の場合と同様にAND回路143から図１４（F）に示すクロックを得ることができる。
カウンタ144は、図１４のｔ2時点からｔ6時点までの第２の所定時間T2を計測し、図１４（G）に示すようにｔ6時点で高レベルパルスを発生する。RSフリップフロップ145は図１４（H）に示すようにカウンタ出力パルスに応答してｔ6時点でセット状態（高レベル状態）になり、第２の制御電源１５の出力ライン１７の第２の制御直流電圧Vregが零になるｔ７時点で低レベル状態になる。RSフリップフロップ145の高レベル出力はライン９６aとOR回路９７とライン５３とを介して図１のNOR回路４７に送られ、NOR回路４７はスイッチング素子３をオフに制御する。同時にRSフリップフロップ145の高レベル出力はライン161を介してAND回路155に入力する。これにより図１４のｔ６〜ｔ７期間にAND回路155の両入力が高レベルになり、図１４（K）に示すようにこの出力も高レベルになり、これがラッチオフ保持回路107で保持される。この結果、RSフリップフロップ145の出力が低レベルに転換しても図１４（Ｌ）に示す様にしてOR回路９７の出力が高レベルに保たれ、図１のNOR回路４７の出力が低レベルに保たれ、スイッチング素子３がオフに保たれる。図１４（I）に示すように第１の制御直流電圧Vccはｔ6から電圧Vcc1まで低下し、しかる後、起動抵抗１４を介したコンデンサ１３の充電によってｔ7時点から上昇してｔ8時点で制御可能な電圧Vcc2になり、図１４（J）に示すようにｔ8時点で電源オンリセット信号が発生してRSフリップフロップ145がリセットされるが、ラッチオフ保持回路107が設けられ、ＯＲ回路９７の出力が高レベルに保たれているので、スイッチング素子３はオフ状態に保たれる。ラッチオフ保護方式の制御状態は、第１及び第２の直流電源端子１a、１ｂ間に対する電力供給を図示されていない電源スイッチ等で停止することによりリセットされる。
実施例2のＤＣ−ＤＣコンバータにおいて、出力電圧Ｖｏの低下によってスイッチング素子3のオン幅が最大オン幅制限回路４９で制限されるまで広くなり且つこの状態で過電流保護回路４８から過電流保護を示す信号が出力されない場合において、図1２に示すＲＳフリップフロップ142は最大オン幅検出回路１４９の出力信号でセットされる。従って、過電流保護回路４８から過電流保護を示す信号が発生しない場合であっても、オートリスタート保護方式及びラッチオフ保護方式の過負荷保護を達成することができる。
実施例２のＤＣ−ＤＣコンバータは、実施例１と同一の効果を有する他に次の効果を有する。
（１） カウンタ144の最大カウント値の設定変更によって第１及び第２の所定時間Ｔ1、Ｔ2を容易に変えることができるので、オートリスタート保護方式の最適保護及びラッチオフ保護方式の最適保護を達成することができる。
（２） 図５のオートリスタート開始検出回路９４、第３の定電流化回路103が不要になる。
（３） 過電流保護回路４８から過電流保護を示す信号が得られない場合でも、最大オン幅検出回路１４９によってオートリスタート保護方式の過負荷保護又はラッチオフ保護方式の過負荷保護を達成することができる。これにより、過負荷保護の信頼性が向上する。
（４） カウンタ144が第１の所定時間Ｔ1又は第２の所定時間Ｔ2のカウントを終了する前に過負荷状態が解消すると、ＰＷＭ制御が再開し、ライン６０ａからＲＳフリップフロップ142のリセット端子Ｒにリセット信号が入力する。これにより、極く短時間の過負荷状態にはオートリスタート保護方式又はラッチオフ保護方式の過負荷保護が開始しない。この結果、電力供給の連続性が向上する。なお、オートリスタート保護方式の過負荷保護が開始している場合には、ＲＳフリップフロップ142のリセットによって迅速に正常のＰＷＭ制御を開始することができる。
図１５に実施例３のＤＣ−ＤＣコンバータにおける過負荷保護制御回路５１ｂが示されている。図１５の過負荷保護制御回路５１ｂは、変形された過負荷保護制御信号形成回路140ａを設けた他は、図１２の過負荷保護制御回路５１ａと同一に構成されている。また、図１５の過負荷保護制御信号形成回路140ａはＡＮＤ回路1５０を追加した他は図１２の過負荷保護制御信号形成回路140と同一に構成されている。従って、図１５において図１２と同一の部分には同一の参照符号を付し、その説明を省略する。
図１５において、追加されたＡＮＤ回路１５０の一方の入力端子ＲＳフリップフロップ142の出力端子Ｑに接続され、他方の入力端子はライン８６ａを介して電源起動遅延回路８６に接続され、出力端子は次段のＡＮＤ回路143に接続されている。電源起動遅延回路８６は、ＤＣ−ＤＣコンバータの第１及び第２の直流電源端子１ａ、１ｂ間に対する直流電圧の供給開始から所定時間だけ低レベル（Ｌ）出力を発生する。従って、ＡＮＤ回路１５０の出力はＲＳフリップフロップ142の出力に無関係に電源起動から所定時間の間低レベルに保たれる。この結果、ＡＮＤ回路143の出力も電源起動期間は低レベルになり、カウンタ144にクロックが入力することを禁止する。このため、電源起動時に誤った過負荷状態検出を阻止することができる。
図１５では、図１２と同様に第２の定電流化回路８４及びスイッチ８５も設けられているので、バイアス電流として機能する第１及び第２の電流Ｉ1、Ｉ2の切換によっても電源起動時の誤った過負荷状態の検出を防ぐことができる。なお、図１５において遅延スイッチ８５を省き、第２の定電流化回路８４をライン５２に常に接続することもできる。
図１５の実施例３は、図１２の実施例２と同一の効果を有する他に、追加したＡＮＤ回路１５０によって電源起動時の誤った過負荷保護を確実に防止できる効果も有する。
図１６は実施例４に従う昇圧型のＤＣ−ＤＣコンバータを示す。この昇圧型ＤＣ−ＤＣコンバータは、図１におけるトランス２の２次巻線Ｎ2を省いたトランス２ａをインダクタンス手段として設けた他は、図１と同一に構成されている。従って、図１６において図１と共通する部分には同一の参照符号を付してその説明を省略する。
図１６のトランス２ａは１次巻線Ｎ1と制御電源用巻線Ｎ3（３次巻線）とを有する。リアクトル又はインダクタンスとして機能する１次巻線Ｎ1はスイッチング素子３に直列に接続されている。トランス２ａは２次巻線を有さないので出力整流平滑回路４のダイオード８のカソードは１次巻線Ｎ1とスイッチング素子３との相互接続点に接続されている。また、第２の出力端子５ｂはグランドに接続されている。スイッチング素子３のオン期間に１次巻線Ｎ1にエネルギーが蓄積され、オフ期間に第１及び第２の直流電源端子１ａ、１ｂ間の電圧と１次巻線Ｎ1の電圧との加算値で平滑コンデンサ９が充電される。従って、平滑コンデンサ９の電圧を第１及び第２の直流電源端子１ａ、１ｂ間の電圧よりも高くすることができる。
図１６のスイッチング素子３の制御回路は図１と同一であるので、図１６のＤＣ−ＤＣコンバータによっても図１の実施例１と同一の効果を得ることができる。
図１６の過電圧保護制御回路５１を図１２及び図１５の過負荷保護制御回路５１ａ、５１ｂと同様に変形することができる。
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１） スイッチング素子３がオンの期間に整流平滑回路４のダイオード８がオンになるように２次巻線Ｎ2の極性を設定した周知のフォワード型ＤＣ−ＤＣコンバータ、又はブリッジ方式のコンバータ等の別な形式の型ＤＣ−ＤＣコンバータにも本発明を適用することができる。
（２） スイッチング素子３をバイポーラトランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の別の半導体スイッチング素子にすることができる。
（３） 発光ダイオード３６とホトトランジスタ３８との光結合の部分を電気的結合回路とすることができる。
（４） 電流検出抵抗７の代わりにホール素子等の磁電変換装置による電流検出手段を設けることができる。
（５） 帰還制御電圧VFBに基づいてスイッチング素子３をPWM制御する回路と、過電流保護回路４８の出力に基づいてスイッチング素子３のオン幅を制御する回路とを独立に形成し、２つの回路を択一的に使用することができる。
（６） 第１の分圧点P1の帰還制御電圧VFBを抵抗R21、R22で分圧した帰還制御電圧VfbをPWMパルス形成回路４３に入力させることが好ましいが、この代わりに第１の分圧点P1の帰還制御電圧VFBを入力させることもできる。
（７） 図１２及び図１５において、フリップフロップ142にライン６０aからリセット信号を入力させる代り又は同時にカウンタ144のリセット端子（図示せず）にライン６０aの信号と同様なものを入力させ、第１及び第２の所定時間T1、T2の計測を停止することもできる。
（８） スイッチング素子３の制御回路の各部をこれと同様な機能を有する回路又は回路素子に置き換えることができる。
（９） オートリスタート保護方式の保護を達成するためのツェナーダイオード133の代わりにこれと同様な機能を有する定電圧素子又は定電圧回路を設けることができる。
（１０） 第３の定電流化回路８４とスイッチ８５とを一体に形成することができる。
（１１）図５のオートリスタート開始検出回路９４を、第１のツェナーダイオード９８と、２つの抵抗９９、100と、トランジスタ101と、ＮＯＴ回路（反転回路）102とで構成する代わりに、オートリスタート開始検出基準電圧源とこの基準電圧と帰還制御電圧VFBとを比較する比較器とによって構成することができる。
（１２）図５のラッチオフ開始検出回路１０６を、第２のツェナーダイオード118と抵抗119とで構成する代わりに、ラッチオフ開始検出基準電圧源とこの基準電圧と帰還制御電圧VFBとを比較する比較器とによって構成することができる。
（１３）図１２のラッチオフ開始検出回路１０６ａを、ラッチオフ開始検出基準電圧源とこの基準電圧と帰還制御電圧VFBとを比較する比較器とによって構成することができる。
（１４） ＲＳフリップフロップ１４２のセット端子Ｓに過電流保護回路４８の比較器（CP）６４の出力ライン６４ｂと最大オン幅検出回路１４９とのいずれか一方のみを接続することもできる。
本発明の実施例１に従うDC-DCコンバータを示す回路図である。 図１のPWMパルス形成回路及び最大オン制御回路を詳しく示す回路図である。 図１の第２の制御電源を詳しく示す回路図である。 図１の過負荷保護制御回路を詳しく示すブロック図である。 図１の過負荷保護制御回路を更に詳しく示す回路図である。 図４及び図５の第１の定電流化回路を詳しく示す回路図である。 図４及び図５の電源起動遅延回路を詳しく示す回路図である。 図４及び図５の第３の定電流化回路を詳しく示す回路図である。 DC−DCコンバータが正常の時における図１及び図２の各部の状態を示す波形図である。 図１のDC−DCコンバータのオートリスタート動作時の帰還制御電圧VFB、スイッチング素子のPWM動作、第１の制御直流電圧Vccを示す波形図である。 図１のDC−DCコンバータのラッチオフ動作時の帰還制御電圧VFBを示す波形図である。 本発明の実施例２に従う過負荷保護制御回路を示す回路図である。 オートリスタート保護時の図１２の各部の状態を説明的に示す波形図である。 ラッチオフ保護時の図１２の各部の状態を説明的に示す波形図である。 本発明の実施例３に従う過電流保護制御回路を示す回路図である。 本発明の実施例４に従うDC−DCコンバータを示す回路図である。
符号の説明
２ トランス
３ スイッチング素子
３４ 帰還制御信号形成回路
９４ オートリスタート開始検出回路
106 ラッチオフ開始検出回路
107 ラッチオフ保持回路

Claims (17)

  1. 直流電圧を供給するための第1の直流電源端子と、
    共通端子として機能する第2の直流電源端子と、
    直流電圧を断続するために前記第1及び第2の直流電源端子間に接続され且つ制御端子を有しているスイッチング素子と、
    前記第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続されたインダクタンス手段と、
    負荷に直流電圧を供給するために前記インダクタンス手段に接続された出力整流平滑回路と、
    前記整流平滑回路の出力電圧に対して反比例的に変化する帰還制御電圧（ＶFB）を出力する帰還制御電圧形成回路と、
    前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧に基づいてＰＷＭパルスを形成して前記スイッチング素子の制御端子に供給するＰＷＭパルス形成回路と、
    前記負荷が過負荷状態であるか否かを判定して過負荷状態の時に前記スイッチング素子をオフに制御する過負荷保護制御回路と、
    前記ＰＷＭパルス形成回路及び前記過負荷保護制御回路に制御直流電圧を供給するための制御電源と
    を備えたＤＣ−ＤＣコンバータであって、
    前記過負荷保護制御回路は、
    前記帰還制御電圧（ＶFB）が所定のオートリスタート閾値電圧（Ｖｒ１）よりも高くなった時にオートリスタート保護方式による過負荷保護の開始を示す信号を出力するオートリスタート開始検出回路（９４）と、
    前記帰還制御電圧（ＶFB）が前記オートリスタート閾値電圧（Ｖｒ１）よりも高い所定のラッチオフ閾値電圧（Ｖｒ２）よりも高くなった時にラッチオフ保護方式による過負荷保護の開始を示す信号を出力するラッチオフ開始検出回路（１０６）と、
    前記ラッチオフ開始検出回路から得られたラッチオフ開始を示す信号を保持するラッチオフ保持回路（１０７）と、
    前記オートリスタート開始検出回路（９４）から得られたオートリスタート開始を示す信号と前記ラッチオフ保持回路（１０７）から得られたラッチオフ保持信号とのいずれにも応答して前記スイッチング素子（３）をオフに制御するオフ制御手段（９７、４７）と
    を備え、前記オートリスタート保護方式による過負荷保護が要求された時には、前記帰還制御電圧（ＶFB）の最大値を前記オートリスタート閾値電圧（Ｖｒ１）と前記ラッチオフ閾値電圧（Ｖｒ２）との間に制限する電圧制限手段（１３３）を前記帰還制御電圧形成回路の帰還制御電圧出力導体（５２）に接続し、前記ラッチオフ保護方式による過負荷保護が要求された時には、電圧制限手段（１３３）を前記帰還制御電圧出力導体（５２）に接続しないことを特徴とするＤＣ−ＤＣコンバータ。
  2. 更に、前記スイッチング素子を流れる電流を検出する電流検出手段と、前記電流検出手段の出力と過電流基準電圧とを比較し、前記電流検出手段の出力が前記過電流基準電圧に達した時に前記スイッチング素子をオフに制御する過電流保護回路とを備え、
    前記ＰＷＭパルス形成回路は、前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧と前記電流検出手段の出力とを比較してＰＷＭパルスを形成して前記スイッチング素子の制御端子に供給する回路から成ることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
  3. 前記制御電源は、第1の制御直流電圧（Ｖｃｃ）を発生する第1の制御電源と、前記第1の制御直流電圧（Ｖｃｃ）よりも低い第2の制御直流電圧（Ｖｒｅｇ）を発生する第2の制御電源（１５）とを備えていることを特徴とする請求項１又は２記載のＤＣ−ＤＣコンバータ。
  4. 前記過負荷保護制御回路は、更に、
    前記第２の制御電源（１５）と前記帰還制御電圧出力導体（５２）との間に接続され且つオートリスタート開始検出用定電流化電流を前記帰還制御電圧形成回路に供給する機能を有しているオートリスタート開始検出用定電流化回路と、
    前記第１の制御電源（１１）と前記帰還制御電圧出力導体（５２）との間に接続され且つ前記オートリスタート開始検出回路から得られたオートリスタート開始を示す信号に応答して前記帰還制御電圧（ＶFB）をオートリスタート開始検出時よりも高めるためのラッチオフ開始検出用定電流化電流を前記帰還制御電圧形成回路に供給する機能を有しているラッチオフ開始検出用定電流化回路と
    を備えていることを特徴とする請求項３記載のＤＣ−ＤＣコンバータ。
  5. 前記インダクタンス手段は、第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続された１次巻線（Ｎ１）と、該１次巻線に電磁結合された制御電源用巻線（Ｎ３）とを有し、
    前記第1の制御電源は、前記制御電源用巻線に接続された制御電源用整流平滑回路（１１）と、前記前記第1の直流電源端子と前記制御電源用整流平滑回路の平滑コンデンサとの間に接続された起動充電手段（１４）とから成り、
    前記第２の制御電源は、前記制御電源用整流平滑回路から供給された電圧を安定化する電圧安定化回路から成ることを特徴とする請求項３記載のＤＣ−ＤＣコンバータ。
  6. 前記過負荷保護制御回路は、更に、前記第1及び第2の直流電源端子からの直流電圧の供給開始から所定時間が経過したことを示す信号を出力する電源起動遅延回路（８６）を有しており、
    前記オートリスタート開始検出用定電流化回路は、前記第2の制御電源と前記帰還制御電圧出力導体（５２）との間に第１のスイッチ（７２）を介して接続された第１の定電流化回路（７１）と、前記第2の制御電源と前記帰還制御電圧出力導体（５２）との間に第２のスイッチ（８５）を介して接続された第２の定電流化回路（８４）と、前記第2の制御電源の前記第2の制御直流電圧（Ｖｒｅｇ）が所定値以上の時に前記第１のスイッチ（７２）をオンにするためのスイッチ駆動回路とから成り、
    前記第２のスイッチ（８５）は前記電源起動遅延回路（８６）から前記所定時間が経過したことを示す信号が出力したことに応答してオンになることを特徴とする請求項４記載のＤＣ−ＤＣコンバータ。
  7. 前記ラッチオフ開始検出用定電流化回路は、前記第１の制御電源と前記帰還制御電圧出力導体（５２）との間に第３のスイッチ（１０５）を介して接続された第３の定電流化回路（１０４）から成り、前記第３のスイッチ（１０５）は前記オートリスタート開始検出回路から得られたオートリスタート開始を示す信号に応答してオンになり、前記第３の定電流化回路は前記第２の定電流化回路よりも大きい電流を供給するように構成され、
    更に、前記帰還制御電圧出力導体（５２）に対して前記第２の定電流化回路が接続されている点と前記第３の定電流化回路が接続されている点との間に逆流阻止ダイオード（７３）が接続されていることを特徴とする請求項６記載のＤＣ−ＤＣコンバータ。
  8. 前記ラッチオフ保持手段は、前記第１の制御電源と前記第２の直流電源端子との間に接続されていることを特徴とする請求項４記載のＤＣ−ＤＣコンバータ。
  9. 少なくとも前記ＰＷＭパルス形成回路及び前記過負荷保護制御回路は、同一半導体基板に形成された半導体集積回路から成ることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
  10. 直流電圧を供給するための第1の直流電源端子と、
    共通端子として機能する第2の直流電源端子と、
    直流電圧を断続するために前記第1及び第2の直流電源端子間に接続され且つ制御端子を有しているスイッチング素子と、
    前記第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続されたインダクタンス手段と、
    負荷に直流電圧を供給するために前記インダクタンス手段に接続された出力整流平滑回路と、
    前記整流平滑回路の出力電圧に対して反比例的に変化する帰還制御電圧（ＶFB）を出力する帰還制御電圧形成回路と、
    前記スイッチング素子を流れる電流を検出する電流検出手段と、
    前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧と前記電流検出手段の出力とを比較してＰＷＭパルスを形成して前記スイッチング素子の制御端子に供給するＰＷＭパルス形成回路と、
    前記電流検出手段の出力と過電流基準電圧とを比較し、前記電流検出手段の出力が前記過電流基準電圧に達した時に前記スイッチング素子をオフに制御する過電流保護回路と、
    前記負荷が過負荷状態であるか否かを判定して過負荷状態の時に前記スイッチング素子をオフに制御する過負荷保護制御回路と、
    前記ＰＷＭパルス形成回路及び前記過負荷保護制御回路に制御直流電圧を供給するための制御電源と
    を備えたＤＣ−ＤＣコンバータであって、
    前記過負荷保護制御回路は、
    前記帰還制御電圧（Ｖ FB ）が所定のオートリスタート閾値電圧（Ｖｒ１）よりも高くなった時にオートリスタート保護方式による過負荷保護の開始を示す信号を出力するオートリスタート開始検出回路（９４）と、
    前記帰還制御電圧（ＶFB）が前記オートリスタート閾値電圧（Ｖｒ１）よりも高い所定のラッチオフ閾値電圧（Ｖｒ２）よりも高くなった時にラッチオフ保護方式による過負荷保護の開始を示す信号を出力するラッチオフ開始検出回路（１０６ａ）と、
    前記過電流保護回路から前記スイッチング素子をオフに制御する信号が得られ且つ前記ラッチオフ開始検出回路（１０６ａ）からラッチオフ保護方式による過負荷保護の開始を示していない信号が得られている時に第１の所定時間（Ｔ１）を計測し、前記第１の所定時間（Ｔ１）の計測終了時に計測終了信号を出力し、また前記過電流保護回路から前記スイッチング素子をオフに制御する信号が得られ且つ前記ラッチオフ開始検出回路（１０６ａ）から前記ラッチオフ保護方式による過負荷保護の開始を示す信号が得られている時に前記第１の所定時間（Ｔ１）よりも長い第２の所定時間（Ｔ２）を計測し、前記第２の所定時間（Ｔ２）の計測終了時に計測終了信号を出力するタイマー手段（１４４）と、
    前記タイマー手段（１４４）から得られた前記第１の所定時間（Ｔ１）の計測終了信号又は前記第２の所定時間（Ｔ２）の計測終了信号に応答して前記スイッチング素子をオフ制御する信号を発生する過負荷保護制御信号出力回路（１４５）と、
    前記ラッチオフ開始検出回路（１０６ａ）からラッチオフ保護方式による過負荷保護の開始を示している信号が得られていると同時に前記過負荷保護制御信号出力回路（１４５）から前記スイッチング素子をオフ制御する信号が得られている時にラッチオフ保護方式による過負荷保護を示す信号を出力するラッチオフ過負荷保護判定回路（106ｂ）と、
    前記ラッチオフ過負荷保護判定回路（106ｂ）から得られたラッチオフ保護方式による過負荷保護を示す信号を保持するラッチオフ保持回路（１０７）と、
    前記過負荷保護制御信号出力回路（１４５）から得られた前記スイッチング素子をオフ制御する信号と前記ラッチオフ保持回路（１０７）から得られたラッチオフ保護方式による過負荷保護を示す信号とのいずれにも応答して前記スイッチング素子（３）をオフに制御するオフ制御手段（９７、４７）と
    を備え、前記オートリスタート保護方式による過負荷保護が要求された時には、前記帰還制御電圧（ＶFB）の最大値を前記オートリスタート閾値電圧（Ｖｒ１）と前記ラッチオフ閾値電圧（Ｖｒ２）との間に制限する電圧制限手段（１３３）を前記帰還制御電圧形成回路の帰還制御電圧出力導体（５２）に接続し、前記ラッチオフ保護方式による過負荷保護が要求された時には、電圧制限手段（１３３）を前記帰還制御電圧出力導体（５２）に接続しないことを特徴とするＤＣ−ＤＣコンバータ。
  11. 直流電圧を供給するための第1の直流電源端子と、
    共通端子として機能する第2の直流電源端子と、
    直流電圧を断続するために前記第1及び第2の直流電源端子間に接続され且つ制御端子を有しているスイッチング素子と、
    前記第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続されたインダクタンス手段と、
    負荷に直流電圧を供給するために前記インダクタンス手段に接続された出力整流平滑回路と、
    前記整流平滑回路の出力電圧に対して反比例的に変化する帰還制御電圧（ＶFB）を出力する帰還制御電圧形成回路と、
    前記スイッチング素子を流れる電流を検出する電流検出手段と、
    前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧と前記電流検出手段の出力とを比較してＰＷＭパルスを形成して前記スイッチング素子の制御端子に供給するＰＷＭパルス形成回路と、
    前記ＰＷＭパルスに基づいて前記スイッチング素子をオン・オフ制御す時の前記スイッチング素子のオン幅を制限するための最大オン幅制限パルスを前記ＰＷＭパルスと同じ周期で繰返して発生し、前記ＰＷＭパルスを前記最大オン幅に制限する最大オン幅制限回路（４９）と、
    前記負荷が過負荷状態であるか否かを判定して過負荷状態の時に前記スイッチング素子をオフに制御する過負荷保護制御回路と、
    前記ＰＷＭパルス形成回路及び前記過負荷保護制御回路に制御直流電圧を供給するための制御電源と
    を備えたＤＣ−ＤＣコンバータであって、
    前記過負荷保護制御回路は、
    前記帰還制御電圧（Ｖ FB ）が所定のオートリスタート閾値電圧（Ｖｒ１）よりも高くなった時にオートリスタート保護方式による過負荷保護の開始を示す信号を出力するオートリスタート開始検出回路（９４）と、
    前記帰還制御電圧（ＶFB）が前記オートリスタート閾値電圧（Ｖｒ１）よりも高い所定のラッチオフ閾値電圧（Ｖｒ２）よりも高くなった時にラッチオフ保護方式による過負荷保護の開始を示す信号を出力するラッチオフ開始検出回路（１０６ａ）と、
    前記ＰＷＭパルスと前記最大オン幅制限パルスとに基づいて前記ＰＷＭパルスが最大オン幅を有しているか否かを判定する最大オン幅判定手段と
    前記最大オン幅判定手段から前記最大オン幅を示す信号が得られ且つ前記ラッチオフ開始検出回路（１０６ａ）からラッチオフ保護方式による過負荷保護の開始を示していない信号が得られている時に第１の所定時間（Ｔ１）を計測し、前記第１の所定時間（Ｔ１）の計測終了時に計測終了信号を出力し、また前記最大オン幅判定手段から前記最大オン幅を示す信号が得られ且つ前記ラッチオフ開始検出回路（１０６ａ）から前記ラッチオフ保護方式による過負荷保護の開始を示す信号が得られている時に前記第１の所定時間（Ｔ１）よりも長い第２の所定時間（Ｔ２）を計測し、前記第２の所定時間（Ｔ２）の計測終了時に計測終了信号を出力するタイマー手段（１４４）と、
    前記タイマー手段（１４４）から得られた前記第１の所定時間（Ｔ１）の計測終了信号又は前記第２の所定時間（Ｔ２）の計測終了信号に応答して前記スイッチング素子をオフ制御する信号を発生する過負荷保護制御信号出力回路（１４５）と、
    前記ラッチオフ開始検出回路（１０６ａ）からラッチオフ保護方式による過負荷保護の開始を示している信号が得られていると同時に前記過負荷保護制御信号出力回路（１４５）から前記スイッチング素子をオフ制御する信号が得られている時にラッチオフ保護方式による過負荷保護を示す信号を出力するラッチオフ過負荷保護判定回路（106ｂ）と、
    前記ラッチオフ過負荷保護判定回路（106ｂ）から得られたラッチオフ保護方式による過負荷保護を示す信号を保持するラッチオフ保持回路（１０７）と、
    前記過負荷保護制御信号出力回路（１４５）から得られた前記スイッチング素子をオフ制御する信号と前記ラッチオフ保持回路（１０７）から得られたラッチオフ保護方式による過負荷保護を示す信号とのいずれにも応答して前記スイッチング素子（３）をオフに制御するオフ制御手段（９７、４７）と
    を備え、前記オートリスタート保護方式による過負荷保護が要求された時には、前記帰還制御電圧（ＶFB）の最大値を前記オートリスタート閾値電圧（Ｖｒ１）と前記ラッチオフ閾値電圧（Ｖｒ２）との間に制限する電圧制限手段（１３３）を前記帰還制御電圧形成回路の帰還制御電圧出力導体（５２）に接続し、前記ラッチオフ保護方式による過負荷保護が要求された時には、電圧制限手段（１３３）を前記帰還制御電圧出力導体（５２）に接続しないことを特徴とするＤＣ−ＤＣコンバータ。
  12. 直流電圧を供給するための第1の直流電源端子と、
    共通端子として機能する第2の直流電源端子と、
    直流電圧を断続するために前記第1及び第2の直流電源端子間に接続され且つ制御端子を有しているスイッチング素子と、
    前記第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続されたインダクタンス手段と、
    負荷に直流電圧を供給するために前記インダクタンス手段に接続された出力整流平滑回路と、
    前記整流平滑回路の出力電圧に対して反比例的に変化する帰還制御電圧（ＶFB）を出力する帰還制御電圧形成回路と、
    前記スイッチング素子を流れる電流を検出する電流検出手段と、
    前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧と前記電流検出手段の出力とを比較してＰＷＭパルスを形成して前記スイッチング素子の制御端子に供給するＰＷＭパルス形成回路と、
    前記電流検出手段の出力と過電流基準電圧とを比較し、前記電流検出手段の出力が前記過電流基準電圧に達した時に前記スイッチング素子をオフに制御する過電流保護回路と、
    前記ＰＷＭパルスに基づいて前記スイッチング素子をオン・オフ制御す時の前記スイッチング素子のオン幅を制限するための最大オン幅制限パルスを前記ＰＷＭパルスと同じ周期で繰返して発生し、前記ＰＷＭパルスを前記最大オン幅に制限する最大オン幅制限回路（４９）と、
    前記負荷が過負荷状態であるか否かを判定して過負荷状態の時に前記スイッチング素子をオフに制御する過負荷保護制御回路と、
    前記ＰＷＭパルス形成回路及び前記過負荷保護制御回路に制御直流電圧を供給するための制御電源と
    を備えたＤＣ−ＤＣコンバータであって、
    前記過負荷保護制御回路は、
    前記帰還制御電圧（Ｖ FB ）が所定のオートリスタート閾値電圧（Ｖｒ１）よりも高くなった時にオートリスタート保護方式による過負荷保護の開始を示す信号を出力するオートリスタート開始検出回路（９４）と、
    前記帰還制御電圧（ＶFB）が前記オートリスタート閾値電圧（Ｖｒ１）よりも高い所定のラッチオフ閾値電圧（Ｖｒ２）よりも高くなった時にラッチオフ保護方式による過負荷保護の開始を示す信号を出力するラッチオフ開始検出回路（１０６ａ）と、
    前記ＰＷＭパルスと前記最大オン幅制限パルスとに基づいて前記ＰＷＭパルスが最大オン幅を有しているか否かを判定する最大オン幅判定手段と、
    前記過電流保護回路から前記スイッチング素子をオフに制御する信号が得られているか又は前記最大オン幅判定手段から前記最大オン幅を示す信号が得られ且つ前記ラッチオフ開始検出回路（１０６ａ）からラッチオフ保護方式による過負荷保護の開始を示していない信号が得られている時に第１の所定時間（Ｔ１）を計測し、前記第１の所定時間（Ｔ１）の計測終了時に計測終了信号を出力し、また前記過電流保護回路から前記スイッチング素子をオフに制御する信号が得られているか又は前記最大オン幅判定手段から前記最大オン幅を示す信号が得られ且つ前記ラッチオフ開始検出回路（１０６ａ）から前記ラッチオフ保護方式による過負荷保護の開始を示す信号が得られている時に前記第１の所定時間（Ｔ１）よりも長い第２の所定時間（Ｔ２）を計測し、前記第２の所定時間（Ｔ２）の計測終了時に計測終了信号を出力するタイマー手段（１４４）と、
    前記タイマー手段（１４４）から得られた前記第１の所定時間（Ｔ１）の計測終了信号又は前記第２の所定時間（Ｔ２）の計測終了信号に応答して前記スイッチング素子をオフ制御する信号を発生する過負荷保護制御信号出力回路（１４５）と、
    前記ラッチオフ開始検出回路（１０６ａ）からラッチオフ保護方式による過負荷保護の開始を示している信号が得られていると同時に前記過負荷保護制御信号出力回路（１４５）から前記スイッチング素子をオフ制御する信号が得られている時にラッチオフ保護方式による過負荷保護を示す信号を出力するラッチオフ過負荷保護判定回路（106ｂ）と、
    前記ラッチオフ過負荷保護判定回路（106ｂ）から得られたラッチオフ保護方式による過負荷保護を示す信号を保持するラッチオフ保持回路（１０７）と、
    前記過負荷保護制御信号出力回路（１４５）から得られた前記スイッチング素子をオフ制御する信号と前記ラッチオフ保持回路（１０７）から得られたラッチオフ保護方式による過負荷保護を示す信号とのいずれにも応答して前記スイッチング素子（３）をオフに制御するオフ制御手段（９７、４７）と
    を備え、前記オートリスタート保護方式による過負荷保護が要求された時には、前記帰還制御電圧（ＶFB）の最大値を前記オートリスタート閾値電圧（Ｖｒ１）と前記ラッチオフ閾値電圧（Ｖｒ２）との間に制限する電圧制限手段（１３３）を前記帰還制御電圧形成回路の帰還制御電圧出力導体（５２）に接続し、前記ラッチオフ保護方式による過負荷保護が要求された時には、電圧制限手段（１３３）を前記帰還制御電圧出力導体（５２）に接続しないことを特徴とするＤＣ−ＤＣコンバータ。
  13. 前記制御電源は、第1の制御直流電圧（Ｖｃｃ）を発生する第1の制御電源と、前記第1の制御直流電圧（Ｖｃｃ）よりも低い第2の制御直流電圧（Ｖｒｅｇ）を発生する第2の制御電源（１５）とを備え、
    前記インダクタンス手段は、第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続された１次巻線（Ｎ１）と、該１次巻線に電磁結合された制御電源用巻線（Ｎ３）とを有し、
    前記第1の制御電源は、前記制御電源用巻線に接続された制御電源用整流平滑回路（１１）と、前記前記第1の直流電源端子と前記制御電源用整流平滑回路の平滑コンデンサとの間に接続された起動充電手段（１４）とから成り、
    前記第２の制御電源は、前記制御電源用整流平滑回路から供給された電圧を安定化する電圧安定化回路から成ることを特徴とする請求項１０乃至１２のいずれか１つに記載のＤＣ−ＤＣコンバータ。
  14. 前記ラッチオフ保持手段は、前記第１の制御電源と前記第２の直流電源端子との間に接続されていることを特徴とする請求項１３記載のＤＣ−ＤＣコンバータ。
  15. 前記過負荷保護制御回路は、更に、
    前記第1及び第2の直流電源端子からの直流電圧の供給開始から所定時間が経過したことを示す信号を出力する電源起動遅延回路（８６）と、
    前記第2の制御電源と前記帰還制御電圧出力導体との間に第１のスイッチ（７２）を介して接続された第１の定電流化回路（７１）と、
    前記第2の制御電源と前記帰還制御電圧出力導体との間に第２のスイッチ（８５）を介して接続された第２の定電流化回路（８４）と、
    前記第2の制御電源の前記第2の制御直流電圧（Ｖｒｅｇ）が所定値以上の時に前記第１のスイッチ（７２）をオンにするための駆動回路と
    を有し、前記第２のスイッチ（８５）は前記電源起動遅延回路（８６）から前記所定時間が経過したことを示す信号が出力したことに応答してオンになることを特徴とする請求項１３記載のＤＣ−ＤＣコンバータ。
  16. 前記過負荷保護制御回路は、更に、前記第1及び第2の直流電源端子からの直流電圧の供給開始から所定時間が経過したことを示す電源起動遅延信号を出力する電源起動遅延回路（８６）を有し、
    前記タイマー手段（１４４）は、前記電源起動遅延回路（８６）から前記電源起動遅延信号が発生した後において、前記第１の所定時間（Ｔ１）又は前記第２の所定時間（Ｔ２）を計測することを特徴とする請求項１０乃至１２のいずれか１つに記載のＤＣ−ＤＣコンバータ。
  17. 少なくとも前記ＰＷＭパルス形成回路及び前記過負荷保護制御回路は、同一半導体基板に形成された半導体集積回路から成ることを特徴とする請求項１０乃至１２のいずれか１つに記載のＤＣ−ＤＣコンバータ。
JP2008228250A 2008-09-05 2008-09-05 Ｄｃ−ｄｃコンバータ Expired - Fee Related JP5293016B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008228250A JP5293016B2 (ja) 2008-09-05 2008-09-05 Ｄｃ−ｄｃコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008228250A JP5293016B2 (ja) 2008-09-05 2008-09-05 Ｄｃ−ｄｃコンバータ

Publications (2)

Publication Number Publication Date
JP2010063304A JP2010063304A (ja) 2010-03-18
JP5293016B2 true JP5293016B2 (ja) 2013-09-18

Family

ID=42189488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008228250A Expired - Fee Related JP5293016B2 (ja) 2008-09-05 2008-09-05 Ｄｃ−ｄｃコンバータ

Country Status (1)

Country Link
JP (1) JP5293016B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5640830B2 (ja) * 2011-03-10 2014-12-17 サンケン電気株式会社 スイッチング電源装置
JP6221235B2 (ja) * 2013-01-17 2017-11-01 シンフォニアテクノロジー株式会社 非接触給電装置および非接触給電装置を用いた物品搬送装置
US9590511B2 (en) 2013-10-08 2017-03-07 Rohm Co., Ltd. Insulation type switching power source apparatus
JP6216202B2 (ja) * 2013-10-08 2017-10-18 ローム株式会社 絶縁型スイッチング電源装置
JP6506020B2 (ja) * 2014-12-25 2019-04-24 東芝三菱電機産業システム株式会社 降圧チョッパ
PT3232554T (pt) * 2016-02-18 2019-08-26 Streamax Tech Co Ltd Circuito dc-dc de controlo de fonte de alimentação e dispositivo eletrónico
JP6796136B2 (ja) * 2016-08-30 2020-12-02 ヌヴォトンテクノロジージャパン株式会社 スイッチング電源装置および半導体装置
CN112952927B (zh) * 2019-12-11 2024-02-13 台达电子工业股份有限公司 占空比限制电路、具有其的电源供应器及其操作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576528B2 (en) * 2006-10-04 2009-08-18 Power Integrations, Inc. Control circuit responsive to an impedance

Also Published As

Publication number Publication date
JP2010063304A (ja) 2010-03-18

Similar Documents

Publication Publication Date Title
JP5293016B2 (ja) Ｄｃ−ｄｃコンバータ
US7596005B2 (en) Method and apparatus providing a multi-function terminal for a power supply controller
JP5169135B2 (ja) スイッチング電源装置
US7492615B2 (en) Switching power supply
JP3973652B2 (ja) スイッチング電源装置
US7116564B2 (en) Switching power supply unit and semiconductor device for switching power supply
JP4126558B2 (ja) スイッチング電源装置
JP3639189B2 (ja) 負荷駆動回路
US6137696A (en) Switching regulator for power converter with dual mode feedback input and method thereof
JP6597239B2 (ja) スイッチング電源装置
JP6424644B2 (ja) 電源制御用半導体装置
US5821740A (en) DC-to-DC converter having fast over-current detection and associated methods
JP2007043767A (ja) スイッチング電源装置、および半導体装置
JP2018113811A (ja) スイッチング電源装置
US7176657B2 (en) Capacitor charging circuit with a soft-start function
JP4973916B2 (ja) 保護回路およびスイッチング電源装置
JPH09149631A (ja) 電源装置
CN114144954A (zh) 检测电路、开关控制电路、电源电路
JP2021090234A (ja) スイッチング制御回路、電源回路
JPH099616A (ja) スイッチング電源制御回路
JP2003284331A (ja) 周波数変動が少ない自励式ｄｃ−ｄｃコンバータ
JP2004080859A (ja) スイッチング電源制御回路
JP2004048910A (ja) スイッチング電源装置
JPH09191643A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees