JP2007043767A - スイッチング電源装置、および半導体装置 - Google Patents
スイッチング電源装置、および半導体装置 Download PDFInfo
- Publication number
- JP2007043767A JP2007043767A JP2005222309A JP2005222309A JP2007043767A JP 2007043767 A JP2007043767 A JP 2007043767A JP 2005222309 A JP2005222309 A JP 2005222309A JP 2005222309 A JP2005222309 A JP 2005222309A JP 2007043767 A JP2007043767 A JP 2007043767A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- power supply
- switching element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】定電流制御回路や、フォトカプラ、出力電流検出抵抗を不要にでき、低コストかつ最小の部品点数によって、十分な精度の定電流垂下特性を実現することができるスイッチング電源装置を提供する。
【解決手段】２次デューティ制限回路１２は、スイッチング素子１のターンオフのタイミングからトランス１１０の２次巻線１１０Ｂに流れ始める２次電流のオンデューティが一定値で維持されるようにクロック信号ｓｅｔ＿２を出力し、ドレイン電流制御回路５は、スイッチング素子１のターンオフを決める信号を、素子電流検出信号ＶＣＲの電圧が過電流保護基準電圧ＶＬＩＭＩＴに達すると出力する。また、最大電流ピーク値制御回路１６は、入力電圧ＶＩＮが高くなるほど過電流保護基準電圧ＶＬＩＭＩＴを低くする。
【選択図】図１
【解決手段】２次デューティ制限回路１２は、スイッチング素子１のターンオフのタイミングからトランス１１０の２次巻線１１０Ｂに流れ始める２次電流のオンデューティが一定値で維持されるようにクロック信号ｓｅｔ＿２を出力し、ドレイン電流制御回路５は、スイッチング素子１のターンオフを決める信号を、素子電流検出信号ＶＣＲの電圧が過電流保護基準電圧ＶＬＩＭＩＴに達すると出力する。また、最大電流ピーク値制御回路１６は、入力電圧ＶＩＮが高くなるほど過電流保護基準電圧ＶＬＩＭＩＴを低くする。
【選択図】図１
Description
本発明は、出力特性として定電流垂下特性を持つスイッチング電源装置、および、そのスイッチング電源装置のスイッチング素子と制御回路もしくは制御回路のみを１パッケージ化した半導体装置に関する。
従来より、例えば充電器用の電源装置として、定電流垂下特性を有するスイッチング電源装置が利用されている。つまり、バッテリー等を定電流で充電するために、スイッチング電源装置の定電流垂下特性を利用していた。
定電流垂下特性を実現する従来の手法としては、例えばスイッチング電源装置の２次側に、出力電流を検出するための抵抗である出力電流検出抵抗と、この出力電流検出抵抗に流れる電流を一定に制御するための定電流制御回路と、この定電流制御回路の信号を１次側へ伝達するためのフォトカプラとを設け、出力電流が一定値以上になったときに定電流制御回路が働くように構成する手法がある。
しかしながら、このように出力電流検出抵抗や、定電流制御回路、フォトカプラを備えることで定電流垂下特性を実現する従来の手法は、高精度な定電流垂下特性を実現できるものの、定電流制御回路やフォトカプラは高価であり、また部品点数も多くなることから、スイッチング電源装置の小型化や低コスト化の妨げとなっていた。また、出力電流検出抵抗や、定電流制御回路、フォトカプラによる電力ロスも発生することから、省エネ化、高効率化の妨げともなっていた。
一方、過負荷時にスイッチング素子を流れる電流が１次側の過電流保護検出レベルに達した後、発振周波数を低下させることにより、定電流垂下特性を実現する手法が従来より提案されている（例えば、特許文献１参照）。
しかしながら、この従来の手法は、出力電圧垂下時の出力電流に、過電流保護検出レベルのばらつき、発振周波数のばらつき、トランスのインダクタンスのばらつきが影響してくるため、トータルで非常に大きなばらつきが生じ、精度の良い定電流垂下特性を実現することは非常に困難であった。
また、一方、スイッチング電源装置の２次側の出力電圧が単数あるいは複数の決められた出力電圧まで低下したときに１次側の過電流保護検出レベルを低下させることにより、短絡等の過負荷時に出力電流が過大とならないようにして垂下特性を改善する手法が従来より提案されている（例えば、特許文献２参照。）。
しかし、この従来の垂下特性を改善する手法は、出力電圧の低下に合わせて１次側の過電流保護検出レベルを低下させることで、過負荷時にピーク出力電流を制限して、スイッチング電源装置を短絡等の重度の過負荷から安全に保護することを目的としており、出力電圧垂下時の出力電流を、定電流垂下特性を実現するほどには制御できないので、このように垂下特性を改善したスイッチング電源装置は、充電器としては使用できなかった。
また、出力電圧垂下時に、１次側の過電流保護検出レベルでピーク出力電流に制限をかけて定電流垂下特性を実現する場合には、スイッチング素子に流れる電流のピーク値を、入力電圧、出力電圧によらず一定にする必要があるが、一般的に電子回路では、スイッチング素子を流れる電流のピーク値が過電流保護検出レベルに達したことを検出してからスイッチング素子をオフするため、スイッチング素子に電流が流れなくなるまでに一定の時間（以下、過電流保護遅れ時間Ｔｄと称す。）が存在する。よって、実際には、スイッチング素子を流れる電流は過電流保護検出レベルよりも大きくなり、そのピーク値は入力電圧に依存する。
図１４に、スイッチング素子を流れる電流の過電流保護遅れ時間Ｔｄによる入力電圧依存性を示す。図１４において、横軸はスイッチング素子がオンしてからの時間を示し、縦軸はスイッチング素子に流れる電流値を示す。
図１４に示すように、スイッチング素子を流れる電流の時間変化の傾きは入力電圧が高くなるほど大きくなるため、スイッチング素子を流れる電流のピーク値Ｉｐは、過電流保護遅れ時間Ｔｄにより、入力電圧が高くなるほど大きくなる。そのため、図１５に示すように、出力電圧垂下時の出力電流は、入力電圧により変化してしまい、出力電流が入力電圧に依存しない定電流垂下特性を実現することは困難であった。
さらに、出力電圧垂下時に、１次側の過電流保護検出レベルでピーク出力電流に制限をかけて定電流垂下特性を実現する場合には、出力電圧垂下時の出力電流に、過電流保護検出レベルのばらつきだけでなく、発振周波数のばらつき、トランスのインダクタンスのばらつきも影響してくるため、トータルで非常に大きなばらつきが生じ、精度の良い定電流垂下特性を実現することは非常に困難であった。
特開２００２−３００７７７号公報
特開平６−１４９３９６号公報
本発明は、上記問題点に鑑み、スイッチング素子のターンオフのタイミングから２次巻線に流れ始める２次電流のオンデューティを検出し、該２次電流オンデューティが一定値で維持されるようにスイッチング素子のスイッチング動作（オン・オフの繰り返し動作）を制御するとともに、入力電圧（第１の直流電圧）に応じて、スイッチング素子を流れる素子電流の最大値（ピーク値）を規定する過電流保護検出レベル（電流リミット）を調整することにより、定電流制御回路や、フォトカプラ、出力電流検出抵抗を不要にでき、低コストかつ最小の部品点数によって、十分な精度の定電流垂下特性を実現することができるスイッチング電源装置を提供することを目的とする。
また、本発明は、上記のスイッチング電源装置を構成するスイッチング素子と制御回路もしくは制御回路のみを１つの半導体基板上に形成した半導体装置を提供することを目的とする。
本発明の請求項１記載のスイッチング電源装置は、１次巻線と２次巻線と補助巻線とを有するトランスと、前記１次巻線に入力される第１の直流電圧をスイッチング動作によってスイッチング制御するスイッチング素子と、前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する２次側交流電圧を整流し且つ平滑化して、出力電圧として第２の直流電圧を生成する出力電圧生成部と、前記スイッチング素子のスイッチング動作によって前記補助巻線に発生する補助側交流電圧を整流し且つ平滑化して、前記出力電圧に比例する補助電源電圧を生成する補助電源部と、前記第１の直流電圧を検出する入力電圧検出回路と、前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、を備え、前記スイッチング素子のスイッチング動作を制御することにより、前記出力電圧生成部に接続される負荷へ一定の出力電流を供給するスイッチング電源装置であって、前記制御回路は、前記スイッチング素子を流れる素子電流を検出する素子電流検出機能と、前記入力電圧検出回路により検出された前記第１の直流電圧に応じて、前記素子電流の最大値を規定する電流リミットを調整する電流リミット調整機能と、前記素子電流検出機能により検出された前記素子電流が前記電流リミットに達すると前記スイッチング素子をターンオフさせる信号を出力する機能と、前記補助側交流電圧を基に前記２次巻線を流れる２次電流のオンデューティを検出して、該２次電流のオンデューティが一定値となるように前記スイッチング素子をターンオンさせる信号を出力する機能と、前記スイッチング素子をターンオンさせる信号とターンオフさせる信号とを基に前記制御信号を生成する機能と、を有することを特徴とする。
また、本発明の請求項２記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記制御回路が有する前記電流リミット調整機能は、前記第１の直流電圧が高くなるのに伴って前記電流リミットを低下させる、ことを特徴とする。
また、本発明の請求項３記載のスイッチング電源装置は、請求項２記載のスイッチング電源装置であって、前記制御回路が有する前記電流リミット調整機能は、前記第１の直流電圧が高くなるのに伴って一次関数的に前記電流リミットを低下させる、ことを特徴とする。
また、本発明の請求項４記載のスイッチング電源装置は、請求項１ないし３のいずれかに記載のスイッチング電源装置であって、前記制御回路は、前記補助電源電圧が設定値以下になると前記電流リミットを所定値まで低下させる機能をさらに有する、ことを特徴とする。
また、本発明の請求項５記載のスイッチング電源装置は、請求項１ないし４のいずれかに記載のスイッチング電源装置であって、前記制御回路は、同一半導体基板上に形成されていることを特徴とする。
また、本発明の請求項６記載のスイッチング電源装置は、請求項１ないし４のいずれかに記載のスイッチング電源装置であって、前記スイッチング素子と前記制御回路は、同一半導体基板上に形成されていることを特徴とする。
また、本発明の請求項７記載の半導体装置は、請求項１ないし４のいずれかに記載の前記制御回路が同一半導体基板上に形成されたことを特徴とする。
また、本発明の請求項８記載の半導体装置は、請求項１ないし４のいずれかに記載の前記スイッチング素子と前記制御回路が同一半導体基板上に形成されたことを特徴とする。
また、本発明の請求項９記載のスイッチング電源装置は、１次巻線と２次巻線と補助巻線とを有するトランスと、前記１次巻線に入力される第１の直流電圧をスイッチング動作によってスイッチング制御するスイッチング素子と、前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する２次側交流電圧を整流し且つ平滑化して、出力電圧として第２の直流電圧を生成する出力電圧生成部と、前記スイッチング素子のスイッチング動作によって前記補助巻線に発生する補助側交流電圧を整流し且つ平滑化して、前記出力電圧に比例する補助電源電圧を生成する補助電源部と、前記第１の直流電圧を検出する入力電圧検出回路と、前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、を備えたスイッチング電源装置であって、前記制御回路は、前記第１の直流電圧に基づく電流と前記補助電源電圧に基づく電流の一方を内部回路用電源へ供給して前記内部回路用電源の電圧を一定値にするレギュレータと、前記補助電源電圧と安定化用基準電圧との差から誤差電圧信号を生成する誤差増幅器と、前記スイッチング素子に流れる電流を検出してその電流値に応じた電圧信号である素子電流検出信号を出力する素子電流検出回路と、前記スイッチング素子のターンオンを決める一定周期の第１のクロック信号を出力する発振器と、前記素子電流検出信号の電圧が前記誤差電圧信号の電圧と過電流保護基準電圧のうちの低い方の電圧に達すると、前記スイッチング素子のターンオフを決める信号を出力する素子電流制御回路と、前記誤差電圧信号の電圧が前記過電流保護基準電圧を越えた差分に応じて前記第１のクロック信号の周期を短くする発振周波数調整回路と、前記補助側交流電圧を基に前記２次電流が流れ終わるタイミングを検出する２次電流オフ検出回路と、前記スイッチング素子のターンオフのタイミングから前記２次電流が流れ終わるタイミングまでの期間を検出して、前記２次電流のオンデューティが一定値になるように前記スイッチング素子のターンオンを決める第２のクロック信号を出力する２次デューティ制限回路と、前記第１のクロック信号と前記第２のクロック信号を入力とし、前記２次電流のオンデューティが一定値に達していない場合は前記第１のクロック信号を出力し、前記２次電流のオンデューティが一定値に達している場合は前記第２のクロック信号を出力するクロック信号選択回路と、前記クロック信号選択回路から前記第１もしくは第２のクロック信号が入力されるとセット状態となり、前記素子電流制御回路から前記スイッチング素子のターンオフを決める信号が入力されるとリセット状態となるフリップフロップ回路を含み、前記フリップフロップ回路の状態に応じた前記制御信号を生成するスイッチング制御回路と、前記入力電圧検出回路の出力信号を入力し、前記第１の直流電圧が高くなるのに伴って前記過電流保護基準電圧を低下させる最大電流ピーク値制御回路と、を具備することを特徴とする。
また、本発明の請求項１０記載のスイッチング電源装置は、請求項９記載のスイッチング電源装置であって、前記最大電流ピーク値制御回路は、前記補助電源電圧を入力し、前記補助電源電圧が設定値以下になると前記過電流保護基準電圧を所定値まで低下させる機能をさらに有する、ことを特徴とする。
また、本発明の請求項１１記載のスイッチング電源装置は、請求項９もしくは１０のいずれかに記載のスイッチング電源装置であって、前記制御回路は同一半導体基板上に形成され、前記第１の直流電圧の入力端子と、接地端子と、前記スイッチング素子が有する第１の端子と第２の端子と制御端子に接続する３つの接続端子と、前記補助電源電圧の入力端子と、前記２次電流オフ検出回路の入力端子と、前記最大電流ピーク値制御回路の入力端子と、を有する半導体装置として構成されることを特徴とする。
また、本発明の請求項１２記載のスイッチング電源装置は、請求項９もしくは１０のいずれかに記載のスイッチング電源装置であって、前記スイッチング素子と前記制御回路は、同一半導体基板上に形成され、前記第１の直流電圧と前記スイッチング素子間の２つの接続端子と、前記制御回路と前記補助電源電圧間の接続端子と、前記２次電流オフ検出回路の入力端子と、前記最大電流ピーク値制御回路の入力端子と、を有する半導体装置として構成されることを特徴とする。
また、本発明の請求項１３記載の半導体装置は、請求項９もしくは１０のいずれかに記載の前記制御回路が同一半導体基板上に形成されたことを特徴とする。
また、本発明の請求項１４記載の半導体装置は、請求項９もしくは１０のいずれかに記載の前記スイッチング素子と前記制御回路が同一半導体基板上に形成されたことを特徴とする。
本発明によれば、２次側の定電流制御回路や、出力電流検出抵抗、フォトカプラを不要にでき、低コスト、最小部品点数、かつ、最小電力ロスで十分な精度の定電流垂下特性を実現できる。したがって、少ない部品点数で十分な精度の充電器用スイッチング電源を構成でき、充電器用スイッチング電源の低コスト化、小型化、省エネ化を実現できる。
また、１次巻線に入力される電圧に応じて、スイッチング素子を流れる素子電流の最大値を規定する電流リミット（過電流保護基準電圧）を調整するので、１次巻線に入力される電圧によって、スイッチング素子を流れる素子電流の最大値が変化するのを防ぐことができる。したがって、定電流領域において、スイッチング素子を流れる電流のピーク値を一定にし、かつ２次電流のオンデューティを一定に制御することにより、出力電流が一定となり、出力電流が入力電圧に依存しない良好な定電流垂下特性を実現できる。さらに、発振周波数やトランスのインダクタンスのばらつきが出力電流の定電流値に影響しないため、トータルのばらつきも非常に小さくなり、高精度の定電流垂下特性を実現できる。
また、出力電圧が設定値よりも低下した時に、２次電流のオンデューティを一定に制御したまま、電流リミット（過電流保護基準電圧）を低下させることにより、スイッチング素子を流れる電流のピーク値を低下させることができる。よって、過負荷時に、出力電流が小さくなるフの字保護機能を実現でき、安全性の高い電源装置を構成できる。
また、スイッチング素子と制御回路もしくは制御回路のみを同一半導体内に設けて容易に単一化することができる。したがって、主要な回路部品を単一半導体内に設けることで、回路を構成するための部品点数を削減することができ、容易に小型化および軽量化さらにコスト低減を実現することができる。
以下、本発明の実施の形態におけるスイッチング電源装置について、図面を参照しながら具体的に説明する。図１は本実施の形態におけるスイッチング電源装置の一構成例を示すブロック図である。
図１において、スイッチング素子１はパワーＭＯＳＦＥＴであり、入力端子（第１の端子）であるＤＲＡＩＮ端子と出力端子（第２の端子）であるＳＯＵＲＣＥ端子と制御端子であるＧＡＴＥ端子の３端子を含み、制御端子において受信した制御信号に応答して入力端子と出力端子を電気的に結合あるいは分離するように発振する。そして、この発振動作によりトランス１１０の１次巻線１１０Ａに流れる電流のオン・オフ制御（スイッチング制御）を行う。
また、スイッチング電源装置制御用の半導体装置１００は、スイッチング素子１と制御回路から構成されており、制御回路は、制御信号を生成してスイッチング素子１のスイッチング動作（発振動作）を制御する。
また、半導体装置１００は、外部入力端子として、スイッチング素子１の入力端子（ＤＲＡＩＮ端子）、補助電源電圧入力端子（ＶＣＣ端子）、２次電流オフタイミング検出端子（ＴＲ端子）、過電流保護検出レベル調整端子（ＣＬ端子）、スイッチング素子１の出力端子でもある制御回路のＧＮＤ端子（ＳＯＵＲＣＥ端子）の５端子を備えている。
トランス１１０は、入力電圧（第１の直流電圧）ＶＩＮを入力する１次巻線（第１の巻線）１１０Ａと、出力電圧ＶＯを出力するための２次巻線（第２の巻線）１１０Ｂと、２次巻線１１０Ｂに発生する電圧を検出するための補助巻線（第３の巻線）１１０Ｃとを有している。１次巻線１１０Ａと２次巻線１１０Ｂの極性は逆になっており、当該スイッチング電源装置はフライバック型となっている。
抵抗器１１１、１１２は入力電圧検出用の抵抗器であり、入力電圧ＶＩＮを分圧して半導体装置１００のＣＬ端子に入力する。なお、本実施の形態では、入力電圧検出回路を２個の抵抗器により実現するが、入力電圧を検出できる回路であれば、他の回路構成であっても構わない。
補助巻線１１０Ｃには、ダイオード１２０とコンデンサ１２１とで構成される整流平滑化回路が接続されており、この整流平滑化回路が半導体装置１００の補助電源部として活用される。つまり、補助巻線１１０Ｃは２次巻線１１０Ｂと同じ極性になっており、補助電源部は、スイッチング素子１のスイッチング動作によって補助巻線１１０Ｃに発生する交流電圧（補助側交流電圧）を整流し且つ平滑化して、出力電圧ＶＯに比例する補助電源電圧ＶＣＣを生成し、ＶＣＣ端子へ印加する。
また、補助巻線１１０Ｃにはダイオード１２２を介して抵抗器１２３、１２４が接続されており、この抵抗器１２３、１２４の接続点がＴＲ端子に接続される。補助巻線１１０Ｃに発生する交流電圧は、ダイオード１２２により整流され、抵抗器１２３、１２４により分圧されてＴＲ端子に印加される。このＴＲ端子に印加される電圧（以下、ＴＲ端子電圧ＶＴＲと称す。）は、スイッチング素子１のスイッチング動作によって２次巻線１１０Ｂに流れる２次電流が流れ終わったタイミング（以下、オフタイミングと称す。）を検出するために用いられる。
２次巻線１１０Ｂには、ダイオード１３０とコンデンサ１３１とで構成される整流平滑化回路が接続されており、この整流平滑化回路が当該スイッチング電源装置の出力電圧生成部として活用される。つまり、出力電圧生成部は、スイッチング素子１のスイッチング動作によって２次巻線１１０Ｂに発生する交流電圧（２次側交流電圧）を整流し且つ平滑化して、出力電圧ＶＯ（第２の直流電圧）を生成し、負荷１３２へ印加する。
図２は本実施の形態におけるスイッチング電源装置を構成するスイッチング電源装置制御用の半導体装置１００の一構成例を示すブロック図である。半導体装置１００はスイッチング素子１と制御回路を含み、制御回路は、スイッチング素子１の発振を制御することにより、定電圧領域での負荷１３２への出力電圧ＶＯをほほ一定にし、かつ、定電流領域での負荷１３２への出力電流ＶＯをほぼ一定にする。
図２において、レギュレータ２は、ＤＲＡＩＮ端子もしくはＶＣＣ端子のいずれか一方の端子から、入力電圧ＶＩＮに基づく電流もしくは補助電源電圧ＶＣＣに基づく電流の一方を半導体装置１００の内部回路用電源ＶＤＤへ供給し、内部回路用電源ＶＤＤの電圧を一定値に安定化する。
すなわち、レギュレータ２は、スイッチング素子１のスイッチング動作開始前には、ＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ電流を供給するとともにＶＣＣ端子を介して補助電源部のコンデンサ１２１へも電流を供給して、補助電源電圧ＶＣＣおよび内部回路用電源ＶＤＤの電圧を上昇させる。そして、内部回路用電源ＶＤＤの電圧が一定値に達した時に、ＮＡＮＤ回路２０への出力信号を信号レベルがローレベルの信号（以下、信号レベルがローレベルの信号をローレベル信号と称す。）から信号レベルがハイレベルの信号（以下、信号レベルがハイレベルの信号をハイレベル信号と称す。）へ切り替え、スイッチング素子１のスイッチング動作を開始させる。
スイッチング素子１のスイッチング動作開始後は、ＤＲＡＩＮ端子からＶＣＣ端子への電流供給が停止し、補助電源電圧ＶＣＣの値によって内部回路用電源ＶＤＤへの電流供給端子が決まる。つまり、補助電源電圧ＶＣＣが一定値以上になると、レギュレータ２はＶＣＣ端子から内部回路用電源ＶＤＤへ電流を供給して、半導体装置１００の消費電力を削減する。一方、定電流領域で出力電圧ＶＯが低下している時など、補助電源電圧ＶＣＣが一定値を下回ると、レギュレータ２はＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ電流を供給する。このようにして、レギュレータ２は、内部回路用電源ＶＤＤを一定値に安定化する。
誤差増幅器３は、安定化用基準電圧と補助電源電圧ＶＣＣを比較して、その差から誤差電圧信号ＶＥＡＯを生成する。スイッチング素子１を流れる素子電流（ドレイン電流ＩＤ）を検出する素子電流検出機能を有するドレイン電流検出回路（素子電流検出回路）４は、ドレイン電流ＩＤを検出してその電流値に応じた電圧信号である素子電流検出信号ＶＣＲをドレイン電流制御回路（素子電流制御回路）５へ出力する。
ドレイン電流制御回路５には、過電流保護基準電圧ＶＬＩＭＩＴと誤差増幅器３から出力される誤差電圧信号ＶＥＡＯが基準電圧として入力される。ドレイン電流制御回路５は、素子電流検出信号ＶＣＲの電圧が過電流保護基準電圧ＶＬＩＭＩＴと誤差電圧信号ＶＥＡＯの電圧のうちの低い方の電圧に達すると、ＡＮＤ回路１８に、スイッチング素子１のターンオフを決める信号（ここではハイレベル信号）を出力する。ここでは、ドレイン電流制御回路５により、スイッチング素子１を流れる電流が過電流保護検出レベルＩＬＩＭＩＴ（電流リミット）に達するとスイッチング素子１をターンオフさせる信号を出力する機能を実現する。
発振器６は、スイッチング素子１のターンオンを決める一定周期のクロック信号ｓｅｔ＿１（第１のクロック信号）をクロック信号選択回路１３へ出力する。このクロック信号ｓｅｔ＿１が軽負荷時、定電圧領域におけるスイッチング素子１の発振周波数を決める。
発振周波数調整回路７は、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴを越えた差分に応じてクロック信号ｓｅｔ＿１の周波数を高くする（周期を短くする）。つまり、発振周波数調整回路７は、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴより高い場合にのみその電圧差に応じた電流値となる信号を発振器６へ出力して、その電圧差が大きくなるのに応じて発振器６より出力されるクロック信号ｓｅｔ＿１の周波数が高くなるようにする。これにより、負荷１３２が重くなっても出力電圧ＶＯを一定値に安定化できる。
軽負荷間欠発振制御回路８は、コンパレータ９、基準電圧源１０、およびＡＮＤ回路１４により構成され、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧に応じて、スイッチング素子１のターンオンを決める一定周期のクロック信号のフリップフロップ回路１５のセット端子への入力を停止、再開させることで、スイッチング素子１のスイッチング動作を停止、再開させ、スイッチング素子１を間欠発振動作させる。
コンパレータ（軽負荷検出用コンパレータ）９は、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧と基準電圧源１０から出力される出力電圧ＶＲを比較し、出力信号（Ｅｎａｂｌｅ信号）を基準電圧源１０およびＡＮＤ回路１４に出力する。
基準電圧源（軽負荷用基準電圧源）１０には、基準電圧ＶＲ１（第１の基準電圧）と、この基準電圧ＶＲ１よりも高電位の基準電圧ＶＲ２（第２の基準電圧）が設定されており、コンパレータ９の出力信号に応じて一方の電圧をコンパレータ９の反転入力端子へ与える。つまり、基準電圧源１０は、誤差電圧信号ＶＥＡＯの電圧が基準電圧ＶＲ１より低くなり、コンパレータ９の出力信号がハイレベル信号からローレベル信号に反転した時に、基準電圧ＶＲ１から基準電圧ＶＲ２へ切り替え、誤差電圧信号ＶＥＡＯの電圧が基準電圧ＶＲ２より高くなり、コンパレータ９の出力信号がローレベル信号からハイレベル信号に反転した時に、基準電圧ＶＲ２から基準電圧ＶＲ１へ切り替える。
上記のように構成された軽負荷間欠発振制御回路８は、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧と基準電圧源１０から出力される基準電圧ＶＲ１を比較し、誤差電圧信号ＶＥＡＯの電圧が基準電圧ＶＲ１より低くなると、ＡＮＤ回路１４にローレベル信号を出力して、スイッチング素子１のターンオンを決める一定周期のクロック信号のフリップフロップ回路１５のセット端子への入力を停止させることで、スイッチング素子１のスイッチング動作を停止させる。
また、軽負荷間欠発振制御回路８は、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧と基準電圧源１０から出力される基準電圧ＶＲ２を比較し、誤差電圧信号ＶＥＡＯの電圧が基準電圧ＶＲ２より高くなると、ＡＮＤ回路１４にハイレベル信号を出力して、スイッチング素子１のターンオンを決める一定周期のクロック信号のフリップフロップ回路１５のセット端子への入力を再開させることで、スイッチング素子１のスイッチング動作を再開させる。
２次電流オフ検出回路１１はＴＲ端子に接続され、ＴＲ端子電圧ＶＴＲ、すなわち補助側交流電圧に基づいて、２次電流のオフタイミングを検出し、出力信号Ｄ２＿ｏｎを発振器６と２次デューティ制限回路１２へ出力する。出力信号Ｄ２＿ｏｎは、スイッチング素子１がターンオフした後、２次電流オフタイミングを検出するまでの間、すなわち、２次電流が流れている期間においてハイレベル信号となる。
フライバック型のスイッチング電源装置では、スイッチング素子１のオン期間にトランス１１０の１次巻線１１０Ａに電流が流れてトランス１１０にエネルギが蓄えられ、スイッチング素子１のオフ期間にトランス１１０に蓄えられたエネルギが放出されてトランス１１０の２次巻線１１０Ｂに電流が流れる。その後、２次巻線１１０Ｂに流れる電流がゼロになると、トランス１１０のインダクタンスとスイッチング素子１の寄生容量による共振現象が起こる。この共振現象がトランス１１０の各巻線に現れるので、当該スイッチング電源装置では、スイッチング素子１がターンオフした後の補助巻線１１０Ｃの電圧波形に現れる立ち下がりを検出することで、２次電流のオフタイミングを検出する。
２次デューティ制限回路１２は、２次電流オフ検出回路１１の出力信号Ｄ２＿ｏｎを入力とし、スイッチング素子１のターンオフのタイミングから２次電流が流れ終わるタイミングまでの期間（２次電流が流れる期間）を検出して、２次電流のオンデューティが一定値になるタイミングでスイッチング素子１をターンオンするための、クロック信号ｓｅｔ＿２（第２のクロック信号）をクロック信号選択回路１３へ出力する。
つまり、負荷１３２に流れる電流が大きくなり（負荷が重くなり）２次電流のオン期間（２次電流が流れる期間）が長くなるにつれて、クロック信号ｓｅｔ＿２の周波数は低くなる。このクロック信号ｓｅｔ＿２が定電流領域、フの字保護領域におけるスイッチング素子１の発振周波数を決める。なお、一定値としては、例えば、２次電流オンデューティが５０％程度（より好ましくは５０％。）で維持されるようにする。
クロック信号選択回路１３は、発振器６からの出力信号ｓｅｔ＿１と２次デューティ制限回路１２からの出力信号ｓｅｔ＿２を入力とし、いずれか一方の周波数の低いほうのクロック信号をＡＮＤ回路１４へ出力する。
つまり、クロック信号選択回路１３は、負荷が軽く第１のクロック信号ｓｅｔ＿１の周波数が第２のクロック信号ｓｅｔ＿２の周波数より低いときには、第１のクロック信号ｓｅｔ＿１を出力し、負荷が重くなり第１のクロック信号ｓｅｔ＿１の周波数が第２のクロック信号ｓｅｔ＿２の周波数以上になると、第２のクロック信号ｓｅｔ＿２をＡＮＤ回路１４へ出力する。よって、２次電流オンデューティが一定値に達していない場合は第１のクロック信号ｓｅｔ＿１が出力され、２次電流オンデューティが一定値に達している場合は第２のクロック信号ｓｅｔ＿２が出力される。
ＡＮＤ回路１４は、クロック信号選択回路１３からの出力信号と軽負荷間欠発振制御回路８内のコンパレータ９の出力信号を入力とし、その出力信号（セット信号ｓｅｔ）は、フリップフロップ回路１５のセット端子に入力される。
ここでは、クロック信号選択回路１３とＡＮＤ回路１４により、最終的なスイッチング素子のターンオンを決定するクロック信号を出力するための、クロック信号制御回路が構成される。つまり、クロック信号制御回路は、２次電流オンデューティが一定値よりも小さいときには、発振器６からのクロック信号ｓｅｔ＿１を出力し、２次電流オンデューティが一定値に達しているときには、２次デューティ制限回路１２からのクロック信号ｓｅｔ＿２を出力して２次電流オンデューティをその一定値で維持する。また、クロック信号制御回路は、軽負荷時には、軽負荷間欠発振制御回路８内のコンパレータ９の出力信号に応じて、スイッチング素子１のスイッチング動作を停止、再開させ、スイッチング素子１を間欠発振動作させる。
フリップフロップ回路１５は、そのセット端子にＡＮＤ回路１４を介してクロック信号ｓｅｔ＿１もしくはクロック信号ｓｅｔ＿２が入力されるとセット状態になり、そのリセット端子にＡＮＤ回路１８を介してドレイン電流制御回路５からのスイッチング素子１のターンオフを決める信号が入力されるとリセット状態になり、それぞれの状態に応じた出力信号をＮＡＮＤ回路２０へ出力する。
ここでは、フリップフロップ回路１５、ＮＡＮＤ回路２０、ゲートドライバ２１によってスイッチング制御回路が構成され、このスイッチング制御回路により、スイッチング素子１をターンオンさせる信号とターンオフさせる信号とを基に制御信号を生成する機能を実現する。具体的には、スイッチング制御回路は、フリップフロップ回路１５のセット／リセット状態に応じてスイッチング素子１のスイッチング動作（オン・オフ動作の繰り返し）を制御する制御信号を生成する。
最大電流ピーク値制御回路１６は、ＣＬ端子に入力される電圧ＶＣＬ（ＣＬ端子電圧ＶＣＬ）に応じて、すなわち入力電圧ＶＩＮに応じて過電流保護基準電圧ＶＬＩＭＩＴを調整する。具体的には、ＣＬ端子電圧ＶＣＬが設定値以上の場合に、ＣＬ端子電圧ＶＣＬが高くなるほど過電流保護基準電圧ＶＬＩＭＩＴを低くする。過電流保護基準電圧ＶＬＩＭＩＴは、スイッチング素子１を流れるドレイン電流ＩＤのピーク値（最大値）を規定する過電流保護検出レベルＩＬＩＭＩＴ（電流リミット）を決定するので、ＣＬ端子電圧ＶＣＬが高くなるほど過電流保護検出レベルＩＬＩＭＩＴは低くなる。なお、本実施の形態では、入力電圧ＶＩＮに応じてＣＬ端子電圧ＶＣＬを変化させ、そのＣＬ端子電圧ＶＣＬにより過電流保護基準電圧ＶＬＩＭＩＴおよび過電流保護検出レベルＩＬＩＭＩＴを制御することで、過電流保護検出レベルＩＬＩＭＩＴの入力電圧補正を実現しているが、入力電圧ＶＩＮに応じて過電流保護検出レベルＩＬＩＭＩＴを変化させることができれば、例えば、ＣＬ端子に注入される電流ＩＣＬの変化により過電流保護検出レベルＩＬＩＭＩＴを変化させる構成など、その他の構成であっても構わない。
さらに、最大電流ピーク値制御回路１６は、補助電源電圧ＶＣＣが設定値よりも低くなると、過電流保護基準電圧ＶＬＩＭＩＴを所定値まで低くする。これにより、負荷短絡時などの過負荷時に補助電源電圧ＶＣＣおよび出力電圧ＶＯが低下すると、スイッチング素子１に流れるドレイン電流ＩＤのピーク値が所定値まで低下し、また、２次電流オンデューティを一定値にする制御は保たれるので、出力電流ＩＯを小さく抑えることができ、安全性の高いフの字保護を実現できるようになる。
オン時ブランキングパルス発生回路１７は、スイッチング素子１をターンオンするターンオンパルス信号がゲートドライバ２１から出力されてから設定時間の間、ＡＮＤ回路１８へローレベル信号を出力する。これにより、ターンオン時のスパイク電流による誤検出動作を防止する。
ＡＮＤ回路１８は、ドレイン電流制御回路５からの出力信号とオン時ブランキングパルス発生回路１７からの出力信号を入力とし、フリップフロップ回路１５のリセット端子へ出力信号を出力する。
過熱保護回路１９は、半導体装置１００の温度が設定温度以上に達した時にＮＡＮＤ回路２０へローレベル信号を出力して、スイッチング素子１のスイッチング動作を停止させる。
ＮＡＮＤ回路２０には、レギュレータ２からの出力信号と、フリップフロップ回路１５からの出力信号と、過熱保護回路１９からの出力信号が入力され、ゲートドライバ２１へ出力信号を出力する。
ゲートドライバ２１は、ＮＡＮＤ回路２０からの出力信号を入力とし、スイッチング素子１のスイッチング動作（発振動作）を制御する制御信号（ターンオンパルス信号）をスイッチング素子１の制御端子（ＧＡＴＥ端子）へ出力する。
スイッチング素子１は、ゲートドライバ２１からのターンオンパルス信号に応じてオン・オフ動作を繰り返すことで（スイッチング動作）、トランス１１０の１次巻線１１０Ａへ入力される入力電圧ＶＩＮをスイッチング制御して、２次巻線１１０Ｂに２次側交流電圧を発生させるとともに補助巻線１１０Ｃに補助側交流電圧を発生させる。
このように、制御回路は、スイッチング素子１に流れるドレイン電流ＩＤのピーク値Ｉｐを過電流保護基準電圧ＶＬＩＭＩＴで決まる過電流保護検出レベルＩＬＩＭＩＴで一定値にし、スイッチング素子１がターンオフしてからトランス１１０の２次巻線１１０Ｂに流れ始める２次電流のオンデューティが一定値に達すると、その一定値で２次電流オンデューティが維持されるようにスイッチング素子１のスイッチング動作を制御するので、２次側の定電流制御回路や、出力電流検出抵抗、フォトカプラを不要にでき、低コスト、最小部品点数、かつ、最小電力ロスで十分な精度の定電流垂下特性を実現できる。したがって、少ない部品点数で十分な精度の充電器用スイッチング電源を構成でき、充電器用スイッチング電源の低コスト化、小型化、省エネ化を実現できる。
さらに、制御回路は、入力電圧ＶＩＮに応じて過電流保護基準電圧ＶＬＩＭＩＴおよび過電流保護検出レベルＩＬＩＭＩＴを調整することができ、過電流保護遅れ時間Ｔｄによるドレイン電流ＩＤのピーク値Ｉｐの変化を小さくすることができる。これにより、出力電圧垂下時（定電流領域）の出力電流の入力電圧依存性を小さくすることが可能となる。
また、スイッチング素子１とその制御回路を、同一半導体基板上に形成し、入力電圧ＶＩＮとスイッチング素子１間の２つの接続端子（ＤＲＡＩＮ端子とＧＮＤ端子）と、制御回路と補助電源電圧ＶＣＣ間の接続端子（ＶＣＣ端子）と、２次電流オフ検出回路１１の入力端子（ＴＲ端子）と、過電流保護検出レベル調整端子（ＣＬ端子）とを有する半導体装置１００として構成することで、回路を構成するための部品点数を削減することができ、容易に小型化および軽量化さらにコスト低減を実現することができる。なお、本実施の形態では、スイッチング素子１とその制御回路を同一半導体基板上に形成した半導体装置を例に説明するが、制御回路のみを同一半導体基板上に形成し、スイッチング素子１を外付けとする半導体装置であっても同様の効果を得る。
また、半導体装置１００が最大電流ピーク値制御回路１６とＣＬ端子を有するので、入力電圧ＶＩＮに応じた過電流保護基準電圧ＶＬＩＭＩＴおよび過電流保護検出レベルＩＬＩＭＩＴの調整は、２個の抵抗器１１１、１１２をＣＬ端子に接続するだけで可能となる。
図３は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置１００の一部を構成する２次電流オフ検出回路１１と２次デューティ制限回路１２の一構成例を示すブロック図である。ここでは、この２次電流オフ検出回路１１と２次デューティ制限回路１２により、補助電源電圧ＶＣＣを基に２次電流オンデューティを検出して、該２次電流オンデューティが一定値となるようにスイッチング素子１をターンオフさせる信号を出力する機能を実現する。
２次電流オフ検出回路１１は、コンパレータ２２、ワンパルス信号発生回路２３、２４およびフリップフロップ回路２５より構成されており、図３に示すように各素子が接続されている。
ワンパルス信号発生回路２４はゲートドライバ２１の出力信号を入力とし、ゲートドライバ２１の出力信号であるターンオンパルス信号の立ち下がり、すなわちスイッチング素子１のターンオフのタイミングにおいてワンパルス信号を発生し、フリップフロップ回路２５のセット端子へ入力する。
コンパレータ２２はＴＲ端子電圧ＶＴＲと基準電圧を比較して、ＴＲ端子電圧ＶＴＲの立ち下がり、すなわちスイッチング素子１がターンオフした後の補助巻線１１０Ｃの電圧波形に現れる立ち下がりを検出し、出力信号をワンパルス信号発生回路２３へ出力する。このように、２次電流オフ検出回路１１は補助巻線１１０Ｃの電圧を基に２次電流のオフタイミングを検出する。
ワンパルス信号発生回路２３は、ＴＲ端子電圧ＶＴＲが基準電圧よりも低くなったタイミング、すなわち２次電流のオフタイミングにおいてワンパルス信号を発生し、フリップフロップ回路２５のリセット端子へ入力する。これにより、スイッチング素子１がターンオフした後のＴＲ端子電圧ＶＴＲの最初の立ち下がりのタイミング（２次電流オフタイミング）において、フリップフロップ回路２５の出力信号と反転出力信号が反転する。
このように、ワンパルス信号発生回路２３、２４により、スイッチング素子１がターンオフしてから２次電流が流れ終わるまでの間、すなわち２次電流が流れている期間（２次電流のオン期間）において、フリップフロップ回路２５の出力信号Ｄ２＿ｏｎはハイレベル信号となり、反転出力信号はローレベル信号となる。そして、２次電流のオフタイミングにおいて出力信号と反転出力信号が反転し、スイッチング素子１に次のターンオンパルス信号が入力されスイッチング素子１がターンオフするまでの間、すなわち２次電流が流れていない期間において、フリップフロップ回路２５の出力信号はローレベル信号となり、反転出力信号はハイレベル信号となる。
２次デューティ制限回路１２は、インバータ回路２６、ＡＮＤ回路２７、３６、定電流源２８、スイッチ２９、３０、３１、ＮｃｈＭＯＳＦＥＴ３２、３３、コンデンサ３４、コンパレータ３５、ワンパルス信号発生回路３７より構成されており、図３に示すように各素子が接続されている。
スイッチ２９、３０は、２次電流オフ検出回路１１内のフリップフロップ回路２５の出力信号と反転出力信号によりオンオフする。そして、このスイッチ２９、３０の動作によりコンデンサ３４の充放電が行われる。
つまり、スイッチング素子１がターンオフしてから２次電流が流れ終わるまでの間、すなわち２次電流が流れている期間は、フリップフロップ回路２５の出力信号Ｄ２＿ｏｎがハイレベル信号となり、反転出力信号がローレベル信号となるため、スイッチ２９がオンとなり、スイッチ３０がオフとなる。これにより、定電流源２８の定電流Ｉ２によりコンデンサ３４が充電され、コンデンサ３４の電圧ＶＣ２が上昇する。また、２次電流が流れ終わってから次のターンオンパルス信号が入力されてスイッチング素子１がターンオフするまでの間、すなわち２次電流が流れていない期間は、スイッチ２９がオフとなり、スイッチ３０がオンとなるため、コンデンサ３４は放電される。この時の放電電流は、定電流源２８の定電流Ｉ２とＮｃｈＭＯＳＦＥＴ３２、３３からなるカレントミラー回路により決定される。
ここで、スイッチ３０がオンの間であって、スイッチング素子１がオフの条件において、インバータ回路２６とＡＮＤ回路２７により、スイッチ３１はオンとなる。このように、スイッチ２９がオフ、スイッチ３０がオン、スイッチ３１がオンの間、すなわち２次電流が流れていない期間であって且つスイッチング素子１がオフの間、コンデンサ３４の電圧ＶＣ２は基準電圧ＶＡで保持されるため、コンデンサ３４の放電期間においてその電圧ＶＣ２が一定値（基準電圧ＶＡ）に保持される期間ができる。これにより、スイッチング素子１のターンオン時のコンデンサ３４の放電開始電圧を固定できる。
コンパレータ３５は、コンデンサ３４の電圧ＶＣ２と基準電圧ＶＡを比較し、ＡＮＤ回路３６へ信号（比較結果）を出力する。コンデンサ３４の電圧ＶＣ２が基準電圧ＶＡ以下になると、コンパレータ３５の出力はハイレベル信号となり、コンデンサ３４の電圧ＶＣ２が基準電圧ＶＡ以上になると、コンパレータ３５の出力はローレベル信号となる。
ＡＮＤ回路３６は、２次電流オフ検出回路１１内のフリップフロップ回路２５の反転出力信号とコンパレータ３５の出力信号を入力とし、ワンパルス信号発生回路３７へ出力信号を出力する。ワンパルス信号発生回路３７は、ＡＮＤ回路３６の出力信号がローレベル信号からハイレベル信号へ反転したタイミングにおいて、すなわち２次電流が流れていない期間にコンデンサ３４の電圧ＶＣ２が基準電圧ＶＡに達すると、ワンパルス信号（ｓｅｔ＿２）をクロック信号選択回路１３に出力する。
以上の構成により、スイッチング素子１のターンオン時に基準電圧ＶＡで固定されていたコンデンサ３４の電圧ＶＣ２は、スイッチング素子１のターンオンと同時に放電を開始する。そして、スイッチング素子１のターンオフのタイミングで放電から充電に切り替わり、２次電流が流れている期間に充電され、２次電流のオフタイミングを検出すると再び充電から放電に切り替わる。そして、再び基準電圧ＶＡまで低下したときに、ワンパルス信号（ｓｅｔ＿２）が出力されるため、クロック信号ｓｅｔ＿２は、２次電流の大きさや傾きに関係なく、２次電流オンデューティが一定になるタイミングでスイッチング素子１をターンオンするように出力される。このように、２次デューティ制限回路１２は、２次電流オンデューティを一定値にする一定周期のクロック信号ｓｅｔ＿２をクロック信号選択回路１３へ出力する。
また、補助巻線１１０Ｃの電圧変化を基に２次電流のオフタイミングを検出して、２次電流オンデューティを検出するので、少ない電力ロスと追加部品で、しかもトランス１１０の１次側と２次側の絶縁を維持したまま、２次電流オンデューティを一定にする制御を実現できる。
図４は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置１００の一部を構成するクロック信号選択回路１３の一構成例を示すブロック図である。
クロック信号選択回路１３は、ワンパルス信号発生回路３８、３９、４４、ＯＲ回路４０、フリップフロップ回路４１、４２、ＡＮＤ回路４３より構成されており、図４に示すように各素子が接続されている。
ワンパルス信号発生回路３８はゲートドライバ２１の出力信号を入力とし、ゲートドライバ２１の出力信号であるターンオンパルス信号の立ち下がり、すなわちスイッチング素子１のターンオフのタイミングにおいてワンパルス信号を発生し、ＯＲ回路４０へ入力する。また、ワンパルス信号発生回路３９は軽負荷間欠発振制御回路８内のコンパレータ９の出力信号を入力とし、コンパレータ９の出力信号の立ち上がり、すなわち軽負荷間欠発振期間におけるスイッチング素子１のスイッチング動作再開のタイミングでワンパルス信号を発生し、ＯＲ回路４０へ入力する。
ＯＲ回路４０は、フリップフロップ回路４１、４２のリセット端子に信号を入力する。すなわち、スイッチング素子１のターンオフのタイミング、もしくは、軽負荷間欠発振期間におけるスイッチング素子１のスイッチング動作再開のタイミングで、フリップフロップ回路４１、４２のリセット端子に信号を入力する。
フリップフロップ回路４１は、セット端子に発振器６の出力信号（クロック信号ｓｅｔ＿１）を入力し、リセット端子にＯＲ回路４０の出力信号を入力し、ＡＮＤ回路４３に出力信号を出力する。
フリップフロップ回路４２は、セット端子に２次デューティ制限回路１２の出力信号（クロック信号ｓｅｔ＿２）を入力し、リセット端子にＯＲ回路４０の出力信号を入力し、ＡＮＤ回路４３に出力信号を出力する。
ＡＮＤ回路４３は、フリップフロップ回路４１、４２の出力信号を入力とし、ワンパルス信号発生回路４４へ出力信号を出力する。ワンパルス信号発生回路４４は、ＡＮＤ回路４３の出力信号の信号レベルがローレベルからハイレベルへ反転するタイミング、すなわち、クロック信号ｓｅｔ＿１とクロック信号ｓｅｔ＿２の両方のクロック信号が入力されたタイミングにおいて、ワンパルス信号ｓｅｔをＡＮＤ回路１４へ出力する。
以上のように、クロック信号選択回路１３は、発振器６からの出力信号ｓｅｔ＿１と２次デューティ制限回路１２からの出力信号ｓｅｔ＿２を入力とし、両方の出力信号が入力されたときにセット信号ｓｅｔをＡＮＤ回路１４へ出力する。つまり、いずれか一方の周波数の低いほうのクロック信号をＡＮＤ回路１４へ出力する。したがって、２次電流オンデューティが一定値よりも小さいときには、第１のクロック信号ｓｅｔ＿１をＡＮＤ回路１４へ出力し、２次電流オンデューティが一定値に達すると、第２のクロック信号ｓｅｔ＿２をＡＮＤ回路１４へ出力して、その一定値で２次電流オンデューティが維持されるようにする。
図５は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置１００の一部を構成する発振器６と発振周波数調整回路７の一構成例を示すブロック図である。
発振器６は、ヒステリシスコンパレータ４５、基準電圧源４６、コンデンサ４７、ワンパルス信号発生回路４８、インバータ回路４９、ＡＮＤ回路５０、定電流源５１、スイッチ５２、５３、５４、ＮｃｈＭＯＳＦＥＴ５５、５６より構成されており、図５に示すように各素子が接続されている。
ヒステリシスコンパレータ４５は、コンデンサ４７の電圧ＶＣ１と基準電圧源４６の基準電圧を比較して、コンデンサ４７の電圧ＶＣ１が基準電圧より所定値低くなるとローレベル信号を出力し、基準電圧より所定値高くなるとハイレベル信号を出力する。
基準電圧源４６には、ヒステリシスコンパレータ４５の出力信号によって切り替わる２つの異なる基準電圧Ｖ１、Ｖ２が設定されており、基準電圧Ｖ２は基準電圧Ｖ１よりも高い電圧である。基準電圧源４６の基準電圧は、ヒステリシスコンパレータ４５の出力信号がハイレベル信号からローレベル信号に反転した時に、基準電圧Ｖ１から基準電圧Ｖ２に切り替わり、ローレベル信号からハイレベル信号に反転した時に、基準電圧Ｖ２から基準電圧Ｖ１に切り替わる。
つまり、コンデンサ４７の電圧ＶＣ１が基準電圧Ｖ１より所定値低くなると、ヒステリシスコンパレータ４５の出力信号がハイレベル信号からローレベル信号へ反転し、スイッチ５２がオン、スイッチ５３がオフとなる。したがって、定電流源５１の定電流Ｉ１がコンデンサ４７を充電し、その電圧ＶＣ１は上昇する。そして、コンデンサ４７の電圧ＶＣ１が基準電圧Ｖ２よりも所定値高くなると、ヒステリシスコンパレータ４５の出力信号がローレベル信号からハイレベル信号となり、スイッチ５２がオフ、スイッチ５３がオンとなり、コンデンサ４７は放電される。この時の放電電流は、定電流源５１の定電流Ｉ１とＮｃｈＭＯＳＦＥＴ５５、５６からなるカレントミラー回路により決定される。
このように、スイッチ５２、５３は、ヒステリシスコンパレータ４５の出力信号によりオンオフしてコンデンサ４７を充放電し、コンデンサ４７の電圧ＶＣ１は、２つの基準電圧Ｖ１、Ｖ２間で発振する波形となる。
ただし、２次電流オフ検出回路１１内のフリップフロップ回路２５の出力信号Ｄ２＿ｏｎがハイレベル信号の場合（２次電流が流れている期間）においてスイッチ５４がオンとなるため、コンデンサ４７の電圧ＶＣ１は、放電期間において基準電圧ＶＢまで下がるとその基準電圧ＶＢで保持されるようになる。
ワンパルス信号発生回路４８は、ヒステリシスコンパレータ４５の出力信号がハイレベル信号からローレベル信号に反転するタイミング、つまりコンデンサ４７の放電期間から充電期間へ切り替わるタイミングにおいて、ワンパルス信号を出力する。これにより、一定周期のクロック信号ｓｅｔ＿１がクロック信号選択回路１３に入力されることになる。
前述したように、ＡＮＤ回路５０とスイッチ５４により、２次電流が流れている期間、コンデンサ４７の電圧ＶＣ１は基準電圧ＶＢより低くなることはない。したがって、２次電流が流れ終わらない限り、クロック信号ｓｅｔ＿１が出力されないことになる。すなわち、当該スイッチング電源装置は、必ず非連続モードで動作することになる。このように、発振器６は、スイッチング素子１の発振周波数を決める一定周期のクロック信号ｓｅｔ＿１をクロック信号選択回路１３へ出力する。
発振周波数調整回路７は、ＮＰＮトランジスタ５７、５８、抵抗器５９、６０、ＰｃｈＭＯＳＦＥＴ６１、６２、６３、６４、６７、６８、ＮｃｈＭＯＳＦＥＴ６５、６６より構成されており、図５に示すように各素子が接続されている。
ＮＰＮトランジスタ５７のベース端子には誤差電圧信号ＶＥＡＯが入力され、抵抗器５９と、ＰｃｈＭＯＳＦＥＴ６１、６２からなるカレントミラー回路と、ＮｃｈＭＯＳＦＥＴ６５、６６からなるカレントミラー回路により、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧に比例した電流がＮｃｈＭＯＳＦＥＴ６６に流れる。
一方、ＮＰＮトランジスタ５８のベース端子には過電流保護基準電圧ＶＬＩＭＩＴが入力され、抵抗器６０と、ＰｃｈＭＯＳＦＥＴ６３、６４からなるカレントミラー回路により、過電流保護基準電圧ＶＬＩＭＩＴに比例した電流がＰｃｈＭＯＳＦＥＴ６４に流れる。
ここで、ＮｃｈＭＯＳＦＥＴ６６に流れる電流がＰｃｈＭＯＳＦＥＴ６４に流れる電流よりも小さい場合は、ＰｃｈＭＯＳＦＥＴ６７、６８からなるカレントミラー回路に電流が流れない。一方、ＮｃｈＭＯＳＦＥＴ６６に流れる電流がＰｃｈＭＯＳＦＥＴ６４に流れる電流よりも大きい場合には、ＮｃｈＭＯＳＦＥＴ６６に流れる電流とＰｃｈＭＯＳＦＥＴ６４に流れる電流の差分の電流が、ＰｃｈＭＯＳＦＥＴ６７、６８からなるカレントミラー回路に流れる。そして、ＰｃｈＭＯＳＦＥＴ６８に流れる電流が、定電流源５１の定電流Ｉ１に加算されることで、コンデンサ４７の充放電周期が短くなる。
したがって、誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴよりも高くなると、発振器６から出力されるクロック信号ｓｅｔ＿１の周期が短くなり、その差が大きくなるほど周波数が高くなる。
このように、発振周波数調整回路７は、誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴより高い場合にのみその電圧差に応じた電流値となる信号を発振器６へ出力する。これにより、誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴより高くなると、その差が大きくなるのに応じて発振器６から出力されるクロック信号ｓｅｔ＿１の周波数が高くなる（周期が短くなる）。
このクロック信号ｓｅｔ＿１は、クロック信号選択回路１３へ入力され、２次電流オンデューティが一定値以下のときに選択される。このように、当該スイッチング電源装置は、２次電流オンデューティが一定値以下において負荷が重くなり、出力電流ＩＯが所定値以上になって誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴより高くなると、スイッチング素子１の発振周波数を変化させることにより１次巻線１１０Ａと２次巻線１１０Ｂへのエネルギ供給量を変化させて出力電圧ＶＯを一定に保つ定電圧動作を行う。
図６（ａ）は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置１００の一部を構成する最大電流ピーク値制御回路１６の一構成例を示すブロック図である。ここでは、最大電流ピーク値制御回路１６により、入力電圧ＶＩＮに応じて、ドレイン電流ＩＤのピーク値（最大値）を規定する過電流保護検出レベルＩＬＩＭＩＴ（電流リミット）を調整する電流リミット調整機能と、補助電源電圧ＶＣＣが設定値以下になると過電流保護検出レベルＩＬＩＭＩＴを所定値まで低下させる機能を実現する。
最大電流ピーク値制御回路１６は、クランプ回路６９、ＰｃｈＭＯＳＦＥＴ７０、７５、７６、ＮＰＮトランジスタ７１、７３、定電流源７２、７９、８１、抵抗器７４、８０、８４、８５、ＮｃｈＭＯＳＦＥＴ７７、７８、８２、コンパレータ８３より構成されており、図６（ａ）に示すように各素子が接続されている。
ＣＬ端子電圧ＶＣＬは、ＰｃｈＭＯＳＦＥＴ７０のゲート端子に入力される。ＰｃｈＭＯＳＦＥＴ７０の閾値をＶｔｐ、ＮＰＮトランジスタ７１、７３のベース・エミッタ間電圧をＶＢＥとすると、ＰｃｈＭＯＳＦＥＴ７０とＮＰＮトランジスタ７１、７３により、抵抗器７４の両端には、電圧（ＶＣＬ＋Ｖｔｐ−２ＶＢＥ）が印加される。
また、ＣＬ端子からＰｃｈＭＯＳＦＥＴ７０のゲート端子までのラインには、クランプ回路６９が接続され、ＣＬ端子電圧ＶＣＬが基準電圧ＶＣＬｃより大きくならないようにする。
抵抗器７４を流れる電流Ｉ４は、ＰｃｈＭＯＳＦＥＴ７５、７６からなるカレントミラー回路により定数倍され、ＰｃｈＭＯＳＦＥＴ７６のソース・ドレイン間を流れる電流Ｉ５となる。この電流Ｉ５は、さらにＮｃｈＭＯＳＦＥＴ７７、７８からなるカレントミラー回路により定数倍され、ＮｃｈＭＯＳＦＥＴ７８のソース・ドレイン間を流れる電流Ｉ６となる。ＮｃｈＭＯＳＦＥＴ８２がオフしている場合には、抵抗器８０を流れる電流Ｉ８は、定電流源７９が流す電流Ｉ７から電流Ｉ６を引いた値となる。
ここで、電流Ｉ４、Ｉ５、Ｉ６、Ｉ８は次のように表される。ただし、Ｒ７４は抵抗器７４の抵抗値、ａ、ｂは任意の定数である。
Ｉ４＝（ＶＣＬ＋Ｖｔｐ−２ＶＢＥ）／Ｒ７４・・・（１）
Ｉ５＝ａ×Ｉ４＝ａ×（ＶＣＬ＋Ｖｔｐ−２ＶＢＥ）／Ｒ７４・・・（２）
Ｉ６＝ｂ×Ｉ５＝ａ×ｂ×（ＶＣＬ＋Ｖｔｐ−２ＶＢＥ）／Ｒ７４・・・（３）
Ｉ８＝Ｉ７−Ｉ６＝Ｉ７―ａ×ｂ×（ＶＣＬ＋Ｖｔｐ−２ＶＢＥ）／Ｒ７４・・・（４）
Ｉ４＝（ＶＣＬ＋Ｖｔｐ−２ＶＢＥ）／Ｒ７４・・・（１）
Ｉ５＝ａ×Ｉ４＝ａ×（ＶＣＬ＋Ｖｔｐ−２ＶＢＥ）／Ｒ７４・・・（２）
Ｉ６＝ｂ×Ｉ５＝ａ×ｂ×（ＶＣＬ＋Ｖｔｐ−２ＶＢＥ）／Ｒ７４・・・（３）
Ｉ８＝Ｉ７−Ｉ６＝Ｉ７―ａ×ｂ×（ＶＣＬ＋Ｖｔｐ−２ＶＢＥ）／Ｒ７４・・・（４）
過電流保護基準電圧ＶＬＩＭＩＴは、図６（ａ）に示すように、電流Ｉ８と抵抗器８０抵抗値Ｒ８０により決定され、
ＶＬＩＭＩＴ＝Ｉ８×Ｒ８０＝Ｉ７×Ｒ８０−ａ×ｂ×（ＶＣＬ＋Ｖｔｐ−２ＶＢＥ）×Ｒ８０／Ｒ７４・・・（５）
と表される。
ＶＬＩＭＩＴ＝Ｉ８×Ｒ８０＝Ｉ７×Ｒ８０−ａ×ｂ×（ＶＣＬ＋Ｖｔｐ−２ＶＢＥ）×Ｒ８０／Ｒ７４・・・（５）
と表される。
ここで、
ＶＣＬ＜２ＶＢＥ−Ｖｔｐ
となった場合には、Ｉ４＝０となるため、Ｉ５＝０、Ｉ６＝０となり、Ｉ８＝Ｉ７となり、ＣＬ端子電圧ＶＣＬにかかわらず、ＶＬＩＭＩＴ＝Ｉ７×Ｒ８０となる。
ＶＣＬ＜２ＶＢＥ−Ｖｔｐ
となった場合には、Ｉ４＝０となるため、Ｉ５＝０、Ｉ６＝０となり、Ｉ８＝Ｉ７となり、ＣＬ端子電圧ＶＣＬにかかわらず、ＶＬＩＭＩＴ＝Ｉ７×Ｒ８０となる。
また、
ＶＣＬ＞ＶＣＬｃ
となる場合には、クランプ回路６９により、ＶＣＬ＝ＶＣＬｃとなる。
ＶＣＬ＞ＶＣＬｃ
となる場合には、クランプ回路６９により、ＶＣＬ＝ＶＣＬｃとなる。
図６（ｂ）に、ＣＬ端子電圧ＶＣＬと過電流保護基準電圧ＶＬＩＭＩＴの関係の一例を示す。図６（ｂ）に示すように、
２ＶＢＥ−Ｖｔｐ＜ＶＣＬ＜ＶＣＬｃ
の範囲内では、ＣＬ端子電圧ＶＣＬが高いほど、過電流保護基準電圧ＶＬＩＭＩＴが低くなる。過電流保護基準電圧ＶＬＩＭＩＴは、スイッチング素子１を流れるドレイン電流Ｉのピーク値Ｉｐを規定する過電流保護検出レベルＩＬＩＭＩＴを決定するので、過電流保護基準電圧ＶＬＩＭＩＴと過電流保護検出レベルＩＬＩＭＩＴの変換定数を任意の定数Ａとすると、
ＩＬＩＭＩＴ＝Ａ×ＶＩＬＩＭＩＴ・・・（６）
とういう式が成り立ち、ＣＬ端子電圧ＶＣＬが設定値（２ＶＢＥ−Ｖｔｐ）より高い場合に、その電圧値が高いほど過電流保護検出レベルＩＬＩＭＩＴが低くなる。
２ＶＢＥ−Ｖｔｐ＜ＶＣＬ＜ＶＣＬｃ
の範囲内では、ＣＬ端子電圧ＶＣＬが高いほど、過電流保護基準電圧ＶＬＩＭＩＴが低くなる。過電流保護基準電圧ＶＬＩＭＩＴは、スイッチング素子１を流れるドレイン電流Ｉのピーク値Ｉｐを規定する過電流保護検出レベルＩＬＩＭＩＴを決定するので、過電流保護基準電圧ＶＬＩＭＩＴと過電流保護検出レベルＩＬＩＭＩＴの変換定数を任意の定数Ａとすると、
ＩＬＩＭＩＴ＝Ａ×ＶＩＬＩＭＩＴ・・・（６）
とういう式が成り立ち、ＣＬ端子電圧ＶＣＬが設定値（２ＶＢＥ−Ｖｔｐ）より高い場合に、その電圧値が高いほど過電流保護検出レベルＩＬＩＭＩＴが低くなる。
ＣＬ端子電圧ＶＣＬは、抵抗器１１１、１１２により入力電圧ＶＩＮを定数倍した電圧あり、抵抗器１１１、１１２の抵抗値をＲ１１１、Ｒ１１２とすると、
ＶＣＬ＝Ｒ１１２×ＶＩＮ／（Ｒ１１１＋Ｒ１１２）・・・（７）
と表される。
ＶＣＬ＝Ｒ１１２×ＶＩＮ／（Ｒ１１１＋Ｒ１１２）・・・（７）
と表される。
さらに、トランス１１０の１次巻線１１０ＡのインダクタンスをＬｐとすると、スイッチング素子１を流れるドレイン電流ＩＤの傾きは、ＶＩＮ／Ｌｐとなるので、図１４より、実際のドレイン電流ＩＤのピーク値Ｉｐは、
Ｉｐ＝ＩＬＩＭＩＴ＋Ｔｄ×（ＶＩＮ／Ｌｐ）・・・（８）
と表される。したがって、過電流保護検出レベルＩＬＩＭＩＴは、
ＩＬＩＭＩＴ＝Ｉｐ−Ｔｄ×（ＶＩＮ／Ｌｐ）・・・（９）
と表される。
Ｉｐ＝ＩＬＩＭＩＴ＋Ｔｄ×（ＶＩＮ／Ｌｐ）・・・（８）
と表される。したがって、過電流保護検出レベルＩＬＩＭＩＴは、
ＩＬＩＭＩＴ＝Ｉｐ−Ｔｄ×（ＶＩＮ／Ｌｐ）・・・（９）
と表される。
ここで、入力電圧ＶＩＮにかかわらず、ドレイン電流ＩＤのピーク値Ｉｐを一定にするためには、（９）式より、過電流保護検出レベルＩＬＩＭＩＴは入力電圧ＶＩＮの増加に対してリニア（１次関数的）に低下する必要がある。（５）式、（６）式、（７）式より、図６（ａ）に示す最大電流ピーク値制御回路１６で決められる過電流保護検出レベルＩＬＩＭＩＴは入力電圧ＶＩＮの増加に対してリニアに低下する関数であり、その傾きは、調整可能な定数ａ、ｂ、Ａ、抵抗値Ｒ７４、Ｒ８０、Ｒ１１１、Ｒ１１２により決定されるため、これらの値の調整により、入力電圧ＶＩＮに依存しないドレイン電流ＩＤのピーク値Ｉｐを実現することができる。
また、制御回路１００の内部で決定されるａ、ｂ、Ａ、Ｒ７４、Ｒ８０に対して、抵抗器１１１、１１２で調整を行ってドレイン電流ＩＤのピーク値Ｉｐを一定にすることも可能であり、制御回路１００を例えば半導体素子として形成した場合でも、外付けの抵抗器Ｒ１１１、Ｒ１１２のみの調整にて、幅広い仕様の電源に対して入力電圧ＶＩＮに依存しないドレイン電流ＩＤのピーク値Ｉｐを実現することができる。
このように、入力電圧ＶＩＮに依存しないスイッチング素子１を流れるドレイン電流ＩＤのピーク値Ｉｐを実現することにより、出力電圧垂下時の出力電流の入力電圧依存性を低下させることができる。
また、図６（ａ）に示すように、コンパレータ８３には、基準電圧Ｖｒｅｆと、抵抗器８４、８５によって補助電源電圧ＶＣＣを抵抗分割した電圧が入力され、補助電源電圧ＶＣＣが一定電圧（設定値）以下、つまり、抵抗器８４、８５の抵抗値をＲ８４、Ｒ８５とすると、
ＶＣＣ＜Ｖｒｅｆ×（Ｒ８４＋Ｒ８５）／Ｒ８５
となった時に、コンパレータ８３はハイレベル信号を出力して、ＮｃｈＭＯＳＦＥＴ８２をオンする。これにより、抵抗８０を流れる電流Ｉ８が減少するため、出力電圧垂下時に補助電源電圧ＶＣＣが設定値よりも低くなると、過電流保護基準電圧ＶＬＩＭＩＴおよび過電流保護検出レベルＩＬＩＭＩＴが所定値まで低下する。
ＶＣＣ＜Ｖｒｅｆ×（Ｒ８４＋Ｒ８５）／Ｒ８５
となった時に、コンパレータ８３はハイレベル信号を出力して、ＮｃｈＭＯＳＦＥＴ８２をオンする。これにより、抵抗８０を流れる電流Ｉ８が減少するため、出力電圧垂下時に補助電源電圧ＶＣＣが設定値よりも低くなると、過電流保護基準電圧ＶＬＩＭＩＴおよび過電流保護検出レベルＩＬＩＭＩＴが所定値まで低下する。
このように、最大電流ピーク値制御回路１６は、入力電圧ＶＩＮが高くなるほど過電流保護検出レベルＩＬＩＭＩＴを低くすることにより、定電流領域でのスイッチング素子１を流れるドレイン電流ＩＤのピーク値Ｉｐを一定にし、定電流領域での出力電流の入力電圧依存性を小さくするとともに、出力電圧ＶＯおよび補助電源電圧ＶＣＣが低下したときには、過電流保護基準電圧ＶＬＩＭＩＴおよび過電流保護検出レベルＩＬＩＭＩＴを低下させ、負荷短絡時に出力へのエネルギと出力電流を減少させる、いわゆるフの字保護を実現することができる。
以上のように構成されたスイッチング電源装置の動作について、図面を用いて以下に説明する。
図１において、当該スイッチング電源装置の入力端子には、例えば商用の交流電源が整流され且つ平滑化された入力電圧ＶＩＮ（第１の直流電圧）が入力される。入力電圧ＶＩＮは、トランス１１０の１次巻線１１０Ａを介して、半導体装置１００のＤＲＡＩＮ端子に印加される。
図１において、当該スイッチング電源装置の入力端子には、例えば商用の交流電源が整流され且つ平滑化された入力電圧ＶＩＮ（第１の直流電圧）が入力される。入力電圧ＶＩＮは、トランス１１０の１次巻線１１０Ａを介して、半導体装置１００のＤＲＡＩＮ端子に印加される。
そして、レギュレータ２によって、ＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ入力電圧ＶＩＮに基づく電流が供給されるとともに、ＶＣＣ端子を介して補助電源部のコンデンサ１２１へも入力電圧ＶＩＮに基づく電流が供給され、補助電源電圧ＶＣＣおよび内部回路用電源ＶＤＤの電圧が上昇する。そして、内部回路用電源ＶＤＤの電圧が一定値に達すると、スイッチング素子１のスイッチング動作が開始される。
スイッチング素子１のスイッチング動作が開始されると、トランス１１０の各巻線にエネルギが供給されるようになり、２次巻線１１０Ｂ、補助巻線１１０Ｃに交流電圧が発生して、電流が流れる。
２次巻線１１０Ｂに流れる電流（２次電流）は、ダイオード１３０とコンデンサ１３１により整流され且つ平滑化されて、直流電力（出力電圧ＶＯと出力電流ＩＯ）となって負荷１３２に供給される。補助巻線１１０Ｃに流れる電流は、ダイオード１２０とコンデンサ１２１により整流され平滑化されて、半導体装置１００の補助電源として活用される。補助巻線１１０Ｃの極性が２次巻線１１０Ｂと同一であるので、補助電源電圧ＶＣＣは出力電圧ＶＯに比例した電圧となる。
スイッチング素子１のスイッチング動作が開始されると、出力電圧ＶＯおよび補助電源電圧ＶＣＣが上昇する。補助電源電圧ＶＣＣが上昇すると、誤差増幅器３の誤差電圧信号ＶＥＡＯの電圧が低下する。誤差電圧信号ＶＥＡＯの電圧が低下すると、ドレイン電流検出回路４およびドレイン電流制御回路５によりスイッチング素子１に流れる電流（ドレイン電流ＩＤ）が小さくなるように制御される。このような負帰還がかかることで、出力電圧ＶＯは安定化される。つまり、補助電源電圧ＶＣＣは出力電圧ＶＯの安定化にも利用される。
また、補助巻線１１０Ｃに発生する交流電圧は、ダイオード１２２により整流され、抵抗１２３と抵抗１２４により分圧されてＴＲ端子に入力される。２次巻線１１０Ｂに流れる電流（２次電流）がゼロになると、トランス１１０のインダクタンスとスイッチング素子１の寄生容量による共振現象が起こるので、２次電流オフ検出回路１１は、スイッチング素子１がターンオフした後の補助巻線１１０Ｃの電圧波形に現れる立ち下がりを検出して、２次電流のオフタイミングを検出する。
レギュレータ２は、スイッチング動作開始後、補助電源部への電流供給を停止し、補助電源電圧ＶＣＣが一定値以上になるとＶＣＣ端子から内部回路用電源ＶＤＤへ補助電源電圧ＶＣＣに基づく電流を供給する。これにより、通常動作時の半導体装置１００による消費電力を低く抑えている。一方、レギュレータ２は、補助電源電圧ＶＣＣが一定値を下回るとＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ入力電圧ＶＩＮに基づく電流を供給する。
スイッチング素子１のスイッチング動作は、フリップフロップ回路１５からの出力信号がＮＡＮＤ回路２０を介してゲートドライバ２１に入力されることにより行われる。フリップフロップ回路１５のセット端子には、発振器６からのクロック信号ｓｅｔ＿１もしくは２次デューティ制限回路１２からのクロック信号ｓｅｔ＿２のいずれか一方の信号が、クロック信号選択回路１３とＡＮＤ回路１４を介して入力される。これにより、スイッチング素子１には、一定周期のターンオンパルス信号が入力される。
一方、フリップフロップ回路１５のリセット端子には、オン時ブランキングパルス発生回路１７とドレイン電流制御回路５の出力信号がＡＮＤ回路１８を介して入力される。ドレイン電流制御回路５の出力信号は、ドレイン電流検出回路４の素子電流検出信号ＶＣＲの電圧が、過電流保護基準電圧ＶＬＩＭＩＴと誤差電圧信号ＶＥＡＯの電圧のうちの低い方の電圧に達すると出力される。したがって、ドレイン電流ＩＤが、誤差電圧信号ＶＥＡＯの電圧もしくは過電流保護基準電圧ＶＬＩＭＩＴで決まる電流値に達すると、スイッチング素子１はターンオフする。
以上のように、当該スイッチング電源装置は、発振周波数固定のピーク電流制御方式が基本動作となっている。また、スイッチング素子１のスイッチング動作が開始され、出力電圧ＶＯが安定化された後の動作は、図７に示すように、負荷１３２に流れる出力電流ＩＯの状態によって異なる。以下、当該スイッチング電源装置の動作について、負荷１３２が軽負荷から重負荷に変化する順にしたがって、＜（１）軽負荷時＞、＜（２）定電圧領域１＞、＜（３）定電圧領域２＞、＜（４）定電圧領域２と定電流領域の境界領域＞、＜（５）定電流領域＞、＜（６）フの字保護領域＞のそれぞれの状態に分けて説明する。
＜（１）軽負荷時＞
図８は、当該スイッチング電源装置の＜軽負荷時＞における各部の動作を表すタイミングチャートを示す図である。＜軽負荷時＞とは、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が、基準電圧源１０から出力された基準電圧ＶＲよりも低くなっている状態のことである。
図８は、当該スイッチング電源装置の＜軽負荷時＞における各部の動作を表すタイミングチャートを示す図である。＜軽負荷時＞とは、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が、基準電圧源１０から出力された基準電圧ＶＲよりも低くなっている状態のことである。
なお、図８〜１３において、ＶＣＣは補助電源電圧、ＶＤはスイッチング素子１の入力端子であるＤＲＡＩＮ端子の電圧、ＩＤはドレイン電流（すなわち素子電流検出信号ＶＣＲの電圧）、ＶＬＩＭＩＴは過電流保護基準電圧、ＩＤ２は２次側のダイオード１３０を流れる電流、ＶＴＲはＴＲ端子電圧、ＶＥＡＯは誤差電圧信号の電圧、ＶＲは基準電圧源１０の基準電圧、ＶＣ１は発振器６内のコンデンサ４７の電圧、ｓｅｔ＿１は発振器６が出力するクロック信号、ＶＣ２は２次デューティ制限回路１２内のコンデンサ３４の電圧、ｓｅｔ＿２は２次デューティ制限回路１２が出力するクロック信号、ｓｅｔはフリップフロップ回路１５のセット端子へ入力されるセット信号（ＡＮＤ回路１４の出力信号）、ｒｅｓｅｔはフリップフロップ回路１５のリセット端子へ入力されるリセット信号（ＡＮＤ回路１８の出力信号）、ＶＧはスイッチング素子の制御端子（ゲート端子）の電圧を表す。
但し、図８〜１３において、素子電流検出信号ＶＣＲ（ドレイン電流ＩＤ）のピーク値は、実際には過電流保護遅れ時間Ｔｄにより過電流保護基準電圧ＶＬＩＭＩＴもしくは誤差電圧信号ＶＥＡＯよりも大きくなるが、ここでは省略している。
負荷１３２に流れる出力電流ＩＯが小さい場合、２次巻線１１０Ｂに流れる電流も小さくなり、２次電流が流れる期間が短くなるので、２次デューティ制限回路１２の出力信号ｓｅｔ＿２が出力されるタイミングは、発振器６の出力信号ｓｅｔ＿１よりも速くなっている。よって、フリップフロップ回路１５のセット端子には発振器６からのクロック信号ｓｅｔ＿１が入力される（セット信号ｓｅｔ）。
一方、負荷１３２に流れる出力電流ＩＯが小さくなると、出力電圧ＶＯおよび補助電源電圧ＶＣＣが若干上昇する。補助電源電圧ＶＣＣが上昇するに従って誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が小さくなり、ドレイン電流検出回路４とドレイン電流制御回路５によりドレイン電流ＩＤが小さくなるように制御される。
ここで、誤差電圧信号ＶＥＡＯの電圧が基準電圧源１０に設定された２つの基準電圧ＶＲ１、ＶＲ２のうちの低電位側の基準電圧ＶＲ１より低くなると、軽負荷間欠発振制御回路８内のコンパレータ９の出力信号はローレベル信号となってＡＮＤ回路１４に入力され、フリップフロップ回路１５のセット端子へ入力されるセット信号ｓｅｔはローレベル信号となる。したがって、フリップフロップ回路１５のセット端子にスイッチング素子１のターンオンを決めるクロック信号が入力されなくなり、スイッチング素子１のスイッチング動作が停止する。また、この時、同時に、基準電圧源１０の基準電圧ＶＲが基準電圧ＶＲ１から高電位側の基準電圧ＶＲ２に切り替わる。
スイッチング素子１のスイッチング動作が停止すると、トランス１１０を介したエネルギの供給が停止するため、出力電圧ＶＯおよび補助電源電圧ＶＣＣが徐々に低下する。補助電源電圧ＶＣＣが低下すると、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が上昇するが、基準電圧源１０の基準電圧ＶＲが基準電圧ＶＲ１よりも高い基準電圧ＶＲ２となっているため、フリップフロップ回路１５のセット端子へ入力されるセット信号ｓｅｔはローレベル信号のままとなり、スイッチング素子１のスイッチング動作はすぐには再開されない。
出力電圧ＶＯと補助電源電圧ＶＣＣがさらに低下し、誤差電圧信号ＶＥＡＯの電圧が基準電圧ＶＲ２よりも高い電圧になると、コンパレータ９の出力信号がハイレベル信号となってＡＮＤ回路１４に入力され、発振器６からのクロック信号ｓｅｔ＿１によってスイッチング素子１のスイッチング動作が再開される。また、この時、同時に、基準電圧源１０の基準電圧ＶＲが基準電圧ＶＲ２から低電位側の基準電圧ＶＲ１に切り替わる。
スイッチング素子１のスイッチング動作が再開された時の誤差電圧信号ＶＥＡＯの電圧は基準電圧ＶＲ２であり、スイッチング素子１に流れるドレイン電流ＩＤは、スイッチスイッチング動作停止時の電流値よりも大きくなっている。したがって、出力電圧ＶＯおよび補助電源電圧ＶＣＣが上昇して誤差電圧信号ＶＥＡＯの電圧が低下する。そして、誤差電圧信号ＶＥＡＯの電圧が基準電圧ＶＲ１よりも低くなると再びスイッチング素子１のスイッチング動作が停止する。
このように、負荷１３２に流れる出力電流ＩＯが小さい場合には、スイッチング素子１のスイッチング動作が停止、再開する間欠発振動作になる。このスイッチング素子１のスイッチング動作の停止、再開は、出力電圧ＶＯと補助電源電圧ＶＣＣの上昇、低下の速度に依存している。つまり、出力電流ＩＯが小さいほど、出力電圧ＶＯと補助電源電圧ＶＣＣの上昇が早く、低下が遅くなるため、スイッチング素子１のスイッチング動作停止期間が長くなる。
以上の動作により、＜軽負荷時＞にはスイッチング素子１のスイッチング動作が停止、再開する間欠発振制御となり、負荷１３２への出力電流ＩＯが小さくなるほど、スイッチング素子１のスイッチング動作停止期間が長くなる。これにより、＜軽負荷時＞のスイッチング素子１のスイッチング動作によるロスを削減でき、消費電力、効率の改善が可能となる。また、この間欠発振制御により、＜軽負荷時＞の出力電圧ＶＯの上昇も抑えることが可能となる。
なお、間欠発振制御時には、スイッチング素子１の発振周波数が低くなり、可聴周波数帯域に入ると、通常、トランスの磁気歪音が聞こえるようになるが、当該スイッチング電源装置では、間欠発振制御時のドレイン電流ＩＤのピーク値Ｉｐが基準電圧ＶＲ１と基準電圧ＶＲ２で決まる電流値で低く制御されるので、実質的な磁気歪音を聞こえなくすることができる。よって、トランスの磁気歪音の影響を考慮することなく、間欠発振の周波数を十分に低くでき、待機時の消費電力を大幅に削減することができる。
例えば、基準電圧源１０の第１の基準電圧ＶＲ１と第２の基準電圧ＶＲ２をそれぞれ過電流保護基準電圧ＶＬＩＭＩＴの１５％程度（より好ましくは１５％。）、２０％程度（より好ましくは２０％。）に設定することで、間欠発振制御時のドレイン電流ＩＤのピーク値Ｉｐを十分に小さくできるので、トランスの磁気歪音の影響をなくすことができ、かつ、間欠発振の周波数を十分に小さくすることができるので、待機時の消費電力を大幅に削減できる。
＜（２）定電圧領域１＞
図９は、当該スイッチング電源装置の＜定電圧領域１＞における各部の動作を表すタイミングチャートを示す図である。この＜定電圧領域１＞とは、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が基準電圧源１０から出力された基準電圧ＶＲよりも高く、かつ過電流保護基準電圧ＶＬＩＭＩＴよりも低くなっている状態のことである。
図９は、当該スイッチング電源装置の＜定電圧領域１＞における各部の動作を表すタイミングチャートを示す図である。この＜定電圧領域１＞とは、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が基準電圧源１０から出力された基準電圧ＶＲよりも高く、かつ過電流保護基準電圧ＶＬＩＭＩＴよりも低くなっている状態のことである。
負荷１３２に流れる出力電流ＩＯが軽負荷時よりも大きくなり、出力電圧ＶＯが軽負荷時よりも若干低くなって、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が基準電圧源１０から出力された基準電圧ＶＲよりも高く、かつ過電流保護基準電圧ＶＬＩＭＩＴよりも低い状態になると、軽負荷間欠発振制御回路８内のコンパレータ９の出力信号はハイレベル信号となってＡＮＤ回路１４に入力される。
また、＜定電圧領域１＞では、例えば、負荷１３２に流れる出力電流ＩＯが小さくなると、出力電圧ＶＯおよび補助電源電圧ＶＣＣが若干上昇する。補助電源電圧ＶＣＣが上昇するに伴って誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が小さくなり、ドレイン電流制御回路５によりスイッチング素子１を流れるドレイン電流ＩＤのピーク値Ｉｐが小さくなるように制御される。逆に、出力電流ＩＯが大きくなる時には、補助電源電圧ＶＣＣの低下に伴って誤差電圧信号ＶＥＡＯが大きくなることにより、ドレイン電流ＩＤのピーク値Ｉｐが大きくなるように制御される。
また、この＜定電圧領域１＞では、２次巻線１１０Ｂに流れる電流も小さく、２次電流が流れる期間が短くなるので、２次デューティ制限回路１２の出力信号ｓｅｔ＿２が出力されるタイミングは、発振器６の出力信号ｓｅｔ＿１よりも速くなっている。よって、フリップフロップ回路１５のセット端子には発振器６からのクロック信号ｓｅｔ＿１が入力される（セット信号ｓｅｔ）。
このように、＜定電圧領域１＞では、当該スイッチング電源装置は、間欠発振制御から外れ、発振器６からのクロック信号ｓｅｔ＿１をセット信号ｓｅｔとし、ドレイン電流検出回路４から出力される素子電流検出信号ＶＣＲの電圧と誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧を比較して出力されるドレイン電流制御回路５からの出力信号をリセット信号ｒｅｓｅｔとした、固定発振周波数のピーク電流制御方式による動作状態となり、スイッチング素子１の発振周波数を一定のまま、スイッチング素子１のオン時間Ｔｏｎを変化させることで１次巻線１１０Ａと２次巻線１１０Ｂへのエネルギ供給量を変化させ、出力電圧ＶＯを一定にする。
また、このように、＜定電圧領域１＞では、スイッチング素子１の発振周波数を一定のまま、スイッチング素子１のオン時間Ｔｏｎを変化させることで出力電圧ＶＯを一定にするので、トランスの耳鳴りを防止することができる。
＜（３）定電圧領域２＞
図１０は、当該スイッチング電源装置の＜定電圧領域２＞における各部の動作を表すタイミングチャートを示す図である。この＜定電圧領域２＞とは、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴよりも高くなっている状態のことである。
図１０は、当該スイッチング電源装置の＜定電圧領域２＞における各部の動作を表すタイミングチャートを示す図である。この＜定電圧領域２＞とは、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴよりも高くなっている状態のことである。
負荷１３２に流れる出力電流ＩＯが＜定電圧領域１＞よりも大きくなり、出力電圧ＶＯが＜定電圧領域１＞よりも若干低くなって、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴよりも高くなると、ドレイン電流制御回路５は、ドレイン電流検出回路４から出力される素子電流検出信号ＶＣＲの電圧を過電流保護基準電圧ＶＬＩＭＩＴと比較して、素子電流検出信号ＶＣＲが過電流保護基準電圧ＶＬＩＭＩＴ（一定値）に達すると、スイッチング素子１をターンオフさせる信号を出力する。
これにより、＜定電圧領域２＞においては、スイッチング素子１を流れるドレイン電流ＩＤのピーク値Ｉｐが過電流保護基準電圧ＶＬＩＭＩＴで決まる電流値で固定されることになる。
また、この＜定電圧領域２＞では、２次巻線１１０Ｂに流れる電流は最大値に達しているが、２次電流オンデューティが２次デューティ制限回路１２で設定された一定値まで達していないため、２次デューティ制限回路１２の出力信号ｓｅｔ＿２が出力されるタイミングは、発振器６の出力信号ｓｅｔ＿１よりも速くなっている。よって、フリップフロップ回路１５のセット端子には発振器６からのクロック信号ｓｅｔ＿１が入力される（セット信号ｓｅｔ）。
さらに、
誤差電圧信号ＶＥＡＯの電圧 ＞ 過電流保護基準電圧ＶＬＩＭＩＴ
の状態では、発振周波数調整回路７が、誤差電圧信号ＶＥＡＯの電圧と過電流保護基準電圧ＶＬＩＭＩＴの差に応じてスイッチング素子１の発振周波数を高くする信号を発振器６へ出力する。
誤差電圧信号ＶＥＡＯの電圧 ＞ 過電流保護基準電圧ＶＬＩＭＩＴ
の状態では、発振周波数調整回路７が、誤差電圧信号ＶＥＡＯの電圧と過電流保護基準電圧ＶＬＩＭＩＴの差に応じてスイッチング素子１の発振周波数を高くする信号を発振器６へ出力する。
このように、＜定電圧領域２＞では、当該スイッチング電源装置は、負荷が重くなるほど発振周波数が高くなる発振器６からのクロック信号ｓｅｔ＿１をセット信号ｓｅｔとし、ドレイン電流検出回路４から出力される素子電流検出信号ＶＣＲの電圧と過電流保護基準電圧ＶＬＩＭＩＴを比較して出力されるドレイン電流制御回路５からの出力信号をリセット信号とした、固定ピーク電流の発振周波数制御方式による動作状態となり、スイッチング素子１の発振周波数を変化させることで１次巻線１１０Ａと２次巻線１１０Ｂへのエネルギ供給量を変化させ、出力電圧ＶＯを一定にする。
なお、負荷１３２に流れる出力電流ＩＯが大きくなると、スイッチング素子１の発振周波数が高くなるが、２次電流オフ検出回路１０から発振器６への出力信号Ｄ２＿ｏｎがハイレベル信号の間、発振器６から次のワンパルス信号ｓｅｔ＿１が出力されないようになっているため、２次電流が流れ終わった後に次のターンオンパルス信号が発生する。つまり、当該スイッチング電源装置は非連続モード動作となっている。
＜（４）定電圧領域２と定電流領域の境界領域＞
図１１は、当該スイッチング電源装置の＜定電圧領域２と定電流領域の境界領域＞における各部の動作を表すタイミングチャートを示す図である。この＜定電圧領域２と定電流領域の境界領域＞とは、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴよりも高く、かつ発振器６から出力される第１のクロック信号ｓｅｔ＿１と２次デューティ制限回路１２から出力される第２のクロック信号ｓｅｔ＿２のタイミングが同時になる状態、つまり、２次電流のオンデューティが設定値（一定値）に達した状態のことである。
図１１は、当該スイッチング電源装置の＜定電圧領域２と定電流領域の境界領域＞における各部の動作を表すタイミングチャートを示す図である。この＜定電圧領域２と定電流領域の境界領域＞とは、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴよりも高く、かつ発振器６から出力される第１のクロック信号ｓｅｔ＿１と２次デューティ制限回路１２から出力される第２のクロック信号ｓｅｔ＿２のタイミングが同時になる状態、つまり、２次電流のオンデューティが設定値（一定値）に達した状態のことである。
＜定電圧領域２＞では、スイッチング素子１を流れるドレイン電流ＩＤのピーク値Ｉｐが過電流保護基準電圧ＶＬＩＭＩＴで決まる電流値で固定され、発振周波数調整回路７により負荷が重くなるにつれてクロック信号ｓｅｔ＿１の発振周波数が高くなるように制御されている。したがって、＜定電圧領域２＞では、負荷１３２に流れる出力電流ＩＯが大きくなるとクロック信号ｓｅｔ＿１の発振周波数が高くなって２次電流オンデューティが大きくなる。
そして、２次電流オンデューティが２次デューティ制限回路１２で設定された一定値になると、２次デューティ制限回路１２からのクロック信号ｓｅｔ＿２と発振器６からのクロック信号ｓｅｔ＿１のタイミングが等しくなる。このクロック信号選択回路１３に入力されるクロック信号がクロック信号ｓｅｔ＿１からクロック信号ｓｅｔ＿２に切り替わる領域、すなわち２次電流オンデューティが２次デューティ制限回路１２で設定された一定値に達した瞬間の領域が、＜定電圧領域２と定電流領域の境界領域＞である。
当該スイッチング電源装置は非連続モード動作となっているので、負荷１３２に供給されるエネルギは、出力電圧ＶＯ、出力電流ＩＯ、トランス１１０の１次巻線１１０ＡのインダクタンスＬｐ、スイッチング素子１を流れるドレイン電流ＩＤのピーク値Ｉｐ、スイッチング素子１の発振周波数ｆｏｓｃより、
ＶＯ×ＩＯ＝（１／２）×Ｌｐ×Ｉｐ×Ｉｐ×ｆｏｓｃ・・・（１０）
と表される。
ＶＯ×ＩＯ＝（１／２）×Ｌｐ×Ｉｐ×Ｉｐ×ｆｏｓｃ・・・（１０）
と表される。
ここで、この＜定電圧領域２と定電流領域の境界領域＞では、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴよりも高くなっているため、スイッチング素子１を流れるドレイン電流のピーク値Ｉｐが過電流保護基準電圧ＶＬＩＭＩＴで決まる電流値で固定される。つまり、スイッチング素子１に流れるドレイン電流ＩＤが過電流保護基準電圧ＶＬＩＭＩＴで決められた電流値ＩＬＩＭＩＴに達した時に、スイッチング素子１がターンオフする。
前述しているように、制御回路においてドレイン電流ＩＤが過電流保護検出レベルＩＬＩＭＩＴに達するのを検出してから、実際にスイッチング素子１がターンオフするまでには過電流保護遅れ時間Ｔｄが存在するため、図１４に示すように、入力電圧ＶＩＮが高くなるほど、実際のドレイン電流ＩＤのピーク値Ｉｐは電流値ＩＬＩＭＩＴよりも高くなる。しかし、本実施の形態では、最大電流ピーク値制御回路１６と入力電圧検出用の抵抗器１１１、１１２により、入力電圧ＶＩＮが高くなるほど過電流保護基準電圧ＶＬＩＭＩＴおよび過電流保護検出レベルＩＬＩＭＩＴを低下させるので、過電流保護遅れ時間Ｔｄによるピーク値Ｉｐの上昇を相殺し、ドレイン電流ＩＤのピーク値Ｉｐを入力電圧ＶＩＮの変化に対してほぼ一定にすることが可能となる。
また、スイッチング素子１がターンオフして２次巻線１１０Ｂに電流が流れ始める時の２次電流のピーク電流値は、トランス１１０の１次巻線１１０Ａと２次巻線１１０Ｂの巻数比で決まる電流値となるため、２次電流のピーク電流値も一定となる。出力電圧ＶＯが一定の場合、２次電流の傾きも一定であるため、２次電流のピーク電流値が一定のときの２次電流が流れる期間は常に一定となる。
したがって、この＜定電圧領域２と定電流領域の境界領域＞においては、２次電流が流れる期間は常に一定となるので、クロック信号ｓｅｔ＿２の発振周波数は常に一定の値となる。よって、クロック信号ｓｅｔ＿１とクロック信号ｓｅｔ＿２の発振周波数が等しくなる＜定電圧領域２と定電流領域の境界領域＞では、スイッチング素子１の発振周波数ｆｏｓｃは常に一定の値となる。
一方、トランス１１０の１次巻線１１０ＡのインダクタンスＬｐが変化した場合には、２次電流の傾きも変化する。２次電流のピーク電流値が一定になっている場合、インダクタンスＬｐが大きくなると２次電流の傾きが大きくなり、２次電流が流れる期間が長くなるので、クロック信号ｓｅｔ＿２の発振周波数は低くなる。よって、この＜定電圧領域２と定電流領域の境界領域＞では、インダクタンスＬｐが大きくなると、スイッチング素子１の発振周波数ｆｏｓｃが低くなる。
これとは逆に、インダクタンスＬｐが小さくなると２次電流の傾きが小さくなり、２次電流が流れる期間が短くなるので、クロック信号ｓｅｔ＿２の発振周波数は高くなる。よって、この＜定電圧領域２と定電流領域の境界領域＞では、インダクタンスＬｐが小さくなると、スイッチング素子１の発振周波数ｆｏｓｃが高くなる。
以上より、＜定電圧領域２と定電流領域の境界領域＞においては、トランス１１０の１次巻線１１０ＡのインダクタンスＬｐとスイッチング素子１の発振周波数ｆｏｓｃの積が一定になるため、（１０）式の関係から、出力電流ＩＯが一定となる。したがって、＜定電圧領域２と定電流領域の境界領域＞での出力電流ＩＯは、発振周波数とトランスのインダクタンス値のばらつきの影響を受けない。
＜（５）定電流領域＞
図１２は、当該スイッチング電源装置の＜定電流領域＞における各部の動作を表すタイミングチャートを示す図である。この＜定電流領域＞とは、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴよりも高く、かつ２次デューティ制限回路１２より出力されるクロック信号ｓｅｔ＿２によってスイッチング素子１のスイッチング動作が行われている領域のことである。
図１２は、当該スイッチング電源装置の＜定電流領域＞における各部の動作を表すタイミングチャートを示す図である。この＜定電流領域＞とは、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴよりも高く、かつ２次デューティ制限回路１２より出力されるクロック信号ｓｅｔ＿２によってスイッチング素子１のスイッチング動作が行われている領域のことである。
負荷１３２に流れる出力電流ＩＯが＜定電圧領域２と定電流領域の境界領域＞における出力電流ＩＯよりも大きくなるように負荷を重くすると、上述したように２次電流のピーク電流値と２次電流オンデューティが一定で、トランス１１０の２次巻線１１０Ｂに供給されるエネルギが既に最大となっているので、出力電圧ＶＯが低下する。
出力電圧ＶＯが低下すると、２次電流の傾きが大きくなって２次電流が流れる期間が長くなるため、２次デューティ制限回路１２からの出力信号ｓｅｔ＿２が出力されるタイミングは、発振器６からの出力信号ｓｅｔ＿１よりも遅くなり、クロック信号選択回路１３からは、クロック信号ｓｅｔ＿２が出力される。クロック信号ｓｅｔ＿２は、２次電流オンデューティが一定になるように出力されるため、２次電流オンデューティが一定値に制御されたまま、スイッチング素子１の発振周波数が低くなる。よって、負荷が重くなるにつれて、２次電流のピーク電流値と２次電流オンデューティが一定値のまま、スイッチング素子１の発振周波数が低下するように制御される。
ここで、２次電流オンデューティが一定値の場合、出力電流ＩＯは、２次電流オンデューティをＤ２、２次電流のピーク電流値をＩ２ｐとすると、以下の式で表される。
ＩＯ＝（１／２）×Ｉ２ｐ×Ｄ２・・・（１１）
２次電流のピーク電流値Ｉ２ｐは、スイッチング素子１に流れるドレイン電流ＩＤのピーク値Ｉｐが過電流保護基準電圧ＶＬＩＭＩＴで決まる電流値で制御されているため一定である。さらに、上述したように入力電圧ＶＩＮによってスイッチング素子１に流れるドレイン電流ＩＤのピーク電流Ｉｐが変化しないようになっているため、トランス１１０の１次巻線１１０ＡのインダクタンスＬｐ、スイッチング素子１の発振周波数ｆｏｓｃ、入力電圧ＶＩＮに関係なく、一定の出力電流ＩＯを得ることができ、ばらつきの少ない、高精度の定電流垂下特性を得られる。
ＩＯ＝（１／２）×Ｉ２ｐ×Ｄ２・・・（１１）
２次電流のピーク電流値Ｉ２ｐは、スイッチング素子１に流れるドレイン電流ＩＤのピーク値Ｉｐが過電流保護基準電圧ＶＬＩＭＩＴで決まる電流値で制御されているため一定である。さらに、上述したように入力電圧ＶＩＮによってスイッチング素子１に流れるドレイン電流ＩＤのピーク電流Ｉｐが変化しないようになっているため、トランス１１０の１次巻線１１０ＡのインダクタンスＬｐ、スイッチング素子１の発振周波数ｆｏｓｃ、入力電圧ＶＩＮに関係なく、一定の出力電流ＩＯを得ることができ、ばらつきの少ない、高精度の定電流垂下特性を得られる。
また、定電流領域の出力電流ＩＯとトランス１１０のインダクタンスＬｐには、トランス１１０の１次巻線１１０Ａと２次巻線１１０Ｂの巻数比をＮＰ／ＮＳ、定電圧領域と定電流領域の境界領域におけるスイッチング素子１の発振周波数をｆｏｓｃｍａｘとすると、
ＩＯ ∝ Ｉｐ×Ｄ２×（ＮＰ／ＮＳ）
Ｌｐ ∝ ｛Ｄ２／（ｆｏｓｃｍａｘ×Ｉｐ）｝×（ＮＰ／ＮＳ）
の関係が成り立ち、２次電流オンデューティＤ２は予め決められた値であるので、出力電流ＩＯはピーク電流Ｉｐと巻数比ＮＰ／ＮＳにより値が決定し、インダクタンスＬｐは発振周波数ｆｏｓｃｍａｘとピーク電流Ｉｐと巻数比ＮＰ／ＮＳにより値が決定する。
ＩＯ ∝ Ｉｐ×Ｄ２×（ＮＰ／ＮＳ）
Ｌｐ ∝ ｛Ｄ２／（ｆｏｓｃｍａｘ×Ｉｐ）｝×（ＮＰ／ＮＳ）
の関係が成り立ち、２次電流オンデューティＤ２は予め決められた値であるので、出力電流ＩＯはピーク電流Ｉｐと巻数比ＮＰ／ＮＳにより値が決定し、インダクタンスＬｐは発振周波数ｆｏｓｃｍａｘとピーク電流Ｉｐと巻数比ＮＰ／ＮＳにより値が決定する。
したがって、定電流領域の出力電流ＩＯと発振周波数ｆｏｓｃｍａｘを任意の値に設定した場合、スイッチング電源装置がドレイン電流のピーク電流値Ｉｐを変更できない構成であると、インダクタンスＬｐや巻線比ＮＰ／ＮＳなどのトランスパラメータは一義的に決まるが、当該スイッチング電源装置は、抵抗器１１１、１１２の抵抗値の設定により過電流保護検出レベルＩＬＩＭＩＴを調整できる（すなわち、ドレイン電流のピーク電流Ｉｐを変更できる）ので、トランスパラメータの設定の自由度を大きくすることができる。
＜（６）フの字保護領域＞
図１３は、当該スイッチング電源装置の＜フの字保護領域＞における各部の動作を表すタイミングチャートを示す図である。この＜フの字保護領域＞とは、＜定電流領域＞において、補助電源電圧ＶＣＣが最大電流ピーク値制御回路１６で設定された電圧値よりも低くなり、最大電流ピーク値制御回路１６により過電流保護基準電圧ＶＬＩＭＩＴを小さくした領域のことである。
図１３は、当該スイッチング電源装置の＜フの字保護領域＞における各部の動作を表すタイミングチャートを示す図である。この＜フの字保護領域＞とは、＜定電流領域＞において、補助電源電圧ＶＣＣが最大電流ピーク値制御回路１６で設定された電圧値よりも低くなり、最大電流ピーク値制御回路１６により過電流保護基準電圧ＶＬＩＭＩＴを小さくした領域のことである。
＜定電流領域＞では、負荷１３２の負荷を重くするとそれに伴い一定の出力電流ＩＯのまま出力電圧ＶＯと補助電源電圧ＶＣＣが垂下していく。ここで、補助電源電圧ＶＣＣが最大電流ピーク値制御回路１６で設定された電圧値よりも低くなると、最大電流ピーク値制御回路１６は、過電流保護基準電圧ＶＬＩＭＩＴおよび過電流保護検出レベルＩＬＩＭＩＴを所定値まで小さくする。
これにより、スイッチング素子１に流れるドレイン電流ＩＤのピーク値および２次巻線１１０Ｂに流れる２次電流のピーク値が低くなるため、（１１）式により、出力電流ＩＯが小さくなる。この動作により、出力電圧ＶＯが低下した時の出力電流ＩＯが小さくなるため、負荷短絡時などの過負荷時に出力電流ＩＯを小さく抑えることができ、安全性の高い保護を実現できる。
例えば、最大電流ピーク値制御回路１６における設定値を、＜定電圧領域＞で安定化されているときの補助電源電圧ＶＣＣの３０％程度（安定化用基準電圧の３０％程度。より好ましくは、３０％。）に設定する。これにより、出力電圧ＶＯが十分に垂下してから出力電流ＩＯを小さくできるため、充電器の定電流領域を十分に確保しつつ、負荷短絡時などの過負荷時に出力電流ＩＯを十分に小さくできるようになる。
また、例えば最大電流ピーク値制御回路１６により、この低下後の過電流保護基準電圧を通常時の（例えば＜定電流領域＞での）過電流保護基準電圧（過電流保護基準電圧の最大値）の２０％程度（より好ましくは２０％。）に低下させる。これにより、負荷短絡時の出力電流ＩＯも定電流領域における出力電流ＩＯの２０％程度になるため、負荷短絡時などの過負荷時に出力電流ＩＯを十分に小さく抑えることができ、安全性の高い保護を実現できる。
また、出力電圧ＶＯが低くなると、２次電流オンデューティが一定値で制御されているためにスイッチング素子１の発振周波数が低くなる。通常、発振周波数が低くなり、可聴周波数帯域に入ると、トランスの磁気歪音が聞こえるようになるが、当該スイッチング電源装置では、出力電圧ＶＯが低くなって発振周波数が低くなると、スイッチング素子１に流れるドレイン電流ＩＤのピーク値および２次巻線１１０Ｂに流れる２次電流のピーク値も低くなるので、発振周波数の低下が抑制され、可聴周波数帯域に入ることを防ぐことができる。
また、可聴周波数帯域に入った場合でも、スイッチング素子１に流れるドレイン電流ＩＤのピーク値および２次巻線１１０Ｂに流れる２次電流のピーク値が非常に小さくなっているため、実質的な磁気歪音を聞こえなくすることができる。
以上のように、本実施の形態によれば、２次側の定電流制御回路や、出力電流検出抵抗、フォトカプラを不要にでき、低コスト、最小部品点数、最小電力ロスで十分な精度の定電流垂下特性を実現できる。したがって、少ない部品点数で十分な精度の充電器用スイッチング電源を構成でき、充電器用スイッチング電源の低コスト化、小型化、省エネ化を実現できる。
また、定電流領域では、スイッチング素子に流れるドレイン電流のピーク値を一定値にし、２次電流オンデューティを一定値に制御することで、定電流垂下特性を実現している。さらに、発振周波数やトランスのインダクタンスのばらつきが出力電流の定電流値に影響しないため、トータルのばらつきも非常に小さくなり、高精度の定電流垂下特性を実現できる。
さらに、入力電圧を検出し、入力電圧の上昇とともにスイッチング素子１を流れるドレイン電流の過電流保護検出レベルを低くしているので、過電流保護遅れ時間による実際のドレイン電流のピーク値の入力電圧依存性を低減することができ、出力電流が入力電圧に依存しない良好な定電流垂下特性を実現できる。
また、過電流保護検出レベルを調整することができるので、定電流領域の出力電流ＩＯと発振周波数ｆｏｓｃｍａｘを任意の値に設定した場合に、トランス１１０のインダクタンスＬｐや１次巻線１１０Ａと２次巻線１１０Ｂの巻線比ＮＰ／ＮＳなどのトランスパラメータの設定の自由度を大きくすることができる。
また、軽負荷時には、スイッチング素子に流れるドレイン電流のピーク値を小さくした間欠発振になるので、軽負荷時の出力電圧上昇を抑え、消費電力を減らすことができ、待機時の省エネ化も実現できる。
また、過負荷時において、出力電圧が一定値以下になった時には、２次電流オンデューティを一定値に制御したまま、スイッチング素子に流れるドレイン電流のピーク値を低下させるので、過負荷時において、出力電圧が低下した時に、出力電流が小さくなるフの字保護機能を実現でき、安全性の高い電源装置を構成できる。
また、スイッチング素子と制御回路については同一半導体内に設けて容易に単一化することができる。また、制御回路のみを同一半導体内に設けて容易に単一化することもできる。したがって、主要な回路部品を単一半導体内に設けることで、回路を構成するための部品点数を削減することができ、電源装置として、容易に小型化および軽量化さらにコスト低減化を実現することができる。
本発明にかかるスイッチング電源装置によれば、低コストかつ最小の部品点数によって、十分な精度の定電流垂下特性を実現することができるので、携帯電話やデジタルスチルカメラ等のポータブル機器用充電器などに有用である。
１ スイッチング素子
２ レギュレータ
３ 誤差増幅器
４ ドレイン電流検出回路
５ ドレイン電流制御回路
６ 発振器
７ 発振周波数調整回路
８ 軽負荷間欠発振制御回路
９ コンパレータ
１０ 基準電圧源
１１ ２次電流オフ検出回路
１２ ２次デューティ制限回路
１３ クロック信号選択回路
１４ ＡＮＤ回路
１５ フリップフロップ回路
１６ 最大電流ピーク値制御回路
１７ オン時ブランキングパルス発生回路
１８ ＡＮＤ回路
１９ 過熱保護回路
２０ ＮＡＮＤ回路
２１ ゲートドライバ
２２ コンパレータ
２３、２４ ワンパルス信号発生回路
２５ フリップフロップ回路
２６ インバータ回路
２７、３６ ＡＮＤ回路
２８ 定電流源
２９、３０、３１ スイッチ
３２、３３ ＮｃｈＭＯＳＦＥＴ
３４ コンデンサ
３５ コンパレータ
３７ ワンパルス信号発生回路
３８、３９ ワンパルス信号発生回路
４０ ＯＲ回路
４１、４２ フリップフロップ回路
４３ ＡＮＤ回路
４４ ワンパルス信号発生回路
４５ ヒステリシスコンパレータ
４６ 基準電圧源
４７ コンデンサ
４８ ワンパルス信号発生回路
４９ インバータ回路
５０ ＡＮＤ回路
５１ 定電流源
５２、５３、５４ スイッチ
５５、５６ ＮｃｈＭＯＳＦＥＴ
５７、５８ ＮＰＮトランジスタ
５９、６０ 抵抗器
６１、６２、６３、６４、６７、６８ ＰｃｈＭＯＳＦＥＴ
６５、６６ ＮｃｈＭＯＳＦＥＴ
６９ クランプ回路
７０、７５、７６ ＰｃｈＭＯＳＦＥＴ
７１、７３ ＮＰＮトランジスタ
７２、７９、８１ 定電流源
７４、８０、８４、８５ 抵抗器
７７、７８、８２ ＮｃｈＭＯＳＦＥＴ
８３ コンパレータ
１００ スイッチング電源装置制御用の半導体装置
１１０ トランス
１１０Ａ １次巻線
１１０Ｂ ２次巻線
１１０Ｃ 補助巻線
１１１、１１２ 抵抗器
１２０、１３０ ダイオード
１２１、１３１ コンデンサ
１２２ ダイオード
１２３、１２４ 抵抗器
１３２ 負荷
２ レギュレータ
３ 誤差増幅器
４ ドレイン電流検出回路
５ ドレイン電流制御回路
６ 発振器
７ 発振周波数調整回路
８ 軽負荷間欠発振制御回路
９ コンパレータ
１０ 基準電圧源
１１ ２次電流オフ検出回路
１２ ２次デューティ制限回路
１３ クロック信号選択回路
１４ ＡＮＤ回路
１５ フリップフロップ回路
１６ 最大電流ピーク値制御回路
１７ オン時ブランキングパルス発生回路
１８ ＡＮＤ回路
１９ 過熱保護回路
２０ ＮＡＮＤ回路
２１ ゲートドライバ
２２ コンパレータ
２３、２４ ワンパルス信号発生回路
２５ フリップフロップ回路
２６ インバータ回路
２７、３６ ＡＮＤ回路
２８ 定電流源
２９、３０、３１ スイッチ
３２、３３ ＮｃｈＭＯＳＦＥＴ
３４ コンデンサ
３５ コンパレータ
３７ ワンパルス信号発生回路
３８、３９ ワンパルス信号発生回路
４０ ＯＲ回路
４１、４２ フリップフロップ回路
４３ ＡＮＤ回路
４４ ワンパルス信号発生回路
４５ ヒステリシスコンパレータ
４６ 基準電圧源
４７ コンデンサ
４８ ワンパルス信号発生回路
４９ インバータ回路
５０ ＡＮＤ回路
５１ 定電流源
５２、５３、５４ スイッチ
５５、５６ ＮｃｈＭＯＳＦＥＴ
５７、５８ ＮＰＮトランジスタ
５９、６０ 抵抗器
６１、６２、６３、６４、６７、６８ ＰｃｈＭＯＳＦＥＴ
６５、６６ ＮｃｈＭＯＳＦＥＴ
６９ クランプ回路
７０、７５、７６ ＰｃｈＭＯＳＦＥＴ
７１、７３ ＮＰＮトランジスタ
７２、７９、８１ 定電流源
７４、８０、８４、８５ 抵抗器
７７、７８、８２ ＮｃｈＭＯＳＦＥＴ
８３ コンパレータ
１００ スイッチング電源装置制御用の半導体装置
１１０ トランス
１１０Ａ １次巻線
１１０Ｂ ２次巻線
１１０Ｃ 補助巻線
１１１、１１２ 抵抗器
１２０、１３０ ダイオード
１２１、１３１ コンデンサ
１２２ ダイオード
１２３、１２４ 抵抗器
１３２ 負荷
Claims (14)
- １次巻線と２次巻線と補助巻線とを有するトランスと、
前記１次巻線に入力される第１の直流電圧をスイッチング動作によってスイッチング制御するスイッチング素子と、
前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する２次側交流電圧を整流し且つ平滑化して、出力電圧として第２の直流電圧を生成する出力電圧生成部と、
前記スイッチング素子のスイッチング動作によって前記補助巻線に発生する補助側交流電圧を整流し且つ平滑化して、前記出力電圧に比例する補助電源電圧を生成する補助電源部と、
前記第１の直流電圧を検出する入力電圧検出回路と、
前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、
を備え、前記スイッチング素子のスイッチング動作を制御することにより、前記出力電圧生成部に接続される負荷へ一定の出力電流を供給するスイッチング電源装置であって、
前記制御回路は、
前記スイッチング素子を流れる素子電流を検出する素子電流検出機能と、
前記入力電圧検出回路により検出された前記第１の直流電圧に応じて、前記素子電流の最大値を規定する電流リミットを調整する電流リミット調整機能と、
前記素子電流検出機能により検出された前記素子電流が前記電流リミットに達すると前記スイッチング素子をターンオフさせる信号を出力する機能と、
前記補助側交流電圧を基に前記２次巻線を流れる２次電流のオンデューティを検出して、該２次電流のオンデューティが一定値となるように前記スイッチング素子をターンオンさせる信号を出力する機能と、
前記スイッチング素子をターンオンさせる信号とターンオフさせる信号とを基に前記制御信号を生成する機能と、を有する
ことを特徴とするスイッチング電源装置。 - 前記制御回路が有する前記電流リミット調整機能は、前記第１の直流電圧が高くなるのに伴って前記電流リミットを低下させる、ことを特徴とする請求項１記載のスイッチング電源装置。
- 前記制御回路が有する前記電流リミット調整機能は、前記第１の直流電圧が高くなるのに伴って一次関数的に前記電流リミットを低下させる、ことを特徴とする請求項２記載のスイッチング電源装置。
- 前記制御回路は、前記補助電源電圧が設定値以下になると前記電流リミットを所定値まで低下させる機能をさらに有する、ことを特徴とする請求項１ないし３のいずれかに記載のスイッチング電源装置。
- 前記制御回路は、同一半導体基板上に形成されていることを特徴とする請求項１ないし４のいずれかに記載のスイッチング電源装置。
- 前記スイッチング素子と前記制御回路は、同一半導体基板上に形成されていることを特徴とする請求項１ないし４のいずれかに記載のスイッチング電源装置。
- 請求項１ないし４のいずれかに記載の前記制御回路が同一半導体基板上に形成された半導体装置。
- 請求項１ないし４のいずれかに記載の前記スイッチング素子と前記制御回路が同一半導体基板上に形成された半導体装置。
- １次巻線と２次巻線と補助巻線とを有するトランスと、
前記１次巻線に入力される第１の直流電圧をスイッチング動作によってスイッチング制御するスイッチング素子と、
前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する２次側交流電圧を整流し且つ平滑化して、出力電圧として第２の直流電圧を生成する出力電圧生成部と、
前記スイッチング素子のスイッチング動作によって前記補助巻線に発生する補助側交流電圧を整流し且つ平滑化して、前記出力電圧に比例する補助電源電圧を生成する補助電源部と、
前記第１の直流電圧を検出する入力電圧検出回路と、
前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、
を備えたスイッチング電源装置であって、
前記制御回路は、
前記第１の直流電圧に基づく電流と前記補助電源電圧に基づく電流の一方を内部回路用電源へ供給して前記内部回路用電源の電圧を一定値にするレギュレータと、
前記補助電源電圧と安定化用基準電圧との差から誤差電圧信号を生成する誤差増幅器と、
前記スイッチング素子に流れる電流を検出してその電流値に応じた電圧信号である素子電流検出信号を出力する素子電流検出回路と、
前記スイッチング素子のターンオンを決める一定周期の第１のクロック信号を出力する発振器と、
前記素子電流検出信号の電圧が前記誤差電圧信号の電圧と過電流保護基準電圧のうちの低い方の電圧に達すると、前記スイッチング素子のターンオフを決める信号を出力する素子電流制御回路と、
前記誤差電圧信号の電圧が前記過電流保護基準電圧を越えた差分に応じて前記第１のクロック信号の周期を短くする発振周波数調整回路と、
前記補助側交流電圧を基に前記２次電流が流れ終わるタイミングを検出する２次電流オフ検出回路と、
前記スイッチング素子のターンオフのタイミングから前記２次電流が流れ終わるタイミングまでの期間を検出して、前記２次電流のオンデューティが一定値になるように前記スイッチング素子のターンオンを決める第２のクロック信号を出力する２次デューティ制限回路と、
前記第１のクロック信号と前記第２のクロック信号を入力とし、前記２次電流のオンデューティが一定値に達していない場合は前記第１のクロック信号を出力し、前記２次電流のオンデューティが一定値に達している場合は前記第２のクロック信号を出力するクロック信号選択回路と、
前記クロック信号選択回路から前記第１もしくは第２のクロック信号が入力されるとセット状態となり、前記素子電流制御回路から前記スイッチング素子のターンオフを決める信号が入力されるとリセット状態となるフリップフロップ回路を含み、前記フリップフロップ回路の状態に応じた前記制御信号を生成するスイッチング制御回路と、
前記入力電圧検出回路の出力信号を入力し、前記第１の直流電圧が高くなるのに伴って前記過電流保護基準電圧を低下させる最大電流ピーク値制御回路と、を具備する
ことを特徴とするスイッチング電源装置。 - 請求項９記載のスイッチング電源装置であって、前記最大電流ピーク値制御回路は、前記補助電源電圧を入力し、前記補助電源電圧が設定値以下になると前記過電流保護基準電圧を所定値まで低下させる機能をさらに有する、ことを特徴とするスイッチング電源装置。
- 前記制御回路は同一半導体基板上に形成され、前記第１の直流電圧の入力端子と、接地端子と、前記スイッチング素子が有する第１の端子と第２の端子と制御端子に接続する３つの接続端子と、前記補助電源電圧の入力端子と、前記２次電流オフ検出回路の入力端子と、前記最大電流ピーク値制御回路の入力端子と、を有する半導体装置として構成されることを特徴とする請求項９もしくは１０のいずれかに記載のスイッチング電源装置。
- 前記スイッチング素子と前記制御回路は、同一半導体基板上に形成され、前記第１の直流電圧と前記スイッチング素子間の２つの接続端子と、前記制御回路と前記補助電源電圧間の接続端子と、前記２次電流オフ検出回路の入力端子と、前記最大電流ピーク値制御回路の入力端子と、を有する半導体装置として構成されることを特徴とする請求項９もしくは１０のいずれかに記載のスイッチング電源装置。
- 請求項９もしくは１０のいずれかに記載の前記制御回路が同一半導体基板上に形成された半導体装置。
- 請求項９もしくは１０のいずれかに記載の前記スイッチング素子と前記制御回路が同一半導体基板上に形成された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005222309A JP2007043767A (ja) | 2005-08-01 | 2005-08-01 | スイッチング電源装置、および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005222309A JP2007043767A (ja) | 2005-08-01 | 2005-08-01 | スイッチング電源装置、および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007043767A true JP2007043767A (ja) | 2007-02-15 |
Family
ID=37801241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005222309A Withdrawn JP2007043767A (ja) | 2005-08-01 | 2005-08-01 | スイッチング電源装置、および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007043767A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009033959A (ja) * | 2007-07-30 | 2009-02-12 | Chung Fu Chou | コイル電圧サンプリングコントロール電源転換器 |
| JP2010041832A (ja) * | 2008-08-06 | 2010-02-18 | Panasonic Corp | スイッチング電源制御装置及びそれに用いる半導体装置 |
| CN102185478A (zh) * | 2011-05-25 | 2011-09-14 | 无锡新硅微电子有限公司 | 峰值电流电路输出电压自动调节的电路结构 |
| JP2014113038A (ja) * | 2012-11-13 | 2014-06-19 | Taida Electronic Ind Co Ltd | フライバックコンバータの方法 |
| CN103887761A (zh) * | 2014-03-20 | 2014-06-25 | 深圳创维－Rgb电子有限公司 | Pwm驱动电路 |
| CN112821772A (zh) * | 2021-01-22 | 2021-05-18 | 成都启臣微电子股份有限公司 | 自适应环路控制系统、控制方法及开关电源 |
-
2005
- 2005-08-01 JP JP2005222309A patent/JP2007043767A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009033959A (ja) * | 2007-07-30 | 2009-02-12 | Chung Fu Chou | コイル電圧サンプリングコントロール電源転換器 |
| JP2010041832A (ja) * | 2008-08-06 | 2010-02-18 | Panasonic Corp | スイッチング電源制御装置及びそれに用いる半導体装置 |
| CN102185478A (zh) * | 2011-05-25 | 2011-09-14 | 无锡新硅微电子有限公司 | 峰值电流电路输出电压自动调节的电路结构 |
| JP2014113038A (ja) * | 2012-11-13 | 2014-06-19 | Taida Electronic Ind Co Ltd | フライバックコンバータの方法 |
| CN103887761A (zh) * | 2014-03-20 | 2014-06-25 | 深圳创维－Rgb电子有限公司 | Pwm驱动电路 |
| CN103887761B (zh) * | 2014-03-20 | 2017-08-08 | 深圳创维－Rgb电子有限公司 | Pwm驱动电路 |
| CN112821772A (zh) * | 2021-01-22 | 2021-05-18 | 成都启臣微电子股份有限公司 | 自适应环路控制系统、控制方法及开关电源 |
| CN112821772B (zh) * | 2021-01-22 | 2023-04-07 | 成都启臣微电子股份有限公司 | 自适应环路控制系统、控制方法及开关电源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3973652B2 (ja) | スイッチング電源装置 | |
| US7265999B2 (en) | Power supply regulator circuit and semiconductor device | |
| US7492615B2 (en) | Switching power supply | |
| KR101182932B1 (ko) | 이중 모드 조정기 및 이중 모드 조정기 동작 방법 | |
| US7778049B2 (en) | Switching power supply | |
| US6903945B2 (en) | Switching power supply apparatus | |
| US7729137B2 (en) | Switching power supply and regulation circuit | |
| JP3657256B2 (ja) | スイッチング電源装置 | |
| JP5167929B2 (ja) | スイッチング電源装置 | |
| JP6424644B2 (ja) | 電源制御用半導体装置 | |
| KR101658208B1 (ko) | 스위치-모드 전력 공급 장치용 소프트-버스트 회로 | |
| JP2010288334A (ja) | スイッチング電源装置及び半導体装置 | |
| US8035998B2 (en) | Switching power supply | |
| JP3691635B2 (ja) | 電圧制御回路及びｄｃ／ｄｃコンバータ | |
| JP2015104281A (ja) | 電源装置及び画像形成装置 | |
| JP5293016B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2007043767A (ja) | スイッチング電源装置、および半導体装置 | |
| WO2010125751A1 (ja) | スイッチング電源装置 | |
| JP2007020245A (ja) | 充電回路及びその充電回路を備えた半導体装置 | |
| US8582320B2 (en) | Self-excited switching power supply circuit | |
| JP2004343900A (ja) | スイッチング電源装置、およびスイッチング電源制御用半導体装置 | |
| JP2006352976A (ja) | スイッチング電源用半導体装置 | |
| JP2006314189A (ja) | 電源レギュレーション回路、および半導体装置 | |
| JP3748850B2 (ja) | スイッチング電源装置 | |
| JP2004274885A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080623 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091203 |