JP3691635B2 - 電圧制御回路及びdc/dcコンバータ - Google Patents
電圧制御回路及びdc/dcコンバータ Download PDFInfo
- Publication number
- JP3691635B2 JP3691635B2 JP12597297A JP12597297A JP3691635B2 JP 3691635 B2 JP3691635 B2 JP 3691635B2 JP 12597297 A JP12597297 A JP 12597297A JP 12597297 A JP12597297 A JP 12597297A JP 3691635 B2 JP3691635 B2 JP 3691635B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- signal
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
この発明は、DC/DCコンバータ等の出力電圧を制御する制御回路に関するものである。
【0002】
バッテリーを電源として動作する携帯用電子機器では、バッテリー電圧とは異なる直流電圧を内部回路に供給する必要がある場合には、バッテリーを電源として動作するDC/DCコンバータで所望の直流電圧を生成している。複数の電源電圧を使用する場合には、各電源の投入及び遮断のシーケンスを考慮しないと、装置を破壊するおそれがある。従って、DC/DCコンバータの出力電圧の立ち上がり及び立ち下がりを適宜に制御する必要がある。
【0003】
【従来の技術】
CPU、マイコン等の半導体集積回路装置の電源回路として使用されるDC/DCコンバータの従来例を図7に示す。
【0004】
このDC/DCコンバータ1は、1チップの集積回路上に形成される制御回路2と、多数の外付け素子とから構成される。前記制御回路2には制御信号CTLが入力され、Hレベルの制御信号CTLの入力に基づいて制御回路2が活性化される。
【0005】
前記制御回路2の第一の出力信号OUT1は、NチャネルMOSトランジスタで構成される出力トランジスタ3のゲートに入力され、その出力トランジスタ3のドレインは電源Vccに接続される。
【0006】
前記出力トランジスタ3のソースは、NチャネルMOSトランジスタで構成される同期整流用トランジスタ4のドレインに接続され、同トランジスタ4のゲートには、前記制御回路2の第二の出力信号OUT2が入力され、ソースはグランドGNDに接続される。
【0007】
前記出力トランジスタ3のソースは、出力コイル5を介して出力端子To に接続される。また、前記出力トランジスタ3のソースはフライホイールダイオード6のカソードに接続され、そのダイオード6のアノードはグランドGNDに接続される。前記出力端子To は、容量7を介してグランドGNDに接続される。
【0008】
このように構成されたDC/DCコンバータ1では、制御回路2が活性化されると、制御回路2から第一及び第二の出力信号OUT1,OUT2が出力される。第一及び第二の出力信号OUT1,OUT2は互いに相補となるパルス信号として出力される。従って、出力トランジスタ3及び同期整流用トランジスタ4が交互にオンされる。
【0009】
前記出力トランジスタ3のスイッチング動作により、その出力トランジスタ3の出力電流は、出力コイル5及び容量7により平滑される。出力トランジスタ3がオフされるときは、容量7からフライホイールダイオード6を介して出力コイル5に供給される電流により、出力端子To から出力される出力電圧Vo が平滑される。
【0010】
また、出力トランジスタ3がオフされるとき、前記第二の出力信号OUT2により同期整流用トランジスタ4がオンされて、フライホイールダイオード6の順方向電圧降下分がほとんど「0」となり、平滑効率を向上させるようになっている。
【0011】
このとき、同期整流用トランジスタ4は、出力トランジスタ3がオフされた後にオンされ、出力トランジスタ3がオンされる前にオフされるので、電源Vccから出力トランジスタ3及び同期整流用トランジスタ4を介してグランドGNDに貫通電流が流れることはない。
【0012】
このような動作により、出力端子To から直流出力電圧Vo が出力され、制御回路2の第一及び第二の出力信号OUT1,OUT2のデューティを調整することにより、出力電圧Vo の電圧レベルが一定に維持される。
【0013】
【発明が解決しようとする課題】
上記のようなDC/DCコンバータでは、出力トランジスタ3がスイッチング動作をしている状態から、制御信号CTLがLレベルとなって制御回路2が不活性化されると、出力トランジスタ3及び同期整流用トランジスタ4がオフ状態に維持される。
【0014】
すると、容量7の充電電荷が出力端子To に接続される負荷を介して放電されるため、図8に示すように、出力電圧Vo がグランドGNDレベルまで低下する。
【0015】
このとき、出力電圧Vo がグランドGNDレベルに低下するまでに要する時間は、負荷に流れる放電電流の電流値によって異なり、容量7と負荷に流れる放電電流との時定数によって決定される。従って、出力電圧Vo がグランドGNDレベルまで低下するために要する時間は、出力端子To に接続される負荷に依存することになる。
【0016】
このような状況では、制御信号CTLの立ち下がりに基づいて、負荷への電源供給が遮断されるまでの時間が一定とはならないため、複数の電源電圧で動作する半導体集積回路装置において、負荷として接続されるCPU等が誤動作するおそれがある。
【0017】
そこで、図7に点線で示すように、出力端子To とグランドGND間に、前記制御信号CTLがLレベルとなったときオンされるNチャネルMOSトランジスタを放電用トランジスタ8として接続する。また、その放電用トランジスタ8の電流駆動能力は、負荷の放電電流駆動能力より十分に大きくなるように設定する。
【0018】
このような構成とすることにより、制御信号CTLのLレベルへの立ち下がりに基づく出力電圧Vo の立ち下がり速度は、負荷に関わらず、容量7と放電用トランジスタ8との時定数に基づいてほぼ一定となる。
【0019】
ところが、上記構成では電流駆動能力の大きな放電用トランジスタ8を追加する必要があるので、コストが上昇するとともに、DC/DCコンバータの小型化を図る上で支障を来す。
【0020】
一方、制御信号CTLがLレベルとなったときには、前記同期整流用トランジスタ4をオンさせる構成とすれば、上記のように放電用トランジスタ8を新たに追加する必要はない。
【0021】
しかし、このような構成では、制御信号CTLがLレベルとなったとき同期整流用トランジスタ4をオンさせる構成を制御回路2に追加する必要がある。従って、制御回路2を備えた半導体装置のチップ面積が増大し、DC/DCコンバータの小型化に支障を来すという問題点がある。
【0022】
この発明の目的は、出力トランジスタの定電圧出力動作の停止時に、負荷に関わらず出力電圧の立ち下がりを制御可能としながら、回路面積の小型化を図り得る電圧制御回路を提供することにある。
【0023】
【課題を解決するための手段】
上記目的を達成するために、この発明は、制御信号に基づいて、出力トランジスタを駆動する電圧制御回路において、前記制御信号の入力の停止に基づいて、前記出力トランジスタの動作時間幅を徐々に短縮する制御部を備え、該制御部は前記制御信号の入力が停止されてから所定期間だけ活性状態を維持するバイアス維持回路を備えている。
【0024】
制御信号の入力が停止されると、バイアス維持回路により所定時間だけ活性状態が維持された後に、出力トランジスタの動作時間幅が徐々に短縮されて、出力トランジスタの出力電圧が低下する。
【0037】
【発明の実施の形態】
(第一の実施の形態)
図2は、この発明をDC/DCコンバータに具体化した第一の実施の形態を示す。
【0038】
このDC/DCコンバータ11は、1チップの集積回路上に形成される制御回路12と、多数の外付け素子とから構成される。前記制御回路12の第一の出力信号OUT1は、NチャネルMOSトランジスタで構成される出力トランジスタ13のゲートに入力され、その出力トランジスタ13のドレインは電源Vccに接続される。
【0039】
前記出力トランジスタ13のソースは、NチャネルMOSトランジスタで構成される同期整流用トランジスタ14のドレインに接続され、同トランジスタ14のゲートには、前記制御回路12の第二の出力信号OUT2が入力され、ソースはグランドGNDに接続される。
【0040】
前記出力トランジスタ13のソースは、出力コイル15を介して出力端子To に接続される。また、前記出力トランジスタ13のソースはフライホイールダイオード16のカソードに接続され、そのダイオード16のアノードはグランドGNDに接続される。前記出力端子To は、容量17を介してグランドGNDに接続される。
【0041】
このような出力トランジスタ13、同期整流用トランジスタ14、出力コイル15、フライホイールダイオード16及び容量17の動作は、前記従来例と同様である。
【0042】
前記出力端子To は、抵抗R1,R2を介してグランドGNDに接続される。前記抵抗R1,R2は、出力端子Toから出力される出力電圧Vo を検出するために、その抵抗値に基づいて出力電圧Vo を分圧するものである。そして、その分圧電圧が前記制御回路12内の誤差増幅器18aのマイナス側入力端子に入力信号INとして入力される。
【0043】
前記誤差増幅器18aは、第一及び第二のプラス側入力端子を備え、両プラス側入力端子の入力電圧のうち、より低レベルの入力電圧と、マイナス側入力端子の入力電圧との電位差に基づく出力電圧を出力する。すなわち、いずれかのプラス側入力端子電圧がマイナス側入力端子電圧より高くなれば、その電位差に応じて出力電圧が上昇し、いずれかのプラス側入力端子電圧がマイナス側入力端子電圧より低くなれば、その電位差に応じて出力電圧が低下する。
【0044】
前記誤差増幅器18aの第一のプラス側入力端子は、切り換え回路19に接続されるとともに、外付け素子として接続される容量20を介してグランドGNDに接続される。
【0045】
前記切り換え回路19は、後記入力回路31の出力信号に基づいて、容量20を接点a,bのいずれかに接続する。接点aには定電流Iを供給する電流源21が接続され、接点bは抵抗R3を介してグランドGNDに接続される。
【0046】
従って、切り換え回路19が接点aに接続されると、電流源21から供給される定電流Iで容量20が充電され、接点bに接続されると、容量20の充電電荷が抵抗R3を介してグランドGNDに放電される。
【0047】
このような構成により、前記誤差増幅器18aの第一のプラス側入力端子には、容量20の充放電電圧が入力信号CSとして入力される。電流源21、切り換え回路19及び容量20により、切り換え回路19が接点aに切り換えられたとき、定電流Iと容量20とで設定される時定数で入力信号CSを緩やかに立ち上げるソフトスタート回路が構成される。
【0048】
前記誤差増幅器18aの第二のプラス側入力端子には、基準電圧Vref1が入力される。基準電圧Vref1は、電源Vccより低い電圧レベルで、所望の出力電圧Vo を抵抗R1,R2で分圧した電圧に設定される。
【0049】
前記誤差増幅器18aの出力信号は、第一及び第二のPWM比較器22a,23aのプラス側入力端子に入力される。前記第一及び第二のPWM比較器22a,23aのマイナス側入力端子には、発振器24から一定周波数の三角波が入力される。第一及び第二のPWM比較器22a,23aは、バイアス電圧生成回路25から供給されるバイアス電圧VB により活性化される。また、前記基準電圧Vref1はバイアス電圧VB に基づいて、基準電圧生成回路(図示しない)により生成される。
【0050】
前記第一のPWM比較器22aは、マイナス側入力端子電圧とプラス側入力端子電圧とを比較し、プラス側入力端子電圧がマイナス側入力端子電圧より高くなれば、Hレベルの出力信号を第一の出力回路26に出力する。
【0051】
前記第二のPWM比較器23aは、マイナス側入力端子電圧とプラス側入力端子電圧とを比較し、プラス側入力端子電圧がマイナス側入力端子電圧より高くなれば、Hレベルの出力信号を第二の出力回路27に出力する。
【0052】
前記第一の出力回路26は、第一のPWM比較器22aの出力信号をバッファリングした出力信号OUT1を前記出力トランジスタ13のゲートに出力し、前記第二の出力回路27は、第一のPWM比較器23aの出力信号を反転させ、かつバッファリングした出力信号OUT2を前記同期整流用トランジスタ14のゲートに出力する。
【0053】
従って、出力信号OUT1は発振器24の出力信号と同一周波数のパルス信号となり、誤差増幅器18aの出力電圧レベルが上昇するほど、Hレベルとなる時間が長くなる。
【0054】
また、出力信号OUT2は発振器24の出力信号と同一周波数のパルス信号となり、誤差増幅器18aの出力電圧レベルが上昇するほど、Lレベルとなる時間が長くなり、前記出力信号OUT1の反転信号となる。
【0055】
なお、電源Vccから出力トランジスタ13及び同期整流用トランジスタ14を介してグランドGNDに流れる貫通電流の発生を防止するために、出力信号OUT1がLレベルとなる範囲内で、出力信号OUT2をHレベルとするとよい。このような構成とするために、例えば第二のPWM比較器23aのプラス側入力端子には、誤差増幅器18aの出力信号を所定の電圧幅で降圧して入力するとよい。
【0056】
前記入力信号CSは、比較器28のマイナス側入力端子に入力され、その比較器28のプラス側入力端子には例えば50mV程度の低電圧が基準電圧Vref2として入力される。前記比較器28は、入力信号CSが基準電圧Vref2より低電圧となったとき、Hレベルの出力信号を出力し、入力信号CSが基準電圧Vref2より高電圧となったとき、Lレベルの出力信号を出力する。
【0057】
前記比較器28の出力信号はインバータ回路29で反転されて、OR回路30に入力される。前記インバータ回路29は、前記バイアス電圧生成回路25から供給されるバイアス電圧VB を電源として動作する。前記比較器28、インバータ回路29及びOR回路30とにより、バイアス維持回路が構成される。
【0058】
入力回路31には、外部から制御信号CTLが入力される。前記入力回路31は、制御信号CTLがHレベルとなると、Hレベルの出力信号を前記OR回路30及び前記切り換え回路19に出力する。また、制御信号CTLがLレベルとなると、Lレベルの出力信号を出力する。
【0059】
前記切り換え回路19は、入力回路31の出力信号がHレベルとなると、容量20を電流源21に接続し、入力回路31の出力信号がLレベルとなると、容量20を抵抗R3に接続する。
【0060】
次に、上記のように構成されたDC/DCコンバータの動作を図3に従って説明する。
制御信号CTLがLレベルからHレベルに立ち上がると、入力回路31の出力信号がHレベルとなり、OR回路30の出力信号がHレベルとなる。すると、バイアス電圧生成回路25からバイアス電圧VB が各回路に供給される、また、基準電圧Vref1が誤差増幅器18aに供給されるとともに、基準電圧Vref2が比較器28に供給される。切り換え回路19は、電流源21を容量19に接続する。
【0061】
すると、電流源21と容量20との時定数により、誤差増幅器18の入力信号CSの電圧レベルが徐々に上昇する。すると、入力信号INがグランドGNDレベルであっても、誤差増幅器18aは入力信号INと入力信号CSとの比較に基づいて動作し、入力信号CSが徐々に上昇するため、その出力信号が急に上昇することはなく、出力トランジスタ13のオン時間がオフ時間より格段に長くなることない。
【0062】
すると、図3に示すように、電源電圧Vcc及び出力端子To に接続される負荷に関わらず、入力信号CSの上昇にともなって出力信号Vo が緩やかに上昇する。従って、制御信号CTLの立ち上がり時における出力電圧Vo の急激な立ち上がりによる負荷回路への悪影響が防止される。
【0063】
入力信号CSが基準電圧Vref1を越えると、出力信号Vo は定電圧となる。すなわち、誤差増幅器18aは入力信号INと、基準電圧Vref1との電位差に基づく出力信号を出力し、その出力信号と基準電圧Vref1とが第一及び第二のPWM比較器22a,23aで比較される。そして、第一及び第二のPWM比較器22a,23aの出力信号に基づいて、第一及び第二の出力回路26,27から出力信号OUT1,OUT2としてパルス信号が出力される。
【0064】
すると、第一の出力回路26の出力信号OUT1に基づいて出力トランジスタ13がスイッチング動作する。出力トランジスタ13のスイッチング動作により同出力トランジスタ13の出力電流は、出力コイル15及び容量17により平滑される。出力トランジスタ13がオフされるときは、容量17からフライホイールダイオード16を介して出力コイル15に供給される電流により、出力電圧Vo が平滑される。
【0065】
また、出力トランジスタ13がオフされるとき、第二の出力回路27の出力信号OUT2により同期整流用トランジスタ14がオンされて、フライホイールダイオード16の順方向電圧降下分がほとんど「0」となり、平滑効率が向上する。
【0066】
このような動作により、出力電圧Vo に基づく誤差増幅器18aの入力信号INが基準電圧Vref1より低いと、誤差増幅器18aの出力電圧が上昇し、第一の出力信号OUT1のHレベルの時間幅が増大する。
【0067】
すると、出力トランジスタ13のオン時間が長くなり、出力電圧Vo が上昇する。
また、出力電圧Vo に基づく誤差増幅器18aの入力信号INの電圧レベルが基準電圧Vref1より高いと、誤差増幅器18aの出力電圧が低下し、出力信号OUT1のHレベルの時間幅が減少する。すると、出力トランジスタ13のオン時間が短くなり、出力電圧Vo が低下する。
【0068】
このような動作により、出力電圧Vo は誤差増幅器18aの入力信号INと基準電圧Vref1とが一致するような電圧に収束し、定電圧となる。
出力電圧Vo が定電圧に維持されている状態で、制御信号CTLがLレベルとなると、入力回路31の出力信号がLレベルとなり、切り換え回路19の動作により、容量20が抵抗R3に接続される。
【0069】
すると、容量20の充電電荷が抵抗R3を介してグランドGNDに放電され、誤差増幅器18aの入力信号CSが容量20と抵抗R3との時定数により徐々に低下する。このとき、入力信号CSが基準電圧Vref2を下回るまで、比較器28はLレベルの出力信号を出力し、インバータ回路29はHレベルの出力信号を出力し、OR回路30はHレベルの出力信号を出力する。
【0070】
すると、入力信号CSが基準電圧Vref2を下回るまでバイアス電圧生成回路25からバイアス電圧VB が出力され、そのバイアス電圧VB に基づいて、基準電圧Vref1が所定レベルに維持されて、誤差増幅器18aに供給される。
【0071】
この状態では、入力信号CSが基準電圧Vref1より低電圧となると、誤差増幅器18aの出力電圧が低下し、出力信号OUT1のHレベルの時間幅が減少する。そして、出力トランジスタ13のオン時間が短縮されるとともに、同期整流用トランジスタ14のオン時間が長くなって、出力電圧Vo が低下する。
【0072】
出力電圧Vo の低下にともなって、入力信号INの電圧レベルが低下するが、入力信号CSもさらに低下し、このような動作により、やがて出力信号OUT1はLレベルに固定される状態となり、出力電圧Vo はグランドGNDレベルとなる。
【0073】
従って、制御信号CTLがLレベルとなると、出力電圧Vo は入力信号CSの電圧低下にともなって、DC/DCコンバータ11自身の制御に基づいて、グランドGNDレベルまで引き下げられるので、出力電圧Vo が定電圧からグランドGNDレベルまで低下するまでに要する時間t1は、容量20と抵抗R3とで設定される時定数でほぼ決定される。
【0074】
上記のようなDC/DCコンバータでは、次に示す作用効果を得ることができる。
(イ)Hレベルの制御信号CTLが入力されたとき、ソフトスタート回路により、出力電圧Vo を緩やかに立ち上げることができる。
(ロ)制御信号CTLがHレベルに維持されると、基準電圧Vref1と抵抗R1,R2で設定される定電圧の出力電圧Vo を出力することができる。
(ハ)制御信号CTLがHレベルからLレベルに立ち下がったとき、容量20と抵抗R3で設定される時定数に基づいて、負荷に影響されることなく、一定の所要時間で出力電圧Vo をグランドGNDレベルまで低下させることができる。
(ニ)ソフトスタート回路を構成する容量20を利用し、抵抗R3及び切り換え回路19により、上記効果が得られるソフトストップ回路を構成することができる。
(ホ)出力トランジスタ13で容量17の放電を制御することにより、出力電圧Vo を一定時間で低下させることができるので、放電制御のために新たな素子を接続する必要がない。また、制御回路12内に比較器28、インバータ回路29及びOR回路30等を新たに設ける必要はあるが、これらは制御回路12全体の回路規模に対し、十分に小規模である。従って、このDC/DCコンバータ11が大型化することはない。
(第二の実施の形態)
図4は、この発明を具体化した第二の実施の形態を示す。前記第一の実施の形態と同一構成部分は、同一符号を付してその説明を省略する。
【0075】
前記第一の実施の形態では、入力信号CSを誤差増幅器18aに入力したが、この実施の形態は入力信号CSを第一及び第二のPWM比較器22b,23bのプラス側入力端子に入力するものである。すなわち、誤差増幅器18bのプラス側入力端子には基準電圧Vref1だけを入力し、誤差増幅器18bの出力信号を第一及び第二のPWM比較器22b,23bの第一のプラス側入力端子に入力するとともに、入力信号CSを第二のプラス側入力端子にそれぞれ入力する。
【0076】
前記第一及び第二のPWM比較器22b,23bは、第一及び第二のプラス側入力端子に入力される入力電圧のうち、低レベル側の入力電圧とマイナス側入力端子電圧とを比較する。
【0077】
このようなDC/DCコンバータでは、制御信号CTLがLレベルからHレベルに切り換わって、容量20が切り換え回路19を介して電流源21に接続されると、容量20が充電されて、入力信号CSの電圧レベルがグランドGNDレベルから徐々に上昇する。
【0078】
このとき、出力電圧Vo はグランドGNDレベルであるので、誤差増幅器18bの出力電圧が高くなるが、第一及び第二のPWM比較器22b,23bでは発振器24と入力信号CSとの比較動作を行う。すると、第一のPWM比較器22bの出力信号のHレベルの時間幅が徐々に増大し、第二のPWM比較器23bの出力信号のHレベルの時間幅が徐々に減少するので、出力電圧Vo は緩やかに上昇する。従って、前記第一の実施の形態と同様なソフトスタート動作が可能である。
【0079】
入力信号CSが誤差増幅器18bの出力電圧より高くなると、第一及び第二のPWM比較器22b,23bは誤差増幅器18bの出力信号と発振器24の出力信号とを比較した出力信号を出力し、第一の実施の形態と同様に、出力電圧Vo は基準電圧Vref1と抵抗R1,R2に基づいて設定される定電圧となる。
【0080】
定電圧の出力電圧Vo が出力されている状態から、制御信号CTLがLレベルとなると、容量20が切り換え回路19を介して抵抗R3に接続されて、容量20の充電電荷が抵抗R3を介して放電される。
【0081】
すると、入力信号CSの電圧レベルが容量20と抵抗R3との時定数に基づいて低下し、第一及び第二のPWM比較器22b,23bは入力信号CSと発振器24の出力信号とを比較した出力信号を出力する。
【0082】
そして、出力信号OUT1のHレベルの時間幅が減少し、出力信号OUT2のHレベルの時間幅が増大して、出力電圧Vo が低下する。従って、前記第一の実施の形態と同様な作用効果を得ることができる。
(第三の実施の形態)
図5は、この発明を具体化した第三の実施の形態を示す。この実施の形態は、前記第一の実施の形態の抵抗R3を電流源32に置換したものであり、それ以外の構成は前記第一の実施の形態と同様である。
【0083】
このような構成では、容量20の放電電流をその充電電圧に関わらず一定とすることができるので、容量20の放電動作時に入力信号CSの電圧レベルを直線的に低下させることができる。従って、前記第一の実施の形態の作用効果に加えて、制御信号CTLをHレベルからLレベルとしたとき、出力電圧Vo を直線的に低下させることができる。
【0084】
前記各実施の形態は、いずれもDC/DCコンバータの出力電圧Vo を制御する制御回路に本発明を具体化したが、DC/DCコンバータに限らず、出力トランジスタの出力電流を制御するために、本発明の放電制御回路を使用してもよい。
【0085】
例えば図6に示すように、負荷回路35に電源Vccを供給するシリーズレギュレータとして動作するトランジスタ36を、本発明の放電制御回路37で制御する。前記トランジスタ36は、PNPトランジスタの他、NPNトランジスタあるいはMOSトランジスタでもよい。
【0086】
このような構成により、制御信号CTLがLレベルとなったとき、トランジスタ36がオンされる時間幅を徐々に短縮することにより、負荷回路35に供給される電源電圧の立ち下がりを放電制御回路37で制御することができる。
【0087】
【発明の効果】
以上詳述したように、この発明は出力トランジスタの定電圧出力動作の停止時に、負荷に関わらず出力電圧の立ち下がりを制御可能としながら、回路面積の小型化を図り得る電圧制御回路を提供することができる。
【図面の簡単な説明】
【図1】 本発明の原理説明図である。
【図2】 第一の実施の形態を示す回路図である。
【図3】 第一の実施の形態の動作を示す波形図である。
【図4】 第二の実施の形態を示す回路図である。
【図5】 第三の実施の形態を示す回路図である。
【図6】 放電制御回路の別の使用例を示す回路図である。
【図7】 従来例を示す回路図である。
【図8】 従来例の動作を示す波形図である。
【符号の説明】
13 出力トランジスタ
33 第一の制御部
34 第二の制御部
CTL 制御信号
Claims (12)
- 制御信号に基づいて、出力トランジスタを駆動する電圧制御回路において、
前記制御信号の入力の停止に基づいて、前記出力トランジスタの動作時間幅を徐々に短縮する制御部を備え、
該制御部は前記制御信号の入力が停止されてから所定期間だけ活性状態を維持するバイアス維持回路を備えていることを特徴とする電圧制御回路。 - 前記制御部は、
前記制御信号の入力の停止に基づいて所定の時定数で放電する放電回路を更に備えたことを特徴とする請求項1に記載の電圧制御回路。 - 前記制御部は、
前記放電回路の出力信号と所定の信号との電位差に基づく電圧信号を出力する増幅回路を更に備えたことを特徴とする請求項2に記載の電圧制御回路。 - 前記増幅回路は、
前記放電回路の出力信号と基準電圧とのいずれかの低レベルの電圧を選択して、前記選択された電圧と前記所定の信号との電位差に基づく電圧信号を信号出力することを特徴とする請求項3に記載の電圧制御回路。 - 前記放電回路は、
抵抗又は電流源を介して放電を行うことを特徴とする請求項2〜4のうち何れか1項に記載の電圧制御回路。 - 前記制御部は、
入力信号に基づいて前記出力トランジスタを緩やかに駆動するソフトスタート回路を更に備えたことを特徴とする請求項1〜5のうち何れか1項に記載の電圧制御回路。 - 前記制御部は、
前記放電回路の出力信号と所定の信号とを比較して、前記出力トランジスタの動作時間幅を徐々に短縮する信号を出力する比較部を更に備えたことを特徴とする請求項2に記載の電圧制御回路。 - 前記所定の信号は、
発振器から出力される三角波であることを特徴とする請求項7に記載の電圧制御回路。 - 制御信号に基づいて出力トランジスタを駆動するDC/DCコンバータにおいて、
前記制御信号の入力の停止に基づいて、前記出力トランジスタの動作時間幅を徐々に短縮する制御部を備え、
該制御部は前記制御信号の入力が停止されてから所定期間だけ活性状態を維持するバイアス維持回路を備えていることを特徴とするDC/DCコンバータ。 - 前記制御部は、
前記制御信号の入力の停止に基づいて所定の時定数で放電する放電回路を更に備えることを特徴とする請求項9に記載のDC/DCコンバータ。 - 前記制御部は、
入力信号に基づいて前記DC/DCコンバータを緩やかに立ち上げるソフトスタート回路を更に備えることを特徴とする請求項9又は10に記載のDC/DCコンバータ。 - 前記制御部は、
前記放電回路と前記ソフトスタート回路とを前記制御信号に基づいて切換える切り換え回路を更に備えることを特徴とする請求項11に記載のDC/DCコンバータ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12597297A JP3691635B2 (ja) | 1997-05-15 | 1997-05-15 | 電圧制御回路及びdc/dcコンバータ |
US09/017,814 US5966003A (en) | 1997-05-15 | 1998-02-03 | DC-DC converter control circuit |
TW087101570A TW412859B (en) | 1997-05-15 | 1998-02-06 | DC-DC converter control circuit |
KR1019980008203A KR100285357B1 (ko) | 1997-05-15 | 1998-03-12 | Dc-dc컨버터제어회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12597297A JP3691635B2 (ja) | 1997-05-15 | 1997-05-15 | 電圧制御回路及びdc/dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10323026A JPH10323026A (ja) | 1998-12-04 |
JP3691635B2 true JP3691635B2 (ja) | 2005-09-07 |
Family
ID=14923558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12597297A Expired - Lifetime JP3691635B2 (ja) | 1997-05-15 | 1997-05-15 | 電圧制御回路及びdc/dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3691635B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3389524B2 (ja) * | 1999-02-23 | 2003-03-24 | 松下電器産業株式会社 | スイッチングレギュレータ、dc/dc変換器、およびスイッチングレギュレータを備えたlsiシステム |
JP3425900B2 (ja) * | 1999-07-26 | 2003-07-14 | エヌイーシーマイクロシステム株式会社 | スイッチングレギュレータ |
JP2002320376A (ja) * | 2001-04-20 | 2002-10-31 | Shindengen Electric Mfg Co Ltd | パワースイッチ素子の駆動方法 |
US6801146B2 (en) * | 2002-11-14 | 2004-10-05 | Fyre Storm, Inc. | Sample and hold circuit including a multiplexer |
JP2005328599A (ja) * | 2004-05-12 | 2005-11-24 | Koninkl Philips Electronics Nv | チャージポンプ回路及びこれを備えた電子回路並びにチャージポンプ回路の駆動方法 |
JP4621448B2 (ja) * | 2004-07-15 | 2011-01-26 | 東芝マイクロエレクトロニクス株式会社 | Dc/dcコンバータ及び半導体集積回路 |
JP4628056B2 (ja) * | 2004-09-30 | 2011-02-09 | 富士通セミコンダクター株式会社 | Dc−dcコンバータの制御回路、およびその制御方法 |
JP4347249B2 (ja) | 2005-03-31 | 2009-10-21 | 富士通マイクロエレクトロニクス株式会社 | Dc−dcコンバータ、dc−dcコンバータの制御回路、及びdc−dcコンバータの制御方法 |
JP4686285B2 (ja) * | 2005-07-14 | 2011-05-25 | 三洋電機株式会社 | スイッチング制御回路、dc−dcコンバータ |
JP4350075B2 (ja) | 2005-08-29 | 2009-10-21 | 富士通マイクロエレクトロニクス株式会社 | Dc−dcコンバータの制御回路およびその制御方法 |
JP4887841B2 (ja) | 2006-03-06 | 2012-02-29 | 富士通セミコンダクター株式会社 | Dc−dcコンバータ制御回路、dc−dcコンバータ、半導体装置およびdc−dcコンバータ制御方法 |
JP4484839B2 (ja) | 2006-03-30 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | 電源装置の制御回路および電源装置の制御方法 |
JP5076536B2 (ja) | 2007-02-16 | 2012-11-21 | 富士通セミコンダクター株式会社 | 直流−直流変換回路、直流−直流変換制御回路および直流−直流変換制御方法 |
JP5352964B2 (ja) | 2007-03-29 | 2013-11-27 | 富士通セミコンダクター株式会社 | Dc−dcコンバータ、電源電圧供給方法、電源電圧供給システム、およびdc−dcコンバータの制御方法 |
JP5110935B2 (ja) * | 2007-03-30 | 2012-12-26 | キヤノン株式会社 | 電源装置、電源装置を備える記録装置 |
JP5176433B2 (ja) * | 2007-08-27 | 2013-04-03 | 株式会社リコー | スイッチングレギュレータ及びそのスイッチングレギュレータを使用したdc−dc変換装置 |
JP5076918B2 (ja) * | 2008-01-21 | 2012-11-21 | パナソニック株式会社 | 蓄電装置 |
JP5015035B2 (ja) * | 2008-02-27 | 2012-08-29 | 株式会社リコー | 降圧型スイッチングレギュレータ |
JP7177714B2 (ja) * | 2019-01-28 | 2022-11-24 | ローム株式会社 | 電源装置 |
-
1997
- 1997-05-15 JP JP12597297A patent/JP3691635B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10323026A (ja) | 1998-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3691635B2 (ja) | 電圧制御回路及びdc/dcコンバータ | |
JP3872331B2 (ja) | Dc−dcコンバータ及び電源回路 | |
US5966003A (en) | DC-DC converter control circuit | |
KR100718522B1 (ko) | Dc-dc 컨버터, dc-dc 컨버터의 제어 회로, 및dc-dc 컨버터의 제어 방법 | |
JP3657256B2 (ja) | スイッチング電源装置 | |
US6194875B1 (en) | Controller for DC-DC converter | |
US7928715B2 (en) | Switching regulator | |
JP4591892B2 (ja) | 電源装置 | |
US6580258B2 (en) | Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit | |
JP3973652B2 (ja) | スイッチング電源装置 | |
US7315153B2 (en) | Switching power supply in an integrated circuit having a comparator with two threshold values, a synchronization input and output, voltage feedback and efficient current sensing | |
US7504807B2 (en) | Switching regulator with voltage step up or pass in standby mode and with voltage step up/step down in normal operation mode | |
KR20080039874A (ko) | 강압형 스위칭 레귤레이터 및 그 제어 회로 및 그를 이용한전자 기기 | |
JP2010063304A (ja) | Dc−dcコンバータ | |
JP2007043767A (ja) | スイッチング電源装置、および半導体装置 | |
JP2007151322A (ja) | 電源回路およびdc−dcコンバータ | |
JP2000184612A (ja) | Dc―dcコンバ―タの制御方法、dc―dcコンバ―タの制御回路、及び、dc―dcコンバ―タ | |
JP2006314189A (ja) | 電源レギュレーション回路、および半導体装置 | |
JP2005057954A (ja) | 昇降圧自動切換え回路 | |
JP4545526B2 (ja) | 電源制御用半導体集積回路およびスイッチング電源装置 | |
JPH09149631A (ja) | 電源装置 | |
JP2006325281A (ja) | スイッチング電源回路とスイッチング電源制御方法 | |
JP3490049B2 (ja) | スイッチング電源装置 | |
JPH10295074A (ja) | Dc/dcコンバータ | |
JP3652830B2 (ja) | Dc/dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040427 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050616 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |