JP4347249B2 - Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、及びｄｃ−ｄｃコンバータの制御方法 - Google Patents

Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、及びｄｃ−ｄｃコンバータの制御方法 Download PDF

Info

Publication number
JP4347249B2
JP4347249B2 JP2005103940A JP2005103940A JP4347249B2 JP 4347249 B2 JP4347249 B2 JP 4347249B2 JP 2005103940 A JP2005103940 A JP 2005103940A JP 2005103940 A JP2005103940 A JP 2005103940A JP 4347249 B2 JP4347249 B2 JP 4347249B2
Authority
JP
Japan
Prior art keywords
voltage
input voltage
power supply
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005103940A
Other languages
English (en)
Other versions
JP2006288062A (ja
Inventor
秀信 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005103940A priority Critical patent/JP4347249B2/ja
Priority to TW094129869A priority patent/TWI281306B/zh
Priority to US11/225,186 priority patent/US7336060B2/en
Priority to KR1020050099844A priority patent/KR100718522B1/ko
Publication of JP2006288062A publication Critical patent/JP2006288062A/ja
Application granted granted Critical
Publication of JP4347249B2 publication Critical patent/JP4347249B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

本発明は、ＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータの制御回路、及びＤＣ−ＤＣコンバータの制御方法に関するものである。
ノート型パソコンやゲーム機器などの携帯型電子機器には、複数の半導体集積回路装置が組み込まれており、半導体集積回路装置に供給する動作電源をバッテリから供給している。バッテリの出力電圧は放電に従って低下するため、動作電源電圧を一定に保つために、ＤＣ−ＤＣコンバータを用いている。ＤＣ−ＤＣコンバータの動作中に該ＤＣ−ＤＣコンバータに入力される電源が突然遮断されると、半導体集積回路装置のラッチアップや焼損等の不具合が発生する虞があるため、これらの不具合を防止する必要がある。
図８は、従来のＤＣ−ＤＣコンバータの回路図である。
ＤＣ−ＤＣコンバータ１は電圧制御モード型ＤＣ−ＤＣコンバータであり、制御回路２、チョークコイルＬ１、平滑用コンデンサＣ１、放電用抵抗ＢＲを備える。
制御回路２には、入力電圧Ｖｉが電源Ｖccとして供給される。また、制御回路２には、出力電圧Ｖｏが帰還信号ＦＢとして入力される。
制御回路２は電源回路３を備え、該電源回路３は電源Ｖｃｃに基づいて生成した内部電源を誤差増幅器４，ＰＷＭ比較器５，三角波発振器６に供給する。
制御回路２の誤差増幅器４は、帰還信号ＦＢを抵抗Ｒ１，Ｒ２で分割した電圧と、基準電源ｅ１の電圧との差電圧を増幅してＰＷＭ比較器５の非反転入力端子に出力する。基準電源ｅ１は、出力電圧Ｖｏが規格値に達したとき、抵抗Ｒ１，Ｒ２による分圧電圧と一致するように設定される。
ＰＷＭ比較器５の反転入力端子には、三角波発振器６から一定周波数の三角波信号が入力される。ＰＷＭ比較器５は非反転入力端子の入力電圧が、反転入力端子の電圧より高いとき、Ｈレベルの出力信号ＱＨとＬレベルの出力信号ＱＬを出力し、非反転入力端子の入力電圧が、反転入力端子の電圧より低いとき、Ｌレベルの出力信号ＱＨとＨレベルの出力信号ＱＬを出力する。
駆動回路（ＤＲＶＨ）７は、ＰＷＭ比較器５の出力信号ＱＨをレベル変換した制御信号ＤＨを出力トランジスタＴ１のゲートに供給する。駆動回路（ＤＲＶＬ）８は、ＰＷＭ比較器５の出力信号ＱＬをレベル変換した制御信号ＤＬを出力トランジスタＴ２のゲートに供給する。出力トランジスタＴ１はＰチャネルＭＯＳトランジスタであり、ソースに第１電源Ｖccが供給される。出力トランジスタＴ２はＮチャネルＭＯＳトランジスタであり、ソースが低電位電源（グランド）に接続されている。出力トランジスタＴ１はＬレベルの制御信号ＤＨに応答してオンし、出力トランジスタＴ２は、Ｈレベルの制御信号ＤＬに応答してオンする。
このような電圧制御モード型ＤＣ−ＤＣコンバータでは、出力トランジスタＴ１は三角波発振器６の出力信号に基づく一定周期でオンされ、出力トランジスタＴ１のオン動作に基づいて、出力電圧Ｖｏが上昇する。出力電圧Ｖｏは平滑用コンデンサＣ１により平滑される。出力トランジスタＴ１がオフされると、チョークコイルＬ１に蓄えられているエネルギーが放出される。チョークコイルＬ１に蓄えられたエネルギーが減少して出力電圧Ｖｏが低下し、抵抗Ｒ１，Ｒ２による分割電圧が基準電源ｅ１の電圧より低くなると、出力トランジスタＴ１がオンされる。
出力電圧Ｖｏが高くなると、誤差増幅器４の出力電圧が低下して出力トランジスタＴ１のオン時間が短くなり、出力電圧Ｖｏが低くなると、誤差増幅器４の出力電圧が上昇して出力トランジスタＴ１のオン時間が長くなる。このような動作により、出力電圧Ｖｏが基準電源ｅ１に基づく一定電圧に維持される。
平滑用コンデンサＣ１には放電用抵抗ＢＲが並列に接続されている。この放電用抵抗ＢＲは、入力電圧Ｖｉが遮断されたときに制御回路２を保護するために設けられている。即ち、負荷が極端に軽いとき或いはＤＣ−ＤＣコンバータ１が無負荷であると、平滑用コンデンサＣ１に蓄えられた電荷によりＤＣ−ＤＣコンバータ１の出力電圧Ｖｏは長時間高い電圧に維持される。この時、誤差増幅器４は、入力電圧Ｖｉが遮断されているため、電源回路３から動作電源が供給されていない。従って、誤差増幅器４は、入力端子に電源端子の電圧よりも高い電圧が供給されているためラッチアップや焼損等の不具合を生じる。このため、放電用抵抗ＢＲは、平滑用コンデンサＣ１に蓄積された電荷を放電し、ＤＣ−ＤＣコンバータの出力電圧Ｖｏは急速に０Ｖに低下する。
しかしながら、図８に示す回路構成では、放電用抵抗ＢＲに常時電流が流れるため、ＤＣ−ＤＣコンバータの効率が悪い。これを回避するため、放電抵抗ＲＢに直列にスイッチ素子を接続し、コンデンサの電荷を放電する時のみイッチ素子をオンする方法がある（例えば、特許文献１参照）。しかし、この方法では、放電用抵抗のみならずスイッチ素子及びそのスイッチ素子を駆動する駆動回路等が必要となる。
図９は、別の従来例を示す回路図である。
ＤＣ−ＤＣコンバータ１０は、制御回路１１、チョークコイルＬ１、平滑用コンデンサＣ１、ソフトスタート用コンデンサＣ２を備えている。ソフトスタート用コンデンサＣ２は、誤差増幅器４ａの反転入力端子に接続されている。ソフトスタート用コンデンサＣ２は、制御回路１１のスイッチＳＷを介して定電流源１２又は抵抗Ｒ３と接続される。制御回路１１は、スイッチＳＷを制御して電源投入時にソフトスタート用コンデンサＣ２を定電流源１２に接続する。すると、ソフトスタート用コンデンサＣ２は、定電流源１２から供給される電流に応じた電荷が蓄積され、電荷の蓄積に従ってソフトスタート信号ＳＳの電圧が上昇する。時間経過と共に上昇するソフトスタート信号ＳＳの電圧が基準電源ｅ１の電圧よりも低い間、ＤＣ−ＤＣコンバータ１０の出力電圧Ｖｏはソフトスタート信号ＳＳの電圧上昇と同じ速度で上昇する。ソフトスタート信号ＳＳの電圧が基準電源ｅ１の電圧よりも高くなると、誤差増幅器４ａは基準電源ｅ１とＤＣ−ＤＣコンバータ１０の出力電圧Ｖｏの差を増幅するように動作するので、ＤＣ−ＤＣコンバータ１０の出力電圧Ｖｏは基準電源ｅ１によって制御される。このようにＤＣ−ＤＣコンバータ１０は、起動時の出力電圧の傾きが、ソフトスタート信号ＳＳの電圧、即ちコンデンサＣ２の電圧で制御され、ＤＣ−ＤＣコンバータ１０の負荷に依存しない。
ＤＣ−ＤＣコンバータ１０の停止時にコンデンサＣ２がスイッチＳＷによって抵抗Ｒ３に接続される。従って、コンデンサＣ２の電荷は抵抗Ｒ３を介して放電され、ソフトスタート信号ＳＳの電圧が徐々に低下する。ＤＣ−ＤＣコンバータの起動時と同様に、ソフトスタート信号ＳＳの電圧が徐々に低下することによって、ＤＣ−ＤＣコンバータ１０の出力電圧Ｖｏも徐々に低下する。つまり、ＤＣ−ＤＣコンバータ１０は、停止時の出力電圧の傾きが、ソフトスタート信号ＳＳの電圧、即ちコンデンサＣ２の電圧で制御され、ＤＣ−ＤＣコンバータ１０の負荷に依存せずしない。
従って、ＤＣ−ＤＣコンバータ１０は、負荷に依存せず、放電用抵抗やスイッチ素子を用いずに出力電圧Ｖｏを徐々に低下させることができる。尚、上記のようなＤＣ−ＤＣコンバータに類似する構成が特許文献２，特許文献３に開示されている。
特開５−３０７５５号公報 特開９−１５４２７５号公報 特開１０−３２３０２６号公報
しかしながら、図９に示すＤＣ−ＤＣコンバータ１０では、入力電圧Ｖｉが供給されている時には出力電圧Ｖｏを徐々に低下させることができるものの、入力電圧Ｖｉが突然遮断された場合には平滑用コンデンサＣ１に電荷が蓄積されたままとなる。従って、誤差増幅器４ａは、入力端子に電源端子の電圧よりも高い電圧が供給されているためラッチアップや焼損等の不具合を生じるという問題があった。
本発明は上記問題点を解決するためになされたものであって、その目的は、突然の電源遮断における不具合を防止しえるＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータの制御回路、及びＤＣ−ＤＣコンバータの制御方法を提供することにある。
上記目的を達成するため、請求項１，５，７に記載の発明によれば、入力電圧を電圧変換した出力電圧を生成するために設けられている同期整流用トランジスタを入力電圧が低下したことを検出した場合にオンすることで平滑用コンデンサに蓄積された電荷が速やかに放電される。このため、平滑用コンデンサに蓄積された電荷によるラッチアップや焼損などの不具合を防止することができる。また、放電用抵抗を平滑用コンデンサに並列に接続する場合に比べて、オンした同期整流用トランジスタの抵抗値は放電用抵抗の抵抗値により低いため、放電時間が短くなる。
請求項２，６，８，１５に記載の発明によれば、電源回路は、入力電圧に基づいて電源用コンデンサを充電し、入力電圧の低下時に電源用コンデンサの蓄積電荷に基づく第２電源を生成する。そして、入力電圧の遮断時に第２電源により動作してメインスイッチング用トランジスタをオフすると共に同期整流用トランジスタをオンする。従って、平滑用コンデンサの電荷を放電するまでの間、同期整流用トランジスタをオン状態に保持し、平滑用コンデンサの電荷を確実に放電することができる。
請求項３，９，１６に記載の発明によれば、制御回路の誤差増幅器は、出力電圧の分圧電圧と基準電圧とを比較し、ＰＷＭ比較器は誤差増幅器の出力信号と三角波発振器の出力信号とを電圧比較し、該比較結果に応じて相補な第１及び第２出力信号を出力する。第１駆動回路は、第１出力信号に基づいて生成した第１制御信号をメインスイッチング用トランジスタに供給する。また、第２駆動回路は、第２出力信号に基づいて生成した第２制御信号を同期整流用トランジスタに供給する。誤差増幅器とＰＷＭ比較器と三角波発振器は供給される第１電源（入力電圧）により動作し、第２駆動回路は供給される第２電源により動作する。従って、電源用コンデンサの蓄積電荷により生成する第２電源を供給する回路を限定することで、第２電源の供給継続時間を長くし、平滑用コンデンサの電荷を放電するまでの間、同期整流用トランジスタをオン状態に保持し、平滑用コンデンサの電荷を確実に放電することができる。
請求項４，１０，１７に記載の発明によれば、電源回路は、入力電圧検出部と電源部とを備える。入力電圧検出部は、入力電圧を検出し検出結果に応じた制御信号を出力する。電源部は、入力電圧を電源用コンデンサに供給する経路に設けられたスイッチ素子を有し、制御信号に基づいて、入力電圧が動作可能電圧よりも高いときにはスイッチ素子をオンし、入力電圧が動作可能電圧より低いときにスイッチ素子をオフする。従って、入力電圧の低下を確実に検出することができる。また、入力電圧が動作可能電圧より高いときに電源用コンデンサを確実に充電することができる。
請求項１１に記載の発明によれば、制御回路は、同期整流用トランジスタを駆動する駆動回路を備え、入力電圧が低下した場合に、同期整流用トランジスタをオンさせるための制御信号を駆動回路に供給する。
請求項１２に記載の発明によれば、駆動回路は、入力電圧が低下した場合に、入力電圧とは異なる電源により動作する。
請求項１３に記載の発明によれば、メインスイッチング用トランジスタは、制御回路が入力電圧が低下したことを検出した場合にオフされる。
請求項１４に記載の発明によれば、入力電圧が所定電圧以下の時に、入力電圧とは異なる電源が供給され、同期整流用トランジスタを駆動する駆動回路を備える。
以上記述したように、本発明によれば、突然の電源遮断における不具合を防止しえるＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータの制御回路、及びＤＣ−ＤＣコンバータの制御方法を提供することができる。
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１〜図３に従って説明する。
図１は、本実施形態のＤＣ−ＤＣコンバータ２０の回路図である。ＤＣ−ＤＣコンバータ２０は、携帯型電子機器（例えば、ノート型パソコン）に内蔵され、バッテリからの入力電圧Ｖｉｎを変換し、ＣＰＵ等の内部回路を動作させるための定電圧の出力電圧Ｖｏを出力する。
このＤＣ−ＤＣコンバータ２０は電圧制御モード型ＤＣ−ＤＣコンバータであり、１チップの集積回路上に形成される制御回路２１と、外付け素子としてのチョークコイルＬ１，平滑用コンデンサＣ１，ソフトスタート用コンデンサＣ２，電源用コンデンサＣ３とから構成される。
制御回路２１の出力端子にはチョークコイルＬ１の第１端子が接続され、該チョークコイルＬ１の第２端子は負荷としての半導体集積回路装置（図示略）に接続されている。制御回路２１は、チョークコイルＬ１を介して負荷に出力電圧Ｖｏを供給する。
チョークコイルＬ１の第２端子には平滑用コンデンサＣ１が接続され、該コンデンサＣ１は出力電圧Ｖｏを平滑化する。また、チョークコイルＬ１の第２端子は制御回路２１に接続され、該第２端子における電圧、即ち出力電圧Ｖｏを持つ帰還信号ＦＢが制御回路２１に入力される。制御回路２１にはソフトスタート用コンデンサＣ２が接続され、該コンデンサＣ２に蓄積された電荷による電圧を持つソフトスタート信号ＳＳが入力される。
制御回路２１には入力電圧Ｖｉが第１電源Ｖccとして供給される。また、制御回路２１には電源用コンデンサＣ３が接続され、該コンデンサＣ３に蓄積された電荷に応じた電圧が第２電源Ｖddとして入力される。
制御回路２１は、電源回路３１、誤差増幅器３２、ＰＷＭ比較器３３、三角波発振器３４、駆動回路（ＤＲＶＨ）３５、駆動回路（ＤＲＶＬ）３６、定電流源３７、メインスイッチング用トランジスタとしての出力トランジスタＴ１、同期整流用トランジスタとしての出力トランジスタＴ２、抵抗Ｒ１〜Ｒ３、基準電源ｅ１、ダイオードＤ１を備えている。
電源回路３１には、入力電圧Ｖｉが第１電源Ｖccとして入力され、電源用コンデンサＣ３が接続されている。電源回路３１は、第１電源Ｖccに基づいて誤差増幅器３２，ＰＷＭ比較器３３，三角波発振器３４の動作電源を生成するように構成されている。また、電源回路３１は、第１電源Ｖccの電圧を監視し、その監視結果に応じた制御信号Ｒｄｙを出力するように構成されている。更に、電源回路３１は、第１電源Ｖccの供給時に電源用コンデンサＣ３を充電するとともに該第１電源Ｖccを第２電源Ｖddとして第１駆動回路３５及び第２駆動回路３６に供給し、第１電源Ｖccの遮断時に該コンデンサＣ３に蓄積された電荷に応じた第２電源Ｖddを第１駆動回路３５及び第２駆動回路３６に供給するように構成されている。
抵抗Ｒ１，Ｒ２は分圧回路を構成し、帰還信号ＦＢを分圧した電圧を生成する。誤差増幅器３２は、第１及び第２の非反転入力端子を備え、両非反転入力端子の入力電圧のうち、より低レベルの入力電圧と、反転入力端子の入力電圧との電位差に基づく出力電圧を出力する。従って、誤差増幅器３２の出力電圧は、第１又は第２の非反転入力端子の電圧が反転入力端子の電圧より高くなれば、その電位差に応じて上昇し、第１又は第２の非反転入力端子の電圧が反転入力端子の電圧より低くなれば、その電位差に応じて低下する。
第１の非反転入力端子は、スイッチＳＷ及びコンデンサＣ２に接続され、コンデンサＣ２の蓄積電荷に応じた電圧を持つソフトスタート信号ＳＳが入力される。第２の非反転入力端子には基準電源ｅ１が接続されている。誤差増幅器３２の反転入力端子には抵抗Ｒ１，Ｒ２により帰還信号ＦＢを分圧した電圧、即ち出力電圧Ｖｏの分圧電圧が入力される。従って、誤差増幅器３２は、基準電源ｅ１の電圧又はソフトスタート信号ＳＳの電圧と、出力電圧Ｖｏの分圧電圧との比較結果に応じた出力電圧を出力する。
スイッチＳＷは、共通端子と第１及び第２端子を持ち、共通端子が誤差増幅器３２に接続され、第１端子が定電流源３７に接続され、第２端子が抵抗Ｒ３を介してグランドに接続されている。従って、共通端子と第１端子とが接続されると、定電流源３７に流れる電流によりコンデンサＣ２に電荷が蓄積され、ソフトスタート信号ＳＳの電圧が上昇する。また、共通端子と第２端子とが接続されると、コンデンサＣ２に蓄積された電荷が抵抗Ｒ３を介して放電され、ソフトスタート信号ＳＳの電圧が下降する。
誤差増幅器３２の出力電圧はＰＷＭ比較器３３に供給される。ＰＷＭ比較器３３は非反転入力端子と反転入力端子とを有し、非反転入力端子には誤差増幅器３２の出力電圧が入力され、反転入力端子には三角波発振器３４の出力信号が入力される。ＰＷＭ比較器３３は、誤差増幅器３２の出力信号と三角波発振器３４の出力信号とを比較する。ＰＷＭ比較器３３は誤差増幅器３２の出力電圧が、三角波発振器３４の出力信号より高いとき、Ｈレベルの出力信号ＱＨとＬレベルの出力信号ＱＬを出力し、誤差増幅器３２の出力電圧が、三角波発振器３４の出力信号より低いとき、Ｌレベルの出力信号ＱＨとＨレベルの出力信号ＱＬを出力する。
駆動回路（ＤＲＶＨ）３５は、供給される第２電源Ｖddに基づいて動作し、ＰＷＭ比較器３３の出力信号ＱＨをレベル変換した制御信号ＤＨを出力トランジスタＴ１のゲートに供給する。駆動回路（ＤＲＶＬ）３６は、供給される第２電源Ｖddに基づいて動作し、ＰＷＭ比較器３３の出力信号ＱＬをレベル変換した制御信号ＤＬを出力トランジスタＴ２のゲートに供給する。出力トランジスタＴ１はＰチャネルＭＯＳトランジスタであり、ソースに入力電圧Ｖｉが供給される。出力トランジスタＴ２はＮチャネルＭＯＳトランジスタであり、ソースが低電位電源（グランド）に接続されている。出力トランジスタＴ１はＬレベルの制御信号ＤＨに応答してオンし、出力トランジスタＴ２は、Ｈレベルの制御信号ＤＬに応答してオンする。
両出力トランジスタＴ１，Ｔ２間のノードにはダイオードＤ１のカソードが接続され、ダイオードＤ１のアノードはグランドに接続されている。また、両トランジスタＴ１，Ｔ２間のノードにはチョークコイルＬ１が接続されている。
図２に示すように、電源回路３１は、入力電圧検出部３１ａと電源部３１ｂとを備えている。
入力電圧検出部３１ａは、定電流源３８ａ、電圧比較器３８ｂ、抵抗Ｒ１１〜１４を備えている。定電流源３８ａには入力電圧Ｖｉが供給され、定電流源３８ａは定電流を抵抗Ｒ１１に供給する。抵抗Ｒ１１及び抵抗Ｒ１２は直列接続されており、定電流源３８ａから供給される電流により基準電圧Ｖｒを生成する。抵抗Ｒ１３の第１端子には入力電圧Ｖｉが供給され、抵抗Ｒ１３の第２端子は抵抗Ｒ１４の第１端子に接続され、抵抗Ｒ１４の第２端子はグランドに接続されている。従って、抵抗Ｒ１３，Ｒ１４は、入力電圧Ｖｉを分圧した分圧電圧Ｖ１を生成する。
電圧比較器３８ｂの非反転入力端子には分圧電圧Ｖ１が入力され、電圧比較器３８ｂの反転入力端子には基準電圧Ｖｒが入力されている。従って、電圧比較器３８ｂは、分圧電圧と基準電圧とを比較し、分圧電圧が基準電圧より高い時にはＨレベルの制御信号Ｒｄｙを出力し、分圧電圧が基準電圧より低い時にはＬレベルの制御信号Ｒｄｙを出力する。
定電流源３８ａの電流値と抵抗Ｒ１１〜Ｒ１４の抵抗値は、入力電圧ＶｉとＤＣ−ＤＣコンバータ２０の動作可能電圧とに基づいて設定されている。詳しくは、入力電圧ＶｉがＤＣ−ＤＣコンバータ２０の動作可能電圧よりも高いとき、定電流源３８ａと抵抗Ｒ１１，Ｒ１２により作成される基準電圧Ｖｒのほうが、抵抗Ｒ１３，Ｒ１４により入力電圧Ｖｉを分圧した分圧電圧Ｖ１よりも低くなるように設定されている。その結果、電圧比較器３８ｂは、ＤＣ−ＤＣコンバータ２０の入力電圧ＶｉがＤＣ−ＤＣコンバータの動作可能電圧よりも高いときにＨレベルを制御信号Ｒｄｙを出力し、ＤＣ−ＤＣコンバータ２０の入力電圧ＶｉがＤＣ−ＤＣコンバータ２０の動作可能電圧よりも低いときにＬレベルの制御信号Ｒｄｙを出力する。
電源部３１ｂは、スイッチ素子としてのトランジスタＴ１１、増幅器３９、基準電源ｅ２、スイッチＳＷ２、抵抗Ｒ１５を備えている。
トランジスタＴ１１はｎｐｎトランジスタであり、コレクタに入力電圧Ｖｉが供給され、ベースが抵抗Ｒ１５を介してグランドに接続され、エミッタがコンデンサＣ３に接続されている。また、コンデンサＣ３は増幅器３９の反転入力端子に接続されている。増幅器３９の非反転入力端子には基準電源ｅ２が接続され、増幅器３９の出力端子は制御信号Ｒｄｙによりオンオフ制御されるスイッチＳＷ２を介してトランジスタＴ１１と抵抗Ｒ１５との間のノードに接続されている。
増幅器３９は、トランジスタＴ１１とコンデンサＣ３との間のノードにおける電圧と基準電源ｅ２の電圧と差を増幅した電圧を持つ信号を出力する。基準電源ｅ２の電圧は入力電圧Ｖｉに設定されている。
スイッチＳＷ２は、Ｈレベルの制御信号Ｒｄｙに応答してオンし、Ｌレベルの制御信号Ｒｄｙに応答してオフする。従って、スイッチＳＷ２は、入力電圧Ｖｉが動作可能電圧よりも高いときにオンし、入力電圧Ｖｉが動作可能電圧より低いときにオフする。そして、スイッチＳＷ２がオンした時、増幅器３９の出力電圧がトランジスタＴ１１のベースに印加される。従って、ノードの電圧が基準電源ｅ２の電圧より高いときにはトランジスタＴ１１がオフし、ノードの電圧が基準電源ｅ２の電圧より低いときにはトランジスタＴ１１がオンする。トランジスタＴ１１がオンすると、入力電圧ＶｉがトランジスタＴ１１を介してコンデンサＣ３に供給され、入力電圧Ｖｉが第２電源Ｖddとして駆動回路３５と駆動回路３６に供給される。コンデンサＣ３は、供給される入力電圧Ｖｉによる電荷を蓄積する。トランジスタＴ１１がオフすると、コンデンサＣ３に蓄積された電荷による第２電源Ｖddが駆動回路３５と駆動回路３６に供給される。
また、スイッチＳＷ２は、制御信号Ｒｄｙによりオンオフされる。従って、入力電圧Ｖｉが動作可能電圧より低いときに制御信号ＲｄｙによりスイッチＳＷ２がオフされ、トランジスタＴ１１のベースが抵抗Ｒ１５を介して接地される。このため、トランジスタＴ１１がオフし、コンデンサＣ３に蓄積された電荷による第２電源Ｖddが駆動回路３５と駆動回路３６に供給される。
図３に示すように、駆動回路３５は、スイッチＳＷ１１と１段のインバータ回路３５ａにより構成されている。スイッチＳＷ１１は共通端子と第１及び第２端子とを有し、第１端子がＰＷＭ比較器３３に接続され、第２端子がグランドに接続され、共通端子がインバータ回路３５ａの入力端子に接続されている。インバータ回路３５ａの出力端子は図１に示す出力トランジスタＴ１のゲートに接続されている。
スイッチＳＷ１１は制御信号Ｒｄｙに応答して共通端子を第１端子又は第２端子に接続する。詳しくは、スイッチＳＷ１１は、Ｈレベルの制御信号Ｒｄｙに応答して共通端子を第１端子に接続し、Ｌレベルの制御信号Ｒｄｙに応答して共通端子を第２端子に接続する。インバータ回路３５ａは直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとから構成され、ＰチャネルＭＯＳトランジスタのソースには第２電源Ｖddが供給され、ＮチャネルＭＯＳトランジスタのソースはグランドに接続されている。
従って、制御信号ＲｄｙがＨレベルのときにインバータ回路３５ａの入力端子にはＰＷＭ比較器３３の出力信号ＱＨが入力され、制御信号ＲｄｙがＬレベルのときにインバータ回路３５ａの入力端子はグランドに接続される。この結果、インバータ回路３５ａは、制御信号ＲｄｙがＨレベルのときに出力信号ＱＨに基づいて、出力信号ＱＨと逆論理であり、第２電源Ｖddのレベル又はグランドレベルの制御信号ＤＨを出力する。一方、インバータ回路３５ａは、制御信号ＲｄｙがＬレベルのときに第２電源Ｖddレベルの制御信号ＤＨを出力する。
図３に示すように、駆動回路３６は、スイッチＳＷ１２と２段のインバータ回路３６ａ，３６ｂにより構成されている。スイッチＳＷ１２は共通端子と第１及び第２端子とを有し、第１端子がＰＷＭ比較器３３に接続され、第２端子に第２電源Ｖddが供給され、共通端子が第１インバータ回路３６ａの入力端子に接続されている。第１インバータ回路３６ａの出力端子は第２インバータ回路３６ｂの入力端子に接続されている。第２インバータ回路３６ｂの出力端子は図１に示す出力トランジスタＴ２のゲートに接続されている。
スイッチＳＷ１２は制御信号Ｒｄｙに応答して共通端子を第１端子又は第２端子に接続する。詳しくは、スイッチＳＷ１２は、Ｈレベルの制御信号Ｒｄｙに応答して共通端子を第１端子に接続し、Ｌレベルの制御信号Ｒｄｙに応答して共通端子を第２端子に接続する。両インバータ回路３６ａ，３６ｂは直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとから構成され、ＰチャネルＭＯＳトランジスタのソースには第２電源Ｖddが供給され、ＮチャネルＭＯＳトランジスタのソースはグランドに接続されている。
従って、制御信号ＲｄｙがＨレベルのときに第１インバータ回路３６ａの入力端子にはＰＷＭ比較器３３の出力信号ＱＬが入力され、制御信号ＲｄｙがＬレベルのときに第１インバータ回路３６ａの入力端子には第２電源Ｖddが供給される。この結果、インバータ回路３６ａ，３６ｂは、制御信号ＲｄｙがＨレベルのときに出力信号ＱＬに基づいて、出力信号ＱＬと同論理であり、第２電源Ｖddのレベル又はグランドレベルの制御信号ＤＬを出力する。一方、インバータ回路３６ａ，３６ｂは、制御信号ＲｄｙがＬレベルのときに第２電源Ｖddレベルの制御信号ＤＬを出力する。
上記のように構成されたＤＣ−ＤＣコンバータ２０は、入力電圧ＶｉがＤＣ−ＤＣコンバータ２０の動作可能電圧よりも高いときに、入力電圧検出部３１ａがＨレベルの制御信号Ｒｄｙを出力する。従って、電源部３１ｂは、入力電圧Ｖｉと実質的に同じ電圧を持つ第２電源Ｖddを第１駆動回路３５及び第２駆動回路３６に供給する。
制御回路２１は、スイッチＳＷを制御して電源投入時にソフトスタート用コンデンサＣ２を定電流源３７に接続する。すると、ソフトスタート用コンデンサＣ２は、定電流源３７から供給される電流に応じた電荷が蓄積され、電荷の蓄積に従ってソフトスタート信号ＳＳの電圧が上昇する。時間経過と共に上昇するソフトスタート信号ＳＳの電圧が基準電源ｅ１の電圧よりも低い間、ＤＣ−ＤＣコンバータ２０の出力電圧Ｖｏはソフトスタート信号ＳＳの電圧上昇と同じ速度で上昇する。ソフトスタート信号ＳＳの電圧が基準電源ｅ１の電圧よりも高くなると、誤差増幅器３２は基準電源ｅ１とＤＣ−ＤＣコンバータ２０の出力電圧Ｖｏの差を増幅するように動作するので、ＤＣ−ＤＣコンバータ２０の出力電圧Ｖｏは基準電源ｅ１によって制御される。このようにＤＣ−ＤＣコンバータ２０は、起動時の出力電圧の傾きが、ソフトスタート信号ＳＳの電圧、即ちコンデンサＣ２の電圧で制御され、ＤＣ−ＤＣコンバータ２０の負荷に依存しない。
ＰＷＭ比較器３３は、三角波発振器３４の出力信号と誤差増幅器３２の出力信号との比較結果に応じたパルス波形を持つ出力信号ＱＨと、その出力信号ＱＨと相補な出力信号ＱＬを出力する。第１駆動回路３５は、Ｈレベルの制御信号Ｒｄｙに基づいて、出力信号ＱＨと逆論理の制御信号ＤＨを出力トランジスタＴ１に出力する。第２駆動回路３６は、Ｈレベルの制御信号Ｒｄｙに基づいて、出力信号ＱＬと同論理の制御信号ＤＬを出力トランジスタＴ２に出力する。出力トランジスタＴ１はＰチャネルＭＯＳトランジスタであり、出力トランジスタＴ２はＮチャネルＭＯＳトランジスタである。従って、出力トランジスタＴ１，Ｔ２は制御信号ＤＨ，ＤＬにより相補的にオンオフする。
出力トランジスタＴ１のオン動作に基づいて、出力電圧Ｖｏが上昇する。出力電圧Ｖｏは平滑用コンデンサＣ１により平滑される。出力トランジスタＴ１がオフされると、チョークコイルＬ１に蓄えられているエネルギーが放出される。チョークコイルＬ１に蓄えられたエネルギーが減少して出力電圧Ｖｏが低下し、抵抗Ｒ１，Ｒ２による分割電圧が基準電源ｅ１より低くなると、出力トランジスタＴ１がオンされる。
出力電圧Ｖｏが高くなると、誤差増幅器３２の出力電圧が低下して出力トランジスタＴ１のオン時間が短くなり、出力電圧Ｖｏが低くなると、誤差増幅器３２の出力電圧が上昇して出力トランジスタＴ１のオン時間が長くなる。このような動作により、出力電圧Ｖｏが基準電源ｅ１に基づく一定電圧に維持される。
ＤＣ−ＤＣコンバータ２０の停止時にコンデンサＣ２がスイッチＳＷによって抵抗Ｒ３に接続される。従って、コンデンサＣ２の電荷は抵抗Ｒ３を介して放電され、ソフトスタート信号ＳＳの電圧が徐々に低下する。ＤＣ−ＤＣコンバータの起動時と同様に、ソフトスタート信号ＳＳの電圧が徐々に低下することによって、ＤＣ−ＤＣコンバータ２０の出力電圧Ｖｏも徐々に低下する。つまり、ＤＣ−ＤＣコンバータ２０は、停止時の出力電圧の傾きが、ソフトスタート信号ＳＳの電圧、即ちコンデンサＣ２の電圧で制御され、ＤＣ−ＤＣコンバータ２０の負荷に依存しない。
急激な遮断などにより入力電圧ＶｉがＤＣ−ＤＣコンバータ２０の動作可能電圧よりも低くなると、入力電圧検出部３１ａはＬレベルの制御信号Ｒｄｙを出力する。従って、電源部３１ｂは、トランジスタＴ１１をオフし、コンデンサＣ３の蓄積電荷により第２電源Ｖddを第１駆動回路３５及び第２駆動回路３６に供給する。
第１駆動回路３５は、Ｌレベルの制御信号Ｒｄｙに応答して第２電源Ｖddレベルの制御信号ＤＨを出力トランジスタＴ１に出力し、第２駆動回路３６は、Ｌレベルの制御信号Ｒｄｙに応答して第２電源Ｖddレベルの制御信号ＤＬを出力トランジスタＴ２に出力する。従って、制御回路２１は、出力トランジスタＴ２をオンし、コンデンサＣ１に蓄積された電荷をオンした出力トランジスタＴ２を介して放電する。これにより、平滑用コンデンサＣ１の電圧が急速に０Ｖ（ゼロボルト）に低下する。
その結果、コンデンサＣ１に蓄積された電荷により、出力トランジスタＴ１のドレインの電位が出力トランジスタＴ１のソースの電位より高くなるのを防止する。一方、出力トランジスタＴ１のゲートには第２電源Ｖddレベルの制御信号ＤＨが供給されている。従って、出力トランジスタＴ１はオフし、コンデンサＣ３へ入力側から電流が流れるのを防止する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御回路２１は、入力電圧Ｖｉを電圧変換した出力電圧Ｖｏを生成するために設けられている同期整流用の出力トランジスタＴ２を入力電圧Ｖｉの低下時にオンすることで平滑用コンデンサＣ１に蓄積された電荷が速やかに放電される。このため、平滑用コンデンサＣ１に蓄積された電荷によるラッチアップや焼損などの不具合を防止することができる。また、放電用抵抗を平滑用コンデンサＣ１に並列に接続する場合に比べて、オンした出力トランジスタＴ２の抵抗値は放電用抵抗の抵抗値により低いため、放電時間が短くなる。
（２）電源回路３１は、入力電圧Ｖｉに基づいて電源用コンデンサＣ３を充電し、入力電圧Ｖｉの低下時に電源用コンデンサＣ３の蓄積電荷に基づく第２電源Ｖddを生成する。そして、入力電圧Ｖｉの遮断時に第２電源Ｖddにより動作してメインスイッチング用の出力トランジスタＴ１をオフすると共に同期整流用の出力トランジスタＴ２をオンする。従って、平滑用コンデンサＣ１の電荷を放電するまでの間、出力トランジスタＴ２をオン状態に保持し、平滑用コンデンサＣ１の電荷を確実に放電することができる。
（３）制御回路２１の誤差増幅器３２は、出力電圧Ｖｏの分圧電圧と基準電源ｅ１の電圧とを比較し、ＰＷＭ比較器３３は誤差増幅器３２の出力信号と三角波発振器３４の出力信号とを電圧比較し、該比較結果に応じて相補な第１及び第２出力信号ＱＨ，ＱＬを出力する。第１駆動回路３５は、第１出力信号ＱＨに基づいて生成した第１制御信号ＤＨを出力トランジスタＴ１に供給する。また、第２駆動回路３６は、第２出力信号ＱＬに基づいて生成した第２制御信号ＤＬを出力トランジスタＴ２に供給する。誤差増幅器３２とＰＷＭ比較器３３と三角波発振器３４は供給される第１電源Ｖcc（入力電圧Ｖｉ）により動作し、第１駆動回路３５及び第２駆動回路３６は供給される第２電源Ｖddにより動作する。従って、電源用コンデンサＣ３の蓄積電荷により生成する第２電源Ｖddを供給する回路を限定することで、第２電源Ｖddの供給継続時間を長くし、平滑用コンデンサＣ１の電荷を放電するまでの間、出力トランジスタＴ２をオン状態に保持し、平滑用コンデンサＣ１の電荷を確実に放電することができる。
（４）電源回路３１は、入力電圧検出部３１ａと電源部３１ｂとを備える。入力電圧検出部３１ａは、入力電圧Ｖｉを検出し検出結果に応じた制御信号Ｒｄｙを出力する。電源部３１ｂは、入力電圧Ｖｉを電源用コンデンサＣ３に供給する経路に設けられたトランジスタＴ１１を有し、制御信号Ｒｄｙに基づいて、入力電圧Ｖｉが動作可能電圧よりも高いときにはトランジスタＴ１１をオンして電源用コンデンサＣ３を充電し、入力電圧Ｖｉが動作可能電圧より低いときにトランジスタＴ１１をオフする。従って、入力電圧Ｖｉの低下を確実に検出することができる。また、入力電圧Ｖｉが動作可能電圧より高いときに電源用コンデンサＣ３を確実に充電することができる。更に、入力電圧Ｖｉが動作可能電圧より低いときにトランジスタＴ１１をオフすることで、電源用コンデンサＣ３の蓄積電荷の放電を少なくし、第２電源Ｖddの供給継続時間を長くすることができる。
（第二実施形態）
以下、本発明を具体化した第二実施形態を図４に従って説明する。
尚、説明の便宜上、図１と同様の構成については同一の符号を付してその説明を一部省略する。
図４は、本実施形態のＤＣ−ＤＣコンバータ４０の回路図である。
ＤＣ−ＤＣコンバータ４０は、１チップの集積回路上に形成される制御回路４１と、外付け素子としての出力トランジスタＴ１，Ｔ２、チョークコイルＬ１，平滑用コンデンサＣ１，ソフトスタート用コンデンサＣ２，電源用コンデンサＣ３とから構成される。制御回路４１は、第一実施形態の制御回路２１と比較して、出力トランジスタＴ１，Ｔ２が省略された構成を持つ。
即ち、制御回路４１は、第一実施形態と比較して、出力トランジスタＴ１，Ｔ２が外付け素子として接続されるように構成されている。従って、本実施形態は、第一実施形態に於ける効果と同じ効果を奏する。
（第三実施形態）
以下、本発明を具体化した第三実施形態を図５，図６に従って説明する。
尚、説明の便宜上、図１，図４と同様の構成については同一の符号を付してその説明を一部省略する。
図５は、本実施形態のＤＣ−ＤＣコンバータ５０の回路図である。
ＤＣ−ＤＣコンバータ５０は、１チップの集積回路上に形成される制御回路５１と、外付け素子として、メインスイッチング用トランジスタとしての出力トランジスタＴ２１、同期整流用トランジスタとしての出力トランジスタＴ２２、チョークコイルＬ１，平滑用コンデンサＣ１，ソフトスタート用コンデンサＣ２，電源用コンデンサＣ３，Ｃ４、ダイオードＤ１，Ｄ２とから構成される。
本実施形態の出力トランジスタＴ２１，Ｔ２２はＮチャネルＭＯＳトランジスタである。これは、出力トランジスタＴ２１におけるオン抵抗を小さくし、電力損失を低減するために有効である。そして、この実施形態のＤＣ−ＤＣコンバータ５０は、ＮチャネルＭＯＳトランジスタよりなる出力トランジスタＴ２１を駆動するために構成されている。
即ち、ＤＣ−ＤＣコンバータ５０の出力トランジスタＴ２１としてＮチャネルＭＯＳトランジスタを用いる場合、該トランジスタＴ２１を駆動するための第１制御信号ＤＨとして入力電圧Ｖｉよりも高い電圧が必要になる。そのため、このＤＣ−ＤＣコンバータ５０では、出力トランジスタＴ２１がオンオフするときにそのソース電位がグランド電位から入力電圧Ｖｉの間でふれるのを利用して、チャージポンプによりトランジスタＴ２１の駆動電圧を生成するようにしている。
具体的には、ＰＷＭ比較器３３の出力信号ＱＨは第１駆動回路５２を介して第１制御信号ＤＨとして出力トランジスタＴ２１のゲートに入力され、出力信号ＱＬは第２駆動回路３６を介して第２制御信号ＤＬとして出力トランジスタＴ２２のゲートに入力されている。
出力トランジスタＴ２１のソースには、コンデンサＣ４の第２端子が接続され、コンデンサＣ４の第１端子はダイオードＤ２のカソードに接続され、ダイオードＤ２のアノードがコンデンサＣ３に接続されている。コンデンサＣ４の両端子は第１駆動回路５２の高電位側電源端子と低電位側電源端子に接続されている。
図６に示すように、第１駆動回路５２は、スイッチＳＷ２１と２段のインバータ回路５２ａ，５２ｂにより構成されている。第１インバータ回路５２ａの出力端子は第２インバータ回路５２ｂの入力端子に接続され、第２インバータ回路５２ｂの出力端子は図５に示す出力トランジスタＴ２１のゲートに接続されている。
両インバータ回路５２ａ，５２ｂは直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとから構成され、ＰチャネルＭＯＳトランジスタのソースとＮチャネルＭＯＳトランジスタのソース間にコンデンサＣ４が接続されている。
このＤＣ−ＤＣコンバータ５０において、出力トランジスタＴ２１がオフ、出力トランジスタＴ２２がオンであるとき、出力トランジスタＴ２１のソース電位はグランド電位となる。このとき、ダイオードＤ２を介してコンデンサＣ４に電流が流れ、コンデンサＣ４は、その電圧が第２電源Ｖddと等しくなるまで充電される。次いで、コンデンサＣ４の充電電圧を利用して、第１駆動回路５２から制御信号ＤＨが出力されることで出力トランジスタＴ２１がオンする。
出力トランジスタＴ２１がオンすると、該トランジスタＴ２１のソース電位が入力電圧Ｖｉまで上昇する。このとき、コンデンサＣ４はトランジスタＴ２１のソースに接続されているので、該コンデンサＣ４から第１駆動回路５２に供給される電圧も上昇して入力電圧Ｖｉよりも高くなる。ここで、トランジスタＴ２１のソース電位が上昇したとしても、該ソース電位に対する第１制御信号ＤＨの電圧は変化せず入力電圧Ｖｉレベルとなっている。
そして、その第１制御信号ＤＨにより出力トランジスタＴ２１が駆動される。なおこのとき、ダイオードＤ２は、電圧が第２電源Ｖddよりも高くなったコンデンサＣ４の電荷が入力側であるコンデンサＣ３側に逆流するのを防止する逆流防止回路として機能する。
以上記述したように、本実施形態によれば、第一実施形態の効果に加え、以下の効果を奏する。
（１）電源用コンデンサＣ３は、ＮチャネルＭＯＳトランジスタである出力トランジスタＴ１のオン抵抗を小さくし、電力損失を低減するために接続されるコンデンサと共用されている。従って、外付け部品の点数の増加を抑え、ＤＣ−ＤＣコンバータ５０の面積の増加を抑えることができる。有効である。
（第四実施形態）
以下、本発明を具体化した第四実施形態を図７に従って説明する。
尚、説明の便宜上、図１，図４，図５と同様の構成については同一の符号を付してその説明を一部省略する。
図７は、本実施形態のＤＣ−ＤＣコンバータ６０の回路図である。
ＤＣ−ＤＣコンバータ６０は電流制御モード方式のＤＣ−ＤＣコンバータであり、１チップの集積回路上に形成される制御回路６１と、外付け素子としての出力トランジスタＴ１，Ｔ２、チョークコイルＬ１，平滑用コンデンサＣ１，ソフトスタート用コンデンサＣ２，電源用コンデンサＣ３、ダイオードＤ１、電流検出用抵抗Ｒｓとから構成される。出力電圧Ｖｏは、電流検出用抵抗Ｒｓを介して出力される。
制御回路６１の電圧増幅器６２には、電流検出用抵抗Ｒｓの両端子電圧が入力される。そして、電圧増幅器６２は電流検出用抵抗Ｒｓに流れる出力電流に基づいて電流検出用抵抗Ｒｓの両端子間に発生する電圧を増幅して比較器６３に出力する。制御回路６１の誤差増幅器３２は、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分割した電圧と、基準電源ｅ１の出力電圧との差電圧を増幅して比較器６３に出力する。
比較器６３は、電圧増幅器６２の出力電圧と、誤差増幅器３２の出力電圧を比較し、電圧増幅器６２の出力電圧が誤差増幅器３２の出力電圧より高くなるとＨレベルの出力信号をフリップフロップ回路（以下、ＦＦ回路）６４のリセット端子Ｒに出力する。また、電圧増幅器６２の出力電圧が誤差増幅器３２の出力電圧より低いときにはＬレベルの出力信号をリセット端子Ｒに出力する。
ＦＦ回路６４のセット端子Ｓには、発振器６５から一定周波数のパルス信号が入力される。ＦＦ回路６４はセット端子ＳにＨレベルの信号が入力されると、出力端子ＱからＨレベルの出力信号ＱＨを出力するとともに反転出力端子ＱバーからＬレベルの出力信号ＱＬを出力し、リセット端子ＲにＨレベルの信号が入力されると、Ｌレベルの出力信号ＱＨとＨレベルの出力信号ＱＬを出力する。
このように構成された制御回路６１は、発振器６５の出力信号の立ち上がりに基づいて、一定周期で出力トランジスタＴ１をオンさせる。出力トランジスタＴ１がオンされると、チョークコイルＬ１及び電流検出用抵抗Ｒｓに流れる電流ＩＬが増大し電圧増幅器６２の出力電圧が上昇する。そして、電圧増幅器６２の出力電圧が誤差増幅器３２の出力電圧より高くなると、ＦＦ回路６４のリセット端子ＲにＨレベルの信号が出力されるため、出力トランジスタＴ１がオフされ、出力トランジスタＴ２がオンされて、チョークコイルＬ１に蓄えられたエネルギーが出力される。
上記のような出力トランジスタのオン・オフ動作時に、出力電圧Ｖｏが低くなると、誤差増幅器３２の出力電圧が高くなり、比較器６３の出力信号がＨレベルとなるまでの時間が長くなるため、出力トランジスタＴ１のオン時間が長くなる。また、出力電圧Ｖｏが高くなると、誤差増幅器３２の出力電圧が低くなり、比較器６３の出力信号がＨレベルとなるまでの時間が短くなるため、出力トランジスタＴ１のオン時間が短くなる。このような動作により、出力トランジスタＴ１は発振器６５の出力信号周波数に基づいて一定周期でオンされ、出力トランジスタＴ１がオフされるタイミングは、出力電流ＩＬの増大に基づいて決定される。そして、出力電圧Ｖｏの高低に基づいてそのタイミングが変化して、出力電圧Ｖｏが一定に維持される。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）ＤＣ−ＤＣコンバータ６０は電流制御モード方式のＤＣ−ＤＣコンバータであり、電流検出用抵抗Ｒｓに流れる電流を検出して出力電圧Ｖｏを一定電圧に維持する。このように電流制御モード方式のＤＣ−ＤＣコンバータにおいても、第一実施形態と同様に、制御回路６１は、入力電圧Ｖｉを電圧変換した出力電圧Ｖｏを生成するために設けられている同期整流用の出力トランジスタＴ２を入力電圧Ｖｉの低下時にオンすることで平滑用コンデンサＣ１に蓄積された電荷が速やかに放電される。このため、平滑用コンデンサＣ１に蓄積された電荷によるラッチアップや焼損などの不具合を防止することができる。また、放電用抵抗を平滑用コンデンサＣ１に並列に接続する場合に比べて、オンした出力トランジスタＴ２の抵抗値は放電用抵抗の抵抗値により低いため、放電時間が短くなる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・第三実施形態において、第一実施形態の制御回路２１と同様に、制御回路５１に出力トランジスタＴ２１．Ｔ２２を一体化した構成としても良い。また、第四実施形態において、第一実施形態の制御回路２１と同様に、制御回路６１に出力トランジスタＴ１，Ｔ２を一体化した構成としても良い。
・上記各実施形態では、入力電圧Ｖｉを降圧した電圧Ｖｏ出力する降圧型のＤＣ−ＤＣコンバータ２０，４０，５０，６０に具体化したが、電圧Ｖｏを適宜変更してもよい。つまり、ＤＣ−ＤＣコンバータは、降圧型、昇圧型に限らず、出力電圧Ｖｏを供給する半導体回路の構成に応じて負電圧を生成するＤＣ−ＤＣコンバータや異なる複数の電圧を生成するＤＣ−ＤＣコンバータに具体化しても良い。
上記各形態から把握できる技術的思想を以下に記載する。
（付記１）
直列接続されたメインスイッチング用トランジスタ及び同期整流用トランジスタと、両トランジスタ間に接続されたチョークコイルと、前記チョークコイルを介して出力される出力電圧を平滑化する平滑用コンデンサとを備え、前記メインスイッチング用トランジスタと前記同期整流用トランジスタとを相補的にオンオフ制御して前記メインスイッチング用トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、
前記入力電圧の低下時に前記メインスイッチング用トランジスタをオフするとともに、前記同期整流用トランジスタをオンする制御回路を備えたことを特徴とするＤＣ−ＤＣコンバータ。
（付記２）
前記制御回路は、
前記入力電圧に基づいて電源用コンデンサを充電し、前記入力電圧の低下時に前記電源用コンデンサの蓄積電荷に基づく第２電源を生成する電源回路を備え、
前記入力電圧の遮断時に前記第２電源により動作して前記メインスイッチング用トランジスタをオフすると共に前記同期整流用トランジスタをオンするようにしたことを特徴とする付記１記載のＤＣ−ＤＣコンバータ。
（付記３）
前記制御回路は、
前記出力電圧の分圧電圧と基準電圧とを比較する誤差増幅器と、
前記誤差増幅器の出力信号と三角波発振器の出力信号とを電圧比較し、該比較結果に応じて相補な第１及び第２出力信号を出力するＰＷＭ比較器と、
前記第１出力信号に基づいて生成した第１制御信号を前記メインスイッチング用トランジスタに供給する第１駆動回路と、
前記第２出力信号に基づいて生成した第２制御信号を前記同期整流用トランジスタに供給する第２駆動回路とを備え、
前記誤差増幅器と前記ＰＷＭ比較器と前記三角波発振器には前記入力電圧が第１電源として供給され、
前記第２駆動回路には第２電源が供給されること
を特徴とする付記１又は付記２記載のＤＣ−ＤＣコンバータ。
（付記４）
前記電源回路は、
前記入力電圧を検出し検出結果に応じた制御信号を出力する入力電圧検出部と、前記入力電圧を前記電源用コンデンサに供給する経路に設けられたスイッチ素子を有し、前記制御信号に基づいて、前記入力電圧が動作可能電圧よりも高いときには前記スイッチ素子をオンし、前記入力電圧が動作可能電圧より低いときに前記スイッチ素子をオフする電源部と、を備えたことを特徴とする付記２記載のＤＣ−ＤＣコンバータ。
（付記５）
直列接続されたメインスイッチング用トランジスタ及び同期整流用トランジスタと、両トランジスタ間に接続されたチョークコイルと、前記チョークコイルを介して出力される出力電圧を平滑化する平滑用コンデンサとを備え、前記メインスイッチング用トランジスタと前記同期整流用トランジスタとを相補的にオンオフ制御して前記メインスイッチング用トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータの制御回路において、
前記入力電圧の低下時に前記メインスイッチング用トランジスタをオフするとともに、前記同期整流用トランジスタをオンすることを特徴とするＤＣ−ＤＣコンバータの制御回路。
（付記６）
前記入力電圧に基づいて電源用コンデンサを充電し、前記入力電圧の低下時に前記電源用コンデンサの蓄積電荷に基づく第２電源を生成する電源回路を備え、
前記入力電圧の遮断時に前記第２電源により動作して前記メインスイッチング用トランジスタをオフすると共に前記同期整流用トランジスタをオンするようにしたことを特徴とする付記５記載のＤＣ−ＤＣコンバータの制御回路。
（付記７）
前記出力電圧の分圧電圧と基準電圧とを比較する誤差増幅器と、
前記誤差増幅器の出力信号と三角波発振器の出力信号とを電圧比較し、該比較結果に応じて相補な第１及び第２出力信号を出力するＰＷＭ比較器と、
前記第１出力信号に基づいて生成した第１制御信号を前記メインスイッチング用トランジスタに供給する第１駆動回路と、
前記第２出力信号に基づいて生成した第２制御信号を前記同期整流用トランジスタに供給する第２駆動回路とを備え、
前記誤差増幅器と前記ＰＷＭ比較器と前記三角波発振器には前記入力電圧が第１電源として供給され、
前記第２駆動回路には第２電源が供給される
ことを特徴とする付記５又は付記６記載のＤＣ−ＤＣコンバータの制御回路。
（付記８）
前記電源回路は、
前記入力電圧を検出し検出結果に応じた制御信号を出力する入力電圧検出部と、前記入力電圧を前記電源用コンデンサに供給する経路に設けられたスイッチ素子を有し、前記制御信号に基づいて、前記入力電圧が動作可能電圧よりも高いときには前記スイッチ素子をオンし、前記入力電圧が動作可能電圧より低いときに前記スイッチ素子をオフする電源部と、を備えたことを特徴とする付記６記載のＤＣ−ＤＣコンバータの制御回路。
（付記９）
直列接続されたメインスイッチング用トランジスタ及び同期整流用トランジスタと、両トランジスタ間に接続されたチョークコイルと、前記チョークコイルを介して出力される出力電圧を平滑化する平滑用コンデンサとを備え、前記メインスイッチング用トランジスタと前記同期整流用トランジスタとを相補的にオンオフ制御して前記メインスイッチング用トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータの制御方法において、
前記入力電圧の低下時に前記メインスイッチング用トランジスタをオフするとともに、前記同期整流用トランジスタをオンすることを特徴とするＤＣ−ＤＣコンバータの制御方法。
（付記１０）
前記入力電圧に基づいて電源用コンデンサを充電し、前記入力電圧の低下時に前記電源用コンデンサの蓄積電荷に基づく第２電源を生成する電源回路を備え、
前記入力電圧の遮断時に前記第２電源により動作して前記メインスイッチング用トランジスタをオフすると共に前記同期整流用トランジスタをオンするようにしたことを特徴とする付記９記載のＤＣ−ＤＣコンバータの制御方法。
（付記１１）
前記出力電圧の分圧電圧と基準電圧とを比較する誤差増幅器と、
前記誤差増幅器の出力信号と三角波発振器の出力信号とを電圧比較し、該比較結果に応じて相補な第１及び第２出力信号を出力するＰＷＭ比較器と、
前記第１出力信号に基づいて生成した第１制御信号を前記メインスイッチング用トランジスタに供給する第１駆動回路と、
前記第２出力信号に基づいて生成した第２制御信号を前記同期整流用トランジスタに供給する第２駆動回路とを備え、
前記誤差増幅器と前記ＰＷＭ比較器と前記三角波発振器には前記入力電圧が第１電源として供給され、
前記第２駆動回路には第２電源が供給される
ことを特徴とする付記９又は付記１０記載のＤＣ−ＤＣコンバータの制御方法。
（付記１２）
前記電源回路は、
前記入力電圧を検出し検出結果に応じた制御信号を出力する入力電圧検出部と、前記入力電圧を前記電源用コンデンサに供給する経路に設けられたスイッチ素子を有し、前記制御信号に基づいて、前記入力電圧が動作可能電圧よりも高いときには前記スイッチ素子をオンし、前記入力電圧が動作可能電圧より低いときに前記スイッチ素子をオフする電源部と、を備えたことを特徴とする付記１０記載のＤＣ−ＤＣコンバータの制御方法。
（付記１３）
前記付記１〜４のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えた半導体素子。
（付記１４）
前記付記１〜４のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えたモジュール。
（付記１５）
前記付記１〜４のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えた電源装置。
（付記１６）
前記付記１〜４のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えた電子機器装置。
第一実施形態のＤＣ−ＤＣコンバータのブロック回路図である。 電源回路の回路図である。 第一実施形態のドライブ回路の回路図である。 第二実施形態のＤＣ−ＤＣコンバータのブロック回路図である。 第三実施形態のＤＣ−ＤＣコンバータのブロック回路図である。 第三実施形態のドライブ回路の回路図である。 第四実施形態のＤＣ−ＤＣコンバータのブロック回路図である。 従来のＤＣ−ＤＣコンバータのブロック回路図である。 従来のＤＣ−ＤＣコンバータのブロック回路図である。
符号の説明
２１，４１，５１，６１ 制御回路
３２ 誤差増幅器
３３ ＰＷＭ比較器
３４ 三角波発振器
３５，５２ 第１駆動回路
３６ 第２駆動回路
Ｃ１ 平滑用コンデンサ
Ｃ３ 電源用コンデンサ
Ｌ１ チョークコイル
Ｔ１，Ｔ２１ メインスイッチング用トランジスタ
Ｔ２，Ｔ２２ 同期整流用トランジスタ
ＱＨ，ＱＬ 出力信号
ＤＨ，ＤＬ 制御信号
Ｖcc 第１電源
Ｖdd 第２電源
Ｖｉ 入力電圧
Ｖｏ 出力電圧

Claims (17)

  1. 直列接続されたメインスイッチング用トランジスタ及び同期整流用トランジスタを備え、前記メインスイッチング用トランジスタと前記同期整流用トランジスタとをオンオフ制御して前記メインスイッチング用トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、
    前記入力電圧が低下したことを検出した場合に、前記同期整流用トランジスタをオンする制御回路を備えたことを特徴とするＤＣ−ＤＣコンバータ。
  2. 前記制御回路は、
    前記入力電圧に基づいて電源用コンデンサを充電し、前記入力電圧の低下時に前記電源用コンデンサの蓄積電荷に基づく第２電源を生成する電源回路を備え、
    前記入力電圧の遮断時に前記第２電源により動作して前記メインスイッチング用トランジスタをオフすると共に前記同期整流用トランジスタをオンするようにしたことを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
  3. 前記制御回路は、
    前記出力電圧の分圧電圧と基準電圧とを比較する誤差増幅器と、
    前記誤差増幅器の出力信号と三角波発振器の出力信号とを電圧比較し、該比較結果に応じて相補な第１及び第２出力信号を出力するＰＷＭ比較器と、
    前記第１出力信号に基づいて生成した第１制御信号を前記メインスイッチング用トランジスタに供給する第１駆動回路と、
    前記第２出力信号に基づいて生成した第２制御信号を前記同期整流用トランジスタに供給する第２駆動回路とを備え、
    前記誤差増幅器と前記ＰＷＭ比較器と前記三角波発振器には前記入力電圧が第１電源として供給され、
    前記第２駆動回路には第２電源が供給される
    ことを特徴とする請求項１又は請求項２記載のＤＣ−ＤＣコンバータ。
  4. 前記電源回路は、
    前記入力電圧を検出し検出結果に応じた制御信号を出力する入力電圧検出部と、前記入力電圧を前記電源用コンデンサに供給する経路に設けられたスイッチ素子を有し、前記制御信号に基づいて、前記入力電圧が動作可能電圧よりも高いときには前記スイッチ素子をオンし、前記入力電圧が動作可能電圧より低いときに前記スイッチ素子をオフする電源部と、を備えたことを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
  5. 直列接続されたメインスイッチング用トランジスタ及び同期整流用トランジスタを備え、前記メインスイッチング用トランジスタと前記同期整流用トランジスタとをオンオフ制御して前記メインスイッチング用トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータの制御回路において、
    前記入力電圧が低下したことを検出した場合に、前記同期整流用トランジスタをオンすることを特徴とするＤＣ−ＤＣコンバータの制御回路。
  6. 前記入力電圧に基づいて電源用コンデンサを充電し、前記入力電圧の低下時に前記電源用コンデンサの蓄積電荷に基づく第２電源を生成する電源回路を備え、
    前記入力電圧の遮断時に前記第２電源により動作して前記メインスイッチング用トランジスタをオフすると共に前記同期整流用トランジスタをオンするようにしたことを特徴とする請求項５記載のＤＣ−ＤＣコンバータの制御回路。
  7. 直列接続されたメインスイッチング用トランジスタ及び同期整流用トランジスタを備え、前記メインスイッチング用トランジスタと前記同期整流用トランジスタとをオンオフ制御して前記メインスイッチング用トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータの制御方法において、
    前記入力電圧が低下したことを検出した場合に、前記同期整流用トランジスタをオンすることを特徴とするＤＣ−ＤＣコンバータの制御方法。
  8. 前記入力電圧に基づいて電源用コンデンサを充電し、前記入力電圧の低下時に前記電源用コンデンサの蓄積電荷に基づく第２電源を生成する電源回路を備え、
    前記入力電圧の遮断時に前記第２電源により動作して前記メインスイッチング用トランジスタをオフすると共に前記同期整流用トランジスタをオンするようにしたことを特徴とする請求項７記載のＤＣ−ＤＣコンバータの制御方法。
  9. 前記出力電圧の分圧電圧と基準電圧とを比較する誤差増幅器と、
    前記誤差増幅器の出力信号と三角波発振器の出力信号とを電圧比較し、該比較結果に応じて相補な第１及び第２出力信号を出力するＰＷＭ比較器と、
    前記第１出力信号に基づいて生成した第１制御信号を前記メインスイッチング用トランジスタに供給する第１駆動回路と、
    前記第２出力信号に基づいて生成した第２制御信号を前記同期整流用トランジスタに供給する第２駆動回路とを備え、
    前記誤差増幅器と前記ＰＷＭ比較器と前記三角波発振器には前記入力電圧が第１電源として供給され、
    前記第２駆動回路には第２電源が供給される
    ことを特徴とする請求項７又は請求項８記載のＤＣ−ＤＣコンバータの制御方法。
  10. 前記電源回路は、
    前記入力電圧を検出し検出結果に応じた制御信号を出力する入力電圧検出部と、前記入力電圧を前記電源用コンデンサに供給する経路に設けられたスイッチ素子を有し、前記制御信号に基づいて、前記入力電圧が動作可能電圧よりも高いときには前記スイッチ素子をオンし、前記入力電圧が動作可能電圧より低いときに前記スイッチ素子をオフする電源部と、を備えたことを特徴とする請求項８記載のＤＣ−ＤＣコンバータの制御方法。
  11. 前記制御回路は、前記同期整流用トランジスタを駆動する駆動回路を備え、前記入力電圧が低下した場合に、前記同期整流用トランジスタをオンさせるための制御信号を前記駆動回路に供給することを特徴とする請求項１〜４の何れか１項に記載のＤＣ−ＤＣコンバータ。
  12. 前記駆動回路は、前記入力電圧が低下した場合に、前記入力電圧とは異なる電源により動作することを特徴とする請求項１１に記載のＤＣ−ＤＣコンバータ。
  13. 前記メインスイッチング用トランジスタは、前記制御回路が前記入力電圧が低下したことを検出した場合にオフされること特徴とする請求項１〜４，１１又は１２の何れか１項に記載のＤＣ−ＤＣコンバータ。
  14. 直列接続されたメインスイッチング用トランジスタ及び同期整流用トランジスタを備え、前記メインスイッチング用トランジスタと前記同期整流用トランジスタとをオンオフ制御して前記メインスイッチング用トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、
    前記入力電圧が所定電圧以下の時に、前記入力電圧とは異なる電源が供給され、前記同期整流用トランジスタを駆動する駆動回路を備えることを特徴とするＤＣ−ＤＣコンバータ。
  15. 前記入力電圧に基づいて電源用コンデンサを充電し、前記入力電圧の低下時に前記電源用コンデンサの蓄積電荷に基づく第２電源を生成する電源回路を備え、
    前記駆動回路は、前記入力電圧の遮断時に前記第２電源により動作して前記メインスイッチング用トランジスタをオフすると共に前記同期整流用トランジスタをオンするようにしたことを特徴とする請求項１４記載のＤＣ−ＤＣコンバータ。
  16. 前記ＤＣ−ＤＣコンバータの制御回路は、
    前記出力電圧の分圧電圧と基準電圧とを比較する誤差増幅器と、
    前記誤差増幅器の出力信号と三角波発振器の出力信号とを電圧比較し、該比較結果に応じて相補な第１及び第２出力信号を出力するＰＷＭ比較器と、
    前記第１出力信号に基づいて生成した第１制御信号を前記メインスイッチング用トランジスタに供給する第１駆動回路と、前記第２出力信号に基づいて生成した第２制御信号を前記同期整流用トランジスタに供給する第２駆動回路とを含む前記駆動回路と、を備え、
    前記誤差増幅器と前記ＰＷＭ比較器と前記三角波発振器には前記入力電圧が第１電源として供給され、
    前記第２駆動回路には第２電源が供給される
    ことを特徴とする請求項１４又は請求項１５記載のＤＣ−ＤＣコンバータ。
  17. 前記電源回路は、
    前記入力電圧を検出し検出結果に応じた制御信号を出力する入力電圧検出部と、前記入力電圧を前記電源用コンデンサに供給する経路に設けられたスイッチ素子を有し、前記制御信号に基づいて、前記入力電圧が動作可能電圧よりも高いときには前記スイッチ素子をオンし、前記入力電圧が動作可能電圧より低いときに前記スイッチ素子をオフする電源部と、を備えたことを特徴とする請求項１５記載のＤＣ−ＤＣコンバータ。
JP2005103940A 2005-03-31 2005-03-31 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、及びｄｃ−ｄｃコンバータの制御方法 Expired - Fee Related JP4347249B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005103940A JP4347249B2 (ja) 2005-03-31 2005-03-31 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、及びｄｃ−ｄｃコンバータの制御方法
TW094129869A TWI281306B (en) 2005-03-31 2005-08-31 Circuit and method for controlling DC-DC conberter
US11/225,186 US7336060B2 (en) 2005-03-31 2005-09-14 Circuit and method for controlling a DC-DC converter by enabling the synchronous rectifier during undervoltage lockout
KR1020050099844A KR100718522B1 (ko) 2005-03-31 2005-10-21 Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로, 및ｄｃ-ｄｃ 컨버터의 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005103940A JP4347249B2 (ja) 2005-03-31 2005-03-31 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、及びｄｃ−ｄｃコンバータの制御方法

Publications (2)

Publication Number Publication Date
JP2006288062A JP2006288062A (ja) 2006-10-19
JP4347249B2 true JP4347249B2 (ja) 2009-10-21

Family

ID=37069586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005103940A Expired - Fee Related JP4347249B2 (ja) 2005-03-31 2005-03-31 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、及びｄｃ−ｄｃコンバータの制御方法

Country Status (4)

Country Link
US (1) US7336060B2 (ja)
JP (1) JP4347249B2 (ja)
KR (1) KR100718522B1 (ja)
TW (1) TWI281306B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7940033B2 (en) * 2003-04-22 2011-05-10 Aivaka, Inc. Control loop for switching power converters
JP4673046B2 (ja) * 2004-11-26 2011-04-20 ザインエレクトロニクス株式会社 スイッチング電源
JP4328290B2 (ja) * 2004-12-28 2009-09-09 富士通マイクロエレクトロニクス株式会社 電源回路、半導体集積回路装置、電子機器及び電源回路の制御方法
JP4679309B2 (ja) * 2005-09-06 2011-04-27 株式会社東芝 半導体装置
US7265523B2 (en) * 2005-10-24 2007-09-04 Aivaka Control loop for switching power converters
EP2021879A4 (en) * 2006-04-26 2010-04-28 Aivaka REGULATED USE AND FREQUENCY CYCLE CLOCK
WO2007127463A2 (en) * 2006-04-27 2007-11-08 Aivaka Startup for dc/dc converters
JP5021954B2 (ja) * 2006-05-09 2012-09-12 ローム株式会社 低電圧誤動作防止回路、方法ならびにそれを利用した電源回路および電子機器
JP4895854B2 (ja) * 2007-02-16 2012-03-14 アルパイン株式会社 ドライバ回路
DE102007046341A1 (de) * 2007-09-27 2009-04-23 Infineon Technologies Ag Schaltungsanordnung zum Verarbeiten eines hochfrequenten Signals
TW200934130A (en) * 2008-01-25 2009-08-01 Advanced Analog Technology Inc Pulse width modulation controller and the controlling method thereof
TW200934131A (en) * 2008-01-29 2009-08-01 Advanced Analog Technology Inc Pulse width modulation controller and the controlling method thereof
KR101527966B1 (ko) * 2008-09-02 2015-06-17 페어차일드코리아반도체 주식회사 스위치 모드 전력 공급 장치 및 그 구동 방법
TWI403080B (zh) * 2009-08-24 2013-07-21 Green Solution Tech Co Ltd 具電流偵測的電荷幫浦電路及其方法
JP2012090387A (ja) * 2010-10-18 2012-05-10 Panasonic Corp Ｄｃ−ｄｃコンバータ
JP2012114987A (ja) * 2010-11-22 2012-06-14 Rohm Co Ltd 電流モード同期整流ｄｃ／ｄｃコンバータ
TWI419447B (zh) * 2011-01-27 2013-12-11 Holtek Semiconductor Inc 電源轉換器及其功率電晶體的閘極驅動器
JP5126558B2 (ja) * 2011-05-16 2013-01-23 オンキヨー株式会社 スイッチングアンプ
JP6252244B2 (ja) * 2014-02-27 2017-12-27 株式会社デンソー モータ駆動装置
JP6591220B2 (ja) * 2015-07-15 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置
JP6690818B2 (ja) * 2016-03-18 2020-04-28 新日本無線株式会社 スイッチング制御回路
US11863062B2 (en) * 2018-04-27 2024-01-02 Raytheon Company Capacitor discharge circuit
US11569727B2 (en) * 2018-07-17 2023-01-31 Mitsubishi Electric Corporation Drive circuit and power conversion device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4009420A (en) * 1975-05-02 1977-02-22 The United States Of America As Represented By The Secretary Of The Navy Solid state power controller
US5350988A (en) * 1990-07-10 1994-09-27 Alliedsignal, Inc. Digital motor controller
JPH0530755A (ja) 1991-07-23 1993-02-05 Fuji Electric Co Ltd インバ−タ装置の放電回路
EP0741447A3 (en) * 1995-05-04 1997-04-16 At & T Corp Method and device for controlling a synchronous rectifier converter circuit
JP3405871B2 (ja) 1995-11-28 2003-05-12 富士通株式会社 直流−直流変換制御回路および直流−直流変換装置
JP3691635B2 (ja) 1997-05-15 2005-09-07 富士通株式会社 電圧制御回路及びｄｃ／ｄｃコンバータ
US5847554A (en) * 1997-06-13 1998-12-08 Linear Technology Corporation Synchronous switching regulator which employs switch voltage-drop for current sensing
FI19992686A (fi) * 1999-12-14 2001-06-15 Nokia Networks Oy Synkronitasasuuntaus
EP1160963A3 (en) * 2000-05-31 2004-02-04 Sanken Electric Co., Ltd. DC-to-DC converter
KR100426606B1 (ko) * 2000-10-30 2004-04-08 가부시키가이샤 무라타 세이사쿠쇼 Ｄｃ ―ｄｃ 컨버터 및 이를 사용한 전자장치
JP4651832B2 (ja) * 2001-03-05 2011-03-16 富士通セミコンダクター株式会社 電源システムの過電圧保護装置
US6947272B2 (en) * 2001-11-20 2005-09-20 Texas Instruments Incorporated Inrush current control method using a dual current limit power switch
JP3427935B1 (ja) * 2002-10-11 2003-07-22 ローム株式会社 スイッチング電源装置
US6924633B2 (en) * 2003-12-19 2005-08-02 Texas Instruments Incorporated Pulse width modulation controller with double pulse immunity
US7203041B2 (en) * 2004-04-30 2007-04-10 Power-One, Inc Primary side turn-off of self-driven synchronous rectifiers
US7414425B2 (en) * 2004-05-10 2008-08-19 Temic Automotive Of North America, Inc. Damping control in a three-phase motor with a single current sensor

Also Published As

Publication number Publication date
US20060220631A1 (en) 2006-10-05
KR20060106605A (ko) 2006-10-12
JP2006288062A (ja) 2006-10-19
US7336060B2 (en) 2008-02-26
TW200635192A (en) 2006-10-01
KR100718522B1 (ko) 2007-05-16
TWI281306B (en) 2007-05-11

Similar Documents

Publication Publication Date Title
JP4347249B2 (ja) Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、及びｄｃ−ｄｃコンバータの制御方法
JP4481879B2 (ja) スイッチング電源装置
US7262587B2 (en) Circuit and method for controlling DC-DC converter
JP4997891B2 (ja) Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法
US7221129B2 (en) Switching regulator and method for changing output voltages thereof
US10158289B2 (en) DC/DC converter
US7714546B2 (en) Step-up regulator with multiple power sources for the controller
US8686705B2 (en) Current mode synchronous rectification DC/DC converter
US7248030B2 (en) Circuit and method for controlling step-up/step-down DC-DC converter
US7098639B2 (en) DC-DC converter and method for controlling DC-DC converter
US8076914B2 (en) Switching regulator including low-pass filter configured to have time constant for step-up operation and time constant for step-down operation
JP5852380B2 (ja) Ｄｃ／ｄｃコンバータ
JP2014023269A (ja) 半導体集積回路およびその動作方法
WO2007114466A1 (ja) スイッチング制御回路
JP4487649B2 (ja) 昇降圧型ｄｃ−ｄｃコンバータの制御装置
JP4416689B2 (ja) スイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法
JP2007129841A (ja) 電源回路および半導体集積装置
JP2011125075A (ja) スイッチングレギュレータ
JP5515390B2 (ja) スイッチング電源装置
JP2007151322A (ja) 電源回路およびｄｃ−ｄｃコンバータ
JP2006254685A (ja) スイッチング電源装置
JP6455180B2 (ja) 電源制御用半導体装置
JP4997984B2 (ja) 同期整流型ｄｃ−ｄｃコンバータ。
JP2007159275A (ja) Ｄｃ−ｄｃコンバータ
JP2024049738A (ja) 電源制御装置およびそれを備えたスイッチング電源

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090715

R150 Certificate of patent or registration of utility model

Ref document number: 4347249

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees